JP2002165132A

JP2002165132A - 固体撮像装置及びその駆動方法

Info

Publication number: JP2002165132A
Application number: JP2000356659A
Authority: JP
Inventors: Kazuhiro Kawajiri; 和廣川尻; Takashi Mitsuida; ▲高▼ 三井田; Shuji Yamamoto; 修治山本
Original assignee: Innotech Corp USA
Current assignee: Innotech Corp USA
Priority date: 2000-11-22
Filing date: 2000-11-22
Publication date: 2002-06-07

Abstract

(57)【要約】【課題】サンプリング画素に基づいて光電気信号の取
り込みを高速に行いつつ、画像の劣化を抑制することが
できる固体撮像装置を提供する。【解決手段】行と列に配列された複数の光電変換素子
と、各列に対応するすべての第１の記憶手段Ｃｍｓ及び
第２の記憶手段Ｃｍｎに記憶された信号のうち特定の複
数の光電気信号を同時に選択して出力させ、及び特定の
複数の光電気信号に対応する複数の誤差信号を同時に選
択して出力させる制御手段と、第１の記憶手段Ｃｍｓか
ら同時に出力された特定の複数の光電気信号を入力し、
加算する第１の積分回路７１ａ、７１ｂと、第２の記憶
手段Ｃｍｎから同時に出力された複数の誤差信号を入力
し、加算する第２の積分回路７１ａ、７１ｂとを有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置及び
その駆動方法に関し、より詳しくは、ビデオカメラ、電
子カメラ、画像入力カメラ、スキャナ又はファクシミリ
等に用いられるＭＯＳ型イメージセンサを備えた固体撮
像装置及びその駆動方法に関する。

【０００２】

【従来の技術】ＣＣＤ型イメージセンサやＭＯＳ型イメ
ージセンサなどの半導体イメージセンサは量産性に優れ
ているため、パターンの微細化技術の進展に伴い、多く
の画像入力デバイス装置に適用されている。特に、近
年、ＣＣＤ型イメージセンサと比べて、消費電力が小さ
く、かつセンサ素子と周辺回路素子とを同じＣＭＯＳ技
術によって作成できるという利点を有することから、Ｍ
ＯＳ型イメージセンサが注目されている。

【０００３】このような世の中の動向に鑑み、本願発明
者らはＭＯＳ型イメージセンサの改良を行い、キャリア
ポケット（高濃度埋込層）を有する閾値変調型センサ素
子を提案した（特許登録番号２９３５４９２号）。とこ
ろで、デジタルスチールカメラやビデオカメラ等では、
近年、操作上の利便性から自動露出装置や自動合焦装置
を備えたものが多くなっている。このようなデジタルス
チールカメラ等では、自動露出や自動合焦を行なうため
に、実写する前に予めモニタ画像を取り込む必要があ
る。

【０００４】このような場合、高速性が要求されるた
め、ＭＯＳ型イメージセンサを備えたものでは、画素飛
ばしが行なわれている。画素飛ばしとは、全画素のうち
から間引きを行って適当な場所の画素（サンプリング画
素）を選択して情報を取り込み、その情報のみを基にし
て画像を描かせることをいう。

【０００５】

【発明が解決しようとする課題】しかしながら、全画素
のうちから間引きを行ってサンプリング画素のみの情報
を基に画像を描かせているため、正確な情報が得られ
ず、モニタ画像が粗くなるという問題がある。また、読
み出しフレーム数が増加した場合、それに応じて読み出
し速度を上げる必要があるため、光電変換素子に光発生
電荷を蓄積させるための時間が短くなり、結果として光
発生電荷の蓄積量が少なくなる。このため、画像劣化の
原因となるという問題がある。

【０００６】本発明は、上記従来技術の問題点に鑑みて
創作されたものであり、サンプリング画素に基づいて光
電気信号の取り込みを高速に行いつつ、画像の劣化を抑
制することができる固体撮像装置及びその駆動回路を提
供するものである。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、本発明の固体撮像装置は、図１、図２に示すよう
に、行と列に配列された複数の光電変換素子（単位画
素）１０１と、複数の光電変換素子１０１と接続して、
複数の特定の光電気信号、及び特定の光電気信号に対応
する複数の誤差信号をそれぞれ選択して加算し、加算し
た光電気信号と誤差信号の差信号を出力する信号出力回
路１０５と、複数の特定の光電気信号、例えばカラーフ
ィルタの同じ色に対応する複数の光電気信号を同時に選
択して出力させ、及び特定の光電気信号に対応する複数
の誤差信号を同時に選択して出力させる制御手段１０４
とを有する。

【０００８】信号出力回路１０５には、図４、図６乃至
図８に示すように、誤差信号を含む光電気信号を入力し
て記憶する第１の記憶手段Ｃｍｓと、第１の記憶手段Ｃ
ｍｓと対をなし、光電変換素子１０１からオフセット後
に出力された誤差信号を記憶する第２の記憶手段Ｃｍｎ
とが列毎に設けられている。さらに、第１の記憶手段Ｃ
ｍｓから同時に出力された特定の複数の光電気信号を入
力し、加算するとともに、第２の記憶手段Ｃｍｎから同
時に出力された複数の誤差信号を入力し、加算する加算
手段７１、７１ａ、７１ｂとが設けられていることを特
徴としている。

【０００９】信号出力回路１０５の詳細な構成例として
以下のものが挙げられる。第１に、図４及び図５に示す
ように、一列に二対の第１の記憶手段Ｃｍｓ及び第２の
記憶手段Ｃｍｎを有し、一組の加算手段７３ａ、７３ｂ
とを有する場合がある。なお、サンプリングすべき光電
変換素子を含む行に対応する三対以上の第１の記憶手段
Ｃｍｓ及び第２の記憶手段Ｃｍｎを接続することも可能
である。

【００１０】第２に、図６に示すように、一列に二対の
第１の記憶手段Ｃｍｓ及び第２の記憶手段Ｃｍｎを有
し、二組の加算手段７１ａ、７１ｂを有する場合があ
る。二対の第１の記憶手段Ｃｍｓ及び第２の記憶手段Ｃ
ｍｎはともに列に並ぶすべての光電変換素子１０１と接
続され、各列毎に、各一対の記憶手段Ｃｍｓ、Ｃｍｎは
異なる一組の加算手段７１ａ、７１ｂと接続されてい
る。

【００１１】なお、サンプリングすべき光電変換素子を
含む行に対応する三対以上の第１の記憶手段Ｃｍｓ及び
第２の記憶手段Ｃｍｎと対応する三組以上の加算手段と
を設けることも可能である。第３に、図７に示すよう
に、図６と同様に、一列に二対の第１の記憶手段Ｃｍｓ
及び第２の記憶手段Ｃｍｎを有し、二組の加算手段７１
ａ、７１ｂを有する場合がある。この場合、図６と異な
り、列に並ぶ光電変換素子の出力と接続する記憶素子を
隣接する列同士で入れ替えるスイッチ７３を有してい
る。

【００１２】第４に、図８に示すように、図６及び図７
と同様に、一列に二対の第１の記憶手段Ｃｍｓ及び第２
の記憶手段Ｃｍｎを有し、二組の加算手段７１ａ、７１
ｂを有する場合がある。また、図７と同様に、列に並ぶ
光電変換素子１０１の出力と接続する記憶素子を隣接す
る列同士で入れ替えるスイッチ７３を有している。この
場合、図７と異なり、隣接する列で異なる組の加算手段
７１ａ、７１ｂ、及び引算手段７２ａ、７２ｂに接続し
ている。

【００１３】即ち、この発明の固体撮像装置の構成は、
カラーフィルタの色毎に光電気信号等が加算されるよう
に構成されていることを特徴としている。また、特に、
図６乃至図８に示すように、異なる色に対応する光電気
信号が別々の一組の加算手段７１ａ、７１ｂにより加算
されるように構成されていることを特徴としている。光
電変換素子（単位画素）１０１は、例えば、図３に示す
ように、受光ダイオード１１１を備え、更に、受光ダイ
オード１１１に隣接して形成され、受光ダイオード１１
１で発生した光発生電荷を蓄積する高濃度埋込層２５が
ゲート電極１９下方のチャネル領域１７ｂ下に形成され
た光信号検出用絶縁ゲート型電界効果トランジスタ１１
２を備えていることを特徴としている。

【００１４】本発明の駆動方法は、上記の固体撮像装置
を用いて、複数の特定の光電気信号、例えばカラーフィ
ルタの同じ色に対応する複数の光電気信号を同時に選択
し、出力して加算し、及び特定の複数の光電気信号に対
応する誤差信号を同時に選択し、出力して加算すること
を特徴としている。また、場合により、異なる色に対応
する複数の光電気信号を別々の一組の加算手段７１ａ、
７１ｂにより加算することを特徴としている。

【００１５】以下に、本発明の構成に基づく作用・効果
について説明する。本発明によれば、列毎に設けられた
第１の記憶素子Ｃｍｓに記憶された光電気信号や第１の
記憶素子Ｃｍｓと対をなす第２の記憶素子Ｃｍｎに記憶
された誤差信号のうち特定の光電気信号、例えばカラー
フィルタの同じ色に対応する複数の光電気信号を同時に
選択し、加算手段７１、７１ａ、７１ｂに入力して加算
し、さらに特定の光電気信号に対応する誤差信号を同時
に選択し、加算手段７１、７１ａ、７１ｂに入力して加
算するように構成されていることを特徴としている。そ
して、加算した光電気信号及び対応する誤差信号との差
信号を出力するように構成されている。

【００１６】即ち、例えば、ベイヤ配列されたカラーフ
ィルタの色配列に対応する光電変換素子（画素）に対し
て画素飛ばしを行なう場合、サンプリングすべき光電変
換素子として隣接する複数の光電変換素子を選択すると
ともに、対応する光電気信号のうち同じ色の光電気信号
を選択して加算する。この場合、選択する同じ色に対応
する光電気信号の数を読み出し速度に比例して増減させ
ることにより、光発生電荷の蓄積量に対応する信号量を
一定に保つことができるとともに、モニタ画像が粗くな
るのを抑制し、より正確な画像を得るようにすることが
できる。

【００１７】また、同じ色に対応する複数の光電気信号
を選択して加算しているが、加算手段７１、７１ａ、７
１ｂとして、例えば演算増幅器の入出力間に帰還容量素
子とスイッチとを並列接続した構成を有する所謂スイッ
チトキャパシタを用いることにより、同じ色に対応する
複数の光電気信号を同時に入力させて加算することが可
能である。即ち、同じ色に対応する複数の光電気信号を
記憶している複数の記憶素子Ｃｍｓに対して同時に一度
の選択を行なってそれらの光電気信号を出力させるだけ
でよいので、画素一つを選択して画素飛ばしを行なう場
合と同等な時間しか必要としない。従って、モニタ画像
の取り込みを高速に行なうことができる。

【００１８】このように、サンプリングすべき光電変換
素子に基づいて光電気信号の取り込みを高速に行いつ
つ、画質の劣化を抑制することができる。また、異なる
色に対応する光電気信号や誤差信号が別々の一組の加算
手段７１ａ、７１ｂにより加算されるように構成されて
いることを特徴としている。従って、同じ色の光電気信
号が異なる加算手段７１ａ、７１ｂを通ることによる画
質のばらつきを抑制することができる。これにより、サ
ンプリングすべき光電変換素子に基づいて光電気信号の
取り込みを高速に行いつつ、画質の劣化を抑制すること
ができる。

【００１９】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。（第１の実施の形態）図１を参照して、この発明の第１
の実施の形態である固体撮像装置の要部の回路構成につ
いて説明する。

【００２０】図１は、カラーフィルタの色配置と対応さ
せた画素の配置と、信号出力回路と、制御回路との接続
関係を示す回路構成図である。カラーフィルタは、図１
に示すように、ベイヤ配列により色配置されている。即
ち、１行目で、Ｒ，Ｇ，Ｒ，Ｇ，・・・という順に並
び、２行目でＧ，Ｂ，Ｇ，Ｂ，・・・という順に並び、
３行目以下はこれらの並びが順次繰り返されている。画
素１０１は各色に対応するように行と列に配列されてい
る。

【００２１】行の選択は垂直走査信号の駆動走査回路
（ＶＳＣＡＮ駆動走査回路）と繋がった垂直走査信号の
供給線（ＶＳＣＡＮ供給線）２１ａ、２１ｂ・・により
行なわれる。また、図４及び図６に示すように、各画素
１０１の出力端子は列毎にすべて一つの垂直出力線２０
ａ、２０ｂ・・に接続している。

【００２２】制御回路１０４は信号出力回路１０５に接
続され、信号出力回路１０５内の複数の記憶素子を同時
に選択して複数の光電気信号を出力させるタイミングを
制御する。また、光電変換素子１０１から光電気信号を
記憶素子に入力させるタイミングを制御する制御回路が
設けられている。次に、図２を参照して本発明の実施の
形態におけるＭＯＳ型イメージセンサの全体の構成につ
いてさらに詳細に説明する。

【００２３】図２は、本発明の実施の形態におけるＭＯ
Ｓ型イメージセンサの回路構成図を示す。図２に示すよ
うに、このＭＯＳ型イメージセンサは、２次元アレーセ
ンサの構成を採っており、下記する構造の単位画素（光
電変換素子）１０１が行及び列にマトリクス状に配列さ
れている。

【００２４】また、ＶＳＣＡＮ駆動走査回路１０２及び
ドレイン電圧の駆動走査回路（ＶＤＤ駆動走査回路）１
０３が画素領域を挟んでその左右に配置されている。Ｖ
ＳＣＡＮ供給線２１ａ，２１ｂはＶＳＣＡＮ駆動走査回
路１０２から行毎に一つずつでている。各ＶＳＣＡＮ供
給線２１ａ，２１ｂは行方向に並ぶ全ての画素１０１内
のＭＯＳトランジスタ１１２のゲートに接続されてい
る。

【００２５】また、ドレイン電圧供給線（ＶＤＤ供給
線）２２ａ，２２ｂはＶＤＤ駆動走査回路１０３から行
毎に一つずつでている。各ＶＤＤ供給線２２ａ，２２ｂ
は、行方向に並ぶ全ての画素１０１内の光信号検出用Ｍ
ＯＳトランジスタ１１２のドレインに接続されている。
また、列毎に異なる垂直出力線２０ａ，２０ｂが設けら
れて、各垂直出力線２０ａ，２０ｂは列方向に並ぶ全て
の画素１０１内のＭＯＳトランジスタ１１２のソースに
それぞれ接続されている。

【００２６】さらに、ＭＯＳトランジスタ１１２のソー
ス領域は垂直出力線２０ａ，２０ｂを通して信号出力回
路１０５と接続している。そして、ソース領域は上記の
信号出力回路１０５内の入力キャパシタからなるライン
メモリ（記憶素子）と直結している。なお、実際には垂
直出力線２０ａ，２０ｂの途中にはスイッチ素子等が設
けられて信号の流れを制御している。

【００２７】垂直走査信号（ＶＳＣＡＮ）により、遂
次、各画素１０１内のＭＯＳトランジスタ１１２を駆動
して、水平走査信号（ＨＳＣＡＮ）により誤差信号を含
まない映像信号（Ｖout ）が信号出力回路１０５から出
力される。

【００２８】次に、図３を参照して、固体撮像装置（Ｍ
ＯＳ型イメージセンサ）の単位画素（光電変換素子）の
詳細な構造について説明する。図３は、本発明の実施の
形態である固体撮像装置（ＭＯＳ型イメージセンサ）の
デバイス構造について示す断面図である。図３に示すよ
うに、単位画素（光電変換素子）１０１内に、受光ダイ
オード１１１と光信号検出用ＭＯＳトランジスタ１１２
とが隣接して設けられている。ＭＯＳトランジスタ１１
２としてｎチャネルディプレッションＭＯＳトランジス
タ（以下、単にＭＯＳトランジスタと称する場合もあ
る。）を用いている。

【００２９】これら受光ダイオード１１１とＭＯＳトラ
ンジスタ１１２は、それぞれ異なるウエル領域、即ち第
１のウエル領域１５ａと第２のウエル領域１５ｂに形成
され、それらのウエル領域１５ａ、１５ｂは互いに接続
されている。受光ダイオード１１１の部分の第１のウエ
ル領域１５ａは光照射による電荷の発生領域の一部を構
成している。ＭＯＳトランジスタ１１２の部分の第２の
ウエル領域１５ｂはこの領域１５ｂに付与するポテンシ
ャルによってチャネルの閾値電圧を変化させることがで
きるゲート領域を構成している。

【００３０】受光ダイオード１１１の部分では、図３に
示すように、ｐ型の基板１１上にｎ型層３２ａが形成さ
れており、上記した第１のウエル領域１５ａはこのｎ型
層３２ａ上に形成されている。また、第１のウエル領域
１５ａの表層にｎ型の不純物領域（反対導電型領域）１
７が形成されている。ＭＯＳトランジスタ１１２の部分
では、図３に示すように、ｐ型の基板１１は濃度の高
い、厚いｐ型層１１ａを含み、そのｐ型層１１ａ上にｎ
型層（反対導電型層）３２ｂが形成されている。上記し
たウエル領域１５ｂはこのｎ型層３２ｂ上に形成されて
いる。ウエル領域１５ｂの上方の半導体基板の表面には
ゲート絶縁膜１８を介してゲート電極１９が形成されて
いる。

【００３１】ゲート電極１９はリング状を有している。
リング状のゲート電極１９の内縁に囲まれるようにウエ
ル領域１５ｂの表層にソース領域１６が形成されてい
る。リング状のゲート電極１９の外縁を囲むように、か
つウエル領域１５ｂからｎ型層３２ａにわたってそれら
の表層にドレイン領域１７ａが形成されている。受光ダ
イオード１１１側ではドレイン領域１７ａが延在して受
光ダイオード１１１の不純物領域１７が形成されてい
る。なお、以下で、ドレイン領域という場合、ドレイン
領域を示す符号として１７ａと記していても、不純物領
域１７を含めた領域を意味することがある。

【００３２】ゲート電極の下で、ソース領域１６とドレ
イン領域１７ａの間の領域がチャネル領域となる。通常
の動作電圧において、チャネル領域をディプレッション
状態に保持するため、チャネル領域に適度な濃度のｎ型
不純物を導入してｎ型のチャネルドープ層１７ｂを形成
している。そのｎ型のチャネルドープ層１７ｂ下のウエ
ル領域１５ｂ内に、ソース領域１６を囲むようにキャリ
アポケット（高濃度埋込層；光発生電荷の蓄積領域）２
５が形成されている。光発生電荷のうち光発生正孔をこ
のキャリアポケット２５に集めることができる。

【００３３】第１のウエル領域１５ａと第２のウエル領
域１５ｂとで構成される、受光領域からキャリアポケッ
ト２５に至る経路が電荷転送経路となる。また、上記要
素は絶縁膜２６により被覆されており、受光ダイオード
１１１の受光窓２４以外の領域は絶縁膜２６上に形成さ
れた金属層（遮光膜）２３により遮光されている。

【００３４】次に、図４を参照して、図１の画素配置と
対応する信号出力回路１０５の詳細を説明する。図４は
信号出力回路１０５の主要部分の回路構成図である。図
４に示すように、一列に二対の第１の記憶手段Ｃｍｓ及
び第２の記憶手段Ｃｍｎを有し、一組の加算手段７１及
び引算手段７２を有する。この実施の形態の信号出力回
路１０５は、図４に示すように、列毎に、各画素１０１
から出される誤差信号を含む光電気信号を記憶する第１
の記憶素子Ｃｍｓと、各画素１０１から出力される誤差
信号を記憶する第２の記憶素子Ｃｍｎとを一組として、
それらが２組ずつ設けられている。各組の記憶素子Ｃｍ
ｓ、Ｃｍｎの入力はそれぞれスイッチ素子ＳＷs1及びＳ
Ｗn1を介して垂直出力線２０ａ、２０ｂ・・と接続して
いる。また、各組の記憶素子Ｃｍｓ、Ｃｍｎの出力はそ
れぞれスイッチ素子ＳＷs2、ＳＷn2を介してメモリ出力
配線４１、４２と接続している。

【００３５】入力側のスイッチ素子ＳＷs1、ＳＷn1は、
ともに図示しない制御回路からの制御信号により光電変
換素子から読み出された光電気信号及び誤差信号を記憶
素子に記憶させる際に閉じられる。出力側の一組のスイ
ッチ素子ＳＷs2、ＳＷn2は、ともにＨＳＣＡＮ供給線２
７ａａ、２７ａｂ・・を通して制御回路１０４と接続
し、もう一つの組のスイッチ素子ＳＷs2、ＳＷn2は、と
もにＨＳＣＡＮ供給線２７ｂａ、２７ｂｂ・・を通して
制御回路１０４と接続している。水平走査信号（ＨＳＣ
ＡＮ）により列毎に並ぶ２組の第１の記憶素子Ｃｍｓ及
び第２の記憶素子Ｃｍｎのうち一組を、かつ複数の列で
同時に選択し、光電気信号等を出力させるタイミングを
制御している。

【００３６】また、列毎に並ぶ第１の記憶素子Ｃｍｓの
出力と接続したメモリ出力線４１は加算手段７１の一方
の入力端子と接続し、列毎に並ぶ第２の記憶素子Ｃｍｎ
の出力と接続したメモリ出力線４２は加算手段７１の他
方の入力端子と接続している。加算手段７１は、複数同
時に選択される第１の記憶素子Ｃｍｓの出力を加算す
る。また、第１の記憶素子Ｃｍｓと対応して複数同時に
選択される第２の記憶素子Ｃｍｎの出力を加算する。２
つの出力端子からそれぞれ加算された光電気信号及び加
算された誤差信号を出力する。

【００３７】図４の加算手段７１は、図５に示すものと
等価である。即ち、光電気信号用と誤差信号用にそれぞ
れ別々に加算手段７３ａ、７３ｂを設けた構成を有す
る。図４では、加算手段７３ａ、７３ｂをまとめて、２
つの入力端子と対応する２つの出力端子とを備えた演算
増幅器Ａｉと、帰還容量素子Ｃif1、Ｃif2と、スイッチ
素子ＳＷi1、ＳＷi2とにより表している。

【００３８】図５の加算手段７１においては、一方の加
算手段７３ａの入力端子と、対応する出力端子との間に
並列に帰還容量素子Ｃif1とスイッチ素子ＳＷi1が接続
されている。また、他方の加算手段７３ａ、７３ｂの入
力端子と、対応する出力端子との間に並列に帰還容量素
子Ｃif2とスイッチ素子ＳＷi2が接続されている。加算
手段７３ａ、７３ｂとしてこのような所謂スイッチトキ
ャパシタの構成を用いることにより、同じ色に対応する
複数の光電気信号を同時に入力させて加算することが可
能である。帰還容量素子Ｃif1、Ｃif2の容量値は例えば
０．５ｐＦ程度でよいが、これに限定するものではな
い。

【００３９】引算手段７２は加算手段７１から出力され
た加算された光電気信号と加算された誤差信号とを入力
し、それらの差を演算して光電気信号から誤差信号を除
いた差信号を出力する。引算手段７２の出力端子は水平
出力線２６を通して映像信号出力端子１０７と接続され
ている。図４、５では、スイッチ素子ＳＷs1、ＳＷs2、
ＳＷn1、ＳＷn2、ＳＷi1、ＳＷi2を模式的に示している
が、実際には１つ或いは複数のＭＯＳトランジスタから
構成されている。また、第１及び第２の記憶素子Ｃｍ
ｓ、Ｃｍｎ及び帰還容量素子Ｃif1，Ｃif2は１つのコン
デンサから構成されている。

【００４０】上記の信号処理回路では、緑（Ｇ）、赤
（Ｒ）、青（Ｂ）ともに一組の加算手段７１及び引算手
段７２で処理されることになる。なお、サンプリングす
べき光電変換素子１０１を含む行に対応するように、一
組の加算手段７１及び引算手段７２に三対以上の第１の
記憶手段Ｃｍｓ及び第２の記憶手段Ｃｍｎを接続するこ
とも可能である。

【００４１】次に、図１、図２及び図４を参照して本発
明の実施の形態に係る固体撮像装置の光検出動作を説明
する。光検出動作は、掃出期間（初期化期間）−蓄積期
間−読出期間−からなる一連の過程を繰り返し行う。こ
こでは、都合上、初期化期間から説明を始める。この場
合、画素の並びの２行分に対応する記憶素子の並びのう
ち１行分の記憶素子を用いてもよいし、２行分の記憶素
子をすべて用いてもよい。２行分の記憶素子を用いた場
合、光電変換素子１０１からの出力を２行分ずつ記憶さ
せる。

【００４２】初期化期間では、全画素１０１を初期化す
る。次いで、初期化された状態でのソース電位Ｖｐｓを
誤差信号Ｖｎとして１行に又は２行にわたって並ぶ画素
１０１から出力し、信号出力回路１０５に入力させて第
２の記憶素子Ｃｍｎに記憶させる。蓄積期間では、受光
ダイオード１１１に光照射を行って光発生電荷を生じさ
せ、さらにキャリアポケット２５に光発生正孔を蓄積す
る。これにより、ＭＯＳトランジスタ１１２の閾値電圧
が変化するので、次の読出期間においてその閾値電圧の
変化をＶｐｓとして出力させる。

【００４３】読出期間では、ＭＯＳトランジスタ１１２
を動作させて光発生正孔の蓄積量に比例した光電気信号
としてＶｐｓを出力し、１行分又は２行分の並びの第１
の記憶素子Ｃｍｓに記憶させる。このソース電圧Ｖｐｓ
は、純粋な光の強度に応じた信号成分Ｖｓの他に、初期
化によっても除ききれない残留電荷による誤差信号成分
Ｖｎが含まれている。

【００４４】次いで、１行分ずつ順次、第１及び第２の
記憶素子Ｃｍｓ、Ｃｍｎからそれぞれ光電気信号と誤差
信号とを出力し、加算手段７１を通して引算手段７２に
入力させる。これにより、ＶｓからＶｎを差し引いた純
粋な光信号のみに比例した映像信号を出力する。次に、
画素飛ばしについて説明する。画素飛ばしも上記と同じ
ように掃出期間（初期化期間）−蓄積期間−読出期間−
からなる一連の過程を繰り返し行う。

【００４５】サンプリング画素として、図９に示すよう
な２行４列にわたって隣接する複数の画素１０１からな
るサンプリンググループＧｓ１乃至Ｇｓ５を用いる。サ
ンプリングは適当な間隔を置いて行なう。各サンプリン
ググループＧｓ１乃至Ｇｓ５内の色配置はベイヤ配列の
色配置のＲＧＲＧ／ＧＢＧＢに対応するものとする。こ
の場合、選択する同じ色に対応する光電気信号の数を読
み出し速度に比例して増減させているものとする。

【００４６】初期化期間に２行にわたって並ぶすべての
画素の並びについて誤差信号Ｖｎを列毎に設けられた２
組の第２の記憶素子Ｃｍｎに記憶させる。蓄積期間と読
出期間を経て２行にわたって並ぶすべての画素の並びに
ついて光電気信号Ｖｓを列毎に設けられた２組の第１の
記憶素子Ｃｍｓに記憶させる。次いで、サンプリンググ
ループＧｓ１に対応する第１及び第２の記憶素子Ｃｍ
ｓ、Ｃｍｎに記憶された光電気信号及び誤差信号のう
ち、緑（Ｇ）に相当する４画素分の光電気信号及び誤差
信号をそれぞれメモリ出力線４１、４２に同時に出力さ
せ、メモリ出力線４１、４２を通して加算手段７１の２
つの入力端子にそれぞれ入力させる。

【００４７】光電気信号及び誤差信号は加算手段７１で
それぞれ加算され、対応する出力端子に出力される。さ
らに、これらの加算信号出力を引算手段７２に入力す
る。これにより、映像信号出力端子１０７に緑（Ｇ）に
相当する差信号が出力される。次いで、赤（Ｒ）に相当
する２画素分の光電気信号及び誤差信号について処理
し、赤（Ｒ）に相当する差信号を出力させる。次いで、
青（Ｂ）に相当する２画素分の光電気信号及び誤差信号
について処理し、青（Ｂ）に相当する差信号を出力させ
る。これにより、サンプリンググループＧｓ１に対応す
る領域を代表するカラーモニタ画像の部分が形成され
る。モニタ画像の色構成に関しては、緑（Ｇ）、赤
（Ｒ）、青（Ｂ）について加算画素数の比率は２：１：
１となっており、全画素を対象とする場合と変わらな
い。従って、モニタ画像であっても現実の被写体の色と
ほぼ同じ色となる。

【００４８】次に、サンプリンググループＧｓ１と同じ
行でサンプリンググループＧｓ１から適当な間隔だけ離
れた領域にあるサンプリンググループＧｓ２に対応する
記憶素子を選択して色毎に光電気信号及び誤差信号を出
力して同じように処理し、３色の映像信号をそれぞれ映
像信号出力端子１０７に出力させ、その領域を代表する
カラー映像の部分を形成する。

【００４９】第１行目及び第２行目の画素飛ばしが終了
すると、図示しないスイッチにより記憶素子Ｃｍｓ、Ｃ
ｍｎの両電極を接地して初期化し、続いて、図９に示す
ように、次のサンプリング行である第５行目及び第６行
目に並ぶすべての画素１０１からの信号を列毎に設けら
れた信号出力回路１０５の記憶素子に記憶させる。そし
て、上記と同様にして、サンプリンググループＧｓ３内
の３色の色信号を取り出す。このようにして、順次すべ
ての行及び列にわたるサンプリンググループＧｓ１乃至
Ｇｓ５の３色の色信号を読み出し、モニタ画像を描かせ
て、自動露出や自動合焦を行なう。

【００５０】上記のように、第１の実施の形態である固
体撮像装置においては、行と列に配列された光電変換素
子１０１の並びに対して列毎に設けられた２対の第１の
記憶素子Ｃｍｓ及び第２の記憶素子Ｃｍｎと、これらの
出力がそれぞれ接続された一組の加算手段７３ａ、７３
ｂと、加算手段７３ａ、７３ｂに接続された引算手段７
２と、記憶素子Ｃｍｓ、Ｃｍｎの出力を選択する制御手
段１０４とを有する。

【００５１】その駆動方法においては、ベイヤ配列され
たカラーフィルタの色配列に対応する光電変換素子（画
素）１０１の並びに対して、２行分の光電気信号と誤差
信号とを記憶させ、サンプリング画素として隣接する２
行４列の画素を選択するとともに、対応する光電気信号
及び誤差信号のうち同じ色の複数の光電気信号及び誤差
信号をそれぞれ同時に選択して加算し、さらに加算した
光電気信号と対応する誤差信号との差信号を出力してい
る。

【００５２】この場合、選択する同じ色に対応する光電
気信号の数を読み出し速度に比例して増減させることに
より、光発生電荷の蓄積量に対応する信号量を一定に保
つことができるとともに、モニタ画像が粗くなるのを抑
制し、より正確な画像を得るようにすることができる。
また、加算手段７３ａ、７３ｂとして所謂スイッチトキ
ャパシタを用いることにより、同じ色に対応する複数の
光電気信号を同時に入力させて加算することが可能であ
る。即ち、同じ色に対応する複数の光電気信号を記憶し
ている複数の記憶素子Ｃｍｓ、Ｃｍｎに対して同時に選
択を行なってそれらの光電気信号を出力させるだけでよ
いので、画素一つを選択して画素飛ばしを行なう場合と
同等な時間しか必要としない。従って、モニタ画像の取
り込みを高速に行なうことができる。

【００５３】このように、サンプリング画素に基づいて
光電気信号の取り込みを高速に行いつつ、画質の劣化を
抑制することができる。（比較例）図１１は、上記第１の実施の形態に対する比
較例である。この場合、特定の光電気信号、例えば第１
列目（Ｒ１）と第３列目（Ｒ３）の、赤色（Ｒ）に対応
する光電気信号同士を加算し、或いは緑色（Ｇ）に対応
する光電気信号同士を加算している例である。

【００５４】図１１に示すように、スイッチ素子ＳＷ１
を介して特定の列に対応する記憶素子Ｃｍｓ同士が直列
接続されるように配線１４１により回路接続が行なわれ
ている。加算された光電気信号は演算増幅器１７２に入
力されて増幅される。なお、誤差信号に関しては図示し
ていないが、光電気信号と同じように加算される。さら
に、加算された信号を引算手段に入力し、それらの差信
号が出力される。

【００５５】この比較例では、加算のための回路接続が
複雑であるし、また記憶素子Ｃｍｓに接続されたスイッ
チ素子ＳＷ２乃至ＳＷ５等の浮遊容量の影響により光電
気信号に誤差を含み易い。（第２の実施の形態）図６は、第２の実施の形態である
固体撮像装置の信号出力回路１０５を示す回路構成図で
ある。

【００５６】図６に示すように、一列に二対の第１の記
憶手段Ｃｍｓ及び第２の記憶手段Ｃｍｎを有し、二組の
加算手段７１ａ、７１ｂ及び対応する二組の引算手段７
２ａ、７２ｂを有することを特徴としている。列毎に設
けられた二対の第１の記憶手段Ｃｍｓ及び第２の記憶手
段Ｃｍｎはともに同じ列に並ぶすべての光電変換素子１
０１と接続されている。各列毎に、一対の記憶手段Ｃｍ
ｓ、Ｃｍｎはメモリ出力線４１ａ、４２ａを通して一組
の加算手段７１ａ及び引算手段７２ａと接続され、他の
一対の記憶手段Ｃｍｓ、Ｃｍｎはメモリ出力線４１ｂ、
４２ｂを通して他の一組の加算手段７１ｂ及び引算手段
７２ｂと接続されている。加算手段７１ａ、７１ｂの出
力を引算手段７２ａ、７２ｂに接続する場合、２つの引
算手段７２ａ、７２ｂにそれぞれ加算手段７１ａ、７１
ｂの２つずつの出力を接続する。

【００５７】なお、三対以上の第１の記憶手段Ｃｍｓ及
び第２の記憶手段Ｃｍｎと、対応する三組以上の加算手
段及び引算手段とを設けることも可能である。なお、他
の構成は、第１の実施の形態と同じであるので、説明を
省略する。次に、上記信号出力回路１０５を用いて光信
号の検出動作及び画素飛ばしについて説明する。

【００５８】なお、光信号を検出する場合、２組の記憶
素子、加算手段及び引算手段のうち何れか１組の記憶素
子及び加算手段及び引算手段を用いる。光信号の検出動
作については第１の実施の形態と同様なので、説明を省
略する。画素飛ばしの動作においては、説明を簡単にす
るため、第１の実施の形態と同様に、サンプリング画素
として、図９に示すような２行４列にわたって隣接する
複数の画素１０１からなるサンプリンググループＧｓ１
乃至Ｇｓ５を用いる。サンプリングは適当な間隔を置い
て行なう。この場合も、選択する同じ色に対応する光電
気信号の数を読み出し速度に比例して増減させているも
のとする。

【００５９】初期化期間と、蓄積期間と、読出期間とを
経て２行にわたって並ぶすべての画素の並びについて光
電気信号Ｖｓを列毎に設けられた２組の第１の記憶素子
Ｃｍｓに記憶させるとともに、誤差信号Ｖｎを同じく２
組の第２の記憶素子Ｃｍｎに記憶させる。第１行目に並
ぶ光電変換素子１０１の信号Ｒ１１、Ｇ１２・・を記憶
させる場合、第１及び第２の記憶素子Ｃｍｓ、Ｃｍｎの
入力側のスイッチを制御して、Ｒ１１は下の記憶素子
に、Ｇ１２は上の記憶素子に・・というように、２行に
並ぶ記憶素子の並びに対して上下交互に順に記憶させ
る。第２行目に並ぶ光電変換素子１０１の信号Ｇ２１、
Ｂ２２・・を記憶させる場合も、同様に、Ｇ２１は上の
記憶素子に、Ｂ２２は下の記憶素子に上下交互に順に記
憶させる。これにより、緑（Ｇ）の記憶素子Ｃｍｓ、Ｃ
ｍｎの出力はすべて上の加算手段７１ａに接続され、赤
（Ｒ）及び青（Ｂ）の記憶素子Ｃｍｓ、Ｃｍｎの出力は
すべて下の加算手段７１ｂに接続されることになる。

【００６０】次いで、サンプリンググループＧｓ１に対
応する記憶素子Ｃｍｓ、Ｃｍｎに記憶された光電気信号
及び誤差信号のうち、緑（Ｇ）に相当する４画素分の光
電気信号及び誤差信号を出力させる。この場合、緑
（Ｇ）に相当する光電気信号及び誤差信号は、すべて上
の加算手段７１ａにそれぞれ入力される。光電気信号及
び誤差信号は上の加算手段７１ａで４画素分加算され
て、上の加算手段７１ａの２つの出力端子からそれぞれ
出力される。さらに、加算された光電気信号と誤差信号
とは引き算手段７２ａ、７２ｂに入力されて引き算さ
れ、緑（Ｇ）に相当する差信号が出力される。

【００６１】次いで、赤（Ｒ）に相当する２画素分の光
電気信号及び誤差信号について下の加算手段７１及び対
応する引算手段７２ｂにより処理し、赤（Ｒ）に相当す
る差信号を出力させる。次いで、青（Ｂ）に相当する２
画素分の光電気信号及び誤差信号について下の加算手段
７１及び対応する引算手段７２ｂにより処理し、青
（Ｂ）に相当する差信号を出力させる。これにより、サ
ンプリンググループＧｓ１に対応する領域を代表するカ
ラーモニタ画像の部分が形成される。モニタ画像の色構
成に関しては、緑（Ｇ）、赤（Ｒ）、青（Ｂ）について
加算画素数の比率は２：１：１となっており、全画素を
対象とする場合と変わらない。従って、モニタ画像であ
っても現実の被写体の色とほぼ同じ色となる。

【００６２】次いで、サンプリンググループＧｓ２乃至
Ｇｓ５に関しても順次、上記と同様に、光電気信号及び
誤差信号について色毎に加算処理と引算処理を行い、３
色の映像信号をそれぞれ映像信号出力端子１０７に出力
させ、その領域を代表するカラー映像の部分を形成す
る。このようにして、順次すべての行及び列にわたるサ
ンプリンググループの映像信号を読み出し、モニタ画像
を描かせて、自動露出や自動合焦を行なう。

【００６３】上記のように、第２の実施の形態である固
体撮像装置においては、一列に二対の第１の記憶手段Ｃ
ｍｓ及び第２の記憶手段Ｃｍｎを有し、二組の加算手段
７１ａ、７１ｂ及び対応する引算手段７２ａ、７２ｂを
有している。その駆動方法は、第１の実施の形態と同様
に、カラーフィルタの色配列に対応する光電変換素子
（画素）１０１の並びに対して、２行４列の隣接する複
数の画素１０１からなるサンプリンググループＧｓ１乃
至Ｇｓ５を選択するとともに、対応する光電気信号及び
誤差信号のうち同じ色の複数の光電気信号及び誤差信号
をそれぞれ同時に選択して加算している。

【００６４】この場合、選択すべき同じ色に対応する光
電気信号の数を読み出し速度に比例して増減させること
により、光発生電荷の蓄積量に対応する信号量を一定に
保つことができるとともに、モニタ画像が粗くなるのを
抑制し、より正確な画像を得るようにすることができ
る。また、同じ色に対応する複数の光電気信号に対して
同時に一度の選択を行なってそれらの光電気信号を出力
させるだけでよいので、画素一つを選択して画素飛ばし
を行なう場合と同等な時間しか必要としない。従って、
モニタ画像の取り込みを高速に行なうことができる。

【００６５】このように、サンプリング画素に基づいて
光電気信号の取り込みを高速に行いつつ、画像の劣化を
抑制することができる。さらに、第２の実施の形態で
は、加算し、差信号を取り出す場合、特に、色毎に別々
の加算手段７１ａ又は７１ｂと引算手段７２ａ又は７２
ｂで処理している。これにより、同一色の信号に対して
異なる加算手段を通すことにより生じる増幅度のばらつ
きに起因する色合いのばらつきを抑制することができ
る。

【００６６】（第３の実施の形態）図７を参照してこの
発明の第３の実施の形態を説明する。図７は、第３の実
施の形態である固体撮像装置の信号出力回路を示す回路
構成図である。図７に示すように、一列に少なくとも二
対の第１の記憶手段Ｃｍｓ及び第２の記憶手段Ｃｍｎを
有し、２組の加算回路７１ａ、７１ｂを有することを特
徴としている。なお、図７では、上下の加算回路７１
ａ、７１ｂにはともに一対ずつの記憶素子しか示してい
ない。

【００６７】二対の第１の記憶手段Ｃｍｓ及び第２の記
憶手段Ｃｍｎを用いる場合、メモリ出力線４１ａ、４２
ａを通して上の加算回路７１ａに一対の記憶素子Ｃｍ
ｓ、Ｃｍｎを接続し、例えば、４行分の緑（Ｇ）の信号
を記憶する。メモリ出力線４１ｂ、４２ｂを通して下の
加算回路７１ｂにもう一対の記憶素子Ｃｍｓ、Ｃｍｎを
並列に接続し、２行分の赤（Ｒ）と２行分の青（Ｂ）の
信号をそれぞれ異なる記憶手段に記憶する。

【００６８】さらに、一列に並ぶ光電変換素子１０１の
出力と接続する二対の記憶素子Ｃｍｓ、Ｃｍｎを隣接す
る列同士で入れ替える接続切替スイッチ７３を有するこ
とを特徴としている。接続切替スイッチ７３は第１列
目の垂直出力線２０ａと第２列目の垂直出力線２０ｂと
の間、第３列目の垂直出力線２０ｃと第４列目の垂直出
力線２０ｄとの間というように全列にわたって設けられ
ている。第３の実施の形態である固体撮像装置において
も、カラーフィルタは、緑（Ｇ）と赤（Ｒ）と青（Ｂ）
とがベイヤ配列されてなり、行及び列に配列された光電
変換素子１０１は複数の色を有するカラーフィルタの各
色に対応している。第１及び第２の実施の形態と同様
に、列毎の二対の記憶手段Ｃｍｓ、Ｃｍｎの入力はそれ
ぞれ同一の列内のすべての光電変換素子１０１の出力と
接続されている。

【００６９】また、緑（Ｇ）に対応する信号を記憶する
一対の記憶手段Ｃｍｓ、Ｃｍｎは、上側の加算手段７１
ａに接続され、赤（Ｒ）と青（Ｂ）にそれぞれ対応する
信号を記憶する他の一対の記憶手段Ｃｍｓ、Ｃｍｎは、
下側の加算手段７１ｂに接続されている。引算手段７２
ａ、７２ｂは、上下の加算手段７１ａ、７１ｂに対して
それぞれ一つずつ接続されている。

【００７０】上側の加算手段７１ａに接続された記憶素
子Ｃｍｓ、Ｃｍｎの出力側のスイッチ素子ＳＷｓ２は、
水平出力線２７ａａ、２７ｂａ、・・を介して制御回路
１０４により開閉のタイミングが制御される。下側の加
算手段７１ｂに接続された記憶素子Ｃｍｓ、Ｃｍｎの出
力側のスイッチ素子ＳＷｓ２は、水平出力線２７ａｂ、
２７ｂｂ、・・を介して制御回路１０４により開閉のタ
イミングが制御される。

【００７１】なお、他の構成は、第２の実施の形態と同
じであるので、説明を省略する。また、上記では二対の
記憶手段を設けているが、二対以上、三対乃至四対の第
１の記憶手段Ｃｍｓ及び第２の記憶手段Ｃｍｎを設ける
ことも可能である。但し、三対又は四対の記憶手段を用
いる場合、第４の実施の形態で説明する接続切換スイッ
チ７３を設ける必要がある。

【００７２】三対の第１の記憶手段Ｃｍｓ及び第２の記
憶手段Ｃｍｎを用いる場合、上の加算回路７１ａに一対
の記憶素子Ｃｍｓ、Ｃｍｎを接続し、下の加算回路７１
ｂに二対の記憶素子Ｃｍｓ、Ｃｍｎを並列に接続する。
この場合、一対の記憶手段には４行分の緑（Ｇ）の信号
を記憶し、他の二対の記憶手段には２行分の赤（Ｒ）と
２行分の青（Ｂ）の信号をそれぞれ異なる記憶手段に記
憶する。

【００７３】また、四対の第１の記憶手段Ｃｍｓ及び第
２の記憶手段Ｃｍｎを用いる場合、上の加算回路７１ａ
に二対の記憶素子Ｃｍｓ、Ｃｍｎを並列に接続し、下の
加算回路７１ｂにも二対の記憶素子Ｃｍｓ、Ｃｍｎを並
列に接続する。この場合、二対の記憶手段には４行分の
緑（Ｇ）の信号を記憶し、他の二対の記憶手段には２行
分の赤（Ｒ）と２行分の青（Ｂ）の信号をそれぞれ異な
る記憶手段に記憶する。

【００７４】次に、上記信号出力回路を用いて光信号の
検出動作及び画素飛ばしについて説明する。この場合、
二対の記憶手段を用いているとする。光信号を検出する
場合、２組の記憶素子、加算手段及び引算手段のうち何
れか１組の記憶素子及び加算手段及び引算手段を用い
る。光信号の検出動作については第１の実施の形態と同
様なので、説明を省略する。

【００７５】画素飛ばしについては、上記第１及び第２
の実施の形態と同様に、蓄積期間−読出期間−掃出期間
（初期化期間）からなる一連の過程を繰り返し行う。こ
の場合は、サンプリンググループとして、図１０に示す
ような４行４列にわたって隣接する画素１０１からなる
サンプリンググループＧｓ１乃至Ｇｓ５を用いる。各サ
ンプリンググループＧｓ１乃至Ｇｓ５はベイヤ配列の色
配置のＲＧＲＧ／ＧＢＧＢ／ＲＧＲＧ／ＧＢＧＢに対応
するものとする。サンプリングは適当な間隔を置いて行
なう。

【００７６】初期化期間、蓄積期間、及び読出期間を経
て、４行にわたって並ぶすべての画素の並びについて第
１行目（Ｒ１１，Ｇ１２，Ｒ１３，Ｇ１４，・・）と第
３行目（Ｒ３１，Ｇ３２，Ｒ３３，Ｇ３４，・・）、第
２行目（Ｇ２１，Ｂ２２，Ｇ２３，Ｂ２４，・・）と第
４行目（Ｇ４１，Ｂ４２，Ｇ４３，Ｂ４４，・・）とい
うように２行ずつ行に並ぶすべての画素の並びについて
光電気信号Ｖｓを列毎に設けられた信号出力回路１０５
の２組の第１の記憶素子Ｃｍｓに記憶させるとともに、
誤差信号Ｖｎを同じく２組の第２の記憶素子Ｃｍｎに記
憶させる。

【００７７】第１行目の信号（Ｒ１１，Ｇ１２，Ｒ１
３，Ｇ１４，・・）を読み出すときは、Ｒ１１は下側の
第１列目の一対の記憶素子に、Ｇ１２は上側の第２列目
の一対の記憶素子に、というように、順次、上下の記憶
手段に交互に記憶させる。第３行目（Ｒ３１，Ｇ３２，
Ｒ３３，Ｇ３４，・・）を読み出すときは、Ｒ３１は下
側の第１列目の一対の記憶素子に、Ｇ３２は上側の第２
列目の一対の記憶素子にというように、順次、上下の記
憶手段に交互に記憶させる。この場合、２行分の信号が
一つの記憶手段に入力されるが、記憶手段は電荷を順次
蓄積することができるので、任意数の信号を一つの記憶
手段に入力させて加算信号として記憶させることができ
る。同じ色の信号であれば、任意数の信号を一つの記憶
手段に入力させても何ら問題はない。

【００７８】次に、第２行目の信号（Ｇ２１，Ｂ２２，
Ｇ２３，Ｂ２４，・・）を読み出すときは、Ｇ２１は上
側の第１列目の一対の記憶素子に、Ｂ２２は下側の第２
列目の一対の記憶素子にというように、順次、上下の記
憶手段に交互に記憶させる。第４行目（Ｇ４１，Ｂ４
２，Ｇ４３，Ｂ４４，・・）を読み出すときは、Ｇ４１
は上側の第２列目の一対の記憶素子に、Ｂ４２は下側の
第１列目の一対の記憶素子にというように、順次、上下
の記憶手段に交互に記憶させる。このようにすることに
より、緑色（Ｇ）に対応する信号はすべて上側の加算手
段７１ａに接続された記憶素子に記憶される。赤色
（Ｒ）及び青色（Ｂ）に対応する信号はすべて下側の加
算手段７１ｂに接続された記憶素子に、かつ色毎に異な
る記憶手段に記憶される。

【００７９】次いで、サンプリンググループＧｓ１に対
応する記憶素子Ｃｍｓ、Ｃｍｎに記憶された光電気信号
及び誤差信号のうち、緑（Ｇ）に相当する８画素分の光
電気信号及び誤差信号を出力させる。この場合、緑
（Ｇ）に相当する８画素分の光電気信号及び誤差信号
は、すべて上の加算手段７１ａに入力されて加算され
る。さらに、これらの加算信号出力のうち光電気信号同
士を引算手段７２ａの正入力端子に、誤差信号同士を同
じく負入力端子に入力する。これにより、水平出力線２
６ａを通して映像信号出力端子１０７に緑（Ｇ）に相当
する差信号が出力される。

【００８０】次に、赤（Ｒ）に相当する４画素分の光電
気信号及び誤差信号を出力させる。この場合、赤（Ｒ）
に相当する光電気信号及び誤差信号は、すべて下の加算
手段７１ｂに入力され、加算される。次いで、赤（Ｒ）
に相当する４画素分の光電気信号及び誤差信号を引算手
段７２ｂに入力させて処理し、赤（Ｒ）に相当する差信
号を出力させる。

【００８１】次いで、青（Ｂ）に相当する光電気信号及
び誤差信号を出力させる。この場合、青（Ｂ）に相当す
る光電気信号及び誤差信号は、すべて下の加算手段７１
ｂに入力され、加算される。次いで、青（Ｂ）に相当す
る４画素分の光電気信号及び誤差信号を引算手段７２ｂ
に入力させて処理し、青（Ｂ）に相当する差信号を出力
させる。

【００８２】これにより、サンプリンググループＧｓ１
に対応する領域を代表するカラーモニタ画像の部分が形
成される。次いで、サンプリンググループＧｓ２乃至Ｇ
ｓ５に関しても順次、上記と同様に、光電気信号及び誤
差信号について色毎に加算処理と引算処理を行い、３色
の映像信号をそれぞれ映像信号出力端子１０７に出力さ
せ、その領域を代表するカラー映像の部分を形成する。

【００８３】このようにして、順次すべての行及び列に
わたるサンプリンググループの映像信号を読み出し、モ
ニタ画像を描かせて、自動露出や自動合焦を行なう。上
記のように、第３の実施の形態である固体撮像装置にお
いても、第１及び第２の実施の形態と同様に、カラーフ
ィルタの色配列に対応する光電変換素子（画素）１０１
に対して画素飛ばしを行なう場合、サンプリング画素と
して隣接する複数の画素１０１を選択するとともに、対
応する光電気信号のうち同じ色の複数の光電気信号を同
時に選択して加算している。

【００８４】この場合、選択する同じ色に対応する光電
気信号の数を読み出し速度に比例して増減させることに
より、光発生電荷の蓄積量に対応する信号量を一定に保
つことができるとともに、モニタ画像が粗くなるのを抑
制し、より正確な画像を得るようにすることができる。
また、同じ色に対応する複数の光電気信号に対して同時
に一度の選択を行なってそれらの光電気信号を出力させ
るだけでよいので、画素一つを選択して画素飛ばしを行
なう場合と同等な時間しか必要としない。従って、モニ
タ画像の取り込みを高速に行なうことができる。

【００８５】このように、サンプリング画素に基づいて
光電気信号の取り込みを高速に行いつつ、画像の劣化を
抑制することができる。また、上記の第１及び第２の実
施の形態と同様に、カラーフィルタの色毎に光電気信号
等が加算されるように構成されているが、第３の実施の
形態の場合、特に、異なる色に対応する光電気信号が別
々の一組の加算手段７１ａ、７１ｂにより加算されるよ
うに構成されている。これにより、同一色の信号に対し
て異なる加算手段を通すことにより生じる増幅度のばら
つきに起因する色合いのばらつきを抑制することができ
る。

【００８６】（第４の実施の形態）図８を参照してこの
発明の第４の実施の形態を説明する。図８は、第４の実
施の形態である固体撮像装置の信号出力回路を示す回路
構成図である。第３の実施の形態では、二対以上、三対
又は四対の記憶素子を用いているが、第４の実施の形態
においても、同様に少なくとも二対、即ち二対以上、三
対又は四対の記憶素子を用いる。

【００８７】第４の実施の形態において、第３の実施の
形態と異なるところは、第１列目の記憶素子は上側がメ
モリ出力線４１ａ、４２ａを通して、また下側がメモリ
出力線４１ｃ、４２ｃを通してともに上側の加算手段７
１ａに並列に接続されている。第２列目の記憶素子は上
側がメモリ出力線４１ｂ、４２ｂを通して、また下側が
メモリ出力線４１ｄ、４２ｄを通してともに下側の加算
手段７１ｂに並列に接続され、第３列目以下の記憶素子
は第１列目と第２列目の接続関係と同じように、順次、
上下ともに交互に上下の加算手段７１ａ、７１ｂに接続
されている点である。

【００８８】また、接続切替スイッチ７３を有している
点である。以下に、接続切替スイッチ７３の制御動作に
ついて説明する。接続切替スイッチ７３はスイッチＳＷ
t1、ＳＷt2、ＳＷt3及びＳＷt4とで構成されている。ス
イッチＳＷt1は第１列目の垂直出力線２０ａと第１列目
の記憶素子Ｃｍｓ、Ｃｍｎとの間の導通、非導通を切り
換える。スイッチＳＷt3は第２列目の垂直出力線２０ｂ
と第２列目の記憶素子Ｃｍｓ、Ｃｍｎとの間の導通、非
導通を切り換える。スイッチＳＷt2は第１列目及び第２
列目の垂直出力線２０ａ及び２０ｂにわたってスイッチ
ＳＷt1の後とスイッチＳＷt3の前との間に接続され、第
１列目の垂直出力線２０ａと第２列目の記憶素子Ｃｍ
ｓ、Ｃｍｎとの導通、非導通を切り換える。スイッチＳ
Ｗt4は第１列目及び第２列目の垂直出力線２０ａ及び２
０ｂにわたってスイッチＳＷt1の前とスイッチＳＷt3の
後との間に接続され、第２列目の垂直出力線２０ｂと第
１列目の記憶素子Ｃｍｓ、Ｃｍｎとの導通、非導通を切
り換える。

【００８９】スイッチＳＷt1及びＳＷt3を開き、かつス
イッチＳＷt2及びＳＷt4を閉じることにより、第１列目
の垂直出力線２０ａが第２列目の記憶素子Ｃｍｓ、Ｃｍ
ｎに接続され、第２列目の垂直出力線２０ｂが第１列目
の記憶素子Ｃｍｓ、Ｃｍｎに接続される。また、スイッ
チＳＷt1及びＳＷt3を閉じ、かつスイッチＳＷt2及びＳ
Ｗt4を開くことにより、第１列目の垂直出力線２０ａは
第１列目の記憶素子に接続され、第２列目の垂直出力線
２０ｂは第２列目の記憶素子に接続される。以下、第３
列目の垂直出力線２０ｃ、第４列目の垂直出力線２０ｄ
・・についても同様である。

【００９０】他の構成は第３の実施の形態と同様である
ので、説明を省略する。図８中、第３の実施の形態と同
じ符号で示すものは、第３の実施の形態と同じものを示
す。次に、上記信号出力回路を用いて光信号の検出動作
及び画素飛ばしについて説明する。光信号を検出する場
合、接続切換スイッチ７３を、例えば、第１列目の垂直
出力線２０ａは第１列目の記憶素子に、第２列目の垂直
出力線２０ｂは第２列目の記憶素子にそれぞれ接続され
るように設定し、二対の記憶素子のうち一対の記憶素子
と、２組の加算手段及び引算手段を用いる。

【００９１】光信号の検出動作については、他の実施の
形態と異なり、映像信号である差信号は一行の並びに対
して、順次、上下の加算手段に交互に出力される。それ
以外は、第１の実施の形態と同様なので、説明を省略す
る。画素飛ばしについては、上記第１及び第２の実施の
形態と同様に、蓄積期間−読出期間−掃出期間（初期化
期間）からなる一連の過程を繰り返し行う。

【００９２】この場合は、二対の記憶手段を用いる。ま
た、サンプリンググループとして、図１０に示すような
４行４列にわたって隣接する画素１０１からなるサンプ
リンググループＧｓ１乃至Ｇｓ５を用いる。各サンプリ
ンググループＧｓ１乃至Ｇｓ５はベイヤ配列の色配置の
ＲＧＲＧ／ＧＢＧＢ／ＲＧＲＧ／ＧＢＧＢに対応するも
のとする。サンプリングは適当な間隔を置いて行なう。

【００９３】初期化期間、蓄積期間、及び読出期間を経
て、４行にわたって並ぶすべての画素の並びについて第
１行目（Ｒ１１，Ｇ１２，Ｒ１３，Ｇ１４，・・）と第
３行目（Ｒ３１，Ｇ３２，Ｒ３３，Ｇ３４，・・）、第
２行目（Ｇ２１，Ｂ２２，Ｇ２３，Ｂ２４，・・）と第
４行目（Ｇ４１，Ｂ４２，Ｇ４３，Ｂ４４，・・）とい
うように２行ずつ行に並ぶすべての画素の並びについて
光電気信号Ｖｓを列毎に設けられた信号出力回路１０５
の２組の第１の記憶素子Ｃｍｓに記憶させるとともに、
誤差信号Ｖｎを同じく２組の第２の記憶素子Ｃｍｎに記
憶させる。

【００９４】この場合、第１行目の信号（Ｒ１１，Ｇ１
２，Ｒ１３，Ｇ１４，・・）を読み出すときは、接続切
換スイッチ７３のＳＷｔ１、ＳＷｔ３を開き、ＳＷｔ
２、ＳＷｔ４を閉じておき、Ｒ１１は第２列目の上側の
一対の記憶素子に、Ｇ１２は第１列目の上側の一対の記
憶素子に、というように、順次、列を入れ換えて記憶さ
せる。第３行目の信号（Ｒ３１，Ｇ３２，Ｒ３３，Ｇ３
４，・・）を読み出すときは、接続切換スイッチ７３は
第１行目と同様にしておき、Ｒ３１は第２列目の上側の
一対の記憶素子に、Ｇ３２は第１列目の上側の一対の記
憶素子にというように、順次、列を入れ換えて記憶させ
る。

【００９５】次に、第２行目の信号（Ｇ２１，Ｂ２２，
Ｇ２３，Ｂ２４，・・）を読み出すときは、接続切換ス
イッチ７３のＳＷｔ１、ＳＷｔ３を閉じ、ＳＷｔ２、Ｓ
Ｗｔ４を開いておき、Ｇ２１は第１列目の下側の一対の
記憶素子に、Ｂ２２は第２列目の下側の一対の記憶素子
にというように、順次、配列通りに記憶させる。第４行
目（Ｇ４１，Ｂ４２，Ｇ４３，Ｂ４４，・・）を読み出
すときは、接続切換スイッチ７３は第２行目のときと同
様にしておき、Ｇ４１は第１列目の下側の一対の記憶素
子に、Ｂ４２は第２列目の下側の一対の記憶素子に、と
いうように、順次、配列通りに記憶させる。このように
することにより、緑色（Ｇ）に対応する信号はすべて上
側の加算手段７１ａに接続された記憶素子に記憶され
る。赤色（Ｒ）及び青色（Ｂ）に対応する信号はすべて
下側の加算手段７１ｂに接続された記憶素子に記憶され
る。

【００９６】次いで、サンプリンググループＧｓ１に対
応する記憶素子Ｃｍｓ、Ｃｍｎに記憶された光電気信号
及び誤差信号のうち、緑（Ｇ）に相当する８画素分の光
電気信号及び誤差信号を出力させる。この場合、緑
（Ｇ）に相当する８画素分の光電気信号及び誤差信号
は、すべて上の加算手段７１ａに入力されて加算され
る。さらに、これらの加算信号出力のうち光電気信号同
士を引算手段７２ａの正入力端子に、誤差信号同士を同
じく負入力端子に入力する。これにより、水平出力線２
６ａを通して映像信号出力端子１０７に緑（Ｇ）に相当
する差信号が出力される。

【００９７】次に、赤（Ｒ）に相当する４画素分の光電
気信号及び誤差信号を出力させる。この場合、赤（Ｒ）
に相当する光電気信号及び誤差信号は、すべて下の加算
手段７１ｂに入力され、加算される。次いで、赤（Ｒ）
に相当する４画素分の光電気信号及び誤差信号を引算手
段７２ｂに入力させて処理し、赤（Ｒ）に相当する差信
号を出力させる。

【００９８】次いで、青（Ｂ）に相当する光電気信号及
び誤差信号を出力させる。この場合、青（Ｂ）に相当す
る光電気信号及び誤差信号は、すべて下の加算手段７１
ｂに入力され、加算される。次いで、青（Ｂ）に相当す
る４画素分の光電気信号及び誤差信号を引算手段７２ｂ
に入力させて処理し、青（Ｂ）に相当する差信号を出力
させる。

【００９９】これにより、サンプリンググループＧｓ１
に対応する領域を代表するカラーモニタ画像の部分が形
成される。次いで、サンプリンググループＧｓ２乃至Ｇ
ｓ５に関しても順次、上記と同様に、光電気信号及び誤
差信号について色毎に加算処理と引算処理を行い、３色
の映像信号をそれぞれ映像信号出力端子１０７に出力さ
せ、その領域を代表するカラー映像の部分を形成する。

【０１００】このようにして、順次すべての行及び列に
わたるサンプリンググループの映像信号を読み出し、モ
ニタ画像を描かせて、自動露出や自動合焦を行なう。上
記のように、第４の実施の形態である固体撮像装置にお
いても、第１及び第２の実施の形態と同様に、カラーフ
ィルタの色配列に対応する光電変換素子（画素）１０１
に対して画素飛ばしを行なう場合、サンプリング画素と
して隣接する複数の画素１０１を選択するとともに、対
応する光電気信号のうち同じ色の複数の光電気信号を同
時に選択して加算している。

【０１０１】この場合、選択する同じ色に対応する光電
気信号の数を読み出し速度に比例して増減させることに
より、光発生電荷の蓄積量に対応する信号量を一定に保
つことができるとともに、モニタ画像が粗くなるのを抑
制し、より正確な画像を得るようにすることができる。
また、同じ色に対応する複数の光電気信号に対して同時
に一度の選択を行なってそれらの光電気信号を出力させ
るだけでよいので、画素一つを選択して画素飛ばしを行
なう場合と同等な時間しか必要としない。従って、モニ
タ画像の取り込みを高速に行なうことができる。

【０１０２】このように、サンプリング画素に基づいて
光電気信号の取り込みを高速に行いつつ、画像の劣化を
抑制することができる。また、上記の第１及び第２の実
施の形態と同様に、カラーフィルタの色毎に光電気信号
等が加算されるように構成されている。特に、第４の実
施の形態の場合、異なる色に対応する光電気信号が別々
の一組の加算手段７１ａ、７１ｂにより加算されるよう
に構成されている。これにより、同一色の信号に対して
異なる加算手段を通すことにより生じる増幅度のばらつ
きに起因する色合いのばらつきを抑制することができ
る。

【０１０３】以上、実施の形態によりこの発明を詳細に
説明したが、この発明の範囲は上記実施の形態に具体的
に示した例に限られるものではなく、この発明の要旨を
逸脱しない範囲の上記実施の形態の変更はこの発明の範
囲に含まれる。例えば、上記実施の形態では、隣接する
２行にわたる８つの画素を一つのグループとして、或い
は４行にわたる１６個の画素を一つのグループとしてサ
ンプリングし、画素飛ばしを行なっているが、これに限
られない。任意の行にわたって隣接する任意の数の画素
を１グループとしてサンプリングすることができる。

【０１０４】また、光電変換素子（単位画素）１０１と
してキャリアポケット２５を有する閾値変調型のものを
用いているが、これに限られない。

【０１０５】

【発明の効果】以上説明したように、本発明によれば、
カラーフィルタの色配列に対応する光電変換素子（画
素）に対して画素飛ばしを行なう場合、サンプリング画
素として隣接する複数の画素を選択するとともに、対応
する光電気信号のうち同じ色の光電気信号を選択して加
算するように構成されている。

【０１０６】この場合、選択する同じ色に対応する光電
気信号の数を読み出し速度に比例して増減させることに
より、光発生電荷の蓄積量に対応する信号量を一定に保
つことができるとともに、モニタ画像が粗くなるのを抑
制し、より正確な画像を得るようにすることができる。
また、同じ色に対応する複数の光電気信号を選択して加
算しているが、加算回路として所謂スイッチトキャパシ
タを用いることにより、同じ色に対応する複数の光電気
信号を記憶している複数の記憶素子に対して同時に一度
の選択を行なってそれらの光電気信号を出力させるだけ
でよいので、モニタ画像の取り込みを高速に行なうこと
ができる。

【０１０７】このように、サンプリング画素に基づいて
光電気信号の取り込みを高速に行いつつ、画像の劣化を
抑制することができる。また、異なる色に対応する光電
気信号や誤差信号が別々の一組の加算回路により加算し
ている。従って、加算回路が異なることによる画質のば
らつきを抑制することができる。これにより、サンプリ
ング画素に基づいて光電気信号の取り込みを高速に行い
つつ、画像の劣化を抑制することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態に係る固体撮像装
置の要部の回路構成を示す図である。

【図２】この発明の第１の実施の形態に係る固体撮像装
置の全体の回路構成を示す図である。

【図３】この発明の第１の実施の形態に係る固体撮像装
置の光電変換素子の構造を示す断面図である。

【図４】この発明の第１の実施の形態に係る固体撮像装
置の信号処理回路の要部を示す回路構成図である。

【図５】この発明の第１の実施の形態に係る信号処理回
路内の加算手段の例を示す構成図である。

【図６】この発明の第２の実施の形態に係る固体撮像装
置の信号処理回路の要部を示す回路構成図である。

【図７】この発明の第３の実施の形態に係る固体撮像装
置の信号処理回路の要部を示す回路構成図である。

【図８】この発明の第４の実施の形態に係る固体撮像装
置の信号処理回路の要部を示す回路構成図である。

【図９】この発明の第１乃至第２の実施の形態に係る固
体撮像装置の光電気信号のサンプリング例を示す模式図
である。

【図１０】この発明の第３乃至第４の実施の形態に係る
固体撮像装置の光電気信号のサンプリング例を示す模式
図である。

【図１１】従来例に係る固体撮像装置の要部の回路構成
を示す図である。

【符号の説明】

１５ａ第１のウエル領域１５ｂ第２のウエル領域１５ｃチャネルドープ層１６ソース領域１７不純物領域１７ａドレイン領域１７ｂチャネルドープ層（チャネル領域）１８ゲート絶縁膜１９ゲート電極２０a 乃至２０ｈ、２０ａａ、２０ａｂ、２０ｂａ、２
０ｂｂ垂直出力線２１ａ乃至２１ｄＶＳＣＡＮ供給線２２ａ、２２ｂＶＤＤ供給線２５キャリアポケット（高濃度埋込層）２６、２６ａ、２６ｂ水平出力線２７ａ乃至２７ｈ、２７ａａ、２７ａｂ、２７ｂａ、２
７ｂｂＨＳＣＡＮ供給線３０ａ、３０ｂ昇圧電圧供給線４１、４１ａ乃至４１ｄ、４２、４２ａ乃至４２ｄメ
モリ出力線７１加算手段７１ａ第１の加算手段７１ｂ第２の加算手段７２引算手段７２ａ第１の引算手段７２ｂ第２の引算手段１０１単位画素（光電変換素子）１０２ＶＳＣＡＮ駆動走査回路１０３ＶＤＤ駆動走査回路１０４ＨＳＣＡＮ入力走査回路１０５信号出力回路１０７映像信号出力端子１１１受光ダイオード１１２光信号検出用絶縁ゲート型電界効果トランジス
タ（光信号検出用ＭＯＳトランジスタ）Ａｉ演算増幅器Ｃｍｓ第１の記憶素子Ｃｍｎ第２の記憶素子Ｃif1 第１の帰還容量素子Ｃif2 第２の帰還容量素子ＳＷi1、ＳＷi2、ＳＷn1、ＳＷn2、ＳＷs1、ＳＷs2 ス
イッチ素子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 9/07 Ｈ０４Ｎ 9/07 Ｃ５Ｃ０６５ 1/028 Ｃ // Ｈ０４Ｎ 1/028 Ｈ０１Ｌ 27/14 Ａ (72)発明者山本修治神奈川県横浜市港北区新横浜３丁目17番６号イノテック株式会社内Ｆターム(参考） 2H048 BA02 BB02 BB46 4M118 AA10 AB01 BA14 BA30 CA03 FA06 FA34 FA42 FA50 GB07 GB11 GC08 GC14 5B047 AB04 BB04 BC01 BC07 CB05 DA06 DC11 5C024 BX01 CY15 DX01 GX03 GY31 GZ25 GZ26 HX13 HX28 HX29 5C051 AA01 BA02 DA06 DB01 DB06 DB13 DB14 DB18 DC02 DC03 DC07 DE02 EA01 5C065 AA03 BB48 CC01 CC08 DD15 DD17 EE05 EE06 GG11 GG21 GG22 GG24

Claims

【特許請求の範囲】

【請求項１】行と列に配列された複数の光電変換素子
と、前記列毎に設けられ、前記光電変換素子から出力された
誤差信号を含む光電気信号を記憶する第１の記憶手段
と、前記列毎に設けられて前記第１の記憶手段と対をなし、
前記光電変換素子からオフセット後に出力された誤差信
号を記憶する第２の記憶手段と、前記各列に対応するすべての第１の記憶手段及び第２の
記憶手段に記憶された信号のうち特定の複数の前記光電
気信号を同時に選択して出力させ、及び前記特定の複数
の光電気信号に対応する複数の前記誤差信号を同時に選
択して出力させる制御手段と、前記第１の記憶手段から同時に出力された特定の複数の
光電気信号を入力し、加算する第１の加算手段と、前記第２の記憶手段から同時に出力された複数の誤差信
号を入力し、加算する第２の加算手段と、前記第１の加算手段からの出力信号と前記第２の加算手
段からの出力信号とを入力し、前記２つの出力信号の差
信号を出力する引算手段とを有することを特徴とする固
体撮像装置。
【請求項２】前記光電変換素子は、前記受光ダイオー
ドと前記受光ダイオードに隣接する光信号検出用絶縁ゲ
ート型電界効果トランジスタとを備え、かつ前記光信号
検出用絶縁ゲート型電界効果トランジスタはゲート電極
下方のチャネル領域下に前記受光ダイオードで発生した
光発生電荷を蓄積する高濃度埋込層を備えていることを
特徴とする請求項１記載の固体撮像装置。
【請求項３】前記第１の加算手段は、正入力端子、前
記第１の記憶手段の出力端子と接続する負入力端子及び
出力端子を有する第１の演算増幅器と、前記第１の演算
増幅器の負入力端子と出力端子との間に並列接続された
第１の帰還容量素子及び第１のスイッチ素子とを有し、前記第２の加算手段は、正入力端子、前記第２の記憶手
段の出力端子と接続する負入力端子及び出力端子を有す
る第２の演算増幅器と、前記第２の演算増幅器の負入力
端子と出力端子との間に並列接続された第２の帰還容量
素子及び第２のスイッチ素子とを有することを特徴とす
る請求項１又は２記載の固体撮像装置。
【請求項４】前記列及び行に配列された光電変換素子
は複数の色を有するカラーフィルタの各色に対応し、前
記特定の光電気信号は同じ色に対応する光電気信号であ
ることを特徴とする請求項１乃至３の何れか一に記載の
固体撮像装置。
【請求項５】前記列毎にサンプリングすべき前記光電
変換素子を含む行数に対応する複数組の前記第１の記憶
手段及び前記第２の記憶手段が設けられていることを特
徴とする請求項１乃至４の何れか一に記載の固体撮像装
置。
【請求項６】前記一列内の複数組の記憶手段のうちす
べての組は前記同じ列に並ぶすべての光電変換素子の出
力と接続されていることを特徴とする請求項５記載の固
体撮像装置。
【請求項７】１組の前記第１の加算手段、前記第２の
加算手段、及び前記引算手段を有し、前記一列内のすべ
ての組の第１の記憶手段及び第２の記憶手段は前記１組
の第１の加算手段、第２の加算手段、及び引算手段に接
続されていることを特徴とする請求項５又は６記載の固
体撮像装置。
【請求項８】前記カラーフィルタの色は緑と赤と青の
３種類からなり、かつ２組の前記第１の加算手段、前記
第２の加算手段、及び前記引算手段を有していることを
特徴とする請求項５又は６記載の固体撮像装置。
【請求項９】前記一列内に２組又は４組の記憶手段を
有し、該一列内の２組又は４組の記憶手段のうち１組ず
つ又は２組ずつそれぞれ、異なる組の前記第１の加算手
段、前記第２の加算手段、及び前記引算手段に接続し、
かつ隣接する前記列で同じ組の前記第１の加算手段、前
記第２の加算手段、及び前記引算手段に接続しているこ
とを特徴とする請求項８記載の固体撮像装置。
【請求項１０】前記一列内に２組又は４組の記憶手段
を有し、該一列内の２組又は４組の記憶手段は同じ組の
前記第１の加算手段、前記第２の加算手段、及び前記引
算手段に接続し、かつ隣接する前記列で異なる組の前記
第１の加算手段、前記第２の加算手段、及び前記引算手
段に接続していることを特徴とする請求項８記載の固体
撮像装置。
【請求項１１】前記列に並ぶ光電変換素子の出力と接
続する前記記憶素子を隣接する前記列同士で入れ替える
スイッチを有していることを特徴とする請求項９又は１
０記載の固体撮像装置。
【請求項１２】請求項１乃至１１記載の固体撮像装置
の駆動方法において、サンプリングすべき前記光電変換素子を含む前記行に並
ぶすべての前記光電変換素子から前記光電気信号を出力
し、前記行に並ぶすべての光電変換素子に対応する並び
の第１の記憶手段に記憶させるとともに、前記行に並ぶ
すべての光電変換素子からオフセット後に前記誤差信号
を出力し、前記複数の第１の記憶手段に対応する複数の
第２の記憶手段に記憶させ、前記すべての第１の記憶手段に記憶された信号のうち前
記特定の複数の光電気信号を同時に選択し、出力して加
算し、前記すべての第２の記憶手段に記憶された信号のうち前
記特定の複数の光電気信号に対応する前記誤差信号を同
時に選択し、出力して加算し、前記加算した光電気信号と、前記加算した誤差信号との
差信号を出力することを特徴とする固体撮像装置の駆動
方法。
【請求項１３】前記光電気信号及び前記対応する誤差
信号を、前記カラーフィルタの色毎に、異なる前記第１
の加算手段及び前記第２の加算手段と、対応する前記引
算手段とにより処理することを特徴とする請求項１２記
載の固体撮像装置の駆動方法。
【請求項１４】前記カラーフィルタは緑と赤と青とが
ベイヤ配列されてなり、前記緑に対応する前記光電気信
号及び前記誤差信号を１組の前記第１の加算手段及び前
記第２の加算手段と、対応する前記引算手段とにより処
理し、前記赤と青に対応する前記光電気信号及び前記誤
差信号を別の１組の前記第１の加算手段及び前記第２の
加算手段と、対応する前記引算手段とにより処理するこ
とを特徴とする請求項１３記載の固体撮像装置の駆動方
法。