[go: up one dir, main page]

WO2003011952A1 - Polyparaxylylene film, production method therefor and semiconductor device - Google Patents

Polyparaxylylene film, production method therefor and semiconductor device Download PDF

Info

Publication number
WO2003011952A1
WO2003011952A1 PCT/JP2002/007389 JP0207389W WO03011952A1 WO 2003011952 A1 WO2003011952 A1 WO 2003011952A1 JP 0207389 W JP0207389 W JP 0207389W WO 03011952 A1 WO03011952 A1 WO 03011952A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
polyparaxylylene
derivative
heating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2002/007389
Other languages
English (en)
French (fr)
Inventor
Akio Takahashi
Yuichi Satsu
Harukazu Nakai
Igor Yefimovich Kardash
Andrei Vladimirovich Pebalk
Sergei Nicolaevich Chvalun
Karen Andranikovich Mailyan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Karpov Institute of Physical Chemistry
Original Assignee
Hitachi Ltd
Karpov Institute of Physical Chemistry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Karpov Institute of Physical Chemistry filed Critical Hitachi Ltd
Priority to JP2003517137A priority Critical patent/JPWO2003011952A1/ja
Priority to US10/484,840 priority patent/US6946405B2/en
Publication of WO2003011952A1 publication Critical patent/WO2003011952A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G61/00—Macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain of the macromolecule
    • C08G61/02—Macromolecular compounds containing only carbon atoms in the main chain of the macromolecule, e.g. polyxylylenes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L65/00—Compositions of macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain; Compositions of derivatives of such polymers
    • C08L65/04—Polyxylenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J2365/00—Characterised by the use of macromolecular compounds obtained by reactions forming a carbon-to-carbon link in the main chain; Derivatives of such polymers
    • C08J2365/04—Polyxylylenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31909—Next to second addition polymer from unsaturated monomers
    • Y10T428/31913—Monoolefin polymer

Definitions

  • Trees investigation is' gamma, relates to a film which is widely Shikawa in m equipment field, in particular, the wiring Q low induction ' ⁇ and the' as Ze' A Y i of 3 ⁇ 4 heat ⁇ river of Poriparakishiri Ren and manufacturing Force Method , It was a river holiday 3 ⁇ 4! ⁇ '(to fiy.
  • the M-way is not reduced to the ri-type, and the wiring width is reduced and the line m is reduced5.Therefore, the line f.'SJ is changed. 3 ⁇ 4 also ' ⁇ t "l road I0J I ⁇ . of ⁇ XI processing PI! rate of', and has a 1 ⁇ . as this one corresponding, low Poriparakishiri Ren ⁇ is the Hi ⁇ 3 ⁇ 4 in wiring insulation ⁇ It has been captured.
  • Cyclic para-xylylene dimer is pyrolyzed at 450-700 ° C and 1-10 OmmHg, and pyrolysis products are deposited and polymerized on the substrate at about 15-25 ° C, and polyparaxylylene multilayer is formed.
  • pyrolysis products are deposited and polymerized on the substrate at about 15-25 ° C, and polyparaxylylene multilayer is formed.
  • There are processes for making thin films and films (USP 1,151,546; 1985). It is important to further reduce the dielectric constant of insulating thin films in semiconductor devices, and there is a strong demand for materials having a relative dielectric constant of 2.5 or less.
  • An object of the present invention is to provide a low dielectric constant and high heat resistant organic polymer film applicable to an insulating layer of a semiconductor device, a method for producing the same, and a semiconductor device using the same.
  • the insulating film sublimates a cyclic dimer of paraxylylene or a derivative thereof, The sublimate obtained above was collected from 800 to
  • FIG. 2 is a schematic view of a process for producing polyparaxylene of the present invention.
  • the polyparaxylylene film of the present invention may be a cyclic dimer of paraxylylene or a derivative thereof, for example, [2.2] norracyclophane, or 1,1,2,2,9,9,10 , 10-octafluoro [2.2] cyclophane or 4,5,7,8,12,13,15,16-octafluoro [2.2]-a step of sublimating a cyclophane compound containing a fluorine atom such as paracyclophane, etc .; 0-9
  • Paracyclophane which is the same dimer as in Example 1, is placed in the crucible in the sublimation zone.
  • the inside of the apparatus was maintained at a vacuum degree of 0.005 mmHg or more.
  • Heat the crucible to 90 ° C, sublimate 1,1,2,2,9,9,10,10-fluorine [2.2] paracyclophane and transfer it from the sublimation zone to the pyrolysis zone .
  • Pyrolysis is carried out at 730 ° C to produce a product containing the ⁇ , ⁇ , ⁇ ', hi'-tetrafluo- ⁇ -xylylene intermediate.
  • the film was removed from the glass substrate, placed in a glass ampule, and suctioned to a vacuum of 0.005 mmHg. Then, it was heated to 400 ° C at a rate of 5 ° C / min and heat-treated at 400 ° C for 70 minutes.
  • Step (d) A semiconductor device having a multilayer wiring was manufactured by repeating the above steps. ⁇ The organic polymer thin film thus formed was a dielectric material. With a ratio of 1.82, the capacity between wirings can be reduced, and a semiconductor device with high speed signal transmission and high reliability can be realized.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

明 細 書 ポリパラキシリ レンフィルム、 その製 方法及び 休¾
Γ)
技術分野
木究明は ' γ、 m 機器分野で広く使川されているフィルムに係わり、 特に、 配線 問の低誘' ^かつ '¾耐熱 の絶鉍 AYiとして^川なポリパラキシリ レン 及びその製造力法、 それを川いた 休 ¾!ί' (に fiyする。
0 木究 π のフイルムは 独で使川されるフ リースタンディ ングのフィルムと
½板に接 ί された 布 、 例えば 問の絶 の I山 j jを ω B する。 技術
t- ¾休 M路は ri¾ 化に ft-ない配線幅の微細化、 線 mの縮小化が進5 み、そのために 線 f.'SJに .じる ¾ : i.l:が Jflし ' ¾休 ¾も 'ί t"l路の浈 XI処 PI!速度 の I0J I·.の ',1 ίとなっている。 この 1つの対応として、 配線絶鉍股に比誘 ¾ の 低いポリパラキシリ レン胶が捉案されている。
ポリパラキシリ レン股の形成力法は、 例えば、 シクロフアン化合物である
〔2.2〕 パラシクロフアンを 2 50 °Cで させた後、 華物を 60 0 °Cでパ0 ラ キ シ リ レ ン 屮 休に熱分解する。 そして、 合 器内で 30 °C以 卜の ¾板 I.に v物を析出させてポリパラキシリ レン胶を ί ている（K.-U. Buhler," Heatresisitant andthermostable polymers", Moscow ."Chemistry, pp.166- 167,1984) 。
3¾状パラキシリ レン - Λ!:休 （ 〔2.2〕 パラシクロフアン） 及びその誘 休を 減 : 卜.、熱分解して k応件屮 休を形成し、 ¾板^ に ffifV析出させるポリパ ラキシリ レンそしてその誘 ¾休のフィルム及び^股の製造方法が知られてい る ( H.Lee, D.Stoffey, K.Neville," New Linear Polymers", Moscow," Chemistry", pp.74-76, 1972) 。 熱分解プロセスは重合析出用のチャンバ一に 接続した熱分解用チューブの中で行われる。一定量の環状パラキシリレンニ量 体あるいはその誘導体が昇華ゾーンに入れられる。 容器を密閉した後、 1 -1 0 OmmHgに減圧する。 環状パラキシリレンニ量体は約 0.2 5 -0.3 5g/分の 割合で昇華して熱分解ゾーンに移動する。原料モノマーにもよるが、 昇華ゾ一 ンの温度は 1 40 -2 20 °Cに保たれることが必要である。 熱分解ゾーンの温 度は約 60 0 °Cであり、熱分解ガスは室温に保たれた重合チャンバ一へ取り込 まれる。 モノマーによっては、 重合の間、 チャンバ一内が 1 6 0°Cに加熱され る。
第 1図は、ポリパラキシリ レンを絶縁層とした半導体装置の製造方法の 1例 を示す （特開平 9-317499、 特閧平 9-345669) 。 まず、 半導体基板 13上に第 1 層目のアルミニウム配線 14を形成し、このアルミニウム配線 14の形成された半 導体基板上に上述の方法でポリパラキシリレンの有機高分子膜 15を成膜する (a) 。 さらにその上にシリコン酸化膜 16を化学気相成長によって形成する (b) 。 そして、 シリコン酸化膜 16 を化学的機械研磨法で研磨する （c) 。 次いでビアホールをタングステン 17により埋め込み、 その上から 2層目のァ ルミニゥム配線 18を形成する （d) 。 以上の手順を繰り返して、 多層配線を有 する半導体装置を製造する。
環状パラキシリレン二量体を 4 50 -700 °C、 1 - 1 0 OmmHgで熱分解し、 約 1 5-2 5 °Cで基板上に熱分解生成物を析出、 重合させポリパラキシリレン の多層薄膜やフィルムを作製するプロセスがある （USP 1,151,546;1985) 。 半導体装置の絶縁薄膜の一層の低誘電率化は重要な課題であり比誘電率で 2. 5以下の材料の要求が強い。
MACROMOLECULES 、 1 9 9 9 , 3 2 ， 7 5 5 5 - 7 5 6 1 に は、 1，1，2，2,9,9,10,10-ォクタフルォロ [2.2]シクロフアンを真空下で 70〜 1 0 0°Cで昇華させた後、 65 0 °Cで熱分解させ、 冷却した基板上に重合物を析出 させて得られる有機高分子薄膜は、 比誘電率が 2. 3で耐熱性が優れているこ との開示がある。 発明の閧示
本発明の目的は、半導体装置の絶縁層に適用できる低誘電率かつ高耐熱性の 有機高分子フィルム、 及びその製造方法、 並びにそれを用いた半導体装置を提 供することにある。
上記の課題を解決する本発明の要旨は以下のとおりである。
( 1 )パラキシリ レン又はその誘導体の環状二量体を昇華させる工程、 前記で 得られた昇華物を 800〜9 50 °Cで熱分解する工程、前記で得られた熱分解 物を重合させる工程、により得られるポーラス構造を有するポリパラキシリ レ ンフィルムである。 そして、 前記ポリパラキシリレンフィルムは、 該フィルム 内部にポーラス構造を 1 0〜 50体積％有することが好ましい。
(2 )パラキシリ レン又はその誘導体の環状二量体を 30〜 1 60°Cで昇華さ せる工程、 前記で得られた昇華物を 800〜9 50 °Cで熱分解する工程、 前記 で得られた熱分解物を- 40〜+2 5°Cで重合させる工程、前記で得られた重合 物を熱処理する工程、を有するポ一ラス構造を含むポリパラキシリレンフィル ムの製造方法である。 そして、 前記の昇華， 熱分解， 重合の各工程が 0. 00 1〜0. 1 mmH gの減圧状態に保持されていることが好ましい。 また、 熱処 理する工程が昇温加熱と定温加熱を交互に且つ段階的に行なわれ、最終加熱は 39 0〜4 1 0°Cであること、 0. 00 1〜0. 1 mmH gの減圧状態に保持 されていることが好ましい。
更に、 前記の熱処理する工程が、 第 1段階は最速で 4°C/分の昇温速度で 2 00 °Cまで加熱し、 第 2段階は 1 70〜 2 2 0 °Cで少なくても 35分、 第 3段 階は最速で 0. 5°C/分の昇温速度で 380°Cまで加熱し、 第 4段階は 35 0 〜 3 9 0 °Cで少なくても 7 0分、 第 5段階は最速で 0 . 5 °C/分の昇温速度で 3 9 0〜4 1 0 °Cまで加熱し、第 6段階は 3 9 0〜 4 1 0 °Cで少なくても 7 0 分、 の条件で行われることが好ましい。
( 3 )パラキシリレン又はその誘導体の環状二量体を 3 0〜 1 6 0 °Cで昇華さ せる工程、 前記で得られる昇華物を 8 0 0〜 9 5 0 °Cで熱分解する工程、 前記 で得られる熱分解物を- 4 0〜+ 2 5 °Cの重合させる工程、前記で得られた重合 物を熱処理する工程、 により得られるポリパラキシリレン薄膜であって、 前記 の重合する工程が終了した後、 一旦該重合体を重合容器から取り出して、 前記 ( 2 )項に記載のいずれかの方法で熱処理して得られるポ一ラス構造を有する ポリパラキシリ レン薄膜である。
( 4 )絶縁フィルム上に薄膜配線が形成され、 該薄膜配線が半導体素子と電気 的に接続してなる半導体装置において、該絶縁フィルムはパラキシリ レン又は その誘導体の環状二量体を昇華させる工程、前記で得られた昇華物を 8 0 0〜
9 5 0 °Cで熱分解する工程、 前記で得られた熱分解物を重合させる工程、 によ り得られるフィルムの内部にポーラス構造を有するボリパラキシリ レンフィ ルムである半導体装置である。
また、前記の絶縁フィルムはフッ素原子を含むシクロファン化合物を昇華さ せた後、 8 0 0〜 9 5 0 °Cでパラキシリ レンモノマーに熱分解し、 該パラキシ リレンモノマ一を重合させてポリパラキシレンとして析出させた後、熱処理ェ 程を加えて形成されるフッ素化ポリパラキシリ レンであることが好ましい。 そして、 該熱処理工程が昇温加熱と定温加熱を交互に且つ段階的に行い、 最 終加熱は 3 9 0〜4 1 0 °Cで行われることが好ましい。
また、 前記の絶縁フイルムはシクロファン化合物を 0 . 0 0 1〜 0 . 1 mm H gの減圧条件で、 3 0〜 1 6 0 °Cで昇華させる工程、 該昇華物を 8 0 0〜 9 5 0 °Cでパラキシリレンモノマーに熱分解する工程、該パラキシリレンモノマ —を基板上で- 4 0〜+ 2 5 °Cで重合する工程、を用いて形成してなるフイルム の内部にポ一ラス構造を含むポリパラキシリレンである半導体装置である。
( 5 ) 絶縁フィルム上に薄膜配線が形成され、 該薄膜配線が半導体素子と電気 的に接続してなる半導体装置において、該絶縁フィルムはパラキシリレン又は その誘導体の環状二量体を 30〜 1 60 °Cで昇華させる工程、前記で得られる 昇華物を 8 00〜 9 50 °Cで熱分解する工程、 前記で得られる熱分解物を- 4 0〜+25°Cの重合させる工程、 前記で得られた重合物を熱処理する工程、 に より得られるフィルムの内部にポーラス構造を有するポリパラキシリ レンフ ィルムである半導体装置である。 そして、 ポリパラキシリ レンフィルムのフィ ルム内部にポーラス構造を 2 5〜 50体積％有することが好ましい。
( 6)絶縁基材の少なく とも片側主面に導電回路が形成された配線基板が絶縁 層を介して積層されてなる多層配線基板において、該絶縁基材又は該絶縁層の 少なく ともいずれかがパラキシリ レン又はその誘導体の環状二量体を 30〜 1 6 0°Cで昇華させる工程、前記で得られる昇華物を 800〜 9 50 °Cで熱分 解する工程、 前記で得られる熱分解物を- 40〜+2 5°Cの重合させる工程、 前 記で得られた重合物を熱処理する工程、により得られる前記絶縁層の内部にポ —ラス構造を有するポリパラキシリ レン膜である多層配線基板である。 図面の簡単な説明
第 1図は本発明の半導体装置の製造工程を示す構成断面である。
第 2図は本発明のポリパラキシレンの製造工程の概略図である。
第 3図本発明に係わる薄膜多層配線基板の製造工程を示す構成断面である。 発明を実施するための最良の形態
本発明のポリパラキシリ レンフィルムは、パラキシリレン又はその誘導体の 環状二量体、 例 え ば、 〔 2.2 〕 ノ ラ シ ク ロ フ ア ン 、 或 い は 1,1,2,2,9,9,10,10- ォ ク タ フ ル ォ ロ [2.2] シ ク ロ フ ア ン 或 い は 4, 5， 7, 8， 12， 13， 15， 16-ォク夕フルォロ [2.2] -パラシクロフアン等のフッ素原 子を含むシクロファン化合物を昇華させる工程、得られた昇華物を 8 0 0〜 9
5 0°Cで熱分解する工程、 得られた熱分解物を重合させる工程、 により提供で きる。
第 2図により、パラキシリ レン又はその誘導体の環状二量体からポリパラキ シリ レン絶縁膜の形成する方法について説明する。 まず、 昇華ゾーン 1でダイ マ一 （環状二量体） である 〔2.2〕 パラシクロフアン 7を 1 2 0 °Cで昇華させ る。 この後、 熱分解前にチャンバ一内は 0. 0 5 mmH gの減圧状態に保たれ る。
次いで、 昇華物を熱分解ゾーン 3で 8 0 0〜9 5 0°Cでモノマ一 8に分解す る。最後に重合ゾーン 6で 2 0°Cの基板 4上に重合物を析出させてポリパラキ シリ レン 9の絶縁膜を形成させる。
本発明においては、 特に、 1,1,2,2,9，9，10，10-ォクタフルォロ [2.2]シクロ ファン （ダイマ） がモノマーに効率良く熱分解するので好ましい。
パラキシリ レン又はその誘導体の環状二量体として、 1，1，2，2,9，9，10，10- ォクタフルォロ [2.2]シクロフアンを用いる場合、 該化合物を昇華した後、 8 2 0〜 9 5 0 °Cで熱分解することにより ひ ，ひ ，ひ '，ひ ' -テ ト ラ フ ルォ ロ — P-キ シ リ レ ン 中間体が生成す る 。 そ し て 、 該中 間体を気相重合 することにより、そのフィルム内部にポ一ラス構造を 2 5〜5 0体積％有する ポリパラキシリ レン膜を提供できる。本発明においては、 前記の熱分解温度を 8 0 0 °C〜 9 5 0 °Cに選定することが必要である。
更に、該ポリパラキシリ レンに特定の昇温加熱と定温加熱を段階的に加え、 最終的に 3 9 0〜4 1 0°Cで熱処理する工程を採用することにより、内部に均 一なポーラス構造を有する低誘電率で耐熱性に優れたフィルムが得られる。 熱分解温度が 8 0 0 °C未満であると、ダイマからモノマーへの分解が十分に 進行せずポーラスの生成及びフィルムへの内包が十分に進行しない。このため にポリパラキシリレンは目的とする比誘電率、 及び耐熱性が得られない。 また、
9 50 °Cを越えると、ダイマーからモノマーに熱分解する際にモノマーの分解 が進み、ポリパラキシリ レンの生成時に耐熱性を損なう副生成物が含まれる。 すなわち、 2 50〜400 °Cで減量する成分が多く含まれ、 薄膜の形成後に 4 00 °Cで熱処理工程を施しても、 これらの副生成物を完全には除去できない。 また、 ポーラス構造を有するポリパラキシリレンフィルムを得るには、 0. 0 0 1〜 0. 1 mmH g減圧条件下で、 昇華を 30〜 1 6 0°Cで、 重合を- 4 0〜+2 5 °Cで行うことが好ましい。 そして、 ポリパラキシリ レンフィルムが 形成された後、 昇温加熱と定温加熱を段階的に加え、 最終的に 39 0〜4 1 o°cで保持する熱処理を加えることが好ましい。
この熱処理は空気雰囲気下でも良いが、雰囲気により段階加熱の条件が異な る。
真空度が 0. 1 mmH gより高い雰囲気中での熱処理は、 第 1段階は最速で 4 °C/分の昇温速度で 1 7 0〜2 2 0 °Cまで加熱し、 第 2段階はこの温度範囲 で少なくても 30分の定温加熱を、第 3段階は最速で 0.5 °C /分の昇温速度で 3 50〜390 °Cまで加熱し、第 4段階はこの温度範囲でで少なくても 6 0分 の加熱を、 第 5段階は最速で 0. 5 °C/分の昇温速度で 3 90〜4 1 0°Cまで 加熱し、第 6段階は 39 0〜4 1 0 °Cで少なくても 60分の条件で行われるこ とが好ましい。
更に、 好ましくは第 1段階は最速で 4 °C/分の昇温速度で 1 90〜2 1 0°C まで加熱し、 第 2段階はこの温度範囲で少なくても 30分の定温加熱を、 第 3 段階は最速で 0.5°C/分の昇温速度で 3 70〜380 °Cまで加熱し、第 4段階 はこの温度範囲で少なくても 60分の加熱を、 第 5段階は最速で 0. 5°C/分 の昇温速度で 390〜4 1 0°Cまで加熱し、第 6段階はこの温度範囲で少なく ても 60分の加熱を行なうことが好ましい。
本発明のポリパラキシリ レンは結晶構造とアモルファス構造の共存するフ イルムであり、 1 70〜2 2 0 °Cと 3 5 0~4 1 0 °Cの温度範囲で結晶構造部 が相転移を示す。この相転移温度付近で混在する未反応低分子成分や熱分解に より生じた不純成分を除去することが本発明の効果を達成する上で最も効果 的である。
本発明におい て、加熱減量の測定は、 Metier TA 300 (Mettler Co.製）を 用 レ、 て 測 定 し 、 デ ー タ は SOLARIS ソ フ ト ウ エ ア (Mettler Co .製）を用 い て処理 し た 。
以下、 本発明を実施例を用いて具体的に説明する。
〔実施例 1〕
パラキシリ レン又はその誘導体の環状二量体として、 1，1，2，2，9,9，10，10- ォク夕フルォロ 〔2.2〕 パラシクロフアン （第 2図の 10) を昇華ゾーンのるつ ぼ内に入れる。 装置内は 0. 005 mmH g以上の真空度に保たれた。
るつぼを 60°Cに加熱し、 1，1，2，2，9，9,10，10-ォクタフルォロ 〔2.2〕 パラ シクロフアンを昇華させ昇華ゾーンから熱分解ゾーンに移動させる。熱分解は 900 °Cで行われ、 高反応性のひ， ひ，ひ'，ひ' -テトラフルォ口- P-キシリレン 中間体 11 が生成する。 次に、 この高反応性の中間体を重合ゾーンにある- 1
0 °Cに冷却された直径 50 mmの円形のガラス板の上に重合析出させる。 以上により厚さ 3 5〃 mのポリ （ひ，ひ，ひ'，ひ'， -テ トラフルォ口- P-キシリ レン） 12のフィルムを得た。
常圧に戻した後、 そのフィルムをガラス基板から取り除き、 ガラスアンプ ル管に入れ真空度 0. 00 5 mmHgに吸引した。
その後、 第 2図の （b) に示す熱処理プログラムによって、 昇温速度 4°C/ 分で 200 °Cまで加熱して 2 00 °Cで 3 5分、 続いて昇温速度 0. 5 °C /分で 380 °Cまで加熱して 38 0 °Cで 70分、 さらに，昇温速度 0. 5°C/分で 40 0 °Cまで加熱してそのまま 400°Cで 7 0分の熱処理を行ない、内部にポーラ ス構造を有する有機高分子フィルムを得た。
フィルムの重量は初期重量と比較して 30 %減っていた。得られたフィルム の密度は 1. 1 3 g/cm3で、 比誘電率は 1 MH zで 1. 84、 誘電正接は 0 · 00 1以下を示した。
〔実施例 2〕
実施例 1と同じ 1,1，2, 2， 9， 9， 10， 10-ォクタフルォロ 〔2.2〕 パラシクロファ ンを昇華ゾーンのるつぼ内に入れる。 装置内は 0. 00 5 mmHg 以上の真空 度に保たれた。 るつぼを 60°Cに加熱し， 1，1，2，2，9，9，10，10-ォク夕フルォロ 〔2.2〕 パラシクロフアンを昇華させ昇華ゾーンから熱分解ゾーンに移動させ る。 熱分解は 9 1 0°Cで行われ、 高反応性のひ，ひ，ひ'，ひ' -テ トラフルォ口- P-キシリレン中間体が生成する。
次に、 この高反応性の中間体を重合ゾーンにある- 1 5 °Cに冷却された直径 1 00mmのシリコンウェハ上に重合析出させ、 厚さ 1 0〃mのポリ （ひ，ひ， ひ'，ひ'-テトラフルォ口- P-キシリレン） 薄膜を形成した。
常圧に戻した後、 該薄膜付きのシリコンウェハを真空加熱炉に入れ真空度 0. 00 5 mmH gに吸引した。
その後、 昇温速度 4 °C/分で 2 00°Cまで加熱して 2 0 0 °Cで 40分、 続い て昇温速度 0. 5°C/分で 38 0 °Cまで加熱して 3 80 °Cで 9 0分、 さらに、 昇温速度 0. 5 °C /分で 400 °Cまで加熱して 40 0°Cで 90分の熱処理を行 ない、 内部にポーラス構造を有する有機高分子薄膜を形成した。
薄膜部は初期重量と比較して 32 %減量していた。得られた薄膜は比誘電率 が 1 MH zで 1. 8 2、 誘電正接は 0. 00 1未満を示した。
〔実施例 3〕
パラキシリレン又はその誘導体の環状二量体として、 ジクロロ -〔2.2〕 パラ シクロファンを昇華ゾーンのるつぼ内に入れる。 装置内は 0. 00 5 mmHg 以上の真空度に保たれた。 るつぼを 1 2 0°Cに加熱し、 ジクロロ- 〔2.2〕 パ ラシクロフアンを昇華させ昇華ゾーンから熱分解ゾーンに移動させる。熱分解 は 8 20 °Cで行われ、 高反応性のクロ口- P-キシリ レン中間体が生成する。 次に、この高反応性の中間体を重合ゾーンにある 2 5 °Cに保たれた直径 5 0 mmの円形のガラス板の上に重合析出させる。以上により厚さ 2 5 mのポリ (クロ口- P-キシリ レン） フィルムを得た。
常圧に戻した後、 そのフィルムをガラス基板から取り除き、 ガラスアンプ ル管に入れ真空度 0. 0 0 5 mmHgに吸引した。 その後、 昇温速度 3. 5 °C/ 分で 2 0 0 °Cまで加熱して 2 0 0°Cで 4 0分、 続いて昇温速度 0. 4°C/分で 3 8 0 °Cまで加熱して 3 8 0 °Cで 7 5分、 さらに、 昇温速度 0. 4°C/分で 4 0 0°Cまで加熱して 4 0 0 °Cで Ί 5分の熱処理を行い、内部にポ一ラス構造を 有する有機高分子フィルムを得た。
フィルムは初期重量と比較して 3 5 %減量していた。得られたフィルムの密 度は 0. 8 4 g/c m3で、 比誘電率は 1 MH zで 2. 4 0、 誘電正接は 0. 0 1以下を示した。
〔実施例 4〕
パラキシリレン又はその誘導体の環状二量体として、 〔2.2〕 パラシクロフ アン （第 2図の 7) を昇華ゾーンのるつぼ内に入れる。 装置内は 0. 0 0 5 m mHg以上の真空度に保たれた。 るつぼを 1 6 0°Cに加熱し、 〔2.2〕 パラシク 口ファンを昇華させ昇華ゾーンから熱分解ゾーンに移動させる。熱分解は 9 5 0°Cで行われ、 高反応性の P-キシリ レン中間体 （第 2図の 8) が生成する。 次に、この高反応性の中間体を重合ゾーンにある 2 5 °Cに保たれた直径 5 0 mmの円形のガラス板の上に重合析出させる。 以上により厚さ 1 5〃mのポ リ （P-キシリ レン） （第 2図の 9) とその誘導体から成る有機高分子フィル ムを得た。
常圧に戻した後、 そのフィルムをガラス基板から取り除き、 ガラスアンプ ル管に入れ真空度 0. 0 0 5 mmHgに吸引した。
その後、 昇温速度 3. 5 °C/分で 2 0 0 °Cまで加熱して 2 0 0 °Cで 4 0分、 続いて昇温速度 0. 4 5°C/分で 3 8 0°Cまで加熱して 3 8 0 °Cで 7 0分、 さ らに，昇温速度 0.45°C/分で 400 °Cまで加熱して 400 °Cで 70分の熱処 理を行いポーラス構造を有する有機高分子フィルムを得た。
フィルムは初期重量と比較して 40%減量していた。得られたフィルムの密 度は 0. 67 g/c m3で、 比誘電率は 1 MH zで 2. 0、 誘電正接は 0. 00 06以下を示した。
〔比較例 1〕
実施例 1と同じ二量体である 1，1，2，2，9，9,10,10-ォクタフルォロ 〔2.2〕 パ ラシクロフアンを昇華ゾーンのるつぼ内に入れる。 装置内は 0. 005 mm H g以上の真空度に保たれた。 るつぼを 9 0°Cに加熱し、 1，1，2，2，9,9，10，10- ォク夕フルォロ 〔2.2〕 パラシクロフアンを昇華させ昇華ゾーンから熱分解ゾ —ンに移動させる。 熱分解は 730 °Cで行われ、 ひ，α,α',ひ' -テ トラフルォ 口- Ρ-キシリレン中間体を含む生成物が生成する。
次に、 この中間体を含む生成物を重合ゾーンにある- 1 0°Cに冷却された直 径 50 mmの円形のガラス板の上に重合析出させる。以上により厚さ 3 5 um のポリ （ひ，ひ，ひ'，ひ'， -テトラフルォ口- p-キシリレン） を含むフイルムを得 た。
常圧に戻した後、 そのフィルムをガラス基板から取り除き、 ガラスアンプ ル管に入れ真空度 0. 00 5 mmHgに吸引した。 その後、 昇温速度 5 °C/分で 400°Cまで加熱してそのまま 400 °Cで 70分の熱処理を行った。
フィルムは初期重量と比較して 6 %減量していた。得られたフィルムの密度 は熱処理前後で変わらず 1. 58 g/cm3で、 比誘電率は 1 MH zで 2. 34、 誘電正接は 0. 00 1未満を示した。
〔比較例 2〕
実施例 1と同じ二量体である 1，1,2, 2， 9, 9， 10, 10-ォクタフルォロ 〔2.2〕 パラ シクロフアンを昇華ゾーンのるつぼ内に入れる。 装置内は 0. 00 5 mmHg 以上の真空度に保たれた。 るつぼを 1 0 0 °Cに加熱し、 1，1,2，2，9，9，10，10- ォクタフルォロ 〔2.2〕 パラシクロフアンを昇華させ昇華ゾーンから熱分解ゾ ーンに移動させる。 熱分解は 6 5 0 °Cで行われ、 高反応性のひ，ひ，ひ'，ひ'-テ トラフルォ口- P-キシリレン中間体を含む生成物が生成する。
次に、 この高反応性の中間体を含む生成物を重合ゾーンにある- 1 5°Cに冷 却された直径 1 0 Ommのシリコンウェハ上に重合析出させ、厚さ 1 0 mの ポリ （α，ひ，ひ'，ひ' -テトラフルォ口- Ρ-キシリレン） を含む薄膜を形成した。 常圧に戻した後、 その薄膜付きのシリコンウェハを真空加熱炉に入れ真空 度 0. 0 0 5 mmH gに吸引した。 その後、 昇温速度 5 °C/分で 4 0 0 °Cまで 加熱してそのまま 4 0 0 °Cで 9 0分の熱処理を行った。
薄膜部は初期重量と比較して 8 %減量していた。得られた薄膜の比誘電率は 1 MH zで 2. 4、 誘電正接は 0. 0 0 1以下を示した。 比誘電率， 誘電正接 は共に熱処理前後で同じ値を示した。
〔比較例 3〕
ポリ （クロ口- P-キシリ レン） の原料となる二量体ジクロ口 -〔2.2〕 パラシ クロフアンを昇華ゾーンのるっぽ内に入れる。 装置内は 0. 0 0 5 mmH g以 上の真空度に保たれた。 るつぼを 1 1 0 °Cに加熱し、 ジクロロ- 〔2.2〕 パラ シクロフアンを昇華させ昇華ゾーンから熱分解ゾーンに移動させる。熱分解は 6 5 0 °Cで行われ、 高反応性のクロ口- P-キシリレン中間体が生成する。 次に、この高反応性の中間体を重合ゾーンにある 2 5 °Cに保たれた直怪 5 0 mmの円形のガラス板の上に重合析出させる。以上により厚さ 2 5〃mのポリ (クロ口- P-キシリレン） を含むフィルムを得た。
常圧に戻した後、 そのフィルムをガラス基板から取り除き、 ガラスアンプ ル管に入れ真空度 0. 0 0 5 mmH gに吸引した。 その後、 昇温速度 5°C/分 で 4 0 0 °Cまで加熱してそのまま 4 0 0 °Cで Ί 5分の熱処理を行った。
フィルムは初期重量と比較して 1 0 %減量していた。得られたフィルムの密 度は 1. 2 9 g/cm3で、 比誘電率は， 1 MH zで 2. 9 5，誘電正接は 0. 0 1 3を示した。
〔比較例 4〕
〔2.2〕 パラシクロフアンを昇華ゾーンのるっぽ内に入れる。 装置内は 0. 005 mmH g以上の真空度に保たれた。 るつぼを 1 2 0 °Cに加熱し， 〔2.2〕 パラシクロフアンを昇華させ昇華ゾーンから熱分解ゾーンに移動させる。熱分 解は 6 50 °Cで行われ，高反応性の P-キシリ レン中間体が生成する。 次に，こ の高反応性の中間体を重合ゾーンにある 2 5 °Cに保たれた直径 5 0 mmの円 形のガラス板の上に重合析出させる。 以上により厚さ 1 5 /imのポリ （P-キ シリレン） フィルムを得た。
常圧に戻した後、 そのフィルムをガラス基板から取り除き、 ガラスアンプ ル管に入れ真空度 0. 00 5 mmH gに吸引した。 その後，昇温速度 5 °C/分で 400°Cまで加熱して 400°Cで 70分の熱処理を行った。
フィルムは初期重量と比較して 1 0 %減量していた。得られたフイルムの密 度は 1. 1 1 g/c m3で、 比誘電率は 1 MH zで 2. 70、 誘電正接は 0. 0 006を示した。 また、 熱処理前後での密度， 比誘電率共にほぼ同じ値であつ た。
〔実施例 5〕
第 1図は本発明の半導体装置の製造工程を示す構成断面である。
半導体基板 13上に第 1層目のアルミ配線 14を形成し、 この配線 14の上に ひ，α,ひ'，ひ'-テトラフルォ口-パラキシリ レンとその誘導体からなる有機高 分子薄膜 15 を成膜した ： 工程 （a) 。 この時の成膜条件は実施例 2と全く同 じ条件で成膜し、 成膜後、 そのまま実施例 2と全く同じ条件で熱処理を施した c その上部にシリコン酸化膜 16 を化学気相重合法によって形成した ： 工程 (b) 。 シリコン酸化膜 16の成膜温度は 40 0°Cで行った。 シリコン酸化膜 16 を化学的機械研磨法で研磨後、 ビアホールを形成した。 このビアホールを タングステン 17により埋め込んだ ： 工程 （ c ) 。 その後、 第 2層目のアルミ配線 18を形成した ： 工程 （ d ) 以上の工程を繰り返すことにより、多層配線を有する半導体装置を製造した < このようにして形成された有機高分子薄膜は比誘電率 1 . 8 2 を有し、 配線間 の容量低減を可能とし、信号伝送の高速化及び高信頼性の半導体装置を実現す ることができる。
〔実施例 6〕
第 3図は本発明に係わる薄膜多層配線基板の製造工程を示す構成断面であ る。 ガラスセラミ ック基板 25 の上に 0 . 5 m厚のクロムをスパッタにより 形成する。 この上に 5 m厚の銅層をスパッ夕により形成しさらに 0 . 5〃m 厚のクロム層を形成した後、レジス トをかけ配線部以外をエッチングにより除 去して銅配線 19 を形成する。 次に、 実施例 3 と全く同様にして 1 5〃m厚の ポ一ラス構造を有する絶縁層 20 を形成した後、 表面より 5 z m程研削し平坦 化する ： 工程 （ a )
次に、 エキシマレーザにより 1 0〃m径のビア用穴あけ 21 を行う ： 工程 ( b ) 。 ビア部 21 をスパヅタ銅 22で埋め込み導通化する ： 工程 （ c )
再び、 0 . 厚の ク ロ ム を スノ ヅ 夕 に よ り 形成す る 。 こ の上 に 5 〃 m厚の銅 をス 夕 に よ り 形成 し さ ら に 0 . 5 〃 m 厚の ク ロ ム を形成 し た後、 レ ジ ス ト を かけ配線部以外を エ ッ チ ン グに よ り 除去 し て 2 層 目 の銅配線 23 を形成する 。 こ の上に、 上記の操作 を繰 り 返 して 2 層 目 のポー ラ ス構造 を有 す る 絶縁層 24 と ビア を形成す る 。 以下、 全 く 同 じ よ う に し て 3 層の薄膜配 線を形成 し た 。 こ の多層配線の絶縁層の誘電率は 2 . 4 で あ り 、 高速伝送特性 を有す る 簿膜多層配線基板 を得 る こ と がで き た 。

Claims

請 求 の 範 囲 1.パラキシリレン又はその誘導体の環状二量体を昇華させる工程、 前記で得 られた昇華物を 80 0〜9 50 で熱分解する工程、前記で得られた熱分解物 を重合させる工程、さらに熱処理する工程により得られるポーラス構造を含む ことを特徴とするポリパラキシリ レン及びその誘導体フイルム。
2.請求項 1において、 フィルム内部にポ一ラス構造を 1 0〜 5 0体積％有す ることを特徴とするポリパラキシリレン及びその誘導体フイルム。
3.パラキシリレン又はその誘導体の環状二量体を 30〜 1 60 °Cで昇華させ る工程、 前記で得られた昇華物を 800〜9 50 °Cで熱分解する工程、 前記で 得られた熱分解物を- 40〜+2 5°Cで重合させる工程、前記で得られた重合物 を熱処理する工程、を有するポーラス構造を含むことを特徴とするポリパラキ シリレン及びその誘導体フィルムの製造方法。
4.請求項 3において、 昇華， 熱分解， 重合の各工程が 0. 00 1〜0. 1 m mH gの減圧状態に保持されていることを特徴とするポリパラキシリ レン及 びその誘導体フィルムの製造方法。
5.請求項 3において、 熱処理する工程が昇温加熱と定温加熱を交互に且つ段 階的に行なわれ、最終加熱は 390〜4 1 0°Cであることを特徴とするポリパ ラキシリレン及びその誘導体フィルムの製造方法。
6.請求項 3において、 熱処理する工程が 0. 00 1〜0. I mmHgの減圧 状態または、不活性ガス雰囲気に保持されていることを特徴とするポリパラキ シリレン及びその誘導体フィルムの製造方法。
7，請求項 3〜 6において、 熱処理する工程が、 第 1段階は最速で 4 °C/分の昇 温速度で 1 7 0〜 2 2 0 °Cまで加熱し、第 2段階は 1 70〜 2 2 0 °Cで少なく ても 35分、 第 3段階は最速で 0. 5 °C/分の昇温速度で 350〜 3 90 °Cま で加熱し、 第 4段階は 3 5 0〜 3 9 0 °Cで少なくても 7 0分、 第 5段階は最速 で 0 . 5 °C /分の昇温速度で 3 9 0〜4 1 0 °Cまで加熱し、 第 6段階は 3 9 0 〜4 1 0 °Cで少なくても 7 0分、の条件で行われることを特徴とするポリパラ キシリ レン及びその誘導体フィルムの製造方法。
8 .請求項 7において、 熱処理する工程が、 第 1段階は最速で 4 °C/分の昇温速 度で 1 9 0〜 2 1 0 °Cまで加熱し、第 2段階は 1 9 0〜 2 1 0 °Cで少なくても 3 5分、 第 3段階は最速で 0 . 5 °C /分の昇温速度で 3 7 0〜 3 8 0 °Cまで加 熱し、 第 4段階は 3 7 0〜 3 8 0 °Cで少なくても 7 0分、 第 5段階は最速で 0 . 5 °C/分の昇温速度で 3 9 0〜4 1 0 °Cまで加熱し、 第 6段階は 3 9 0〜4 1 0 °Cで少なくても 7 0分、の条件で行われることを特徴とするポリパラキシリ レン及びその誘導体フィルムの製造方法。
9 .パラキシリレン又はその誘導体の環状二量体を 3 0〜 1 6 0 °Cで昇華させ る工程、 前記で得られる昇華物を 8 0 0〜 9 5 0 °Cで熱分解する工程、 前記で 得られる熱分解物を- 4 0〜+ 2 5 °Cの重合させる工程、前記で得られた重合物 を熱処理する工程、 により得られるポリパラキシリ レン薄膜であって、 前記の 重合する工程が終了した後、 一旦該重合体を重合容器から取り出した後、 熱処 理して得られるポーラス構造を有するポリパラキシリ レン及びその誘導体薄 膜。
1 0 .絶縁フィルム上に薄膜配線が形成され、 該薄膜配線が半導体素子と電気 的に接続してなる半導体装置において、該絶縁フィルムはパラキシリレン又は その誘導体の環状二量体を昇華させる工程、前記で得られた昇華物を 8 0 0〜 9 5 0 °Cで熱分解する工程、 前記で得られた熱分解物を重合させる工程、 さら に熱処理する工程により得られるフイルムの内部にポーラス構造を有するポ リパラキシリ レン及びその誘導体フイルムであることを特徴とする半導体装 置。
1 1 .請求項 1 0において、 絶縁フィルムはポリパラキシリレンフィルムがフ ッ素原子を含むシクロファン化合物を昇華させた後、 8 0 0〜 9 5 0 °Cでパラ キシリ レンモノマーに熱分解し、該パラキシリレンモノマ一を重合させてポリ パラキシレンとして析出させた後、熱処理工程を加えて形成されるフッ素化ポ リパラキシリレンであることを特徴とする半導体装置。
1 2 .請求項 1 0 と 1 1において、 絶縁フィルムの熱処理工程が昇温加熱と定 温加熱を交互に且つ段階的に行い、最終加熱は 3 9 0〜4 1 0 °Cであることを 特徴とする半導体装置。
1 3 .請求項 1 0〜 1 2のいずれかにおいて、 絶縁フィルムは請求項 3項の方 法により得られるフィルムであることを特徴とする半導体装置。
1 4 .絶縁フ ィ ル ム上に薄膜配線が形成さ れ、 該薄膜配線が半導 体素子 と電気的 に接続 して な る 半導体装置におい て、 該絶縁 フ イ ル ムは請求項 3 項記載の方法 に よ り 得 ら れ る 内部にポ一ラ ス 構造 を有す る ポ リ ノ ラ キ シ リ レ ン及びそ の誘導体フ ィ ル ム で あ る こ と を特徴 と す る 半導体装置。
1 5 .請求項 1 4において、 フィルム内部にポーラス構造を 2 5〜 5 0体積％ 有することを特徴とする半導体装置。
1 6 .絶縁基材の少なく とも片側主面に導電回路が形成された配線基板が絶縁 層を介して積層されてなる多層配線基板において、該絶縁基材又は該絶縁層の 少なく ともいずれかが請求項 3項記載の方法で得られる絶縁層の内部にポー ラス構造を有するポリパラキシリレン及びそ の誘導体膜であることを特徴 とする多層配線基板。
PCT/JP2002/007389 2001-07-27 2002-07-22 Polyparaxylylene film, production method therefor and semiconductor device Ceased WO2003011952A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003517137A JPWO2003011952A1 (ja) 2001-07-27 2002-07-22 ポリパラキシリレンフィルム、その製造方法及び半導体装置
US10/484,840 US6946405B2 (en) 2001-07-27 2002-07-22 Polyparaxylylene film, production method therefor and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
RU2001120908 2001-07-27
RU2001120908/04A RU2218365C2 (ru) 2001-07-27 2001-07-27 Пористая пленка из полипараксилилена и его замещенных, способ ее получения и полупроводниковый прибор с её использованием

Publications (1)

Publication Number Publication Date
WO2003011952A1 true WO2003011952A1 (en) 2003-02-13

Family

ID=20252105

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/007389 Ceased WO2003011952A1 (en) 2001-07-27 2002-07-22 Polyparaxylylene film, production method therefor and semiconductor device

Country Status (4)

Country Link
US (1) US6946405B2 (ja)
JP (1) JPWO2003011952A1 (ja)
RU (1) RU2218365C2 (ja)
WO (1) WO2003011952A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527584A (ja) * 2005-12-27 2009-07-30 スペシャルティ コーティング システムズ，インコーポレーテッド フッ素化コーティング
JP2018115309A (ja) * 2017-01-18 2018-07-26 美樺興業股▲ふん▼有限公司Ｍａｙ−Ｈｗａ Ｅｎｔｅｒｐｒｉｓｅ Ｃｏｒｐｏｒａｔｉｏｎ パリレンの３次元多孔質構造

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2268900C2 (ru) * 2003-11-13 2006-01-27 Федеральное государственное унитарное предприятие "Научно-исследовательский физико-химический институт им. Л.Я. Карпова" СПОСОБ ПОЛУЧЕНИЯ ПОРИСТОЙ ПЛЕНКИ ИЗ ПОЛИ (α, α, α', α'-ТЕТРАФТОРПАРАКСИЛИЛЕНА) И ПОРИСТАЯ ПЛЕНКА
RU2317313C2 (ru) * 2004-10-28 2008-02-20 Самсунг Электроникс Ко., Лтд Способ получения жидкокристаллической полимерной пленки
US7603293B2 (en) * 2005-06-24 2009-10-13 Innova Electronics Corporation Method of providing diagnostic information in connection with the sale of pre-owned vehicles
US20100255376A1 (en) 2009-03-19 2010-10-07 Carbon Micro Battery Corporation Gas phase deposition of battery separators
KR101125567B1 (ko) * 2009-12-24 2012-03-22 삼성모바일디스플레이주식회사 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
US12280525B2 (en) 2014-07-29 2025-04-22 W. L. Gore & Associates, Inc. Porous articles formed from polyparaxylylene and processes for forming the same
JP6383036B1 (ja) * 2017-03-16 2018-08-29 株式会社Ｓｕｂａｒｕ 車両の制御装置
JP6953999B2 (ja) * 2017-10-26 2021-10-27 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804259A (en) * 1996-11-07 1998-09-08 Applied Materials, Inc. Method and apparatus for depositing a multilayered low dielectric constant film
JP2000183056A (ja) * 1998-12-16 2000-06-30 Nec Corp Ｃｖｄ装置及びそれを使用した半導体装置の製造方法
JP2000216152A (ja) * 1999-01-25 2000-08-04 Nec Corp 半導体装置の製造装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3830733A (en) * 1972-03-09 1974-08-20 Union Carbide Corp Diffusion membranes of controlled permeability,apparatus and process
US3753773A (en) * 1972-04-26 1973-08-21 North American Rockwell Coating of poly-para-heterocyclic-xylene polymer
US3936531A (en) * 1973-05-01 1976-02-03 Union Carbide Corporation Masking process with thermal destruction of edges of mask
US4321299A (en) * 1977-09-15 1982-03-23 Nasa Strong thin membrane structure for use as solar sail comprising substrate with reflective coating on one surface and an infra red emissivity increasing coating on the other surface
RU2002519C1 (ru) * 1991-04-01 1993-11-15 Анатолий Михайлович Красовский Способ получени покрытий из поли-N-ксилилена
US5268033A (en) * 1991-07-01 1993-12-07 Jeffrey Stewart Table top parylene deposition chamber
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
US5879808A (en) * 1995-10-27 1999-03-09 Alpha Metals, Inc. Parylene polymer layers
US5992228A (en) * 1996-10-23 1999-11-30 Dunham; Lanny L. Method for determining resistivity derived porosity and porosity derived resistivity
JP2002505803A (ja) * 1996-10-25 2002-02-19 スペシャルティ、コーティング、システムズ、インコーポレイテッド パリレンコーティングの製造方法
US5858457A (en) * 1997-09-25 1999-01-12 Sandia Corporation Process to form mesostructured films
US5945605A (en) * 1997-11-19 1999-08-31 Sensym, Inc. Sensor assembly with sensor boss mounted on substrate
WO2000006307A1 (fr) * 1998-07-30 2000-02-10 Aktsionernoe Obschestvo Zakritogo Tipa Procede de conservation de materiaux poreux
US6214650B1 (en) * 2000-02-01 2001-04-10 Lockheed Martin Corporation Method and apparatus for sealing a ball grid array package and circuit card interconnection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804259A (en) * 1996-11-07 1998-09-08 Applied Materials, Inc. Method and apparatus for depositing a multilayered low dielectric constant film
JP2000183056A (ja) * 1998-12-16 2000-06-30 Nec Corp Ｃｖｄ装置及びそれを使用した半導体装置の製造方法
JP2000216152A (ja) * 1999-01-25 2000-08-04 Nec Corp 半導体装置の製造装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009527584A (ja) * 2005-12-27 2009-07-30 スペシャルティ コーティング システムズ，インコーポレーテッド フッ素化コーティング
JP2018115309A (ja) * 2017-01-18 2018-07-26 美樺興業股▲ふん▼有限公司Ｍａｙ−Ｈｗａ Ｅｎｔｅｒｐｒｉｓｅ Ｃｏｒｐｏｒａｔｉｏｎ パリレンの３次元多孔質構造
US11161957B2 (en) 2017-01-18 2021-11-02 May-Hwa Enterprise Corporation Three-dimensional porous structure of parylene

Also Published As

Publication number Publication date
US20050014388A1 (en) 2005-01-20
RU2218365C2 (ru) 2003-12-10
US6946405B2 (en) 2005-09-20
JPWO2003011952A1 (ja) 2004-11-18

Similar Documents

Publication Publication Date Title
US5602060A (en) Process for the production of semiconductor devices
US6667147B2 (en) Electronic device manufacture
JP6660875B2 (ja) 熱可塑性物質をマイクロ波エネルギーで硬化させる方法
US6797343B2 (en) Dielectric thin films from fluorinated precursors
US20020064965A1 (en) Low dielectric constant polyorganosilicon coatings generated from polycarbosilanes
WO2003011952A1 (en) Polyparaxylylene film, production method therefor and semiconductor device
WO2002045145A2 (en) Uv-free curing of organic dielectrica
KR100898158B1 (ko) 에칭-정지 수지
JP2008511711A5 (ja)
You et al. Vapor deposition of parylene‐F by pyrolysis of dibromotetrafluoro‐p‐xylene
Lang et al. Vapor deposition of very low k polymer films, poly (naphthalene), poly (fluorinated naphthalene)
JP2008511711A (ja) 新規ポリオルガノシロキサン誘電体
JPH077104A (ja) 有機誘電体材料の薄膜を硬化する方法
JP3805454B2 (ja) 表面上に酸化ケイ素層を製造する方法
JP3485425B2 (ja) 低誘電率絶縁膜の形成方法及びこの膜を用いた半導体装置
WO2003011951A1 (fr) Film de polymere organique, son procede de production et dispositif semi-conducteur l&#39;utilisant
JPH07242747A (ja) 有機珪素重合体及び半導体装置
JPH06112336A (ja) 半導体装置の製造方法
RU2001120907A (ru) Органическая полимерная пленка, способ ее получения и полупроводниковый прибор с ее использованием
JPH04185641A (ja) 耐熱性樹脂組成物と絶縁膜の製造方法
KR0168461B1 (ko) 반도체장치의 제조방법
Moore et al. Vapor deposition polymerization as a route to fluorinated polymers
LAYER Lee et a

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LU MC NL PT SE SK TR

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003517137

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10484840

Country of ref document: US

122 Ep: pct application non-entry in european phase