WO1998035272A1 - Electronic clock - Google Patents

Description

明 細 書 電 子 時 計

技 術 分 野

この発明は、 外部からのエネルギを利用して発電を行う発電手段を内蔵する電子 時計に関し、 特に、 その発電した電気工ネルギを充電して時計を駆動する機能を有 する電子時計に関する。 背 景 技 術

従来の電子時計としては、 光エネルギゃ機械的エネルギなどの外部エネルギを電 気エネルギに変換する発電手段を内蔵し、 その電気工ネルギを時刻表示の駆動エネ ルギに利用するようにしたものがある。

このよ うな発電手段を内蔵した電子時計には、 太陽電池を利用する太陽電池式時 計、 回転錘の機械的エネルギを電気的エネルギに変換して利用する機械発電式時計、 あるいは熱電対を積層しその熱電対の両端の温度差により発電する温度差発電式時 計などがある。

これらの発電手段を内蔵した電子時計においては、 外部エネルギがなくなつたと きでも、 常に安定した時計の駆動を継続して行うために、 外部エネルギがあるとき に、 その外部エネルギを時計の内部に蓄積する手段を内蔵することが必要である。 そのための外部エネルギを時計内に蓄積する手段を有する充電機能付き電子時計 が、 例えば、 特公平 6— 3 1 7 2 5号公報に記載されている。 その電子時計の電源 周辺回路の概略を第 1 3図によって説明する。

発電手段 1 0は太陽電池であり、 第 1のダイォード 1 1 と小容量のコンデンサ 2 3とで閉回路を形成し、 さらに電気工ネルギで時刻表示を行う計時プロック 2 4が コンデンサ 2 3と並列に接続されている。 また、 この発電手段 1 0は、 第 2のダイ ォ一ド 1 2と第 1のスィツチ 1 3 と 2次電源 3 1とによって、 もう一つの閉回路を 形成している。

そして、 第 2のスィッチ 1 4は、 コンデンサ 2 3と 2次電源 3 1 とを並列に接続 し得るように、 コンデンサ 2 3と 2次電源 3 1の双方の正極間に接続されている。 さらに、 第 1の電圧比較器 1 6が、 コンデンサ 2 3の端子電圧をあるしきい値と 比較して第 1のスィッチ 1 3を制御する。 また、 第 2の電圧比較器 1 7が、 2次電 源 3 1の端子電圧とコンデンサ 2 3の端子電圧とを比較して第 2のスィツチ 1 4を 制御する。

この電子時計において、 発電手段 1 0が発電を行うとコンデンサ 2 3に直ちに充 電が行われて、 そのコンデンサ 2 3に充電された電気工ネルギによって計時プロッ ク 2 4が動作を開始する。

そして、 コンデンサ 2 3の端子電圧があるレベル以上になると、 第 1の電圧比較 器 1 6が第 1のスィツチ 1 3を閉じ、 発電手段 1 0の発電エネルギで 2次電源 3 1 の充電を行う。

また、 発電手段 1 0が発電をしないときは、 コンデンサ 2 3の端子電圧は計時ブ ロック 2 4によるエネルギ消費により低下するが、 第 2の電圧比較器 1 7が 2次電 源 3 1の端子電圧とコンデンサ 2 3の端子電圧を比較し、 2次電源 3 1側の方がコ ンデンサ 2 3側より端子電圧が高い場合には、 第 2のスィッチ 1 4を閉じて、 2次 電源 3 1に充電された電気工ネルギによって計時プロック 2 4の動作を継続させる。 しかしながら、 2次電源 3 1の端子電圧は充電量によって変化し、 また発電手段 1 0の発電電圧についても、 太陽電池のように常にほぼ一定の電圧を発生する定電 圧発電素子であれば問題にならないが、 熱電素子に代表されるような発電素子は外 部環境により発電電圧が変化するため問題が生じてくる。

たとえば第 1 3図の回路図において、 発電手段 1 0が発電してはいるが、

[ 2次電源 3 1の端子電圧] < [コンデンサ 2 3の端子電圧] < [第 1の電圧比 較器 1 6のしきい値] という関係が成立するとき、 発電手段 1 0の発電電圧が 2次電源 3 1より高い場 合には 2次電源 3 1へ充電できるにもかかわらず、 第 2のスィッチ 1 4はオフし、 第 1のスィッチ 1 3もオフするよう制御する。 このため、 2次電源 3 1への充電は 行われず、 その結果発電エネルギを有効利用できないことになる。

したがって、 2次電源 3 1の端子電圧が比較的低く、 発電電圧もそれほど高くな いようなときに充電が行えず、 効率が悪いという問題がある。

これは、 2次電源 3 1に充電可能な状態かどうかを第 1の電圧比較器 1 6のしき い値だけで判別していることによる。

そこでこの発明は、 上記の問題点を改善し、 発電手段や蓄電手段の端子電圧が変 動しても、 蓄電手段への充電を効率よく行えるようにすることを目的とする。 発 明 の 開 示

この発明による電子時計は上記の目的を達成するため、 外部からのエネルギによ り発電する発電手段と、 その発電エネルギを蓄電する蓄電手段と、 これらの発電手 段または蓄電手段から供給される電気工ネルギにより時刻表示動作をする計時手段 と、 上記発電手段による発電電圧と蓄電手段による蓄電電圧との比率を演算する演 算手段と、 上記発電手段と蓄電手段と計時手段との間の接続または遮断を行ぅスィ ツチ手段と、 上記演算手段の演算出力に応じて上記スィツチ手段の接続または遮断 を制御する制御手段と有する。

これにより、 発電手段の発電電圧と蓄電手段の蓄電電圧がどのような状態にあつ ても、 演算手段によるその発電電圧と蓄電電圧との比率の算出によって、 発電手段 の発電エネルギを蓄電手段へ充電可能な状態にあるか否かを判断することが可能で あり、 充電可能な場合には蓄電手段への充電を行うようにスィツチ手段を制御する ことができる。 したがって、 従来のように充電するチャンスがあるにも係わらず充 電できないということがなくなるので、 蓄電手段への充電を効率よく行うことがで さる。

また、 上記発電手段による発電電圧を複数の昇圧倍率のいずれかで昇圧し、 その 昇圧した発電電圧を上記蓄電手段と計時手段へ出力する昇圧手段と、 上記発電手段 と蓄電手段と計時手段と昇圧手段の間の接続または遮断を行うスィツチ手段と、 上 記演算手段の演算出力に応じて上記スィツチ手段の接続または遮断および上記昇圧 手段の昇圧倍率を制御する制御手段と有するようにしてもよい。

このようにすれば、 従来は利用が難しかった低電圧の発電工ネルギを昇圧手段に より所要の昇圧倍率で昇圧して利用できるようになり、 蓄電手段への充電を一層効 率よく行うことが可能になる。

さらに、 昇圧して充電する場合には充電効率が最も大きくなるような昇圧倍率を 選択することにより、 蓄電手段の充電効率をより向上することができる。

そのため、 充電手段が例えば 1 , 2 , 3倍昇圧が可能なものであるとき、 上記制 御手段は、 発電手段による発電電圧と蓄電手段による蓄電電圧との比率である [発 電電圧 Z蓄電電圧] 力 3ノ2以上のときは一倍昇圧を選択し、 5 / 6以上 3ノ2 未満のときは 2倍昇圧を選択し、 1 / 3以上 5 Z 6未満のときは 3倍昇圧を選択し て、 それぞれ昇圧を行うように、 1 / 3未満のときには昇圧を行わないように、 昇 圧手段を制御するように構成するとよい。

また、 これらの電子時計において、 上記計時手段への印加電圧を検出する印加電 圧検出手段を備え、 計時手段への印加電圧が所定の電圧値を下まわるときは昇圧手 段の出力を計時手段へ送り、 上記印加電圧が所定の電圧値を上回るときは昇圧手段 の出力を蓄電手段へ送るように、 上記制御手段が上記スィツチ手段を制御するよう にするとよレ、。

さらにまた、 上記制御手段が、 上記演算手段の演算出力に応じて上記昇圧手段の 昇圧倍率を選択する制御を行い、 上記発電電圧が所定の電圧以下のときには、 演算 手段の動作または演算結果を無効にして昇圧手段の昇圧動作を強制的に停止させ、 かつ発電手段と充電手段の接続を遮断するように上記スィツチ手段を制御するよう あるいはまた、 上記制御手段が、 上記演算手段の演算出力に応じて上記昇圧手段 の昇圧倍率を選択する制御を行い、 上記発電電圧が所定の電圧以上でかつ畜電電圧 が所定の電圧以下のときには、 演算手段の動作または演算結果を無効にして前記昇 圧手段の昇圧倍率を固定し、 その昇圧した電圧によって前記蓄電手段を充電するよ うに上記スィツチ手段を制御するようにしてもよい。

その場合に昇圧回路の昇圧倍率を、 計時手段を駆動可能な電圧が得られる昇圧倍 率に固定するのが望ましい。

上記演算手段は、 上記発電手段の端子電圧を少なく とも 1つ以上の比率に分圧出 力する第 1の分圧手段と、 上記蓄電手段の端子電圧を少なく とも 1つ以上の比率に 分圧出力する第 2の分圧手段と、 これらの第 1の分圧手段と第 2の分圧手段との出 力の大小を比較して出力する比較手段とによって構成することができる。

上記演算手段が、 上記発電電圧と蓄電電圧との比率を演算する動作を間欠的に行 うようにしてもよい。

上記制御手段が、 上記演算手段の演算時には、 発電手段と蓄電手段との間の接続 を遮断するように上記スィツチ手段を制御する機能を有するのが望ましい。

また、 昇圧手段を有する場合には、 上記制御手段が、 上記演算手段の演算時およ び演算直前の所定時間は、 記昇圧手段の動作を停止させるか、 もしくは発電手段と 昇圧手段との間の接続を遮断するように上記スィツチ手段を制御する機能を有する ようにするのが望ましい。 図面の簡単な説明

第 1図はこの発明による電子時計の基本構成を示すプロック図である。

第 2図はこの発明の第 1実施例の電子時計の構成を示すブロック回路図である。 第 3図は第 2図における演算手段と制御手段の具体的な回路構成例を示す回路図 である。

第 4図は第 2図および第 3図に示した電子時計における各部の信号の波形図であ る。

第 5図はこの発明の第 2実施例の電子時計の構成を示すプロック回路図である。 第 6図は第 5図における演算手段と制御手段の具体的な回路構成例を示す回路図 である。

第 7図は第 5図における昇圧手段の具体的な回路構成例を示す回路図である。 第 8図は第 5図乃至第 7図に示した電子時計における各部の信号の波形図である。 第 9図及び第 1 0図はこの発明の第 2実施例の電子時計における発電電圧と蓄電 手段への充電電力との関係を示すグラフである。

第 1 1図はこの発明の第 3実施例の電子時計の演算手段と制御手段の一部のみを 示す回路図である。

第 1 2図はこの発明の第 4実施例の電子時計の第 2実施例と異なる部分のみを示 す回路図である。

第 1 3図は従来の電子時計の構成例を示すプロック回路図である。 発明を実施するための最良の形態 .

この発明をより詳細に説明するために、 添付図面にしたがつてこの発明の実施例 を説明する。

[この発明の電子時計の基本構成： 第 1図]

はじめに、 第 1図を用いてこの発明による電子時計の基本構成を説明する。

この発明による電子時計は第 1図に示すように、 外部からのエネルギにより発電 する発電手段 1 0と、 その発電エネルギを蓄電する蓄電手段 3 0と、 これらの発電 手段 1 0または蓄電手段 3 0から供給される電気工ネルギにより時刻表示動作をす る計時手段 2 0と、 発電手段 1 0による発電電圧と蓄電手段 3 0による蓄電電圧と の比率を演算する演算手段 8 0と、 発電手段 1 0と蓄電手段 3 0と計時手段 2 0と の間の接続または遮断を行うスィツチ手段 4 0と、 演算手段 8 0の演算出力に応じ てスィツチ手段 4 0の接続または遮断を制御する制御手段 5 0とからなる。

そして、 発電手段 1 0で発生した発電エネルギをスィツチ手段 4 0を介して蓄電 手段 3 0と計時手段 2 0へ送る。 また、 演算手段 8 0は、 発電手段 1 0の端子電圧 である発電電圧と蓄電手段 3 0の端子電圧である蓄電電圧とを入力し、 この発電電 圧と蓄電電圧の電圧比すなわち [発電電圧/蓄電電圧] を演算して、 その演算出力 を制御手段 5 0に出力する。

制御手段 5 0は、 計時手段 2 0から動作の基準となる信号を入力し、 演算手段 8 0の演算結果 （電圧比） を入力して、 スィッチ手段 4 0の接続または遮断を制御す ると共に演算手段 8 0の動作制御を行う。

このように構成することによって、 発電手段 1 0の発電電圧と蓄電手段 3 0の蓄 電電圧との電圧比が予じめ設定した範囲外である場合には、 蓄電手段 3 0への充電 動作を行わず、 その電圧比がその設定した範囲内にある場合には充電動作を行うよ うにして、 発電手段 1 0の発電電圧が比較的低い場合でも、 蓄電手段 3 0への充電 動作を行うことが可能になる。

この発明による電子時計のより詳細な構成とその動作の説明は以下の各実施例に よって行う。

[第 1実施例 ： 第 2図乃至第 4図]

この発明による電子時計の第 1実施例について、 第 2図乃至第 4図によって詳細 に説明する。

第 2図はその電子時計の全体構成を示すプロック構成図である。

発電手段 1 0は、 外部に存在するエネルギを電気工ネルギに変換する発電素子ブ ロックであり、 例えば熱電対を複数積層してその両端に温度差を与えることにより 発電を行う熱電素子を用いる。

その場合、 図示はしないが、 発電手段 1 0は温接点が電子時計の裏蓋に接触し、 冷接点が電子時計の表面に接触し、 使用者が電子時計を携帯することによって、 発 電手段 1 0の両接点に温度差が発生して発電を開始することが可能な構造をとる。 ここでは、 その発電手段 1 0は、 携帯時においては少なく とも 0 . 8 Vの起電力が 発生するものと仮定している。

スィツチ手段 4 0は、 第 2図に示すようにダイォード 4 1 と充電スィツチ 4 2お よび放電スィツチ 4 3とから構成される。 ダイォード 4 1は発電手段 1 0への発電 エネルギの逆流を防止するスィツチング素子として、 発電手段 1 0に直列に接続し ている。 すなわち、 ダイオード 4 1のアノードは発電手段 1 0の正極に接続してお り、 力ソードは計時手段 2 0の正極に接続している。

また、 充電スィッチ 4 2および放電スィッチ 4 3としては、 導電型が Pチャネル の M〇 S電界効果トランジスタ （以下 「F E T」 と略記する） を用いている。 その ため、 この充電スィ ッチ 4 2および放電スィ ッチ 4 3は、 計時手段 2 0内の計時回 路 2 1を含む集積回路内に設けることができる。

そして、 充電スィツチ 4 2のドレインは発電手段 1 0の正極に、 放電スィツチ 4 3のソースは計時手段 2 0の正極にそれぞれ接続し、 充電スィツチ 4 2のソースと 放電スィ ッチ 4 3の ドレインは蓄電手段 3 0の正極に接続している。 また、 この充 電スィッチ 4 2と放電スィツチ 4 3の各ゲートは制御手段 5 0に接続している。 計時手段 2 0は、 一般的な電子時計に用いられる水晶発振器の発振信号を分周し、 ステップモータの駆動波形を発生する計時回路 2 1 と、 その計時回路 2 1が発生す る駆動波形によって駆動するステップモータと輪列と時刻表示用の指針を含む時刻 表示手段 2 2と、 電気工ネルギのバッファであるコンデンサ 2 3とによって構成さ れている。 なお、 計時手段 2 0内では、 コンデンサ 2 3と計時回路 2 1 と時刻表示手段 2 2 とは全て並列に接続している。

ここで図示はしていないが、 この時計手段 2 0の計時回路 2 1 と、 後述する第 1 の分圧回路 6 0と第 2の分圧回路 7 0を含む演算手段 8 0および制御手段 5 0は、 一般的な電子時計と同様に相補型電界効果トランジスタ （C M O S ) で構成した集 積回路を用いており、 同一の電源で動作する。

計時回路 2 1は、 水晶発振器による発振周波数を少なく とも周期が 2秒 （ 2秒運 針の場合） となる周波数まで分周し、 さらにその分周信号を時刻表示手段 2 2内の ステップモータの駆動に必要な波形に変形してステップモータを駆動する。 時刻表 示手段 2 2は、 ステップモータの回転を輪列で減速伝達し、 時刻表示用の指針 （秒 針， 分針， 時針など） を回転駆動する。

コンデンサ 2 3としては電解コンデンサのようなものを用い、 ここではその容量 が 1 0 μ Fのものを用いることとする。

また、 計時回路 2 1は、 計時回路 2 1 の内部信号である検出ス トロ一ブ S 2 5と クロック S 2 6を制御手段 5 0へ出力している。 クロック S 2 6は、 例えば周期が 1秒の矩形波であり、 後述のようにスィツチ手段 4 0の O N / O F F制御用に制御 手段 5 0に送出している。 検出ス トローブ S 2 5は、 後述の第 1の分圧手段 6 0と 第 2の分圧手段 7 0および制御手段 5 0に動作するタイミングを与えるアクティブ ハイの信号である。

検出ス 卜ローブ S 2 5の波形生成は既知であるので検出ス トロ一ブ S 2 5の生成 回路の説明は省略するが、 検出ス トローブ S 2 5の作用については後で説明を行う。 計時手段 2 0の負極は接地しており、 発電手段 1 0とダイォード 4 1 と計時手段 2 0とによって閉回路を形成している。

蓄電手段 3 0としては、 リチウムイオン 2次電池を用いており、 蓄電手段 3 0の 正極はスィツチ手段 4 0の充電スィ ツチ 4 2のソース端子と放電スィ ツチ 4 3の ド レイン端子とに接続している。 また、 この蓄電手段 3 0の負極は接地している。 そして、 制御手段 5 0は計時手段 2 0と発電手段 1 0に並列に接続しており、 発 電手段 1 0の発電エネルギまたは蓄電手段 3 0の蓄電エネルギにより駆動可能とな つている。

この制御手段 5 0は、 スィッチ手段 4 0のスィ ッチ動作、 すなわち O N / O F制 御動作を行い、 発電手段 1 0と蓄電手段 3 0とを電気的に切断したり接続したりす る信号を送出している。 すなわち、 充電信号 S 4 4を充電スィッチ 4 2のゲート端 子に出力し、 放電信号 S 4 5を放電スィ ツチ 4 3のゲート端子に出力する。

演算手段 8 0は、 第 3図にその回路例を示すように、 第 1の分圧回路 6 0と、 第 2の分圧回路 7 0と、 第 1の分圧回路 6 0と第 2の分圧回路 7 0の出力電圧の大小 を比較するコンパレータ 8 5とから構成される。

第 1の分圧回路 6 0は発電手段 1 0の発電電圧を分圧出力する回路であり、 発電 手段 1 0の正極電圧を発電電圧 V 6 1 として入力している。

一方、 第 2の分圧回路 7 0は蓄電手段 3 0の蓄電電圧を分圧出力する回路であり、 蓄電手段 3 0の正極電圧を蓄電電圧 V 7 1 として入力している。

さらに、 コンパレータ 8 5は、 第 1の分圧回路 6 0の第 1の分圧出力 V 6 2と、 第 2の分圧回路 7 0の第 2の分圧出力 V 7 2との電圧の大小を比較する。 そして、 第 1の分圧出力 V 6 2が第 2の分圧出力 V 7 2より大 （V 6 2〉V 7 2 ) であると きに出力をハイレベルにし、 それ以外のときには出力をロウレベルにする。

また、 第 1の分圧回路 6 0および第 2の分圧回路 7 0は、 コンパレータ 8 5が発 電電圧 V 6 1 と蓄電電圧 V 7 1の大小を間接的に比較してその比を求めることが可 能になるように、 演算手段 8 0の入力電圧を分圧する目的で備えている。

これはコンパレータ 8 5として用いる一般的なアンプ回路は、 アンプ回路の入力 電圧はアンプ回路の電源電圧あるいはそれより小さい電圧幅以内でないと正しく比 較動作が行えないという理由のためもある。 つぎに、 第 3図を用いて上述した演算手段 8 0と制御手段 5 0の具体的な構成例 とその作用を説明する。

演算手段 8 0の第 1の分圧回路 6 0は、 分圧抵抗 6 3と分圧スィツチ 6 4とで構 成されており、 第 2の分圧回路 7 0は、 分圧抵抗 7 3と分圧スィッチ 7 4とで構成 されている。

発電手段 1 0からの入力である発電電圧 V 6 1は、 第 1の分圧回路 6 0の高精度 の抵抗素子からなる分圧抵抗 6 3の一端に印加され、 その分圧抵抗 6 3の他端は、 導電型が Nチャネルの F E Tである分圧スィツチ 6 4のドレイン ' ソース間を介し て接地されている。 その分圧スィツチ 6 4のゲートには制御手段 5 0から検出ス ト ローブ S 2 5が印加される。

そして、 分圧抵抗 6 3の中間点から第 1の分圧出力 V 6 2を出力するように構成 している。 その第 1の分圧出力 V 6 2は、 分圧スィ ッチ 6 4がオンになって分圧抵 抗 6 3に電流が流れたとき、 この例では発電電圧 V 6 1の 1 3の電圧が現れる点 より引き出す。

例えば、 分圧抵抗 6 3の全抵抗値が 6 0 0 Κ Ωである場合、 発電電圧 V 6 1が印 加される一端から第 1の分圧出力 V 6 2を得る端子までの間の抵抗値は 4 0 0 Κ Ω である。

一方、 蓄電手段 3 0からの入力である畜電電圧 V 7 1は、 第 2の分圧回路 7 0の 高精度の抵抗素子からなる分圧抵抗 7 3の一端に印加され、 その分圧抵抗 7 3の他 端は、 導電型が Nチャネルの F E Tである分圧スィツチ 7 4のドレイン ' ソース間 を介して接地されている。 その分圧スィツチ 7 4のゲ一トには制御手段 5 0から検 出ストローブ S 2 5が印加される。

そして、 分圧抵抗 7 3の中間点から第 2の分圧出力 V 7 2を出力するように構成 している。 その第 2の分圧出力 V 7 2は、 第 1の分圧出力 V 6 2の場合と同様に、 分圧スィツチ 7 4がオンになって分圧抵抗 7 3に電流が流れたとき、 この例では蓄 電電圧 V 7 1の 1 3の電圧が現れる点より引き出す。

例えば、 分圧抵抗 7 3の全抵抗値が 6 0 Ο Κ Ωである場合、 蓄電電圧 V 7 1が印 加される一端から第 2の分圧出力 V 7 2を得る端子までの間の抵抗値は 4 0 0 Κ Ω である。

このように、 この第 1実施例では第 1の分圧回路 6 0と第 2の分圧回路 7 0は分 圧比が 1 ： 1の割合で等しく 1 Z 3に設定してあり、 これにより第 1の分圧出力 V 6 2と第 2の分圧出力 V 7 2との大小関係は、 発電電圧 V 6 1 と蓄電電圧 V 7 1 と の大小関係と等しく対応することが保証される。

したがって、 コンパレ一タ 8 5は、 発電電圧 V 6 1 と蓄電電圧 V 7 1の比率が 1 / 1以下のときは演算出力 S 8 1を口一レベルにし、 1ノ 1を越えるときには演算 出力 S 8 1をハイ レベルにする。 したがって、 発電電圧 V 6 1 と蓄電電圧 V 7 1の 比率を演算することができる。

この第 1の分圧回路 6 0と第 2の分圧回路 7 0の分圧比を 1 / 3と 2 / 3 ( 1 ： 2 ) のように変えることもでき、 それによつて、 コンパレータ 8 5は発電電圧 V 6 1 と蓄電電圧 V 7 1の比率が 1 Z 1以外の例えば 1 Z 2以下かそれを越えるかによ つて演算出力 S 8 1のレベルが変わるようになる。 すなわち、 発電電圧 V 6 1 と蓄 電電圧 V 7 1 との種々の比率を演算することが可能である。

制御手段 5 0は、 第 3図に示すように、 データラッチ 5 1 と充電信号用ゲ一ト 5 2と第 1のィンバータ 5 3とによって構成されている。

デ一タラツチ 5 1は検出ス トローブ S 2 5の波形の立ち下がり時にデータ保持を 行うデータラツチで、 入力データとして演算手段 8 0のコンパレータ 8 5の演算出 力 S 8 1を入力しており、 保持データを放電信号 S 4 5と して第 2図のスィツチ手 段 4 0へ出力している。

また、 充電信号用ゲート 5 2は 3入力のアンドゲートであり、 検出ス トローブ S

2 5の否定信号 S 2 5とクロック S 2 6とデータラッチ 5 1の出力である放電信号 S 4 5との論理積を、 充電信号 S 4 4として第 2図のスィ ツチ手段 4 0へ出力して いる。 なお検出ス トローブ S 2 5の否定信号 S 2 5は、 第 1のインバータ 5 3によ つて検出ス ト ローブ S 2 5を反転することによって得ている。

つぎに、 この第 1実施例の電子時計の動作について、 第 4図の信号波形図も参照 して説明する。

はじめに、 この電子時計が長期間放置され、 第 2図に示した蓄電手段 3 0がほぼ 空の状態となっているようなとき、 発電手段 1 0が発電を開始して始動する場合の 動作について説明する。

ここでは単純化のため、 第 2図に示したスィツチ手段 4 0の初期動作としては、 充電スィツチ 4 2および放電スィツチ 4 3はともにオフしているものとする。 発電手段 1 0が発電を開始すると、 ダイォ一ド 4 1を介して発電エネルギがコン デンサ 2 3に充電され、 計時手段 2 0は計時動作を開始する。

同様にして、 制御手段 5 0および演算手段 8 0も動作を開始する。

計時手段 2 0内の計時回路 2 1は、 発振分周動作を行っているので、 計時手段 2 0は 1秒周期の信号をクロック S 2 6として出力する。

また計時手段 2 0は、 検出ス トローブ S 2 5として第 4図に示すように、 周期が 1秒でハイレベルとなる時間が約 6 0マイクロ秒の波形を出力する。

この検出ス トローブ S 2 5が発生すると、 検出ス トローブ S 2 5がハイレベルと なる間は、 第 3図に示した第 1の分圧回路 6 0の分圧スィツチ 6 4と第 2の分圧回 路 7 0の分圧スィツチ 7 4がオンし、 発電電圧 V 6 1および蓄電電圧 V 7 1が所定 の割合で分圧され、 コンパレータ 8 5にそれぞれ入力される。

特にこのとき、 演算手段 8 0の電源電圧は、 発電電圧 V 6 1より もダイォード 4 1での電圧降下だけ低くなっているが、 第 1の分圧回路 6 0はコンパレータ 8 5へ の入力を演算手段 8 0の電源電圧に対して小さく分圧するため、 コンパレータ 8 5 の比較動作は正しく行われることが保証される。 さらに、 充電信号用ゲ一ト 5 2には検出ス トローブ S 2 5の否定信号 S 2 5が入 力しているため、 検出ス トローブ S 2 5がハイレベルとなる間は充電信号 S 4 4は 強制的にロウレベルとなって充電スィ ッチ 4 2はオフとなる。 その結果、 発電手段 1 0と蓄電手段 3 0は遮断状態となる。

それよつて、 第 1の分圧回路 6 0は、 検出ス トローブ S 2 5がハイ レベルとなる 間は、 蓄電電圧 V 7 1の影響を受けずに発電電圧 V 6 1を正しく分圧することがで きる。 同様に、 第 2の分圧回路 7 0も発電電圧のの影響を受けずに蓄電電圧 V 7 1 を正しく分圧することができる。

ところで、 蓄電手段 3 0はほぼ空で、 蓄電電圧 V 7 1が 0 . 8 V程度であるとし、 計時手段 2 0が充分動作する場合、 発電手段 1 0の発電電圧 V 6 1は蓄電電圧 V 7 1を大きく越えていることになる。

このように、 発電電圧 V 6 1 と蓄電電圧 V 7 1 との比率が 1ノ 1より大であれば、 検出ス トロ一ブ S 2 5がハイレベルとなるタイミングで第 1の分圧回路 6 0と第 2 の分圧回路 7 0が分圧動作を行い、 その結果、 コンパレータ 8 5の比較出力 S 8 1 はハイ レベルとなる。

ただし、 検出ス トロ一ブ S 2 5がロウレベルであるときの演算出力 S 8 1は、 ど のような信号レベルでも動作上影響はないことから、 第 4図においては破線で省略 表記している。

第 3図に示したデータラツチ 5 1は、 検出ス トローブ S 2 5が立ち下がる瞬間に ハイレベルとなっている演算出力 S 8 1を保持し、 放電信号 S 4 5をハイレベルに する。 この放電信号 S 4 5がハイレベルのときは、 導電型が Pチャネルの F E丁で ある放電スィツチ 4 3はオフを継続する。

また検出ス トロ一ブ S 2 5がロウレベルとなった後は、 充電信号用ゲ一ト 5 2は クロック S 2 6を充電信号 S 4 4と して出力する。

このために、 充電スィツチ 4 2はクロック S 2 6がハイレベルとなる間だけオン し、 その結果として、 発電手段 1 0の発電エネルギは蓄電手段 3 0 周期的に充電 される。

したがって、 発電手段 1 0が蓄電手段 3 0より も高い電圧で発電している間は、 計時手段 2 0は動作しながら一部の発電エネルギを蓄電手段 3 0への充電に利用す ることが可能になる。

つぎに、 蓄電手段 3 0の充電が進んだ後、 発電手段 1 0が発電を停止したときの 動作について説明する。

発電手段 1 0の発電が停止すると、 上述の場合と同様にして、 第 1の分圧回路 6 0および第 2の分圧回路 7 0は検出ス トロ一ブ S 2 5がハイレベルとなるタイミン グで動作するが、 蓄電手段 3 0と蓄電電圧 V 7 1 との比率が 1 1より小さくなる ので、 比較出力 S 8 1がロウレベルになる。

口ゥレベルの比較出力 S 8 1をデータラツチ 5 1が保持すると放電信号 S 4 5が 口ゥレベルとなり、 かつ充電信号 S 4 4は強制的に口ゥレベルとなる。

その結果、 第 2図の充電スィッチ 4 2はオフとなり、 さらに放電スィッチ 4 3は オンとなるので、 蓄電手段 3 0に充電されている電気工ネルギが計時手段 2 0へ放 電される。

これにより、 発電手段 1 0の発電電圧が蓄電手段 3 0の電圧より も低い場合は、 充電動作はただちに停止し、 蓄電手段 3 0が蓄えたエネルギを利用して、 計時手段 2 0の動作を継続することが可能になる。

したがって、 発電手段 1 0と蓄電手段 3 0の端子電圧がどのような電圧にあって も、 発電手段 1 0の発電エネルギを蓄電手段 3 0 充電可能な状態にあるときには、 それを演算手段によって検出することが可能であり、 この演算出力に応じて蓄電手 段 3 0への充電を行うようにスィツチ手段 4 0を制御することができるので、 従来 のように充電するチャンスがあるにも係わらず充電できないということを防止でき、 蓄電手段 3 0への充電を効率よく行うことができる。 なお、 上記第 1実施例では、 蓄電手段 3 0の充電方法はクロック S 2 6を用いて 単純に 1対 1の時分割で周期的に行ったが、 これだけに限らず、 'さらに充電条件や 充電制御方法を変化させてもよい。

たとえば計時手段 2 0の端子電圧を検出するような検出手段を設け、 計時手段 2 0がある電圧以上でかつ発電電圧 V 6 1が蓄電電圧 V 7 1より大きいときのみ充電 を行うというような方法や、 これにさらに充電時間の時分割比を計時手段 2 0の端 子電圧に応じて変化させるというような方法を採用してもよい。

また、 第 1実施例では第 1の分圧回路 6 0と第 2の分圧回路 7 0との分圧比を、 1 ： 1割合で同一に設定することとしたが、 前述のようにこの分圧比を変化させて もよい。 たとえば、 発電電圧 V 6 1が蓄電電圧 V 7 1の 1 . 2倍以上であるときの み充電動作を開始するように設定することや、 蓄電電圧 V 7 1を検出する検出手段 を設けて、 通常は発電電圧 V 6 1が蓄電電圧 V 7 1以上で充電動作をし、 蓄電手段 3 0がある電圧以上では、 発電電圧 V 6 1が蓄電電圧 V 7 1の 1 . 3倍以上である ときのみ充電動作するようにすることも可能である。

さらに、 前述の第 1の分圧回路 6 0および第 2の分圧回路 7 0においては、 分圧 手段と して抵抗による分圧を用いたが、 他の手段を採用してもよい。

例えば、 抵抗の代わりに容量比が分圧比となる 2つのコンデンサを直列に接続し、 その中点から分圧出力する方法でもよい。 さらに分圧時の消費電流に制約がなけれ ば分圧スィツチのようなものを省いてもよい。

なお、 第 1実施例では説明しなかったが、 コンデンサの接続状態を切り替えて発 電電圧を昇圧するような昇圧手段を設け、 発電電圧 V 6 1が蓄電電圧 V 7 1より低 い場合は直接充電せず、 昇圧手段を動作させて蓄電手段 3 0 昇圧出力により充電 するようなことも可能である。

この昇圧出力により充電する電子時計ついては第 2実施例にて詳細な説明を行な ラ [第 2実施例 ： 第 5図〜第 1 0図]

次に、 第 5図乃至第 1 0を用いてこの発明の第 2実施例の電子時計について説明 する。

まず、 第 5図にその全体構成を示すが、 第 2図と対応する部分には同一の符号を 付してあり、 それらの説明は省略する。

この第 2実施例では、 昇圧手段 9 0を設けたことと、 計時手段 2 0と、 スィッチ 手段 4 0と、 演算手段 8 0および制御手段 5 0の構成および作用が第 2図に示した 第 1実施例と若干相違する。

計時手段 2 0は、 第 1実施例と同様に、 水晶発振器の発振信号を分周してステツ プモータの駆動波形を発生する計時回路 2 1 と、 計時回路 2 1の発生する駆動波形 で駆動するステップモータと輪列と時刻表示指針を含む時刻表示手段 2 2に加え、 電気工ネルギのバッファであるコンデンサ 2 3とで構成している。

コンデンサ 2 3としては電解コンデンサのようなものを用い、 ここでは容量が 2 のものを用いることとする。

また計時回路 2 1は、 計時回路 2 1の内部信号である 1倍検出ス トローブ S 2 7 と 2倍検出ス トローブ S 2 8と 3倍検出ス トロ一ブ S 2 9とクロック S 2 6と第 1 の昇圧クロック S 1 2 1 と第 2の昇圧クロック S 1 2 2と第 3の昇圧クロック S 1 2 3と昇圧許可クロック S 1 2 7とを波形合成して生成し、 制御手段 5 0および演 算手段 8 0へ出力している。

ここではクロック S 2 6は周期が 0 . 5秒の矩形波であり、 後述のようにスイツ チ手段 4 0の O Nノ〇F F制御用に制御手段 5 0に送出している。

1倍検出ス トローブ S 2 7と 2倍検出ス トローブ S 2 8と 3倍検出ス トローブ S 2 9は、 後述の演算手段 8 0および制御手段 5 0に動作するタイミングを与えるァ クティブハイの信号である。

1倍検出ス トローブ S 2 7と 2倍検出ス トロ一ブ S 2 8と 3倍検出ス トローブ S 2 9の波形生成は既知であるのでこれらの波形の生成回路の説明は省略する。

各検出ス トローブの波形は、 1倍検出ス トローブ S 2 7と 2倍検出ス トローブ S 2 8と 3倍検出ス トローブ S 2 9は、 すべて周波数 0 . 5 H zで、 ハイ レベルとな る時間が 2 4 4マイクロ秒であり、 第 8図に示すように、 2倍検出ス トローブ S 2 8は 1倍検出ス トロ一ブ S 2 7の立ち下がり時に立ち上がり、 3倍検出ス トロ一ブ S 2 9は 2倍検出ス トロ一ブ S 2 8の立ち下がり時に立ち上がる波形である。

さらに、 第 1の昇圧クロック S 1 2 1 と第 2の昇圧クロック S 1 2 2と第 3の昇 圧クロック S 1 2 3と昇圧許可クロック S 1 2 7は、 後述の昇圧手段 9 0の動作タ ィミングを得るための信号であり、 計時手段 2 0から制御手段 5 0 出力している。 これらの波形生成も既知であるので波形生成回路についての説明は省略する。 各昇圧ク口ックの波形は、 第 1の昇圧クロック S 1 2 1が周波数 1 K H zでハイ レベルとなる時間が 4 8 8マイク口秒であり、 第 2の昇圧クロック S 1 2 2と第 3 の昇圧クロック S 1 2 3が周波数 1 K H zでハイレベルとなる時間が 2 4 4マイク 口秒で、 第 8図に示すように、 第 2の昇圧クロック S 1 2 2は第 1の昇圧クロック S 1 2 1の立ち下がり時に立ち上がり、 第 3の昇圧クロック S 1 2 3は第 2の昇圧 クロック S 1 2 2の立ち下がり時に立ち上がる波形である。

また昇圧許可クロック S 1 2 7は、 周波数 0 . 5 H zでロウレベルとなる時間が 8 m秒で、 第 8図に示すように 3倍検出ス トロ一ブ S 2 9の立ち上がり と同時に立 ち上がる波形である。

計時手段 2 0の負極は接地しており、 発電手段 1 0とダイォード 4 1 と計時手段 2 0とによって閉回路を形成している。

昇圧手段 9 0は、 コンデンサの接続状態を切り替えて、 発電手段 1 0の発電電圧 V 6 1を 2倍または 3倍または 1倍 （直接） の昇圧倍率で昇圧し、 その昇圧出力 V 9 9を出力する回路であり、 発電手段 1 0に並列に接続している。 これは一般的に 用いられるチャージポンプ回路であるが、 この昇圧手段 9 0については後で詳しい 説明を行う。

スィツチ手段 4 0は、 ダイォード 4 1 と放電スィツチ 4 3と第 1の分配スィツチ 4 6と第 2の分配スィツチ 4 7とから構成される。

ダイオード 4 1は、 第 1実施例と同様に、 発電手段 1 0への発電エネルギの逆流 を防止するスィツチング素子として、 発電手段 1 0に直列に接続している。

また、 放電スィツチ 4 3と第 1の分配スィツチ 4 6 と第 2の分配スィツチ 4 7と しては、 導電型が Pチャネルの M O S電界効果トランジスタ （以下 「F E T」 と略 記する） を用いる。

これらの F E Tによるスィツチング素子は、 計時手段 2 0内の計時回路 2 1を含 む集積回路内に設けることができる。

放電スィツチ 4 3と第 1の分配スィツチ 4 6のソースはそれぞれ計時手段 2 0の 正極に接続している。

一方、 蓄電手段 3 0としては、 リチウムイオン 2次電池を用いており、 蓄電手段 3 0の正極はスィツチ手段 4 0中の放電スィツチ 4 3のドレイン端子と接続してい る。 蓄電手段 3 0の負極は接地している。

この畜電手段 3 0は、 残量が低下しても少なく とも 0 . 8 Vは蓄電電圧 V 7 1が あるものとする。

さらに、 第 1の分配スィツチ 4 6と第 2の分配スィツチ 4 7のドレイン端子は昇 圧出力 V 9 9へ接続しており、 第 1の分配スィツチ 4 6のソース端子は計時手段 2 0の正極へ接続し、 第 2の分配スィツチ 4 7のソース端子は蓄電手段 3 0の正極へ 接続している。

そして、 制御手段 5 0と後述の演算手段 8 0は計時手段 2 0と発電手段 1 0に並 列に接続しており、 発電手段 1 0の発電エネルギまたは蓄電手段 3 0の蓄電工ネル ギにより駆動可能となっている。

制御手段 5 0はスィツチ手段 4 0のスィツチ動作を制御して、 発電手段 1 0と蓄 電手段 3 0と昇圧手段 9 0とを電気的に切断したり接続したりする信号を送出して いる。 すなわち、 放電信号 S 4 5と第 1の分配信号 S 4 8 と第 2の分配信号 S 4 9 を、 放電スィツチ 4 3と第 1の分配スィツチ 4 6と第 2の分配スィツチ 4 7の各ゲ 一トにそれぞれ送出する。

さらに、 この制御手段 5 0は、 5本の信号線による第 1の昇圧信号 S 1 3 1〜第 5の昇圧信号 S 1 3 5を昇圧手段 9 0に出力し、 昇圧手段 9 0を制御するようにし ている。

また、 演算手段 8 0は、 前述の第 1実施例と同様に発電手段 1 0の発電電圧と蓄 電手段 3 0の端子電圧との電圧比を演算して出力する演算回路であり、 発電手段 1 0の正極電圧である発電電圧 V 6 1 と蓄電手段 3 0の正極電圧である蓄電電圧 V 7 1 とを入力している。 そして、 この演算手段 8 0は演算した結果である演算出力 S 8 1を制御手段 5 0へ出力している。

つぎに、 第 5図における上述した演算手段 8 0と制御手段 5 0の具体的な構成例 を第 6図によって説明する。

第 6図に示すこの第 2実施例の演算手段 8 0も、 前述の第 1実施例の第 3図に示 した演算手段 8 0と同様に、 第 1の分圧回路 6 0と第 2の分圧回路 7 0とコンパレ ータ 8 5とから構成されている。

そして、 第 1の分圧回路 6 0は、 発電手段 1 0の発電電圧を分圧出力する回路で あり、 発電手段 1 0の正極電圧である発電電圧 V 6 1を入力と している。

第 2の分圧回路 7 0は、 蓄電手段 3 0の端子電圧を分圧出力する回路であり、 蓄 電手段 3 0の正極電圧である蓄電電圧 V 7 1を入力としている。

そして、 コンパレータ 8 5は、 第 1の分圧回路 6 0の第 1の分圧出力 V 6 2と、 第 2の分圧回路 7 0の第 2の分圧出力 V 7 2との電圧を比較し、 その結果に応じた 2値レベルの信号を出力する。 第 1の分圧回路 6 0及び第 2の分圧回路 7 0は、 発電電圧 V 6 1 と蓄電電圧 V 7 1の電圧比を演算可能となるように、 コンパレータ 8 5の入力電圧を分圧する目的 を有しており、 これは、 第 1実施例と同様に、 コンパレータ 8 5のアンプ回路にお いて、 入力電圧がアンプ回路部分の電源電圧あるいはそれより小さい電圧幅以内で ないと正しく比較動作が行えないという理由と、 電圧値の除算を簡単に処理できる ようにするためである。

第 1の分圧回路 6 0は分圧抵抗 6 3と分圧スィツチ 6 4とで構成されており、 第 2の分圧回路 7 0は分圧抵抗 7 3と分圧スィツチ 7 4および分圧スィツチ 7 5とに よって構成されている。

発電手段 1 0からの入力である発電電圧 V 6 1は、 第 1の分圧回路 6 0の高精度 の抵抗素子からなる分圧抵抗 6 3の一端に印加され、 その分圧抵抗 6 3の他端は、 導電型が Nチャネルの F E Tである分圧スィツチ 6 4のドレイン ' ソース間を介し て接地されている。 その分圧スィッチ 6 4のゲートには、 第 5図に示した計時回路 2 1から出力される 1倍検出ス トローブ S 2 7が印加される。 そして、 分圧抵抗 6 3の中間点から第 1の分圧出力 V 6 2を出力するように構成している。

この第 1の分圧出力 6 2は、 分圧スィ ッチ 6 4がオンのときに分圧抵抗 6 3に電 流が流れることにより、 発電電圧 V 6 1の 2 / 3の電圧が現れる点より引き出す。 例えば、 分圧抵抗 6 3の全抵抗値が 6 0 Ο Κ Ωである場合、 この分圧抵抗 6 3の 発電電圧 V 6 1を印加する一端から第 1の分圧出力 V 6 2を引き出す点までの間の 抵抗値は 2 0 0 Κ Ωである。

一方、 蓄電手段 3 0からの入力である畜電電圧 V 7 1は、 第 2の分圧回路 7 0の 高精度の抵抗素子からなる分圧抵抗 7 3の一端に印加され、 その分圧抵抗 7 3の他 端は、 導電型が Nチャネルの F E Tである分圧スィツチ 7 4のドレイン ' ソース間 を介して接地されている。 その分圧スィッチ 7 4のゲートには、 第 5図に示した計 時回路 2 1から出力される 2倍検出ス トローブ S 2 8が印加される。 そして、 分圧抵抗 7 3の中間点から第 2の分圧出力 V 7 2を出力するように構成 している。

この第 2の分圧出力 V 7 2は、 分圧スィッチ 7 4がオンのときに、 分圧抵抗 7 3 に電流が流れることにより、 蓄電電圧 V 7 1の 5 / 6の電圧が現れる点より引き出 す。

たとえば、 分圧抵抗 7 3の全抵抗値が 6 0 Ο Κ Ωであれば、 蓄電電圧 V 7 1を印 加する一端から第 2の分圧出力 V 7 2を引き出す点までの間の抵抗値は 1 0 0 Κ Ω である。

さらに、 分圧抵抗 7 3の中間点を分圧スィツチ 7 5のドレイン ' ソース間を介し て接地できるようにしている。 そのため、 第 2の分圧出力 V 7 2は、 分圧スィッチ 7 5がオンで分圧スィツチ 7 4がオフの時には、 分圧抵抗 7 3に分圧スィツチ 7 5 を通して電流が流れる結果、 蓄電電圧 V 7 1の 1 / 3の電圧が現れるようにしてい る。

例えば、 蓄電電圧 V 7 1を印加する一端から第 2の分圧出力 V 7 2を引き出す点 までの間の抵抗値が 1 0 0 Κ Ωであるとき、 第 2の分圧出力 V 7 2を引き出す点か ら分圧スィツチ 7 5のドレインまでの抵抗値は 5 Ο Κ Ωになるようにする。

なお、 第 1の分圧回路 6 0においては、 分圧スィッチ 6 4がオフの時には分圧さ れず、 第 1の分圧出力 V 6 2としては発電電圧 V 6 1がそのまま出力される。 これは、 第 2の分圧回路 7 0において、 分圧スィッチ 7 4， 7 5がいずれもオフ の時も同様である。

よって、 第 1の分圧回路 6 0の分圧スィツチ 6 4と第 2の分圧回路 7 0の分圧ス イッチ 7 4 , 7 5を排他的に O Nさせると、 第 1の分圧出力 V 6 2と第 2の分圧出 力 V 7 2が元の発電電圧 V 6 1 と蓄電電圧 V 7 1から分圧される比

[第 1の分圧出力 V 6 2 /発電電圧 V 6 1 ] ： [第 2の分圧出力 V 7 2 /蓄電 電圧 V 7 1 ] はそれぞれ、 分圧スィツチ 6 4のみがオンの時は 2 ： 3で、 分圧スィツチ 74の みがオンの時は 6 ： 5で、 分圧スィツチ 7 5のみがオンの時は 3 ： 1 となる。

したがって、 コンパレ一タ 8 5の演算出力 S 8 1は、 [発電電圧 V 6 1 ] [蓄 電電圧 V 7 1 ] の値が、 分圧スィ ッチ 64のみオンの時は 3 2以上で、 分圧スィ ツチ 74のみオンの時は 5/6以上で、 分圧スィツチ 75のみオンの時は 1ノ 3以 上のときにハイレベルとなる。 これらの比率関係は後で詳細に説明する。

次に、 第 6図に示す制御手段 50は、 第 1乃至第 3のラッチ 1 0 1 , 1 02, 1 03と、 第 1乃至第 1 0のアンドゲート 1 04〜 1 06， 1 1 0〜 1 1 4, 1 1 9, 1 20と、 ナンドゲート 1 0 7と、 第 1 , 第 2のィンバータ 1 08, 1 1 8と、 第 1乃至第 4のオアゲート 1 0 9， 1 1 5〜 1 1 7とによって構成している。

なお、 各論理ゲートの入出力系統を明記しない場合は、 ラッチとインバータを除 き、 すべて 2入力 1出力であることを示す。

第 1のラッチ 1 0 1 と第 2のラッチ 1 02と第 3のラッチ 1 0 3はデ一タラツチ で、 すべて入力データとして演算出力 S 8 1を入力しており、 各ラッチについては 第 1のラッチ 1 0 1は 1倍検出ス トロ一ブ S 2 7を、 第 2のラッチ 1 0 2は 2倍検 出ス トローブ s 2 8を、 第 3のラッチ 1 03は 3倍検出ス トローブ S 2 9を入力し ており、 これらの検出ス トローブ波形の立ち下がり時にデータを取り込み、 保持を 行うようにしている。

第 1のアンドゲ一ト 1 04は、 昇圧許可クロック S 1 2 7と第 1のラッチ 1 0 1 の出力との論理積を 1倍信号 S 1 24として出力している。

なお、 この第 2実施例では、 昇圧許可クロック S 1 2 7がロウレベルとなる時間 が昇圧禁止時間に相当している。 昇圧禁止時間は 8 m秒に設定している。

この昇圧禁止時間は、 昇圧手段 90の昇圧動作による負荷により、 発電手段 1 0 の端子に現れる電圧が実際の発電電圧よりも低下するようなことがあるため、 演算 手段 80が発電電圧 V 6 1を演算する間とその直前には、 演算手段 80が誤検出を 起こさないように昇圧手段 90を停止させる目的で設定してある。

このよ うに、 昇圧手段 90を停止して端子電圧を検出することにより、 発電電圧 を正確に検出できる。

この昇圧禁止時間は、 発電手段 1 0の内部インピーダンスと昇圧手段 90の容量 による時定数に応じて適宜決定する。

さらに、 3入力アンドゲートである第 2のアンドゲート 1 05は、 昇圧許可クロ ック S 1 2 7と第 1のラッチ 1 0 1の反転出力と第 2のラツチ 1 0 2の出力との論 理積を 2倍信号 S 1 2 5として出力する。

また、 4入力アンドゲートである第 3のアンドゲート 1 0 6は、 昇圧許可クロッ ク S 1 2 7と第 1のラッチ 1 0 1の反転出力と第 2のラッチ 1 02の反転出力と第 3のラッチ 1 03の出力との論理積を 3倍信号 S 1 26として出力する。

そして、 3入力ナンドゲ一トであるナンドゲ一ト 1 0 7は、 第 1のラッチ 1 0 1 の反転出力と第 2のラツチ 1 0 2の反転出力と第 3のラッチ 1 0 3の反転出力との 論理積の否定信号を放電信号 S 45として出力する。

この構成によって、 第 1のアンドゲ一ト 1 04と第 2のアンドゲート 1 0 5と第 3のアンドゲート 1 06とナンドゲ一ト 1 0 7は、 第 1のラッチ 1 0 1 と第 2のラ ツチ 1 0 2と第 3のラッチ 1 0 3との出力を簡易的にデコードするデコーダを構成 しており、 この第 2実施例においては、 昇圧許可クロック S 1 2 7がロウレベルで ある場合を除き、 1倍信号 S 1 24または 2倍信号 S 1 2 5または 3倍信号 S 1 2 6または放電信号 S 45のいずれか一つだけが選択されアクティブとなる。 ただし 放電信号 S 4 5は、 アクティブロウの信号である。

たとえば、 1倍信号 S 1 24がハイレベルになるような場合には、 少なく とも第 1のラッチ 1 0 1はハイレベルを出力しているため、 第 2のアンドゲ一ト 1 0 5と 第 3のアンドゲート 1 06とナンドゲート 1 0 7は一方の入力がすべて口ゥレベル となるため、 2倍信号 S 1 2 5と 3倍信号 S 1 2 6はローレベルとなり、 放電信号 S 4 5はハイレベルとなる。

また第 1のオアゲート 1 0 9は 2倍信号 S 1 2 5と 3倍信号 S 1 2 6の論理和を 出力し、 この論理和と第 1の昇圧クロック S 1 2 1 との論理積を第 4のアンドゲー ト 1 1 0が第 1の昇圧信号 S 1 3 1 として出力する。

そして、 第 2のオアゲ一ト 1 1 5は、 その第 1の昇圧信号 S 1 3 1 と 1倍信号 S 1 2 4との論理和を第 4の昇圧信号 S 1 3 4として出力する。

また、 第 1の昇圧クロック S 1 2 1の反転信号と 2倍信号 S 1 2 5との論理積は 第 5のアンドゲート 1 1 1が生成し、 第 2の昇圧クロック S 1 2 2と 3倍信号 S 1 2 6との論理積は第 6のアンドゲート 1 1 2が生成し、 さらにこの 2出力の論理和 を第 3のオアゲ一ト 1 1 6が第 2の昇圧信号 S 1 3 2として出力する。 なお、 第 1 の昇圧クロック S 1 2 1の反転信号は、 第 1の昇圧クロック S 1 2 1を第 1のイン バ一タ 1 0 8によって反転することにより得ている。

第 7のアンドゲ一ト 1 1 3は、 第 3の昇圧クロック S 1 2 3 と 3倍信号 S 1 2 6 との論理積を第 3の昇圧信号 S 1 3 3として出力する。 第 8のアンドゲ一ト 1 1 4 は、 第 2の昇圧クロック S 1 2 2と 3倍信号 S 1 2 6との論理積を第 5の昇圧信号 S 1 3 5 として出力する。

さらに、 3入力オアゲ一トである第 4のオアゲート 1 1 7は、 第 5のアンドゲー ト 1 1 1の出力と第 3の昇圧信号 S 1 3 3と 1倍信号 S 1 2 4 との論理和を第 6の 昇圧信号 S 1 3 6として出力する。

この構成により、 1倍信号 S 1 2 4から 3倍信号 S 1 2 6のうちで 1倍信号 S 1 2 4のみがハイレベルのときは昇圧信号のうち第 4の昇圧信号 S 1 3 4と第 6の昇 圧信号 S 1 3 6がハイレベルとなる。

また 2倍信号 S 1 2 5のみがハイレベルのときは、 第 1の昇圧信号 S 1 3 1 と第 4の昇圧信号 S 1 3 4として第 1の昇圧クロック S 1 2 1を出力し、 第 2の昇圧信 号 S 1 3 2と第 6の昇圧信号 S 1 3 6 として第 1の昇圧クロック S 1 2 1の反転信 号を出力する。

さらに、 3倍信号 S 1 26のみがハイレベルのときは、 第 1の昇圧信号 S 1 3 1 と第 4の昇圧信号 S 1 34として第 1の昇圧クロック S 1 2 1を出力し、 第 2の昇 圧信号 S 1 3 2と第 5の昇圧信号 S 1 3 5として第 2の昇圧クロック S 1 2 2を出 力し、 第 3の昇圧信号 S 1 3 3と第 6の昇圧信号 S 1 36 と して第 3のクロック S 1 2 3を出力する。

一方、 第 9のアンドゲ一ト 1 1 9は第 6の昇圧信号 S 1 3 6 とクロック S 26 と の論理積を第 1の分配信号 S 48 として出力し、 また第 1 0のアンドゲート 1 20 は第 6の昇圧信号 S 1 3 6とクロック S 26の反転信号との論理積を第 2の分配信 号 S 4 9として出力する。 クロック S 2 6の反転信号は、 第 2のインバ一タ 1 1 8 によってクロック S 2 6を反転して得ている。

この構成により、 第 1の分配信号 S 48と第 2の分配信号 S 49は、 クロック S 26に応じて第 6の昇圧信号 S 1 3 6を交互に出力可能となっている。

すなわち、 クロック S 26がハイレベルの間は第 1の分配信号 S 4 8として第 6 の昇圧信号 S 1 3 6を出力し、 クロック S 26がロウレベルの間は第 2の分配信号 S 4 9として第 6の昇圧信号 S 1 3 6を出力する。

つぎに、 第 5図に示した昇圧手段 90の具体的な構成例を第 7図によって説明す る。

この昇圧手段 9 0は、 第 7図に示すように、 第 1乃至第 7の昇圧スィ ッチ 9 1〜 9 7と、 第 1乃至第 3の昇圧コンデンサ 1 4 1 , 1 4 2, 1 4 3とによって構成さ れている。

これらの第 1乃至第 3の昇圧コンデンサ 1 4 1 , 1 42, 1 4 3は、 いずれも第 5図に示した計時回路 2 1を含む集積回路に外付けしており、 各容量は単純化のた めすべて 0. 2 2 μ Fとする。

また、 第 1の昇圧スィッチ 9 1は導電型が Νチャネルの MO S F Ε Τであり、 第 2乃至第 7の昇圧スィツチ 9 2〜 9 7は、 すべて導電型が Pチャネルの M O S F E Tである。 第 1の昇圧コンデンサ 1 4 1の正極は発電手段 1 0の正極と接続し、 そ の負極は接地している。

第 5の昇圧スィツチ 9 5は、 ドレインが第 1の昇圧コンデンサ 1 4 1の正極に接 続し、 ソースが第 3の昇圧コンデンサ 1 4 3の正極に接続している。 その第 3の昇 圧コンデンサ 1 4 3の負極は、 第 1の昇圧スィツチ 9 1のドレインと接続し、 その 第 1の昇圧スィツチ 9 1のソースは接地している。

また、 第 2の昇圧スィッチ 9 2と第 3の昇圧スィッチ 9 3とは、 そのソース同士 が接続しており、 第 3の昇圧スィツチ 9 3のドレインは第 1の昇圧コンデンサ 1 4 1の正極に接続し、 第 2の昇圧スィツチ 9 2のドレインは第 3の昇圧コンデンサ 1 4 3の負極に接続している。

第 2の昇圧コンデンサ 1 4 2は、 負極が接地しており、 その正極には第 4の昇圧 スィッチ 9 4のソースに接続し、 その第 4の昇圧スィッチ 9 4のドレインは、 第 3 の昇圧コンデンサ 1 4 3の負極と接続している。

また、 第 6の昇圧スィツチ 9 6 と第 7の昇圧スィツチ 9 7とはソース同士が接続 しており、 第 7の昇圧スィツチ 9 7のドレインは第 2の昇圧コンデンサ 1 4 2の正 極に接続し、 第 6の昇圧スィツチ 9 6のドレインは第 3の昇圧コンデンサ 1 4 3の 正極に接続している。

そして、 第 1の昇圧スィツチ 9 1のゲートには第 1の昇圧信号 S 1 3 1が、 第 2 の昇圧スィツチ 9 2と第 3の昇圧スィツチ 9 3の各ゲー卜には第 2の昇圧信号 S 1 3 2が、 第 4の昇圧スィ ッチ 9 4のゲートには第 3の昇圧信号 S 1 3 3力 第 5の 昇圧スィツチ 9 5のゲートには第 4の昇圧信号 S 1 3 4が、 第 6の昇圧スィツチ 9 6と第 7の昇圧スィツチ 9 7の各ゲートには第 5の昇圧信号 S 1 3 5が印加される。 つぎに、 この昇圧手段 9 0の昇圧動作についての説明する。

この第 2実施例では、 第 1乃至第 7の昇圧スィツチ 9 1〜 9 7は、 制御手段 5 0 からの適切な制御信号により制御されるが、 ここではその制御信号については説明 せず、 各昇圧スィツチの状態での動作の説明だけを行う。

まず 2倍昇圧時には、 第 4の昇圧スィツチ 94と第 6の昇圧スィツチ 96と第 7 の昇圧スィツチ 97はつねにオフにする。

この状態で、 第 1の昇圧スィツチ 9 1と第 5の昇圧スィツチ 95を同時にオンに することにより、 第 1の昇圧コンデンサ 141と第 3の昇圧コンデンサ 143は並 列接続となり、 発電工ネルギは第 3の昇圧コンデンサ 143に蓄積され、 第 3の昇 圧コンデンサ 143の正極と負極間の電圧差は発電電圧 V 6 1とほぼ同じになる。 そしてその直後に、 第 1の昇圧スィツチ 9 1と第 5の昇圧スィツチ 95はオフに し、 同時に第 2の昇圧スィツチ 92と第 3の昇圧スィツチ 93をオンにすることに より、 第 1の昇圧コンデンサ 141と第 3の昇圧コンデンサ 143とが直列接続と なり、 発電電圧 V 6 1の 2倍の電圧を昇圧出力 V 99として得ることができる。 また、 3倍昇圧時には、 まずはじめに第 5の昇圧スィッチ 95と第 1の昇圧スィ ツチ 91をオンし、 第 2， 第 3， 第 4， 第 6, 第 7の各昇圧スィッチ 92, 93， 94， 96, 97をオフにして、 発電工ネルギを第 3の昇圧コンデンサ 143へ蓄 積し、 第 3の昇圧コンデンサ 143の正極電圧が発電電圧 V 6 1とほぼ同じになる ようにする。

そして、 その直後に第 6, 第 7, 第 2， 第 3の各昇圧スィッチ 96 , 97, 92, 93をオンにし、 第 4, 第 5, 第 1の各昇圧スィッチ 94 , 95, 91をオフにす ることにより、 第 3の昇圧コンデンサ 143と第 1の昇圧コンデンサ 14 1に蓄積 したエネルギを第 2の昇圧コンデンサ 142に与え、 第 2の昇圧コンデンサ 142 の正極電圧を発電電圧 V 6 1の 2倍になるようにする。

そしてさらに、 第 4の昇圧スィッチ 94をオンにし、 第 1, 第 2， 第 3， 第 5， 第 6， 第 7の昇圧スィッチ 91 , 92， 93, 95， 96, 97をオフにすること により、 発電電圧 V 6 1の 3倍の電圧を昇圧出力 V 99として得ることができる。 また 1倍昇圧、 すなわち発電電圧を直接蓄電手段 3 0へ印加して充電する場合は、 第 5の昇圧スィツチ 9 5を常にオンにすることにより、 発電電圧 V 6 1をそのまま 昇圧出力 V 9 9と して得ることができる。

なお、 こ昇圧手段 9 0の動作は、 第 6図によって詳述した制御手段 5 0から出力 される第 1乃至第 5の昇圧信号 S 1 3 1〜S 1 3 5によって制御されるため、 それ によって、 第 1乃至第 7の昇圧スィ ッチの O N / O F F状態が切り換えられ、 上述 した昇圧動作を択的に行うことが可能になっている。

ここで、 この第 2実施例の電子時計の動作を、 第 5図乃至第 1 0図によって説明 する。

まず、 この電子時計が長期間放置され、 蓄電手段 3 0がほぼ空の状態となってい るようなときから、 発電手段 1 0が発電を開始して始動する場合の動作を説明する。 ここでは単純化のために、 スィッチ手段 4 0の初期動作としては、 放電スィッチ 4 3、 第 1の分配スィツチ 4 6及ぴ第 2の分配スィツチ 4 7は全てオフであるとす る。

第 5図における発電手段 1 0が発電を開始すると、 ダイォード 4 1を介して発電 エネルギがコンデンサ 2 3に充電され、 計時手段 2 0は計時動作を開始する。 同様 にして、 制御手段 5 0および演算手段 8 0も動作を開始する。

計時手段 2 0内の計時回路 2 1は、 水晶発振器の発振信号の分周動作を行ってい るので、 計時手段 2 0は 0 . 5秒周期の信号をクロック S 2 6として出力する。 ここで、 演算手段 8 0と制御手段 5 0の動作について説明する。

計時手段 2 0は、 第 8図に示すように、 通常のハイ レベルの状態からロウレベル になる昇圧許可クロック S 1 2 7を出力し、 その間、 1倍検出， 2倍検出， および 3倍検出のス トローブ S 2 7 , S 2 8 , S 2 9を、 順次ハイ レベルとなるような波 形で発生する。

1倍検出ス トローブ S 2 7が発生すると、 このス トローブ S 2 7がハイ レベルと なる間は第 6図に示した分圧スィツチ 6 4がオンになり、 コンパレータ 8 5には発 電電圧 V 6 1を所定の割合で分圧した電圧と蓄電電圧 V 7 1 とが入力される。

同様にして、 2倍検出ス トローブ S 2 8が発生すると、 分圧スィッチ 7 4がオン になり、 発電電圧 V 6 1 と所定の割合で分圧された蓄電電圧 V 7 1 とがコンパレー タ 8 5に入力される。

また、 3倍検出ス トローブ S 2 9が発生すると、 分圧スィッチ 7 4がオンになり、 発電電圧 V 6 1 と他の所定の割合で分圧された蓄電電圧 V 7 1 とがコンパレ一タ 8 5に入力される。

そして、 各検出ス トローブがハイ レベルの間、 コンパレータ 8 5は入力された分 圧電圧の大小を比較して、 演算出力 S 8 1を出力する。 すなわち、 第 1の分圧出力 V 6 2が第 2の分圧出力 V 7 2より大であればハイレベルを出力し、 それ以外は口 ゥレベルを出力する。 この演算出力 S 8 1は、 発電電圧 V 6 1 と蓄電電圧 V 7 1 の 比率に応じたものとなる。

その一方で、 第 1のラッチ 1 0 1から第 3のラッチ 1 0 3は、 各検出ス トローブ が立ち下がるタイ ミングで演算出力 S 8 1の値をそれぞれ取り込むといった一連の 動作を演算手段 8 0と制御手段 5 0が行うことで演算検出動作を終了する。

特にこのときは、 コンパレータ 8 5の電源電圧は、 発電電圧 V 6 1より もダイォ ―ド 4 1 での電圧降下だけ小さい程度であるが、 コンパレータ 8 5への入力電圧は その電源電圧に対して小さいため、 コンパレ一タ 8 5の比較動作は正しく行われる ことが保証される。

さらに、 昇圧許可クロック S 1 2 7はこれらの動作の間は口ゥレベルとなってい るため、 1倍信号 S 1 2 4から 3倍信号 S 1 2 6はすべてロウレベルとなり、 第 6 図に示した第 4のアンドゲート 1 1 0から第 8のアンドゲ一ト 1 1 4はすべて口ゥ レベルを出力する。

すなわち、 第 1 の昇圧信号 S 1 3 1から第 5の昇圧信号 S 1 3 5はすべてロウレ ベルとなり、 昇圧動作は停止している。

また、 放電信号 S 4 5はハイ レベル、 第 1， 第 2の分配信号 S 4 8 , S 4 9は口 一レベルとなっており、 その結果スィッチ手段 4 0は、 発電手段 1 0と蓄電手段 3 0や昇圧手段 9 0を遮断状態とすることができ、 演算手段 8 0は発電手段 1 0と蓄 電手段 3 0との端子電圧の比を正確に演算することが可能になる。

ところで、 蓄電手段 3 0はほぼ空の状態で、 その蓄電電圧 V 7 1が 0 . 8 Vであ り、 計時手段 2 0が充分動作するとき、 発電手段 1 0の発電電圧 V 6 1は蓄電電圧 V 7 1を大きく越えている。

このとき、 発電電圧 V 6 1が蓄電電圧 V 7 1の 3ノ2倍以上、 すなわち蓄電電圧 ¥ 7 1が0 . 8 Vのとき発電電圧 V 6 1が 1 . 2 V以上であれば、 1倍検出ス ト口 ーブ S 2 7がハイレベルとなるタイミングで、 第 1の分圧回路 6 0が分圧動作を行 レ、、 その結果コンパレータ 8 5の演算出力 S 8 1はハイ レベルとなり、 第 1のラッ チ 1 0 1がこれをラッチしてハイレベルを出力する。

ただし、 各検出ス トローブが口ゥレベルであるときの演算出力 S 8 1はどのよう な信号レベルでも動作上影響はないため、 第 8図においては破線で省略表記してい る。

さらに、 第 1のラッチ 1 0 1がハイ レベルを出力しているときは、 昇圧許可クロ ック S 1 2 7が口ゥからハイレベルに立ち上がると同時に 1倍信号 S 1 2 4がハイ レベルとなり、 2倍信号 S 1 2 5と 3倍信号 S 1 2 6はともにロウレベルのままと なる。

このときは、 第 6図及び第 7図の回路図と前述した構成の説明から分かるとおり、 第 2のオアゲ一ト 1 1 5と第 4のオアゲート 1 1 7には 1倍信号 S 1 2 4が入力し ているため、 第 4の昇圧信号 S 1 3 4と第 6の昇圧信号 S 1 3 6が常にハイレベル となり、 第 5の昇圧スィツチ 9 5が常にオンになり、 かつ第 1の分配スィツチ 4 6 と第 2の分配スィツチ 4 7とが 0 . 2 5秒毎に交互にオン · オフを繰り返す。 そのため、 昇圧手段 9 0は発電手段 1 0の発電エネルギを計時手段 2 0と蓄電手 段 3 0とに送り、 計時手段 2 0の駆動を行いながら蓄電手段 3 0 充電を行うこと が可能になる。

なお、 第 1のラッチ 1 0 1の出力がハイ レベルであれば、 ナンドゲート 1 0 7の 入力の一つは口ゥレベルとなるため放電信号 S 4 5はハイレベルとなり、 放電スィ ツチ 4 3はオフを継続する。

つぎに、 時間が経過して発電電圧が若干低下した場合についての動作について説 明する。 ここでは単純化のため、 蓄電手段 3 0への充電はすすんでおらず、 蓄電電 圧 V 7 1は 0 . 8 Vのままであると仮定する。

このとき、 発電電圧 V 6 1が蓄電電圧 V 7 1の 5 / 6倍以上かつ 3 Z 2倍未満、 すなわち蓄電電圧 V 7 1が 0 . 8 Vのとき、 発電電圧 V 6 1が 1 . 2 V 0 . 6 7 Vの範囲であれば、 1倍検出ス トローブ S 2 7がハイレベルとなるタイミングで第 1の分圧回路 6 0が分圧動作を行った結果、 コンパレータ 8 5の演算出力 S 8 1は 口ゥレベルとなり、 第 1のラッチ 1 0 1がこれをラッチしてロウレベルを出力する。 その直後に、 2倍検出ス トローブ S 2 8がハイ レベルとなるタイミングで、 第 2 の分圧回路 7 0が分圧動作を行った結果、 コンパレータ 8 5の演算出力 S 8 1はハ ィレべノレとなり、 第 2のラッチ 1 0 2がこれをラッチしてハイレベルを出力する。 第 1のラッチ 1 0 1がロウレベルを出力し、 かつ第 2のラッチ 1 0 2がハイレべ ルを出力しているときは、 昇圧許可クロック S 1 2 7がロウからハイレベルに立ち 上がると同時に 2倍信号 S 1 2 5がハイレベルとなり、 1倍信号 S 1 2 4と 3倍信 号 S 1 2 6はともにロウレベルのままとなる。

このときは、 第 1の昇圧スィ ッチ 9 1 と第 5の昇圧スィッチ 9 5は、 第 1の昇圧 クロック S 1 2 1がハイレベルとなる間オンになり、 第 2の昇圧スィツチ 9 2と第 3の昇圧スィツチ 9 3は第 1の昇圧クロック S 1 2 1の反転信号がハイレベルとな る間オンになり、 かつ第 1の分配スィツチ 4 6と第 2の分配スィツチ 4 7とが第 1 の昇圧クロック S 1 2 1の反転信号がハイレベルとなるタイミングで 0 . 2 5秒毎 に交互にオンオフする。

このため、 昇圧手段 9 0は、 発電手段 1 0の発電エネルギを 2倍昇圧して計時手 段 2 0と蓄電手段 3 0とに送り、 計時手段 2 0の駆動を行いながら蓄電手段 3 0 充電を行うことが可能になる。

なお、 第 2のラッチ 1 0 2の出力がハイレベルであれば、 ナンドゲート 1 0 7の 入力の一つはロウレベルとなるため、 放電信号 S 4 5はハイ レベルとなり、 放電ス イッチ 4 3はオフを継続する。

つぎに、 さらに時間が経過し、 発電電圧が低下した場合についての動作について 説明する。

ここでは単純化のため、 蓄電手段 3 0への充電はすすんでおらず、 蓄電電圧 V 7 1は 0 . 8 Vのままであると仮定する。

このとき、 発電電圧 V 6 1が蓄電電圧 V 7 1の 1 3倍以上でかつ 5 Z 6倍未満、 すなわち蓄電電圧 V 7 1が 0 . 8 Vのとき発電電圧 V 6 1が 0 . 6 7 V 0 . 2 7 Vの範囲であれば、 1倍検出ス トロ一ブ S 2 7がハイレベルとなるタイミングで第 1の分圧回路 6 0が分圧動作を行った結果、 コンパレータ 8 5の演算出力 S 8 1は 口ゥレベルとなり、 第 1のラッチ 1 0 1がこれをラッチしてロウレベルを出力する。 その直後に、 2倍検出ストローブ S 2 8がハイレベルとなるタイ ミングで第 2の 分圧回路 7 0が分圧動作を行った結果、 コンパレータ 8 5の演算出力 S 8 1はロウ レベルとなり、 第 2のラッチ 1 0 2がこれをラッチして口ウレベルを出力する。 さらにその直後に、 3倍検出ス トローブ S 2 9がハイレベルとなるタイミングで 第 2の分圧回路 7 0が分圧動作を行った結果、 コンパレータ 8 5の演算出力 S 8 1 はハイレベルとなり、 第 3のラツチ 1 0 3がこれをラツチしてハイレベルを出力す る。 第 1のラッチ 1 0 1 と第 2のラッチ 1 0 2がロウレベルを出力し、 かつ第 3のラ ツチ 1 0 3がハイ レベルを出力しているときは、 昇圧許可クロック S 1 2 7がロウ からハイレベルに立ち上がると同時に 3倍信号 S 1 2 6がハイレベルとなり、 1倍 信号 S 1 2 4と 2倍信号 S 1 2 5はともにロウレベルのままとなる。

このとき、 第 1の昇圧スィツチ 9 1 と第 5の昇圧スィツチ 9 5は第 1の昇圧クロ ック S 1 2 1がハイレベルとなる間オンになり、 第 2の昇圧スィツチ 9 2と第 3の 昇圧スィツチ 9 3と第 6の昇圧スィツチ 9 6と第 7の昇圧スィツチ 9 7は第 2の昇 圧クロック S 1 2 2がハイレベルとなる間オンになる。 また、 第 4の昇圧スィツチ 9 4は第 3の昇圧クロック S 1 2 3がハイレベルとなる間オンになり、 かつ第 1の 分配スィツチ 4 6と第 2の分配スィツチ 4 7と力；、 第 3の昇圧クロック S 1 2 3力； ハイレベルとなるタイミングで 0 . 2 5秒毎に交互にオン ·オフする。

そのため、 昇圧手段 9 0は、 発電手段 1 0の発電エネルギを 3倍昇圧して計時手 段 2 0と蓄電手段 3 0とに送り、 計時手段 2 0の駆動を行いながら蓄電手段 3 0へ 充電を行うことが可能になる。

なお、 第 3のラッチ 1 0 3の出力がハイレベルであれば、 ナンドゲート 1 0 7の 入力の一つは口ゥレベルとなるため放電信号 S 4 5はハイレベルとなり、 放電スィ ツチ 4 3はオフを継続する。

つぎに、 蓄電手段 3 0の充電が進んだのち、 発電手段 1 0の発電エネルギが微小 になるか、 または発電を停止したときの動作についての説明をする。

ここでは単純化のため、 蓄電手段 3 0への充電がすすんで、 その蓄電電圧 V 7 1 は 1 . 0 Vまで上昇していると仮定する。

このとき、 発電電圧 V 6 1が蓄電電圧 V 7 1の 1 / 3倍未満、 すなわち蓄電電圧 V 7 1が 1 . 0 Vのとき発電電圧 V 6 1が 0 . 3 3 V以下であれば、 1倍検出ス ト ローブ S 2 7がハイレベルとなるタイミングで第 1の分圧回路 6 0が分圧動作を行 つた結果、 コンパレータ 8 5の演算出力 S 8 1はロウレベルとなり、 第 1のラッチ 1 0 1がこれをラッチしてロウレベルを出力する。

その直後に、 2倍検出ス トローブ S 2 8がハイレベルとなるタイミングで第 2の 分圧回路 7 0が分圧動作を行った結果、 コンパレータ 8 5の演算出力 S 8 1はロウ レベルとなり、 第 2のラッチ 1 0 2がこれをラッチしてロウレベルを出力する。 さらにその直後に、 3倍検出ス トロ一ブ S 2 9がハイレベルとなるタイミングで 第 2の分圧回路 7 0が分圧動作を行った結果、 コンパレータ 8 5の演算出力 S 8 1 はロウレベルとなり、 第 3のラッチ 1 0 3がこれをラツチしてロウレベルを出力す る。

第 1のラッチ 1 0 1 と第 2のラッチ 1 0 2と第 3のラッチ 1 0 3がいずれも口ゥ レベルを出力しているときは、 昇圧許可クロック S 1 2 7がロウからハイレベルに 立ち上がると同時に 1倍信号 S 1 2 4と 2倍信号 S 1 2 5と 3倍信号 S 1 2 6は、 すべて口ゥレベルとなる。

このときは、 ナンドゲート 1 0 7の入力はすべてハイレベルとなるため、 放電信 号 S 4 5はロウレベルとなり、 第 5図に示す放電スィツチ 4 3がオンとなる。 それによつて、 蓄電手段 3 0に蓄えられたエネルギは放電スィツチ 4 3を経由し て計時手段 2 0に送られ、 発電手段 1 0の発電がほとんどないような場合であって も、 蓄電手段 3 0のエネルギにより計時手段 2 0の駆動を継続して行うことが可能 になる。 '

なおこのときは、 第 1の昇圧スィツチ 9 1力 ら第 7の昇圧スィツチ 9 7はいずれ もつねにオフになり、 第 1の分配スィツチ 4 6と第 2の分配スィツチ 4 7 もオフに なるため、 昇圧手段 9 0は、 発電手段 1 0の発電工ネルギの昇圧および充電動作を 直ちに停止する。

ここで、 第 9図と第 1 0図に昇圧手段 9 0の単体での充電特性を示す。

第 9図は、 例として蓄電電圧 V 7 1が 1 . 0 V、 また第 1 0図は蓄電電圧 V 7 1 が 1 . 4 Vの蓄電状態における、 発電手段 1 0の発電電圧 V 6 1 と蓄電手段 3 0へ の充電電力 Pとの関係を示したものである。 ただし、 発電手段 10の内部抵抗は 10ΚΩであるものとする。

第 9図及び第 10図において、 1 6 1は 1倍昇圧したときの蓄電手段 30への充 電特性である 1倍昇圧特性を示し、 同様に 162は 2倍昇圧特性、 1 63は 3倍昇 圧特性をそれぞれ示す。 いずれの昇圧特性も、 発電電圧に対して充電電力が直線的 に変化している。

第 9図において、 2倍昇圧特性 162と 3倍昇圧特性 1 63とが交わる点での発 電電圧 V 6 1の値は 0. 833Vであり、 第 10図においては 2倍昇圧特性 1 62 と 3倍昇圧特性 1 63とが交わる点での発電電圧 V 6 1の値は 1. 1 6 7 Vとなる。 したがって、 この交点での発電電圧 V 6 1と蓄電電圧 V 71 (1 と 1. 4V) と の比は、 0. 833ノ1と 1. 16 7/1. 4で、 共に 0. 833 (=5/6) で あり、 この点よりも発電電圧 V 6 1が上昇した場合は、 2倍昇圧の方が 3倍昇圧よ り も充電効率が向上する。

同様に、 2倍昇圧特性 1 62と 1倍昇圧特性 16 1との交点においては発電電圧 V61は、 1. 5Vと 2. 1 Vであり、 その発電電圧 V 6 1と蓄電電圧 V 71との 比は、 1. 5ノ 1と 2. 1 / 1. 4で、 共に 1. 5 (=3/2) であり、 この点よ りも発電電圧 V 6 1が上昇した場合は、 1倍昇圧の方が 2倍昇圧より も充電効率が 向上する。 これは蓄電電圧 V 71が変化した場合でも成立する。

したがって、 この第 2実施例の電子時計の昇圧手段 90の制御においては、 上記 の説明から明らかなように、 次のように昇圧倍率を設定する。

1倍昇圧： 3 Z 2≤発電電圧 蓄電電圧

2倍昇圧： 5/6≤発電電圧/蓄電電圧く 3/2

3倍昇圧 ： 1 / 3≤発電電圧ノ蓄電電圧く 5ノ6

昇圧動作なし ：発電電圧 Z蓄電電圧 < 1ノ3

このように設定することにより、 発電電圧 V 6 1と蓄電電圧 V 71の比率に応じ た充電効率のよい昇圧倍率を選択することができる。

また、 昇圧動作なしの場合については、 単純に 3倍昇圧特性が負の値を取らない ように設定している。 これは、 第 9図および第 10図に 3倍昇圧特性 1 63の直線 を破線で延長しているが、 この延長線の横軸との切片における発電電圧 V 6 1は、 0. 333Vと 0. 467Vであり、 これと蓄電電圧 V 71 (1 と 1. 4V) の 比が、 共に 0. 33 (= 1/3) であることによっている。

ただし、 この第 2実施例に示した昇圧手段 90において、 特に蓄電手段 30に昇 圧充電している間については、 昇圧手段 90は一般的な用途のように昇圧電圧を発 生保持するようにはならない。 なぜなら、 昇圧手段 90が昇圧した出力は蓄電手段

30に吸収されてしまうため、 昇圧手段 90の動作中における実際の昇圧電圧は蓄 電電圧 V71に近い電圧となり、 かつ第 7図に示した各昇圧コンデンサ 141 , 1

42， 1 43は、 発電手段 10から取り出せるエネルギが最大となるような端子電 圧となって動作することを強調しておく。

したがって、 この第 2実施例の電子時計においては、 とくに蓄電手段の充電量が 比較的少ない初期充電時の充電効率を向上することが可能になる。

[第 3実施例 ：第 1 1図]

つぎに、 この発明の第 3実施例の電子時計にっレ.、て説明するが、 第 1 1図の回路 図を用いて、 前述の第 2実施例と相違する部分だけの構成とその動作の説明をする。 その他の点は前述の第 2実施例と同じであるので、 その説明は省略する。

第 1 1図は、 この第 3実施例の電子時計における演算手段 80と制御手段 50の 一部を示す回路図であり、 図示していない部分は第 6図に示した第 2実施例の演算 手段 80および制御手段 50と同じ構成である。

この演算手段 80には、 発電電圧 V 6 1がある電圧以上であるかどうかを調べる ために、 発電電圧 V 6 1が 0. 6 V以上ならハイ レベルを出力するアンプ回路を発 電検出手段 67として用意し、 さらに蓄電電圧 V 71がある電圧以上であるかどう かを調べるために、 蓄電電圧 V 71が 0. 6 V以上ならハイ レベルを出力するアン プ回路を蓄電検出手段 77と して設けている。

なお、 アンプ回路である発電検出手段 67および蓄電検出手段 77はラツチ機能 を有しており、 1倍検出ス トロ一ブ S 27の立ち上がりで検出結果をラッチする。

—方、 制御手段 50においては、 第 1， 第 2 , 第 3のラッチ 101， 1 02, 1 03と、 第 1 1のアンドゲート 1 5 1と、 第 3のインバ一タ 1 52と、 第 1 2のァ ンドゲート 153と、 第 5のオアゲート 1 54と、 第 1 3のアンドゲート 1 55と、 第 4， 第 5， 第 6のィンバータ 1 56， 157， 1 58により、 第 6図に示した第 2実施例の制御手段 50における、 第 1乃至第 3のラッチ 101, 102， 103 に代わる回路を構成している。

そして、 第 1乃至第 3のラッチ 101 , 102, 103はデ一タラツチで、 第 2 実施例のデータラッチと同様に、 いずれも演算手段 80からの演算出力 S 8 1を入 力しており、 各ラッチについては、 第 1のラッチ 101は 1倍検出ス トローブ S 2 7を、 第 2のラッチ 102は 2倍検出ス トローブ S 28を、 第 3のラッチ 103は 3倍検出ス トローブ S 29をもう一つの入力としている。

そして、 第 1のラッチ 101の出力と発電検出手段 6 7の出力と蓄電検出手段 7 7の出力との論理積を、 第 2実施例における第 3のラッチ 103の出力に相当する 信号として出力する。

また、 発電検出手段 67の出力と蓄電検出手段 77の出力の反転信号との論理積 を、 第 3のィンバータ 152と第 1 2のアンドゲート 1 53とで生成し、 これと第 2のラッチ 102の出力との論理和を第 5のオアゲート 1 54で生成し、 第 2実施 例における第 2のラッチ 102の出力に相当する信号と して出力する。

そして、 第 3のラッチ 103の出力と発電検出手段 6 7の出力と蓄電電圧検出手 段 77の出力との論理積を、 第 2実施例における第 3のラツチ 103の出力に相当 する信号として出力する。

また、 第 1 1のアンドゲ一ト 1 5 1 と第 5のオアゲート 1 54と第 1 3のアンド ゲート 1 5 5の各出力を、 それぞれ第 4乃至第 6のインバ一タ 1 56， 1 5 7, 1 58によって反転して、 第 2実施例における第 1乃至第 3のラッチ 1 0 1 , 1 02, 1 0 3の各反転出力に相当する信号として出力する。

さらに、 昇圧許可クロック S 1 2 7と発電検出手段 6 7の出力との論理積を、 第 1 4のアンドゲ一ト 1 5 9で生成し、 第 2実施例における昇圧許可クロック S 1 2 7に相当する信号として使用する。

この第 3実施例の動作について、 第 6図および第 1 1図を用いて説明する。

通常の動作については、 第 2実施例とほぼ同様な動作となる。

これは、 発電電圧 V 6 1 と蓄電電圧 V 7 1がともに 0. 6 Vを越えているような 場合は、 1倍検出ス トロ一ブ S 2 7が立ち上がるタイミングで発電検出手段 6 7と 蓄電検出手段 7 7がそれを検出してともにハイレベルを出力するため、 第 1ないし 第 3のラッチ 1 0 1 , 1 02， 1 0 3の出力は、 それぞれ第 1 1のアンドゲート 1 5 1 と第 5のオアゲ一ト 1 54、 第 1 3のアンドゲート 1 5 5の出力がそのまま反 映されるためである。

ここでは、 蓄電手段 30には電気工ネルギがある程度蓄えられ、 蓄電電圧 V 7 1 が 1. 0 V程度となっているとき、 発電電圧 V 6 1は 0. 4 V程度しか生じていな い場合についての電子時計の動作について説明する。

さて、 前述の第 2実施例における、 3倍昇圧の動作説明では、 蓄電手段 30の端 子電圧が 1. 0 Vのときは発電手段 1 0は発電電圧が 0. 6 7〜0. 2 7 Vの範囲 であれば 3倍昇圧可能としたが、 通常は、 発電電圧が低い場合、 例えば発電電圧が 0. 5 Vを下まわるような場合は、 昇圧手段 9 0中の昇圧スィッチの特性上、 効率 の良い昇圧が困難となる場合がある。

このようなときには昇圧充電ができないばかりでなく、 蓄電手段 30に蓄えられ たエネルギを昇圧手段 9 0側へ逆に放出してしまうようになる。

そのため、 この第 3実施例では、 発電電圧 V 6 1が 0 . 6 V以上のときは第 2実 施例と同じ動作をするが、 発電電圧 V 6 1が 0 . 6 Vを下回るときは充電を禁止す るように動作するようにしている。

すなわち、 発電検出手段 6 7が 1倍検出ス トローブ S 2 7の立ち上がるタイミン グで発電電圧 V 6 1をラッチし、 それを出力した結果が口ゥレベルとなるときは、

1倍信号 S 1 2 4〜 3倍信号 S 1 2 6は昇圧許可クロック S 1 2 7とは関係なくす ベて口ゥレベルとなり、 昇圧充電動作は行われなくなる。

したがって、 発電電圧 V 6 1がかなり低いような場合に、 蓄電したエネルギを無 駄に放出してしまうような動作を防止し、 電子時計の全体動作を安定に制御するこ とが可能である。

またこれとは逆に、 蓄電手段 3 0の端子電圧が低いとき、 たとえば、 蓄電電圧 V 7 1が 0 . 4 V程度であるとすると、 第 2実施例においては、 発電電圧 V 6 1力 S 0 . 7 Vあれば、 制御手段 5 0は 1倍昇圧で昇圧手段 9 0を制御しょうとするが、 そう すると計時手段 2 0側には大きく とも 0 . 7 Vく らいの電圧しか生じない場合があ り、 一般的には 1 . 0 V程度の電圧が動作に必要である計時手段 2 0はこのとき時 刻表示動作を行えなくなってしまう。

そのため、 この第 3実施例では、 発電電圧 V 6 1 と蓄電電圧 V 7 1 とがともに 0 . 6 V以上のときは、 第 2実施例と同じ動作を行うが、 とくに発電電圧 V 6 1が 0 . 6 V以上であり、 かつ畜電電圧 V 7 1が 0 . 6 Vを下回るときには、 強制的に 2倍昇圧で充電を行うようにしている。

すなわち、 発電検出手段 6 7と蓄電検出手段 7 7が 1倍検出ス トロ一ブ S 2 7の 立ち上がるタイミングで発電電圧 V 6 1 と蓄電電圧 V 7 1 とをそれぞれラツチした 結果、 発電検出手段 6 7がハイ レベルを出力し、 かつ蓄電検出手段 7 7の出力が口 ゥレベルとなるときは、 第 1 1のアンドゲート 1 5 1 と第 1 3のアンドゲ一ト 1 5 5は一方の入力が口ゥレベルとなるため口ゥレベルを出力するが、 第 1 2のアンド ゲート 1 5 3の出力だけはハイレベルとなるため、 第 5のオアゲート 1 5 4の出力 はハイレベルとなる。

よって制御手段 5 0の内部は、 前述の第 2実施例における 2倍昇圧の動作とほぼ 同様になり、 昇圧手段 9 0が強制的に 2倍昇圧の動作を行うよう制御されることに なる。

このため、 計時手段 2 0の端子電圧は昇圧出力を受けて少なく とも 1 . 2 Vは確 保されることとなり、 計時手段 2 0の動作が時刻表示動作を継続可能となる。 したがって、 畜電電圧 V 7 1がかなり低い場合でも、 計時手段 2 0が途中で停止 してしまうような動作を防止し、 電子時計の全体動作を安定に制御することが可能 になる。

上記の説明から分かるとおり、 この第 3実施例では、 第 2実施例の仮定に含めて いなかったケース、 すなわち発電電圧 V 6 1や蓄電電圧 V 7 1が極めて低くなって しまうような特殊な場合であっても、 動作の安定した電子時計を得ることが可能で ある。

[第 4実施例 ： 第 1 2図]

つぎに、 この発明の第 4実施例の電子時計について第 1 2図を用いて説明する。 この第 4実施例は、 前述した第 2、 第 3実施例とほぼ同様であるが、 一部の異な る部分の構成のみを第 1 2図に示し、 その構成を説明する。

この第 4実施例では、 第 1 2図に示すように、 計時手段 2 0の電源電圧がある電 圧以上であるかどうかを調べるために、 計時手段 2 0の正極電圧が 1 . 2 V以上で あればハイレベルを出力するアンプ回路を分配検出手段 8 6 として設けている。 なお、 アンプ回路である分配検出手段 8 6はラッチ機能を有しており、 クロック S 2 6の立ち上がりで検出結果をラッチする。

そして、 分配検出手段 8 6の出力を第 7のインバ一タ 8 7によって反転した信号 を、 第 2実施例または第 3実施例でのクロック S 2 6に相当する信号として制御手 段 5 0へ出力するようにしている。

つぎに、 この第 4実施例における電子時計の動作について、 第 5図および第 1 2 図を用いて説明する。

この第 4実施例の電子時計の動作は、 前述した第 2実施例または第 3実施例とほ ぼ同様であるが、 スィ ッチ手段 4 0の分配充電動作だけが異なり、 計時手段 2 0の 駆動と蓄電手段 3 0への充電動作を最適化できるよう改善している。

すなわち、 第 2実施例または第 3実施例におけるクロック S 2 6の代わりに、 ク ロック S 2 6の立ち上がるタイミング、 すなわち 0 . 5秒の周期で、 分配検出手段 8 6が計時手段 2 0の電源電圧を検出した結果が 1 . 2 V以上であるときは口ウレ ベルで、 1 . 2 Vを下まわるときはハイレベルとなる信号が、 制御手段 5 0に送ら れる。 それによつて、 制御手段 5 0は、 計時手段 2 0の電源電圧が充分維持されて いる間のみ、 昇圧手段 9 0が昇圧した電圧を蓄電手段 3 0へ送るように、 第 1， 第 2の分配信号 S 4 8， S 4 9を出力してスィツチ手段 4 0を制御することができる。 よって、 第 2実施例または第 3実施例では、 蓄電手段 3 0の充電はクロック S 2 6を用いて単純に 1対 1の時分割で周期的に行うようになっていたが、 第 4実施例 では蓄電手段 3 0の充電に割り当てる時間を計時手段 2 0の端子電圧に応じて変化 させことが可能となり、 計時手段 2 0の駆動に必要なエネルギ以外を蓄電手段 3 0 の充電に割り当てられるようになる。

とくに、 この第 4実施例では、 クロック S 2 6の周波数を適切に設定すれば、 計 時手段 2 0の端子電圧は分配検出手段 8 6の検出電圧近傍でほぼ安定させることが 可能になり、 一般的なアナログ電子時計のステップモータの安定駆動も同様に可能 になる。

これにしたがい、 発電手段 1 0から得られる電気工ネルギに変化があっても、 計 時手段 2 0の動作に必要なエネルギに過不足が発生することなく、 計時手段 2 0の 駆動と蓄電手段 3 0への充電動作の最適化を実現できる。

なお、 前述した第 2実施例において、 第 1の分圧回路 6 0および第 2の分圧回路

7 0は、 分圧方法として抵抗による分圧を用いたが、 他の方法を採用してもよい。 たとえば、 抵抗の代わりに、 容量比が分圧比となる 2つのコンデンサを直列に接 続し、 その中点から分圧出力する方法でもよい。 さらに分圧時の消費電流に制約が なければ分圧スィツチを省いてもよい。

また、 第 2実施例では、 演算手段 8 0として第 1の分圧回路 6 0と第 2の分圧回 路 7 0とコンパレータ 8 5を用いることにしたが、 A Dコンバータとマイコンを利 用することにより、 発電電圧と蓄電電圧の比率を直接演算するようにした場合には、 分圧回路やコンパレータ 8 5は不要になり、 制御手段 5 0内のデコーダ部分も不要 になる。

さらに、 昇圧手段 9 0の昇圧倍率は演算手段 8 0による演算した結果に応じて決 定しているが、 特に昇圧手段 9 0が計時手段 2 0 へ昇圧出力を行う間は、 演算手段

8 0の演算結果と無関係に昇圧倍率をある固定の値にすることも可能である。

たとえば、 昇圧手段 9 0が計時手段 2 0 へ昇圧出力を行う間の昇圧倍率を、 2倍 に固定してしまってもよい。

なお、 前述した第 2乃至第 4実施例においては、 単純化のために、 昇圧手段 9 0 を 1 ， 2 , 3倍昇圧可能な構成としたが、 これに限るものではない。

例えば、 必要に応じて 1 . 5倍昇圧や 2 / 3倍昇圧 （3 Z 2倍降圧） なども可能 な構成の昇圧手段を用いてもよい。 その場合にも、 上述したように発電電圧と蓄電 電圧との比率に応じてその昇圧倍率を選択可能なように演算手段や制御手段を構成 することにより、 さらに細かな充電制御を実現することも可能である。

以上の説明から明らかなように、 この発明による電子時計は、 発電手段と蓄電手 段がどのような状態にあっても、 発電手段の発電エネルギによって蓄電手段を充電 可能な状態であれば、 発電手段の発電エネルギを蓄電手段へ直接あるいは昇圧して 充電することが可能になり、 蓄電手段の充電を効率よく行うことができる。

また昇圧して充電する場合には、 充電効率が最も大きくなるような昇圧倍率を選 択して昇圧することができる。

このため、 この発明の電子時計においては、 従来は利用が難しかった低電圧の発 電工ネルギを利用できるようになり、 特に蓄電手段の充電量が比較的少ない初期充 電時の充電効率を向上することができる。 産業上の利用可能性

以上の説明から明らかなように、 この発明によれば、 発電手段と蓄電手段を内蔵 した電子時計における蓄電手段への充電効率を高め、 長時間の安定した計時動作を 可能にすることできる。 特に、 発電電圧を複数の昇圧倍率で昇圧可能な昇圧手段を 設け、 発電電圧と蓄電電圧との比に応じてその昇圧倍率を変更するようにすれば、 発電電圧がかなり低い場合でも最適な充電が可能になる。 したがって、 熱電素子に 代表されるような外部環境によって発電電圧が大きく変化する発電手段を内蔵する 電子時計でも、 効率よい充電が可能になり、 電子時計の長期間に亘る安定した動作 を実現することができる。

Claims

請 求 の 範 囲

1 . 外部からのエネルギにより発電する発電手段と、

該発電手段の発電エネルギを蓄電する蓄電手段と、

前記発電手段または蓄電手段から供給される電気工ネルギにより時刻表示動作を する計時手段と、

前記発電手段による発電電圧と前記蓄電手段による蓄電電圧との比率を演算する 演算手段と、

前記発電手段と前記蓄電手段と前記計時手段との間の接続または遮断を行ぅスィ ツチ手段と、

前記演算手段の演算出力に応じて前記スィツチ手段の接続または遮断を制御する 制御手段と

を有することを特徴とする電子時計。

2 . 外部からのエネルギにより発電する発電手段と、

該発電手段の発電エネルギを蓄電する蓄電手段と、

前記発電手段または蓄電手段から供給される電気工ネルギにより時刻表示動作を する計時手段と、

前記発電手段による発電電圧と前記蓄電手段による蓄電電圧との比率を演算する 演算手段と、

前記発電電圧を複数の昇圧倍率のいずれかで昇圧し、 その昇圧した電圧を前記蓄 電手段と前記計時手段へ出力する昇圧手段と、

前記発電手段と前記蓄電手段と前記計時手段と前記昇圧手段との間の接続または 遮断を行うスィツチ手段と、

前記演算手段の演算出力に応じて前記スィ ッチ手段の接続または遮断および前記 昇圧手段の昇圧倍率を制御する制御手段と . を有することを特徴とする電子時計。

3 . 請求の範囲第 2項に記載の電子時計において、

前記計時手段への印加電圧を検出する印加電圧検出手段を備え、

前記制御手段は、 前記印加電圧が所定の電圧値を下まわるときは前記昇圧手段の 出力を前記計時手段へ送り、 前記印加電圧が所定の電圧値を上回るときは前記昇圧 手段の出力を前記蓄電手段へ送るように前記スィツチ手段を制御することを特徴と する電子時計。

4 . 請求の範囲第 2項に記載の電子時計において、

前記制御手段は、 前記発電手段による発電電圧と前記蓄電手段による蓄電電圧と の比率である [発電電圧 蓄電電圧] が

3ノ 2以上のときは一倍昇圧を選択し、

5 / 6以上 3 2未満のときは 2倍昇圧を選択し、

1 / 3以上 5 6未満のときは 3倍昇圧を選択して、

それぞれ昇圧を行うように、

1 3未満のときには昇圧を行わないように、

前記昇圧手段を制御することを特徴とする電子時計。

5 . 外部からのエネルギにより発電する発電手段と、

該発電手段の発電エネルギを蓄電する蓄電手段と、

前記発電手段または蓄電手段から供給される電気工ネルギにより時刻表示動作を する計時手段と、

前記発電手段による発電電圧と前記蓄電手段による蓄電電圧との比率を演算する 演算手段と、

前記発電電圧を複数の昇圧倍率のいずれかで昇圧し、 その昇圧した電圧を前記蓄 電手段と前記計時手段へ出力する昇圧手段と、 複数のスィツチング素子からなり、 前記発電手段と前記蓄電手段と前記計時手段 と前記昇圧手段との間の接続または遮断を行うスィツチ手段と、

前記演算手段の演算出力に応じて前記昇圧手段の昇圧倍率を選択する制御を行い、 前記発電電圧が所定の電圧値以下のときには、 前記演算手段の動作または演算結果 を無効にして前記昇圧手段の昇圧動作を強制的に停止させ、 かつ前記発電手段と前 記充電手段の接続を遮断するように前記スィツチ手段を制御する制御手段と

を有することを特徴とする電子時計。

6 . 外部からのエネルギにより発電する発電手段と、

該発電手段の発電エネルギを蓄電する蓄電手段と、

前記発電手段または蓄電手段から供給される電気工ネルギにより時刻表示動作を する計時手段と、

前記発電手段による発電電圧と前記蓄電手段による蓄電電圧との比率を演算する 演算手段と、

前記発電電圧を複数の昇圧倍率のいずれかで昇圧し、 その昇圧した電圧を前記蓄 電手段と前記計時手段へ出力する昇圧手段と、

複数のスィツチング素子からなり、 前記発電手段と前記蓄電手段と前記計時手段 と前記昇圧手段との間の接続または遮断を行うスィツチ手段と、

前記演算手段の演算出力に応じて前記昇圧手段の昇圧倍率を選択する制御を行い、 前記発電電圧が所定の電圧以上でかつ畜電電圧が所定の電圧以下のときには、 前記 演算手段の動作または演算結果を無効にして前記昇圧手段の昇圧倍率を固定し、 そ の昇圧した電圧によって前記蓄電手段を充電するように前記スィツチ手段を制御す る制御手段と

を有することを特徴とする電子時計。

7 . 請求の範囲第 6項に記載の電子時計において、 前記制御手段が固定する前記昇圧回路の昇圧倍率が、 前記計時手段を駆動可能な 電圧が得られる昇圧倍率であることを特徴とする電子時計。

8 . 請求の範囲第 2項に記載の電子時計において、

前記演算手段は、

前記発電手段の端子電圧を少なく と も 1つ以上の比率に分圧出力する第 1の分圧 手段と、

前記蓄電手段の端子電圧を少なく とも 1つ以上の比率に分圧出力する第 2の分圧 手段と、

前記第 1の分圧手段と前記第 2の分圧手段との出力の大小を比較して出力する比 較手段と

によって構成されていることを特徴とする電子時計。

9 . 請求の範囲第 1項乃至第 8項のいずれか一項に記載の電子時計において、 前記演算手段が、 前記発電電圧と蓄電電圧との比率を演算する動作を間欠的に行 うことを特徴とする電子時計。

1 0 . 請求の範囲第 1項乃至第 8項のいずれか一項に記載の電子時計において、 前記制御手段は、 前記演算手段の演算時には前記発電手段と前記蓄電手段との間 の接続を遮断するように該スィツチ手段を制御する機能を有することを特徴とする 電子時計。

1 1 . 請求の範囲第 2項乃至第 8項のいずれか一項に記載の電子時計において、 前記制御手段は、 前記演算手段の演算時おょぴ演算直前の所定時間の間は、 前記 昇圧手段の動作を停止させるか、 あるいは前記発電手段と前記昇圧手段との間の接 続を遮断するように前記スィツチ手段を制御する機能を有することを特徴とする電 子時計。