JP3017541B2 - 電子時計 - Google Patents

Description

【発明の詳細な説明】 技術分野 この発明は、外部からのエネルギを利用して発電を行
う発電手段を内蔵する電子時計に関し、特に、その発電
した電気エネルギを充電して時計を駆動する機能を有す
る電子時計に関する。

背景技術 従来の電子時計としては、光エネルギや機械的エネル
ギなどの外部エネルギを電気エネルギに変換する発電手
段を内蔵し、その電気エネルギを時刻表示の駆動エネル
ギに利用するようにしたものがある。

このような発電手段を内蔵した電子時計には、太陽電
池を利用する太陽電池式時計、回転錘の機械的エネルギ
を電気的エネルギに変換して利用する機械発電式時計、
あるいは熱電対を積層しその熱電対の両端の温度差によ
り発電する温度差発電式時計などがある。

これらの発電手段を内蔵した電子時計においては、外
部エネルギがなくなったときでも、常に安定して時計の
駆動を継続して行うために、外部エネルギがあるとき
に、その外部エネルギを時計の内部に蓄積する手段を内
蔵することが必要である。

そのための外部エネルギを時計内に蓄積する手段を有
する充電機能付き電子時計が、例えば、特公平６−3172
5号公報に記載されている。その電子時計の電源周辺回
路の概略を第13図によって説明する。

発電手段10は太陽電池であり、第１のダイオード11と
小容量のコンデンサ23とで閉回路を形成し、さらに電気
エネルギで時刻表示を行う計時ブロック24がコンデンサ
23と並列に接続されている。また、この発電手段10は、
第２のダイオード12と第１のスイッチ13と２次電源31と
によって、もう一つの閉回路を形成している。

そして、第２のスイッチ14は、コンデンサ23と２次電
源31とを並列に接続し得るように、コンデンサ23と２次
電源31の双方の正極間に接続されている。

さらに、第１の電圧比較器16が、コンデンサ23の端子
電圧をあるしきい値と比較して第１のスイッチ13を制御
する。また、第２の電圧比較器17が、２次電源31の端子
電圧とコンデンサ23の端子電圧とを比較して第２のスイ
ッチ14を制御する。

この電子時計において、発電手段10が発電を行うとコ
ンデンサ23に直ちに充電が行われて、そのコンデンサ23
に充電された電気エネルギによって計時ブロック24が動
作を開始する。

そして、コンデンサ23の端子電圧があるレベル以上に
なると、第１の電圧比較器16が第１のスイッチ13を閉
じ、発電手段10の発電エネルギで２次電源31の充電を行
う。

また、発電手段10が発電をしないときは、コンデンサ
23の端子電圧は計時ブロック24によるエネルギ消費によ
り低下するが、第２の電圧比較器17が２次電源31の端子
電圧とコンデンサ23の端子電圧を比較し、２次電源31側
の方がコンデンサ23側より端子電圧が高い場合には、第
２のスイッチ14を閉じて、２次電源31に充電された電気
エネルギによって計時ブロック24の動作を継続させる。

しかしながら、２次電源31の端子電圧は充電量によっ
て変化し、また発電手段10の発電電圧についても、太陽
電池のように常にほぼ一定の電圧を発生する定電圧発電
素子であれば問題にならないが、熱電素子に代表される
ような発電素子は外部環境により発電電圧が変化するた
め問題が生じてくる。

たとえば第13図の回路図において、発電手段10が発電
してはいるが、 ［２次電源31の端子電圧］＜［コンデンサ23の端子電
圧］＜［第１の電圧比較器16のしきい値］ という関係が成立するとき、発電手段10の発電電圧が２
次電源31より高い場合には２次電源31へ充電できるにも
かかわらず、第２のスイッチ14はオフし、第１のスイッ
チ13もオフするよう制御する。このため、２次電源31へ
の充電は行われず、その結果発電エネルギを有効利用で
きないことになる。

したがって、２次電源31の端子電圧が比較的低く、発
電電圧もそれほど高くないようなときに充電が行えず、
効率が悪いという問題がある。

これは、２次電源31に充電可能な状態かどうかを第１
の電圧比較器16のしきい値だけで判別していることによ
る。

そこでこの発明は、上記の問題点を改善し、発電手段
や蓄電手段の端子電圧が変動しても、蓄電手段への充電
を効率よく行えるようにすることを目的とする。

発明の開示 この発明による電子時計は上記の目的を達成するた
め、外部からのエネルギにより発電する発電手段と、そ
の発電エネルギを蓄電する蓄電手段と、これらの発電手
段または蓄電手段から供給される電気エネルギにより時
刻表示動作をする計時手段と、上記発電手段による発電
電圧と蓄電手段による蓄電電圧との比率を演算する演算
手段と、上記発電手段と蓄電手段と計時手段との間の接
続または遮断を行うスイッチ手段と、上記演算手段の演
算出力に応じて上記スイッチ手段の接続または遮断を制
御する制御手段と有する。

これにより、発電手段の発電電圧と蓄電手段の蓄電電
圧がどのような状態にあっても、演算手段によるその発
電電圧と蓄電電圧との比率の算出によって、発電手段の
発電エネルギを蓄電手段へ充電可能な状態にあるか否か
を判断することが可能であり、充電可能な場合には蓄電
手段への充電を行うようにスイッチ手段を制御すること
ができる。したがって、従来のように充電するチャンス
があるにも係わらず充電できないということがなくなる
ので、蓄電手段への充電を効率よく行うことができる。

また、上記発電手段による発電電圧を複数の昇圧倍率
のいずれかで昇圧し、その昇圧した発電電圧を上記蓄電
手段と計時手段へ出力する昇圧手段と、上記発電手段と
蓄電手段と計時手段と昇圧手段の間の接続または遮断を
行うスイッチ手段と、上記演算手段の演算出力に応じて
上記スイッチ手段の接続または遮断および上記昇圧手段
の昇圧倍率を制御する制御手段と有するようにしてもよ
い。

このようにすれば、従来は利用が難しかった低電圧の
発電エネルギを昇圧手段により所要の昇圧倍率で昇圧し
て利用できるようになり、蓄電手段への充電を一層効率
よく行うことが可能になる。

さらに、昇圧して充電する場合には充電効率が最も大
きくなるような昇圧倍率を選択することにより、蓄電手
段の充電効率をより向上することができる。

そのため、充電手段が例えば1,2,3倍昇圧が可能なも
のであるとき、上記制御手段は、発電手段による発電電
圧と蓄電手段による蓄電電圧との比率である［発電電圧
／蓄電電圧］が、3/2以上のときは一倍昇圧を選択し、5
/6以上3/2未満のときは２倍昇圧を選択し、1/3以上5/6
未満のときは３倍昇圧を選択して、それぞれ昇圧を行う
ように、1/3未満のときには昇圧を行わないように、昇
圧手段を制御するように構成するとよい。

また、これらの電子時計において、上記計時手段への
印加電圧を検出する印加電圧検出手段を備え、計時手段
への印加電圧が所定の電圧値を下まわるときは昇圧手段
の出力を計時手段へ送り、上記印加電圧が所定の電圧値
を上回るときは昇圧手段の出力を蓄電手段へ送るよう
に、上記制御手段が上記スイッチ手段を制御するように
するとよい。

さらにまた、上記制御手段が、上記演算手段の演算出
力に応じて上記昇圧手段の昇圧倍率を選択する制御を行
い、上記発電電圧が所定の電圧以下のときには、演算手
段の動作または演算結果を無効にして昇圧手段の昇圧動
作を強制的に停止させ、かつ発電手段と充電手段の接続
を遮断するように上記スイッチ手段を制御するようにし
てもよい。

あるいはまた、上記制御手段が、上記演算手段の演算
出力に応じて上記昇圧手段の昇圧倍率を選択する制御を
行い、上記発電電圧が所定の電圧以上でかつ蓄電電圧が
所定の電圧以下のときには、演算手段の動作または演算
結果を無効にして前記昇圧手段の昇圧倍率を固定し、そ
の昇圧した電圧によって前記蓄電手段を充電するように
上記スイッチ手段を制御するようにしてもよい。

その場合に昇圧回路の昇圧倍率を、計時手段を駆動可
能な電圧が得られる昇圧倍率に固定するのが望ましい。

上記演算手段は、上記発電手段の端子電圧を少なくと
も１つ以上の比率に分圧出力する第１の分圧手段と、上
記蓄電手段の端子電圧を少なくとも１つ以上の比率に分
圧出力する第２の分圧手段と、これらの第１の分圧手段
と第２の分圧手段との出力の大小を比較して出力する比
較手段とによって構成することができる。

上記演算手段が、上記発電電圧と蓄電電圧との比率を
演算する動作を間欠的に行うようにしてもよい。

上記制御手段が、上記演算手段の演算時には、発電手
段と蓄電手段との間の接続を遮断するように上記スイッ
チ手段を制御する機能を有するのが望ましい。

また、昇圧手段を有する場合には、上記制御手段が、
上記演算手段の演算時および演算直前の所定時間は、記
昇圧手段の動作を停止させるか、もしくは発電手段と昇
圧手段との間の接続を遮断するように上記スイッチ手段
を制御する機能を有するようにするのが望ましい。

図面の簡単な説明 第１図はこの発明による電子時計の基本構成を示すブ
ロック図である。

第２図はこの発明の第１実施例の電子時計の構成を示
すブロック回路図である。

第３図は第２図における演算手段と制御手段の具体的
な回路構成例を示す回路図である。

第４図は第２図および第３図に示した電子時計におけ
る各部の信号の波形図である。

第５図はこの発明の第２実施例の電子時計の構成を示
すブロック回路図である。

第６図は第５図における演算手段と制御手段の具体的
な回路構成例を示す回路図である。

第７図は第５図における昇圧手段の具体的な回路構成
例を示す回路図である。

第８図は第５図乃至第７図に示した電子時計における
各部の信号の波形図である。

第９図及び第10図はこの発明の第２実施例の電子時計
における発電電圧と蓄電手段への充電電力との関係を示
すグラフである。

第11図はこの発明の第３実施例の電子時計の演算手段
と制御手段の一部のみを示す回路図である。

第12図はこの発明の第４実施例の電子時計の第２実施
例と異なる部分のみを示す回路図である。

第13図は従来の電子時計の構成例を示すブロック回路
図である。

発明を実施するための最良の形態 この発明をより詳細に説明するために、添付図面にし
たがってこの発明の実施例を説明する。

［この発明の電子時計の基本構成：第１図］ はじめに、第１図を用いてこの発明による電子時計の
基本構成を説明する。

この発明による電子時計は第１図に示すように、外部
からのエネルギにより発電する発電手段10と、その発電
エネルギを蓄電する蓄電手段30と、これらの発電手段10
または蓄電手段30から供給される電気エネルギにより時
刻表示動作をする計時手段20と、発電手段10による発電
電圧と蓄電手段30による蓄電電圧との比率を演算する演
算手段80と、発電手段10と蓄電手段30と計時手段20との
間の接続または遮断を行うスイッチ手段40と、演算手段
80の演算出力に応じてスイッチ手段40の接続または遮断
を制御する制御手段50とからなる。

そして、発電手段10で発生した発電エネルギをスイッ
チ手段40を介して蓄電手段30と計時手段20へ送る。ま
た、演算手段80は、発電手段10の端子電圧である発電電
圧と蓄電手段30の端子電圧である蓄電電圧とを入力し、
この発電電圧と蓄電電圧の電圧比すなわち［発電電圧／
蓄電電圧］を演算して、その演算出力を制御手段50に出
力する。

制御手段50は、計時手段20から動作の基準となる信号
を入力し、演算手段80の演算結果（電圧比）を入力し
て、スイッチ手段40の接続または遮断を制御すると共に
演算手段80の動作制御を行う。

このように構成することによって、発電手段10の発電
電圧と蓄電手段30の蓄電電圧との電圧比が予じめ設定し
た範囲外である場合には、蓄電手段30への充電動作を行
わず、その電圧比がその設定した範囲内にある場合には
充電動作を行うようにして、発電手段10の発電電圧が比
較的低い場合でも、蓄電手段30への充電動作を行うこと
が可能になる。

この発明による電子時計のより詳細な構成とその動作
の説明は以下の各実施例によって行う。

［第１実施例：第２図乃至第４図］ この発明による電子時計の第１実施例について、第２
図乃至第４図によって詳細に説明する。

第２図はその電子時計の全体構成を示すブロック構成
図である。

発電手段10は、外部に存在するエネルギを電気エネル
ギに変換する発電素子ブロックであり、例えば熱電対を
複数積層してその両端に温度差を与えることにより発電
を行う熱電素子を用いる。

その場合、図示はしないが、発電手段10は温接点が電
子時計の裏蓋に接触し、冷接点が電子時計の表面に接触
し、使用者が電子時計を携帯することによって、発電手
段10の両接点に温度差が発生して発電を開始することが
可能な構造をとる。ここでは、その発電手段10は、携帯
時においては少なくとも0.8Vの起電力が発生するものと
仮定している。

スイッチ手段40は、第２図に示すようにダイオード41
と充電スイッチ42および放電スイッチ43とから構成され
る。ダイオード41は発電手段10への発電エネルギの逆流
を防止するスイッチング素子として、発電手段10に直列
に接続している。すなわち、ダイオード41のアノードは
発電手段10の正極に接続しており、カソードは計時手段
20の正極に接続している。

また、充電スイッチ42および放電スイッチ43として
は、導電型がＰチャネルのMOS電界効果トランジスタ
（以下「FET」と略記する）を用いている。そのため、
この充電スイッチ42および放電スイッチ43は、計時手段
20内の計時回路21を含む集積回路内に設けることができ
る。

そして、充電スイッチ42のドレインは発電手段10の正
極に、放電スイッチ43のソースは計時手段20の正極にそ
れぞれ接続し、充電スイッチ42のソースと放電スイッチ
43のドレインは蓄電手段30の正極に接続している。ま
た、この充電スイッチ42と放電スイッチ43の各ゲートは
制御手段50に接続している。

計時手段20は、一般的な電子時計に用いられる水晶発
振器の発振信号を分周し、ステップモータの駆動波形を
発生する計時回路21と、その計時回路21が発生する駆動
波形によって駆動するステツプモータと輪列と時刻表示
用の指針を含む時刻表示手段22と、電気エネルギのバッ
ファであるコンデンサ23とによって構成されている。

なお、計時手段20内では、コンデンサ23と計時回路21
と時刻表示手段22とは全て並列に接続している。

ここで図示はしていないが、この時計手段20の計時回
路21と、後述する第１の分圧回路60と第２の分圧回路70
を含む演算手段80および制御手段50は、一般的な電子時
計と同様に相補型電界効果トランジスタ（CMOS）で構成
した集積回路を用いており、同一の電源で動作する。

計時回路21は、水晶発振器による発振周波数を少なく
とも周期が２秒（２秒運針の場合）となる周波数まで分
周し、さらにその分周信号を時刻表示手段22内のステッ
プモータの駆動に必要な波形に変形してステップモータ
を駆動する。時刻表示手段22は、ステップモータの回転
を輪列で減速伝達し、時刻表示用の指針（秒針，分針，
時針など）を回転駆動する。

コンデンサ23としては電解コンデンサのようなものを
用い、ここではその容量が10μＦのものを用いることと
する。

また、計時回路21は、計時回路21の内部信号である検
出ストローブS25とクロックS26を制御手段50へ出力して
いる。クロックS26は、例えば周期が１秒の矩形波であ
り、後述のようにスイッチ手段40のON/OFF制御用に制御
手段50に送出している。検出ストローブS25は、後述の
第１の分圧手段60と第２の分圧手段70および制御手段50
に動作するタイミングを与えるアクティブハイの信号で
ある。

検出ストローブS25の波形生成は既知であるので検出
ストローブS25の生成回路の説明は省略するが、検出ス
トローブS25の作用については後で説明を行う。

計時手段20の負極は接地しており、発電手段10とダイ
オード41と計時手段20とによって閉回路を形成してい
る。

蓄電手段30としては、リチウムイオン２次電池を用い
ており、蓄電手段30の正極はスイッチ手段40の充電スイ
ッチ42のソース端子と放電スイッチ43のドレイン端子と
に接続している。また、この蓄電手段30の負極は接地し
ている。

そして、制御手段50は計時手段20と発電手段10に並列
に接続しており、発電手段10の発電エネルギまたは蓄電
手段30の蓄電エネルギにより駆動可能となっている。

この制御手段50は、スイッチ手段40のスイッチ動作、
すなわちON/OF制御動作を行い、発電手段10と蓄電手段3
0とを電気的に切断したり接続したりする信号を送出し
ている。すなわち、充電信号S44を充電スイッチ42のゲ
ート端子に出力し、放電信号S45を放電スイッチ43のゲ
ート端子に出力する。

演算手段80は、第３図にその回路例を示すように、第
１の分圧回路60と、第２の分圧回路70と、第１の分圧回
路60と第２の分圧回路70の出力電圧の大小を比較するコ
ンパレータ85とから構成される。

第１の分圧回路60は発電手段10の発電電圧を分圧出力
する回路であり、発電手段10の正極電圧を発電電圧V61
として入力している。

一方、第２の分圧回路70は蓄電手段30の蓄電電圧を分
圧出力する回路であり、蓄電手段30の正極電圧を蓄電電
圧V71として入力している。

さらに、コンパレータ85は、第１の分圧回路60の第１
の分圧出力V62と、第２の分圧回路70の第２の分圧出力V
72との電圧の大小を比較する。そして、第１の分圧出力
V62が第２の分圧出力V72より大（V62＞V72）であるとき
に出力をハイレベルにし、それ以外のときには出力をロ
ウレベルにする。

また、第１の分圧回路60および第２の分圧回路70は、
コンパレータ85が発電電圧V61と蓄電電圧V71の大小を間
接的に比較してその比を求めることが可能になるよう
に、演算手段80の入力電圧を分圧する目的で備えてい
る。

これはコンパレータ85として用いる一般的なアンプ回
路は、アンプ回路の入力電圧はアンプ回路の電源電圧あ
るいはそれより小さい電圧幅以内でないと正しく比較動
作が行えないという理由のためもある。

つぎに、第３図を用いて上述した演算手段80と制御手
段50の具体的な構成例とその作用を説明する。

演算手段80の第１の分圧回路60は、分圧抵抗63と分圧
スイッチ64とで構成されており、第２の分圧回路70は、
分圧抵抗73と分圧スイッチ74とで構成されている。

発電手段10からの入力である発電電圧V61は、第１の
分圧回路60の高精度の抵抗素子からなる分圧抵抗63の一
端に印加され、その分圧抵抗63の他端は、導電型がＮチ
ャネルのFETである分圧スイッチ64のドレイン・ソース
間を介して接地されている。その分圧スイッチ64のゲー
トには制御手段50から検出ストローブS25が印加され
る。

そして、分圧抵抗63の中間点から第１の分圧出力V62
を出力するように構成している。その第１の分圧出力V6
2は、分圧スイッチ64がオンになって分圧抵抗63に電流
が流れたとき、この例では発電電圧V61の1/3の電圧が現
れる点より引き出す。

例えば、分圧抵抗63の全抵抗値が600KΩである場合、
発電電圧V61が印加される一端から第１の分圧出力V62を
得る端子までの間の抵抗値は400KΩである。

一方、蓄電手段30からの入力である蓄電電圧V71は、
第２の分圧回路70の高精度の抵抗素子からなる分圧抵抗
73の一端に印加され、その分圧抵抗73の他端は、導電型
がＮチャネルのFETである分圧スイッチ74のドレイン・
ソース間を介して接地されている。その分圧スイッチ74
のゲートには制御手段50から検出ストローブS25が印加
される。

そして、分圧抵抗73の中間点から第２の分圧出力V72
を出力するように構成している。その第２の分圧出力V7
2は、第１の分圧出力V62の場合と同様に、分圧スイッチ
74がオンになって分圧抵抗73に電流が流れたとき、この
例では蓄電電圧V71の1/3の電圧が現れる点より引き出
す。

例えば、分圧抵抗73の全抵抗値が600KΩである場合、
蓄電電圧V71が印加される一端から第２の分圧出力V72を
得る端子までの間の抵抗値は400KΩである。

このように、この第１実施例では第１の分圧回路60と
第２の分圧回路70は分圧比が1:1の割合で等しく1/3に設
定してあり、これにより第１の分圧出力V62と第２の分
圧出力V72との大小関係は、発電電圧V61と蓄電電圧V71
との大小関係と等しく対応することが保証される。

したがって、コンパレータ85は、発電電圧V61と蓄電
電圧V71の比率が1/1以下のときは演算出力S81をローレ
ベルにし、1/1を越えるときには演算出力S81をハイレベ
ルにする。したがって、発電電圧V61と蓄電電圧V71の比
率を演算することができる。

この第１の分圧回路60と第２の分圧回路70の分圧比を
1/3と2/3（1:2）のように変えることもでき、それによ
って、コンパレータ85は発電電圧V61と蓄電電圧V71の比
率が1/1以外の例えば1/2以下かそれを越えるかによって
演算出力S81のレベルが変わるようになる。すなわち、
発電電圧V61と蓄電電圧V71との種々の比率を演算するこ
とが可能である。

制御手段50は、第３図に示すように、データラッチ51
と充電信号用ゲート52と第１のインバータ53とによって
構成されている。

データラッチ51は検出ストローブS25の波形の立ち下
がり時にデータ保持を行うデータラッチで、入力データ
として演算手段80のコンパレータ85の演算出力S81を入
力しており、保持データを放電信号S45として第２図の
スイッチ手段40へ出力している。

また、充電信号用ゲート52は３入力のアンドゲートで
あり、検出ストローブS25の否定信号▲▼とクロ
ックS26とデータラッチ51の出力である放電信号S45との
論理積を、充電信号S44として第２図のスイッチ手段40
へ出力している。なお検出ストローブS25の否定信号▲
▼は、第１のインバータ53によって検出ストロー
ブS25を反転することによって得ている。

つぎに、この第１実施例の電子時計の動作について、
第４図の信号波形図も参照して説明する。

はじめに、この電子時計が長期間放置され、第２図に
示した蓄電手段30がほぼ空の状態となっているようなと
き、発電手段10が発電を開始して始動する場合の動作に
ついて説明する。

ここでは単純化のため、第２図に示したスイッチ手段
40の初期動作としては、充電スイッチ42および放電スイ
ッチ43はともにオフしているものとする。

発電手段10が発電を開始すると、ダイオード41を介し
て発電エネルギがコンデンサ23に充電され、計時手段20
は計時動作を開始する。

同様にして、制御手段50および演算手段80も動作を開
始する。

計時手段20内の計時回路21は、発振分周動作を行って
いるので、計時手段20は１秒周期の信号をクロックS26
として出力する。

また計時手段20は、検出ストローブS25として第４図
に示すように、周期が１秒でハイレベルとなる時間が約
60マイクロ秒の波形を出力する。

この検出ストローブS25が発生すると、検出ストロー
ブS25がハイレベルとなる間は、第３図に示した第１の
分圧回路60の分圧スイッチ64と第２の分圧回路70の分圧
スイッチ74がオンし、発電電圧V61および蓄電電圧V71が
所定の割合で分圧され、コンパレータ85にそれぞれ入力
される。

特にこのとき、演算手段80の電源電圧は、発電電圧V6
1よりもダイオード41での電圧降下だけ低くなっている
が、第１の分圧回路60はコンパレータ85への入力を演算
手段80の電源電圧に対して小さく分圧するため、コンパ
レータ85の比較動作は正しく行われることが保証され
る。

さらに、充電信号用ゲート52には検出ストローブS25
の否定信号▲▼が入力しているため、検出ストロ
ーブS25がハイレベルとなる間は充電信号S44は強制的に
ロウレベルとなって充電スイッチ42はオフとなる。その
結果、発電手段10と蓄電手段30は遮断状態となる。

それによって、第１の分圧回路60は、検出ストローブ
S25がハイレベルとなる間は、蓄電電圧V71の影響を受け
ずに発電電圧V61を正しく分圧することができる。同様
に、第２の分圧回路70も発電電圧の影響を受けずに蓄電
電圧V71を正しく分圧することができる。

ところで、蓄電手段30はほぼ空で、蓄電電圧V71が0.8
V程度であるとし、計時手段20が充分動作する場合、発
電手段10の発電電圧V61は蓄電電圧V71を大きく越えてい
ることになる。

このように、発電電圧V61と蓄電電圧V71との比率が1/
1より大であれば、検出ストローブS25がハイレベルとな
るタイミングで第１の分圧回路60と第２の分圧回路70が
分圧動作を行い、その結果、コンパレータ85の比較出力
（演算出力）S81はハイレベルとなる。

ただし、検出ストローブS25がロウレベルであるとき
の演算出力S81は、どのような信号レベルでも動作上影
響はないことから、第４図においては破線で省略表記し
ている。

第３図に示したデータラッチ51は、検出ストローブS2
5が立ち下がる瞬間にハイレベルとなっている演算出力S
81を保持し、放電信号S45をハイレベルにする。この放
電信号S45がハイレベルのときは、導電型がＰチャネル
のFETである放電スイッチ43はオフを継続する。

また検出ストローブS25がロウレベルとなった時は、
充電信号用ゲート52はクロックS26を充電信号S44として
出力する。

このために、充電スイッチ42はクロックS26がハイレ
ベルとなる間だけオンし、その結果として、発電手段10
の発電エネルギは蓄電手段30へ周期的に充電される。

したがって、発電手段10が蓄電手段30よりも高い電圧
で発電している間は、計時手段20は動作しながら一部の
発電エネルギを蓄電手段30への充電に利用することが可
能になる。

つぎに、蓄電手段30の充電が進んだ後、発電手段10が
発電を停止したときの動作について説明する。

発電手段10の発電が停止すると、上述の場合と同様に
して、第１の分圧回路60および第２の分圧回路70は検出
ストローブS25がハイレベルとなるタイミングで動作す
るが、蓄電手段30と蓄電電圧V71との比率が1/1より小さ
くなるので、比較出力S81がロウレベルになる。

ロウレベルの比較出力（演算出力）S81をデータラッ
チ51が保持すると放電信号S45がロウレベルとなり、か
つ充電信号S44は強制的にロウレベルとなる。

その結果、第２図の充電スイッチ42はオフとなり、さ
らに放電スイッチ43はオンとなるので、蓄電手段30に充
電されている電気エネルギが計時手段20へ放電される。

これにより、発電手段10の発電電圧が蓄電手段30の電
圧よりも低い場合は、充電動作はただちに停止し、蓄電
手段30が蓄えたエネルギを利用して、計時手段20の動作
を継続することが可能になる。

したがって、発電手段10と蓄電手段30の端子電圧がど
のような電圧にあっても、発電手段10の発電エネルギを
蓄電手段30へ充電可能な状態にあるときには、それを演
算手段によって検出することが可能であり、この演算出
力に応じて蓄電手段30への充電を行うようにスイッチ手
段40を制御することができるので、従来のように充電す
るチャンスがあるにも係わらず充電できないということ
を防止でき、蓄電手段30への充電を効率よく行うことが
できる。

なお、上記第１実施例では、蓄電手段30の充電方法は
クロックS26を用いて単純に１対１の時分割で周期的に
行ったが、これだけに限らず、さらに充電条件や充電制
御方法を変化させてもよい。

たとえば計時手段20の端子電圧を検出するような検出
手段を設け、計時手段20がある電圧以上でかつ発電電圧
V61が蓄電電圧V71より大きいときのみ充電を行うという
ような方法や、これにさらに充電時間の時分割比を計時
手段20の端子電圧に応じて変化させるというような方法
を採用してもよい。

また、第１実施例では第１の分圧回路60と第２の分圧
回路70との分圧比を、1:1割合で同一に設定することと
したが、前述のようにこの分圧比を変化させてもよい。
たとえば、発電電圧V61が蓄電電圧V71の1.2倍以上であ
るときのみ充電動作を開始するように設定することや、
蓄電電圧V71を検出する検出手段を設けて、通常は発電
電圧V61が蓄電電圧V71以上で充電動作をし、蓄電手段30
がある電圧以上では、発電電圧V61が蓄電電圧V71の1.3
倍以上であるときのみ充電動作するようにすることも可
能である。

さらに、前述の第１の分圧回路60および第２の分圧回
路70においては、分圧手段として抵抗による分圧を用い
たが、他の手段を採用してもよい。

例えば、抵抗の代わりに容量比が分圧比となる２つの
コンデンサを直列に接続し、その中点から分圧出力する
方法でもよい。さらに分圧時の消費電流に制約がなけれ
ば分圧スイッチのようなものを省いてもよい。

なお、第１実施例では説明しなかったが、コンデンサ
の接続状態を切り替えて発電電圧を昇圧するような昇圧
手段を設け、発電電圧V61が蓄電電圧V71より低い場合は
直接充電せず、昇圧手段を動作させて蓄電手段30へ昇圧
出力により充電するようなことも可能である。

この昇圧出力により充電する電子時計ついては第２実
施例にて詳細な説明を行なう。

［第２実施例：第５図〜第10図］ 次に、第５図乃至第10を用いてこの発明の第２実施例
の電子時計について説明する。

まず、第５図にその全体構成を示すが、第２図と対応
する部分には同一の符号を付してあり、それらの説明は
省略する。

この第２実施例では、昇圧手段90を設けたことと、計
時手段20と、スイッチ手段40と、演算手段80および制御
手段50の構成および作用が第２図に示した第１実施例と
若干相違する。

計時手段20は、第１実施例と同様に、水晶発振器の発
振信号を分周してステップモータの駆動波形を発生する
計時回路21と、計時回路21の発生する駆動波形で駆動す
るステップモータと輪列と時刻表示指針を含む時刻表示
手段22に加え、電気エネルギのバッファであるコンデン
サ23とで構成している。

コンデンサ23としては電解コンデンサのようなものを
用い、ここでは容量が22μＦのものを用いることとす
る。

また計時回路21は、計時回路21の内部信号である１倍
検出ストローブS27と２倍検出ストローブS28と３倍検出
ストローブS29とクロックS26と第１の昇圧クロックS121
と第２の昇圧クロックS122と第３の昇圧クロックS123と
昇圧許可クロックS127とを波形合成して生成し、制御手
段50および演算手段80へ出力している。

ここではクロックS26は周期が0.5秒の矩形波であり、
後述のようにスイッチ手段40のON/OFF制御用に制御手段
50に送出している。

１倍検出ストローブS27と２倍検出ストローブS28と３
倍検出ストローブS29は、後述の演算手段80および制御
手段50に動作するタイミングを与えるアクティブハイの
信号である。

１倍検出ストローブS27と２倍検出ストローブS28と３
倍検出ストローブS29の波形生成は既知であるのでこれ
らの波形の生成回路の説明は省略する。

各検出ストローブの波形は、１倍検出ストローブS27
と２倍検出ストローブS28と３倍検出ストローブS29は、
すべて周波数0.5Hzで、ハイレベルとなる時間が24マイ
クロ秒であり、第８図に示すように、２倍検出ストロー
ブS28は１倍検出ストローブS27の立ち下がり時に立ち上
がり、３倍検出ストローブS29は２倍検出ストローブS28
の立ち下がり時に立ち上がる波形である。

さらに、第１の昇圧クロックS121と第２の昇圧クロッ
クS122と第３の昇圧クロックS123と昇圧許可クロックS1
27は、後述の昇圧手段90の動作タイミングを得るための
信号であり、計時手段20から制御手段50へ出力してい
る。

これらの波形生成も既知であるので波形生成回路につ
いての説明は省略する。

各昇圧クロックの波形は、第１の昇圧クロックS121が
周波数1KHzでハイレベルとなる時間が488マイクロ秒で
あり、第２の昇圧クロックS122と第３の昇圧クロックS1
23が周波数1KHzでハイレベルとなる時間が244マイクロ
秒で、第８図に示すように、第２の昇圧クロックS122は
第１の昇圧クロックS121の立ち下がり時に立ち上がり、
第３の昇圧クロックS123は第２の昇圧クロックS122の立
ち下がり時に立ち上がる波形である。

また昇圧許可クロックS127は、周波数0.5Hzでロウレ
ベルとなる時間が8m秒で、第８図に示すように３倍検出
ストローブS29の立ち下がりと同時に立ち上がる波形で
ある。

計時手段20の負極は接地しており、発電手段10とダイ
オード41と計時手段20とによって閉回路を形成してい
る。

昇圧手段90は、コンデンサの接続状態を切り替えて、
発電手段10の発電電圧V61を２倍または３倍または１倍
（直接）の昇圧倍率で昇圧し、その昇圧出力V99を出力
する回路であり、発電手段10に並列に接続している。こ
れは一般的に用いられるチャージポンプ回路であるが、
この昇圧手段90については後で詳しい説明を行う。

スイッチ手段40は、ダイオード41と放電スイッチ43と
第１の分配スイッチ46と第２の分配スイッチ47とから構
成される。

ダイオード41は、第１実施例と同様に、発電手段10へ
の発電エネルギの逆流を防止するスイッチング素子とし
て、発電手段10に直列に接続している。

また、放電スイッチ43と第１の分配スイッチ46と第２
の分配スイッチ47としては、導電型がＰチャネルのMOS
電界効果トランジスタ（以下「FET」と略記する）を用
いる。

これらのFETによるスイッチング素子は、計時手段20
内の計時回路21を含む集積回路内に設けることができ
る。

放電スイッチ43と第１の分配スイッチ46のソースはそ
れぞれ計時手段20の正極に接続している。

一方、蓄電手段30としては、リチウムイオン２次電池
を用いており、蓄電手段30の正極はスイッチ手段40中の
放電スイッチ43のドレイン端子と接続している。蓄電手
段30の負極は接地している。

この畜電手段30は、残量が低下しても少なくとも0.8V
は蓄電電圧V71があるものとする。

さらに、第１の分配スイッチ46と第２の分配スイッチ
47のドレイン端子は昇圧出力V99へ接続しており、第１
の分配スイッチ46のソース端子は計時手段20の正極へ接
続し、第２の分配スイッチ47のソース端子は蓄電手段30
の正極へ接続している。

そして、制御手段50と後述の演算手段80は計時手段20
と発電手段10に並列に接続しており、発電手段10の発電
エネルギまたは蓄電手段30の蓄電エネルギにより駆動可
能となっている。

制御手段50はスイッチ手段40のスイッチ動作を制御し
て、発電手段10と蓄電手段30と昇圧手段90とを電気的に
切断したり接続したりする信号を送出している。すなわ
ち、放電信号S45と第１の分配信号S48と第２の分配信号
S49を、放電スイッチ43と第１の分配スイッチ46と第２
の分配スイッチ47の各ゲートにそれぞれ送出する。

さらに、この制御手段50は、５本の信号線による第１
の昇圧信号S131〜第５の昇圧信号S135を昇圧手段90に出
力し、昇圧手段90を制御するようにしている。

また、演算手段80は、前述の第１実施例と同様に発電
手段10の発電電圧と蓄電手段30の端子電圧との電圧比を
演算して出力する演算回路であり、発電手段10の正極電
圧である発電電圧V61と蓄電手段30の正極電圧である蓄
電電圧V71とを入力している。そして、この演算手段80
は演算した結果である演算出力S81を制御手段50へ出力
している。

つぎに、第５図における上述した演算手段80と制御手
段50の具体的な構成例を第６図によって説明する。

第６図に示すこの第２実施例の演算手段80も、前述の
第１実施例の第３図に示した演算手段80と同様に、第１
の分圧回路60と第２の分圧回路70とコンパレータ85とか
ら構成されている。

そして、第１の分圧回路60は、発電手段10の発電電圧
を分圧出力する回路であり、発電手段10の正極電圧であ
る発電電圧V61を入力としている。

第２の分圧回路70は、蓄電手段30の端子電圧を分圧出
力する回路であり、蓄電手段30の正極電圧である蓄電電
圧V71を入力としている。

そして、コンパレータ85は、第１の分圧回路60の第１
の分圧出力V62と、第２の分圧回路70の第２の分圧出力V
72との電圧を比較し、その結果に応じた２値レベルの信
号を出力する。

第１の分圧回路60及び第２の分圧回路70は、発電電圧
V61と蓄電電圧V71の電圧比を演算可能となるように、コ
ンパレータ85の入力電圧を分圧する目的を有しており、
これは、第１実施例と同様に、コンパレータ85のアンプ
回路において、入力電圧がアンプ回路部分の電源電圧あ
るいはそれより小さい電圧幅以内でないと正しく比較動
作が行えないという理由と、電圧値の除算を簡単に処理
できるようにするためである。

第１の分圧回路60は分圧抵抗63と分圧スイッチ64とで
構成されており、第２の分圧回路70は分圧抵抗73と分圧
スイッチ74および分圧スイッチ75とによって構成されて
いる。

発電手段10からの入力である発電電圧V61は、第１の
分圧回路60の高精度の抵抗素子からなる分圧抵抗63の一
端に印加され、その分圧抵抗63の他端は、導電型がＮチ
ャネルのFETである分圧スイッチ64のドレイン・ソース
間を介して接地されている。その分圧スイッチ64のゲー
トには、第５図に示した計時回路21から出力される１倍
検出ストローブS27が印加される。そして、分圧抵抗63
の中間点から第１の分圧出力V62を出力するように構成
している。

この第１の分圧出力62は、分圧スイッチ64がオンのと
きに分圧抵抗63に電流が流れることにより、発電電圧V6
1の2/3の電圧が現れる点より引き出す。

例えば、分圧抵抗63の全抵抗値が600KΩである場合、
この分圧抵抗63の発電電圧V61を印加する一端から第１
の分圧出力V62を引き出す点までの間の抵抗値は200KΩ
である。

一方、蓄電手段30からの入力である畜電電圧V71は、
第２の分圧回路70の高精度の抵抗素子からなる分圧抵抗
73の一端に印加され、その分圧抵抗73の他端は、導電型
がＮチャネルのFETである分圧スイッチ74のドレイン・
ソース間を介して接地されている。その分圧スイッチ74
のゲートには、第５図に示した計時回路21から出力され
る２倍検出ストローブS28が印加される。

そして、分圧抵抗73の中間点から第２の分圧出力V72
を出力するように構成している。

この第２の分圧出力V72は、分圧スイッチ74がオンの
ときに、分圧抵抗73に電流が流れることにより、蓄電電
圧V71の5/6の電圧が現れる点より引き出す。

たとえば、分圧抵抗73の全抵抗値が600KΩであれば、
蓄電電圧V71を印加する一端から第２の分圧出力V72を引
き出す点までの間の抵抗値は100KΩである。

さらに、分圧抵抗73の中間点を分圧スイッチ75のドレ
イン・ソース間を介して接地できるようにしている。そ
のため、第２の分圧出力V72は、分圧スイッチ75がオン
で分圧スイッチ74がオフの時には、分圧抵抗73に分圧ス
イッチ75を通して電流が流れる結果、蓄電電圧V71の1/3
の電圧が現れるようにしている。

例えば、蓄電電圧V71を印加する一端から第２の分圧
出力V72を引き出す点までの間の抵抗値が100KΩである
とき、第２の分圧出力V72を引き出す点から分圧スイッ
チ75のドレインまでの抵抗値は50KΩになるようにす
る。

なお、第１の分圧回路60においては、分圧スイッチ64
がオフの時には分圧されず、第１の分圧出力V62として
は発電電圧V61がそのまま出力される。

これは、第２の分圧回路70において、分圧スイッチ7
4,75がいずれもオフの時も同様である。

よって、第１の分圧回路60の分圧スイッチ64と第２の
分圧回路70の分圧スイッチ74,75を排他的にONさせる
と、第１の分圧出力V62と第２の分圧出力V72が元の発電
電圧V61と蓄電電圧V71から分圧される比 ［第１の分圧出力V62/発電電圧V61］：［第２の分圧
出力V72/蓄電電圧V71］ はそれぞれ、分圧スイッチ64のみがオンの時は2:3で、
分圧スイッチ74のみがオンの時は6:5で、分圧スイッチ7
5のみがオンの時は3:1となる。

したがって、コンパレータ85の演算出力S81は、［発
電電圧V61］／［蓄電電圧V71］の値が、分圧スイッチ64
のみオンの時は3/2以上で、分圧スイッチ74のみオンの
時は5/6以上で、分圧スイッチ75のみオンの時は1/3以上
のときにハイレベルとなる。これらの比率関係は後で詳
細に説明する。

次に、第６図に示す制御手段50は、第１乃至第３のラ
ッチ101,102,103と、第１乃至第10のアンドゲート104〜
106,110〜114,119,120と、ナンドゲート107と、第1,第
２のインバータ108,118と、第１乃至第４のオアゲート1
09,115〜117とによって構成している。

なお、各論理ゲートの入出力系統を明記しない場合
は、ラッチとインバータを除き、すべて２入力１出力で
あることを示す。

第１のラッチ101と第２のラッチ102と第３のラッチ10
3はデータラッチで、すべて入力データとして演算出力S
81を入力しており、各ラッチについては第１のラッチ10
1は１倍検出ストローブS27を、第２のラッチ102は２倍
検出ストローブS28を、第３のラッチ103は３倍検出スト
ローブS29を入力しており、これらの検出ストローブ波
形の立ち下がり時にデータを取り込み、保持を行うよう
にしている。

第１のアンドゲート104は、昇圧許可クロックS127と
第１のラッチ101の出力との論理積を１倍信号S124とし
て出力している。

なお、この第２実施例では、昇圧許可クロックS127が
ロウレベルとなる時間が昇圧禁止時間に相当している。
昇圧禁止時間は8m秒に設定している。

この昇圧禁止時間は、昇圧手段90の昇圧動作による負
荷により、発電手段10の端子に現れる電圧が実際の発電
電圧よりも低下するようなことがあるため、演算手段80
が発電電圧V61を演算する間とその直前には、演算手段8
0が誤検出を起こさないように昇圧手段90を停止させる
目的で設定してある。

このように、昇圧手段90を停止して端子電圧を検出す
ることにより、発電電圧を正確に検出できる。

この昇圧禁止時間は、発電手段10の内部インピーダン
スと昇圧手段90の容量による時定数に応じて適宜決定す
る。

さらに、３入力アンドゲートである第２のアンドゲー
ト105は、昇圧許可クロックS127と第１のラッチ101の反
転出力と第２のラッチ102の出力との論理積を２倍信号S
125として出力する。

また、４入力アンドゲートである第３のアンドゲート
106は、昇圧許可クロックS127と第１のラッチ101の反転
出力と第２のラッチ102の反転出力と第３のラッチ103の
出力との論理積を３倍信号S126として出力する。

そして、３入力ナンドゲートであるナンドゲート107
は、第１のラッチ101の反転出力と第２のラッチ102の反
転出力と第３のラッチ103の反転出力との論理積の否定
信号を放電信号S45として出力する。

この構成によって、第１のアンドゲート104と第２の
アンドゲート105と第３のアンドゲート106とナンドゲー
ト107は、第１のラッチ101と第２のラッチ102と第３の
ラッチ103との出力を簡易的にデコードするデコーダを
構成しており、この第２実施例においては、昇圧許可ク
ロックS127がロウレベルである場合を除き、１倍信号S1
24または２倍信号S125または３倍信号S126または放電信
号S45のいずれか一つだけが選択されアクティブとな
る。ただし放電信号S45は、アクティブロウの信号であ
る。

たとえば、１倍信号S124がハイレベルになるような場
合には、少なくとも第１のラッチ101はハイレベルを出
力しているため、第２のアンドゲート105と第３のアン
ドゲート106とナンドゲート107は一方の入力がすべてロ
ウレベルとなるため、２倍信号S125と３倍信号S126はロ
ーレベルとなり、放電信号S45はハイレベルとなる。

また第１のオアゲート109は２倍信号S125と３倍信号S
26の論理和を出力し、この論理和と第１の昇圧クロック
S121との論理積を第４のアンドゲート110が第１の昇圧
信号S131として出力する。

そして、第２のオアゲート115は、その第１の昇圧信
号S131と１倍信号S124との論理和を第４の昇圧信号S134
として出力する。

また、第１の昇圧クロックS121の反転信号と２倍信号
S125との論理積は第５のアンドゲート111が生成し、第
２の昇圧クロックS122と３倍信号S126との論理積は第６
のアンドゲート112が生成し、さらにこの２出力の論理
和を第３のオアゲート116が第２の昇圧信号S132として
出力する。なお、第１の昇圧クロックS121の反転信号
は、第１の昇圧クロックS121を第１のインバータ108に
よって反転することにより得ている。

第７のアンドゲート113は、第３の昇圧クロックS123
と３倍信号S126との論理積を第３の昇圧信号S133として
出力する。第８のアンドゲート114は、第２の昇圧クロ
ックS122と３倍信号S126との論理積を第５の昇圧信号S1
35として出力する。

さらに、３入力オアゲートである第４のオアゲート11
7は、第５のアンドゲート111の入力と第３の昇圧信号S1
33と１倍信号S124との論理和を第６の昇圧信号S136とし
て出力する。

この構成により、１倍信号S124から３倍信号S126のう
ちで１倍信号S124のみがハイレベルのときは昇圧信号の
うち第４の昇圧信号S134と第６の昇圧信号S136がハイレ
ベルとなる。

また２倍信号S125のみがハイレベルのときは、第１の
昇圧信号S131と第４の昇圧信号S134として第１の昇圧ク
ロックS121を出力し、第２の昇圧信号S132と第６の昇圧
信号S136として第１の昇圧クロックS121の反転信号を出
力する。

さらに、３倍信号S126のみがハイレベルのときは、第
１の昇圧信号S131と第４の昇圧信号S134として第１の昇
圧クロックS121を出力し、第２の昇圧信号S132と第５の
昇圧信号S135として第２の昇圧クロックS122を出力し、
第３の昇圧信号S133と第６の昇圧信号S136として第３の
クロックS123を出力する。

一方、第９のアンドゲート119は第６の昇圧信号S136
とクロックS26との論理積を第１の分配信号S48として出
力し、また第10のアンドゲート120は第６の昇圧信号S13
6とクロックS26の反転信号との論理積を第２の分配信号
S49として出力する。クロックS26の反転信号は、第２の
インバータ118によってクロックS26を反転して得てい
る。

この構成により、第１の分配信号S48と第２の分配信
号S49は、クロックS26に応じて第６の昇圧信号S136を交
互に出力可能となっている。

すなわち、クロックS26がハイレベルの間は第１の分
配信号S48として第６の昇圧信号S136を出力し、クロッ
クS26がロウレベルの間は第２の分配信号S49として第６
の昇圧信号S136を出力する。

つぎに、第５図に示した昇圧手段90の具体的な構成例
を第７図によって説明する。

この昇圧手段90は、第７図に示すように、第１乃至第
７の昇圧スイッチ91〜97と、第１乃至第３の昇圧コンデ
ンサ141,142,143とによって構成されている。

これらの第１乃至第３の昇圧コンデンサ141,142,143
は、いずれも第５図に示した計時回路21を含む集積回路
に外付けしており、各容量は単純化のためすべて0.22μ
Ｆとする。

また、第１の昇圧スイッチ91は導電型がＮチャネルの
MOSFETであり、第２乃至第７の昇圧スイッチ92〜97は、
すべて導電型がＰチャネルのMOSFETである。第１の昇圧
コンデンサ141の正極は発電手段10の正極と接続し、そ
の負極は接地している。

第５の昇圧スイッチ95は、ドレインが第１の昇圧コン
デンサ141の正極に接続し、ソースが第３の昇圧コンデ
ンサ143の正極に接続している。その第３の昇圧コンデ
ンサ143の負極は、第１の昇圧スイッチ91のドレインと
接続し、その第１の昇圧スイッチ91のソースは接地して
いる。

また、第２の昇圧スイッチ92と第３の昇圧スイッチ93
とは、そのソース同士が接続しており、第３の昇圧スイ
ッチ93のドレインは第１の昇圧コンデンサ141の正極に
接続し、第２の昇圧スイッチ92のドレインは第３の昇圧
コンデンサ143の負極に接続している。

第２の昇圧コンデンサ142は、負極が接地しており、
その正極には第４の昇圧スイッチ94のソースに接続し、
その第４の昇圧スイッチ94のドレインは、第３の昇圧コ
ンデンサ143の負極と接続している。

また、第６の昇圧スイッチ96と第７の昇圧スイッチ97
とはソース同士が接続しており、第７の昇圧スイッチ97
のドレインは第２の昇圧コンデンサ142の正極に接続
し、第６の昇圧スイッチ96のドレインは第３の昇圧コン
デンサ143の正極に接続している。

そして、第１の昇圧スイッチ91のゲートには第１の昇
圧信号S131が、第２の昇圧スイッチ92と第３の昇圧スイ
ッチ93の各ゲートには第２の昇圧信号S132が、第４の昇
圧スイッチ94のゲートには第３の昇圧信号S133が、第５
の昇圧スイッチ95のゲートには第４の昇圧信号134が、
第６の昇圧スイッチ96と第７の昇圧スイッチ97の各ゲー
トには第５の昇圧信号S135が印加される。

つぎに、この昇圧手段90の昇圧動作についての説明す
る。

この第２実施例では、第１乃至第７の昇圧スイッチ91
〜97は、制御手段50からの適切な制御信号により制御さ
れるが、ここではその制御信号については説明せず、各
昇圧スイッチの状態での動作の説明だけを行う。

まず２倍昇圧時には、第４の昇圧スイッチ94と第６の
昇圧スイッチ96と第７の昇圧スイッチ97はつねにオフに
する。

この状態で、第１の昇圧スイッチ91と第５の昇圧スイ
ッチ95を同時にオンにすることにより、第１の昇圧コン
デンサ141と第３の昇圧コンデンサ143は並列接続とな
り、発電エネルギは第３の昇圧コンデンサ143に蓄積さ
れ、第３の昇圧コンデンサ143の正極と負極間の電圧差
は発電電圧V61とほぼ同じになる。

そしてその直後に、第１の昇圧スイッチ91と第５の昇
圧スイッチ95はオフにし、同時に第２の昇圧スイッチ92
と第３の昇圧スイッチ93をオンにすることにより、第１
の昇圧コンデンサ141と第３の昇圧コンデンサ143とが直
列接続となり、発電電圧V61の２倍の電圧を昇圧出力V99
として得ることができる。

また、３倍昇圧時には、まずはじめに第５の昇圧スイ
ッチ95と第１の昇圧スイッチ91をオンし、第2,第3,第4,
第6,第７の各昇圧スイッチ92,93,94,96,97をオフにし
て、発電エネルギを第３の昇圧コンデンサ143へ蓄積
し、第３の昇圧コンデンサ143の正極電圧が発電電圧V61
とほぼ同じになるようにする。

そして、その直後に第6,第7,第2,第３の各昇圧スイッ
チ96,97,92,93をオンにし、第4,第5,第１の各昇圧スイ
ッチ94,95,91をオフにすることにより、第３の昇圧コン
デンサ143と第１の昇圧コンデンサ141に蓄積したエネル
ギを第２の昇圧コンデンサ142に与え、第２の昇圧コン
デンサ142の正極電圧を発電電圧V61の２倍になるように
する。

そしてさらに、第４の昇圧スイッチ94をオンにし、第
1,第2,第3,第5,第6,第７の昇圧スイッチ91,92,93,95,9
6,97をオフにすることにより、発電電圧V61の３倍の電
圧を昇圧出力V99として得ることができる。

また１倍昇圧、すなわち発電電圧を直接蓄電手段30へ
印加して充電する場合は、第５の昇圧スイッチ95を常に
オンにすることにより、発電電圧V61をそのまま昇圧出
力V99として得ることができる。

なお、この昇圧手段90の動作は、第６図によって詳述
した制御手段50から出力される第１乃至第５の昇圧信号
S131〜S135によって制御されるため、それによって、第
１乃至第７の昇圧スイッチのON/OFF状態が切り換えら
れ、上述した昇圧動作を択的に行うことが可能になって
いる。

ここで、この第２実施例の電子時計の動作を、第５図
乃至第10図によって説明する。

まず、この電子時計が長期間放置され、蓄電手段30が
ほぼ空の状態となっているようなときから、発電手段10
が発電を開始して始動する場合の動作を説明する。

ここでは単純化のために、スイッチ手段40の初期動作
としては、放電スイッチ43、第１の分配スイッチ46及び
第２の分配スイッチ47は全てオフであるとする。

第５図における発電手段10が発電を開始すると、ダイ
オード41を介して発電エネルギがコンデンサ23に充電さ
れ、計時手段20は計時動作を開始する。同様にして、制
御手段50および演算手段80も動作を開始する。

計時手段20内の計時回路21は、水晶発振器の発振信号
の分周動作を行っているので、計時手段20は0.5秒周期
の信号をクロックS26として出力する。

ここで、演算手段80と制御手段50の動作について説明
する。

計時手段20は、第８図に示すように、通常のハイレベ
ルの状態からロウレベルになる昇圧許可クロックS127を
出力し、その間、１倍検出,2倍検出，および３倍検出の
ストローブS27,S28,S29を、順次ハイレベルとなるよう
な波形で発生する。

１倍検出ストローブS27が発生すると、このストロー
ブS27がハイレベルとなる間は第６図に示した分圧スイ
ッチ64がオンになり、コンパレータ85には発電電圧V61
を所定の割合で分圧した電圧と蓄電電圧V71とが入力さ
れる。

同様にして、２倍検出ストローブS28が発生すると、
分圧スイッチ74がオンになり、発電電圧V61と所定の割
合で分圧された蓄電電圧V71とがコンパレータ85に入力
される。

また、３倍検出ストローブS29が発生すると、分圧ス
イッチ74がオンになり、発電電圧V61と他の所定の割合
で分圧された蓄電電圧V71とがコンパレータ85に入力さ
れる。

そして、各検出ストローブがハイレベルの間、コンパ
レータ85は入力された分圧電圧の大小を比較して、演算
出力S81を出力する。すなわち、第１の分圧出力V62が第
２の分圧出力V72より大であればハイレベルを出力し、
それ以外はロウレベルを出力する。この演算出力S81
は、発電電圧V61と蓄電電圧V71の比率に応じたものとな
る。

その一方で、第１のラッチ101から第３のラッチ103
は、各検出ストローブが立ち下がるタイミングで演算出
力S81の値をそれぞれ取り込むといった一連の動作を演
算手段80と制御手段50で行うことで演算検出動作を終了
する。

特にこのときは、コンパレータ85の電源電圧は、発電
電圧V61よりもダイオード41での電圧降下だけ小さい程
度であるが、コンパレータ85への入力電圧はその電源電
圧に対して小さいため、コンパレータ85の比較動作は正
しく行われることが保証される。

さらに、昇圧許可クロックS127はこれらの動作の間は
ロウレベルとなっているため、１倍信号S124から３倍信
号S126はすべてロウレベルとなり、第６図に示した第４
のアンドゲート110から第８のアンドゲート114はすべて
ロウレベルを出力する。

すなわち、第１の昇圧信号S131から第５の昇圧信号S1
35はすべてロウレベルとなり、昇圧動作は停止してい
る。

また、放電信号S45はハイレベル、第1,第２の分配信
号S48,S49はローレベルとなっており、その結果スイッ
チ手段40は、発電手段10と蓄電手段30や昇圧手段90を遮
断状態とすることができ、演算手段80は発電手段10と蓄
電手段30との端子電圧の比を正確に演算することが可能
になる。

ところで、蓄電手段30はほぼ空の状態で、その蓄電電
圧V71が0.8Vであり、計時手段20が充分動作するとき、
発電手段10の発電電圧V61は蓄電電圧V71を大きく越えて
いる。

このとき、発電電圧V61が蓄電電圧V71の3/2倍以上、
すなわち蓄電電圧V71が0.8Vのとき発電電圧V61が1.2V以
上であれば、１倍検出ストローブS27がハイレベルとな
るタイミングで、第１の分圧回路60が分圧動作を行い、
その結果コンパレータ85の演算出力S81はハイレベルと
なり、第１のラッチ101がこれをラッチしてハイレベル
を出力する。

ただし、各検出ストローブがロウレベルであるときの
演算出力S81はどのような信号レベルでも動作上影響は
ないため、第８図においては破線で省略表記している。

さらに、第１のラッチ101がハイレベルを出力してい
るときは、昇圧許可クロックS127がロウからハイレベル
に立ち上がると同時に１倍信号S124がハイレベルとな
り、２倍信号S125と３倍信号S126はともにロウレベルの
ままとなる。

このときは、第６図及び第７図の回路図と前述した構
成の説明から分かるとおり、第２のオアゲート115と第
４のオアゲート117には１倍信号S124が入力しているた
め、第４の昇圧信号S134と第６の昇圧信号S136が常にハ
イレベルとなり、第５の昇圧スイッチ95が常にオンとな
り、かつ第１の分配スイッチ46と第２の分配スイッチ47
とが0.25秒毎に交互にオン・オフを繰り返す。

そのため、昇圧手段90は発電手段10の発電エネルギを
計時手段20と蓄電手段30とに送り、計時手段20の駆動を
行いながら蓄電手段30へ充電を行うことが可能になる。

なお、第１のラッチ101の出力がハイレベルであれ
ば、ナンドゲート107の入力の一つはロウレベルとなる
ため放電信号S45はハイレベルとなり、放電スイッチ43
はオフを継続する。

つぎに、時間が経過して発電電圧が若干低下した場合
についての動作について説明する。ここでは単純化のた
め、蓄電手段30への充電はすすんでおらず、蓄電電圧V7
1は0.8Vのままであると仮定する。

このとき、発電電圧V61が蓄電電圧V71の5/6倍以上か
つ3/2倍未満、すなわち蓄電電圧V71が0.8Vのとき、発電
電圧V61が1.2V〜0.67Vの範囲であれば、１倍検出ストロ
ーブS27がハイレベルとなるタイミングで第１の分圧回
路60が分圧動作を行った結果、コンパレータ85の演算出
力S81はロウレベルとなり、第１のラッチ101がこれをラ
ッチしてロウレベルを出力する。

その直後に、２倍検出ストローブS28がハイレベルと
なるタイミングで、第２の分圧回路70が分圧動作を行っ
た結果、コンパレータ85の演算出力S81はハイレベルと
なり、第２のラッチ102がこれをラッチしてハイレベル
を出力する。

第１のラッチ101がロウレベルを出力し、かつ第２の
ラッチ102がハイレベルを出力しているときは、昇圧許
可クロックS127がロウからハイレベルに立ち上がると同
時に２倍信号S125がハイレベルとなり、１倍信号S124と
３倍信号S126はともにロウレベルのままとなる。

このときは、第１の昇圧スイッチ91と第５の昇圧スイ
ッチ95は、第１の昇圧クロックS121がハイレベルとなる
間オンになり、第２の昇圧スイッチ92と第３の昇圧スイ
ッチ93は第１の昇圧クロックS121の反転信号がハイレベ
ルとなる間オンになり、かつ第１の分配スイッチ46と第
２の分配スイッチ47とが第１の昇圧クロックS121の反転
信号がハイレベルとなるタイミングで0.25秒毎に交互に
オンオフする。

このため、昇圧手段90は、発電手段10の発電エネルギ
を２倍昇圧して計時手段20と蓄電手段30とに送り、計時
手段20の駆動を行いながら蓄電手段30へ充電を行うこと
が可能になる。

なお、第２のラッチ102の出力がハイレベルであれ
ば、ナンドゲート107の入力の一つはロウレベルとなる
ため、放電信号S45はハイレベルとなり、放電スイッチ4
3はオフを継続する。

つぎに、さらに時間が経過し、発電電圧が低下した場
合についての動作について説明する。

ここでは単純化のため、蓄電手段30への充電はすすん
でおらず、蓄電電圧V71は0.8Vのままであると仮定す
る。

このとき、発電電圧V61が蓄電電圧V71の1/3倍以上で
かつ5/6倍未満、すなわち蓄電電圧V71が0.8Vのとき発電
電圧V61が0.67V〜0.27Vの範囲であれば、１倍検出スト
ローブS27がハイレベルとなるタイミングで第１の分圧
回路60が分圧動作を行った結果、コンバータ85の演算出
力S81はロウレベルとなり、第１のラッチ101がこれをラ
ッチしてロウレベルを出力する。

その直後に、２倍検出ストローブS28がハイレベルと
なるタイミングで第２の分圧回路70が分圧動作を行った
結果、コンパレータ85の演算出力S81はロウレベルとな
り、第２のラッチ102がこれをラッチしてロウレベルを
出力する。

さらにその直後に、３倍検出ストローブS29がハイレ
ベルとなるタイミングで第２の分圧回路70が分圧動作を
行った結果、コンパレータ85の演算出力S81はハイレベ
ルとなり、第３のラッチ103がこれをラッチしてハイレ
ベルを出力する。

第１のラッチ101と第２のラッチ102がロウレベルを出
力し、かつ第３のラッチ103がハイレベルを出力してい
るときは、昇圧許可クロックS127がロウからハイレベル
に立ち上がると同時に３倍信号S126がハイレベルとな
り、１倍信号S124と２倍信号S125はともにロウレベルの
ままとなる。

このとき、第１の昇圧スイッチ91と第５の昇圧スイッ
チ95は第１の昇圧クロックS121がハイレベルとなる間オ
ンになり、第２の昇圧スイッチ92と第３の昇圧スイッチ
93と第６の昇圧スイッチ96と第７の昇圧スイッチ97は第
２の昇圧クロックS122がハイレベルとなる間オンにな
る。また、第４の昇圧スイッチ94は第３の昇圧クロック
S123がハイレベルとなる間オンになり、かつ第１の分配
スイッチ46と第２の分配スイッチ47とが、第３の昇圧ク
ロックS123がハイレベルとなるタイミングで0.25秒毎に
交互にオン・オフする。

そのため、昇圧手段90は、発電手段10の発電エネルギ
を３倍昇圧して計時手段20と蓄電手段30とに送り、計時
手段20の駆動を行いながら蓄電手段30へ充電を行うこと
が可能になる。

なお、第３のラッチ103の出力がハイレベルであれ
ば、ナンドゲート107の入力の一つはロウレベルとなる
ため放電信号S45はハイレベルとなり、放電スイッチ43
はオフを継続する。

つぎに、蓄電手段30の充電が進んだのち、発電手段10
の発電エネルギが微小になるか、または発電を停止した
ときの動作についての説明をする。

ここでは単純化のため、蓄電手段30への充電がすすん
で、その蓄電電圧V71は1.0Vまで上昇していると仮定す
る。

このとき、発電電圧V61が蓄電電圧V71の1/3倍未満、
すなわち蓄電電圧V71が1.0Vのとき発電電圧V61が0.33V
以下であれば、１倍検出ストローブS27がハイレベルと
なるタイミングで第１の分圧回路60が分圧動作を行った
結果、コンパレータ85の演算出力S81はロウレベルとな
り、第１のラッチ101がこれをラッチしてロウレベルを
出力する。

その直後に、２倍検出ストローブS28がハイレベルと
なるタイミングで第２の分圧回路70が分圧動作を行った
結果、コンパレータ85の演算出力S81はロウレベルとな
り、第２のラッチ102がこれをラッチしてロウレベルを
出力する。

さらにその直後に、３倍検出ストローブS29がハイレ
ベルとなるタイミングで第２の分圧回路70が分圧動作を
行った結果、コンパレータ85の演算出力S81はロウレベ
ルとなり、第３のラッチ103がこれをラッチしてロウレ
ベルを出力する。

第１のラッチ101と第２のラッチ102と第３のラッチ10
3がいずれもロウレベルを出力しているときは、昇圧許
可クロックS127がロウからハイレベルに立ち上がると同
時に１倍信号S124と２倍信号S125と３倍信号S126は、す
べてロウレベルとなる。

このときは、ナンドゲート107の入力はすべてハイレ
ベルとなるため、放電信号S45はロウレベルとなり、第
５図に示す放電スイッチ43がオンとなる。

それによって、蓄電手段30に蓄えられたエネルギは放
電スイッチ43を経由して計時手段20に送られ、発電手段
10の発電がほとんどないような場合であっても、蓄電手
段30のエネルギにより計時手段20の駆動を継続して行う
ことが可能になる。

なおこのときは、第１の昇圧スイッチ91から第７の昇
圧スイッチ97はいずれもつねにオフになり、第１の分配
スイッチ46と第２の分配スイッチ47もオフになるため、
昇圧手段90は、発電手段10の発電エネルギの昇圧および
充電動作を直ちに停止する。

ここで、第９図と第10図に昇圧手段90の単体での充電
特性を示す。

第９図は、例として蓄電電圧V71が1.0V、また第10図
は蓄電電圧V71が1.4Vの蓄電状態における、発電手段10
の発電電圧V61と蓄電手段30への充電電力Ｐとの関係を
示したものである。ただし、発電手段10の内部抵抗は10
KΩであるものとする。

第９図及び第10図において、161は１倍昇圧したとき
の蓄電手段30への充電特性である１倍昇圧特性を示し、
同様に162は２倍昇圧特性、163は３倍昇圧特性をそれぞ
れ示す。いずれの昇圧特性も、発電電圧に対して充電電
力が直線的に変化している。

第９図において、２倍昇圧特性162と３倍昇圧特性163
とが交わる点での発電電圧V61の値は0.833Vであり、第1
0図においては２倍昇圧特性162と３倍昇圧特性163とが
交わる点での発電電圧V61の値は1.167Vとなる。したが
って、この交点での発電電圧V61と蓄電電圧V71（1Vと1.
4V）との比は、0.833/1と1.167/1.4で、共に0.833（＝5
/6）であり、この点よりも発電電圧V61が上昇した場合
は、２倍昇圧の方が３倍昇圧よりも充電効率が向上す
る。

同様に、２倍昇圧特性162と１倍昇圧特性161との交点
においては発電電圧V61は、1.5Vと2.1Vであり、その発
電電圧V61と蓄電電圧V71との比は、1.5/1と2.1/1.4で、
共に1.5（＝3/2）であり、この点よりも発電電圧V61が
上昇した場合は、１倍昇圧の方が２倍昇圧よりも充電効
率が向上する。これは蓄電電圧V71が変化した場合でも
成立する。

したがって、この第２実施例の電子時計の昇圧手段90
の制御においては、上記の説明から明らかなように、次
のように昇圧倍率を設定する。

１倍昇圧:3/2≦発電電圧／蓄電電圧 ２倍昇圧:5/6≦発電電圧／蓄電電圧＜3/2 ３倍昇圧:1/3≦発電電圧／蓄電電圧＜5/6 昇圧動作なし：発電電圧／蓄電電圧＜1/3 このように設定することにより、発電電圧V61と蓄電
電圧V71の比率に応じた充電効率のよい昇圧倍率を選択
することができる。

また、昇圧動作なしの場合については、単純に３倍昇
圧特性が負の値を取らないように設定している。これ
は、第９図および第10図に３倍昇圧特性163の直線を破
線で延長しているが、この延長線の横軸との切片におけ
る発電電圧V61は、0.333Vと0.467Vであり、これと蓄電
電圧V71（1Vと1.4V）の比が、共に0.33（＝1/3）である
ことによっている。

ただし、この第２実施例に示した昇圧手段90におい
て、特に蓄電手段30に昇圧充電している間については、
昇圧手段90は一般的な用途のように昇圧電圧を発生保持
するようにはならない。なぜなら、昇圧手段90が昇圧し
た出力は蓄電手段30に吸収されてしまうため、昇圧手段
90の動作中における実際の昇圧電圧は蓄電電圧V71に近
い電圧となり、かつ第７図に示した各昇圧コンデンサ14
1,142,143は、発電手段10から取り出せるエネルギが最
大となるような端子電圧となって動作することを強調し
ておく。

したがって、この第２実施例の電子時計においては、
とくに蓄電手段の充電量が比較的少ない初期充電時の充
電効率を向上することが可能になる。

［第３実施例：第11図］ つぎに、この発明の第３実施例の電子時計について説
明するが、第11図の回路図を用いて、前述の第２実施例
と相違する部分だけの構成とその動作の説明をする。そ
の他の点は前述の第２実施例と同じであるので、その説
明は省略する。

第11図は、この第３実施例の電子時計における演算手
段80と制御手段50の一部を示す回路図であり、図示して
いない部分は第６図に示した第２実施例の演算手段80お
よび制御手段50と同じ構成である。

この演算手段80には、発電電圧V61がある電圧以上で
あるかどうかを調べるために、発電電圧V61が0.6V以上
ならハイレベルを出力するアンプ回路を発電検出手段67
として用意し、さらに蓄電電圧V71がある電圧以上であ
るかどうかを調べるために、蓄電電圧V71が0.6V以上な
らハイレベルを出力するアンプ回路を蓄電検出手段77と
して設けている。

なお、アンプ回路である発電検出手段67および蓄電検
出手段77はラッチ機能を有しており、１倍検出ストロー
ブS27の立ち上がりで検出結果をラッチする。

一方、制御手段50においては、第1,第2,第３のラッチ
101,102,103と、第11のアンドゲート151と、第３のイン
バータ152と、第12のアンドゲート153と、第５のアオゲ
ート154と、第13のアンドゲート155と、第4,第5,第６の
インバータ156,157,158により、第６図に示した第２実
施例の制御手段50における、第１乃至第３のラッチ101,
102,103に代わる回路を構成している。

そして、第１乃至第３のラッチ101,102,103はデータ
ラッチで、第２実施例のデータラッチと同様に、いずれ
も演算手段80からの演算出力S81を入力しており、各ラ
ッチについては、第１のラッチ101は１倍検出ストロー
ブS27を、第２のラッチ102は２倍検出ストローブS28
を、第３のラッチ103は３倍検出ストローブS29をもう一
つの入力としている。

そして、第１のラッチ101の出力と発電検出手段67の
出力と蓄電検出手段77の出力との論理積を、第２実施例
における第３のラッチ103の出力に相当する信号として
出力する。

また、発電検出手段67の出力と蓄電検出手段77の出力
の反転信号との論理積を、第３のインバータ152と第12
のアンドゲート153とで生成し、これと第２のラッチ102
の出力との論理和を第５のオアゲート154で生成し、第
２実施例における第２のラッチ102の出力に相当する信
号として出力する。

そして、第３のラッチ103の出力と発電検出手段67の
出力と蓄電電圧検出手段77の出力との論理積を、第２実
施例における第３のラッチ103の出力に相当する信号と
して出力する。

また、第11のアンドゲート151と第５のオアゲート154
と第13のアンドゲート155の各出力を、それぞれ第４乃
至第６のインバータ156,157,158によって反転して、第
２実施例における第１乃至第３のラッチ101,102,103の
各反転出力に相当する信号として出力する。

さらに、昇圧許可クロックS127と発電検出手段67の出
力との論理積を、第14のアンドゲート159で生成し、第
２実施例における昇圧許可クロックS127に相当する信号
として使用する。

この第３実施例の動作について、第６図および第11図
を用いて説明する。

通常の動作については、第２実施例とほぼ同様な動作
となる。

これは、発電電圧V61と蓄電電圧VY1がともに0.6Vを越
えているような場合は、１倍検出ストローブS27が立ち
上がるタイミングで発電検出手段67と蓄電検出手段77が
それを検出してともにハイレベルを出力するため、第１
ないし第３のラッチ101,102,103の出力は、それぞれ第1
1のアンドゲート151と第５のオアゲート154、第13のア
ンドゲート155の出力がそのまま反映されるためであ
る。

ここでは、蓄電手段30には電気エネルギがある程度蓄
えられ、蓄電電圧V71が1.0V程度となっているとき、発
電電圧V61は0.4V程度しか生じていない場合についての
電子時計の動作について説明する。

さて、前述の第２実施例における、３倍昇圧の動作説
明では、蓄電手段30の端子電圧が1.0Vのときは発電手段
10は発電電圧が0.67〜0.27Vの範囲であれば３倍昇圧可
能としたが、通常は、発電電圧が低い場合、例えば発電
電圧が0.5Vを下まわるような場合は、昇圧手段90中の昇
圧スイッチの特性上、効率の良い昇圧が困難となる場合
がある。

このようなときには昇圧充電ができないばかりでな
く、蓄電手段30に蓄えられたエネルギを昇圧手段90側へ
逆に放出してしまうようになる。

そのため、この第３実施例では、発電電圧V61が0.6V
以上のときは第２実施例と同じ動作をするが、発電電圧
V61が0.6Vを下回るときは充電を禁止するように動作す
るようにしている。

すなわち、発電検出手段67が１倍検出ストローブS27
の立ち上がるタイミングで発電電圧V61をラッチし、そ
れを出力した結果がロウレベルとなるときは、１倍信号
S124〜３倍信号S126は昇圧許可クロックS127とは関係な
くすべてロウレベルとなり、昇圧充電動作は行われなく
なる。

したがって、発電電圧V61がかなり低いような場合
に、蓄電したエネルギを無駄に放出してしまうような動
作を防止し、電子時計の全体動作を安定に制御すること
が可能である。

またこれとは逆に、蓄電手段30の端子電圧が低いと
き、たとえば、蓄電電圧V71が0.4V程度であるとする
と、第２実施例においては、発電電圧V61が0.7Vあれ
ば、制御手段50は１倍昇圧で昇圧手段90を制御しようと
するが、そうすると計時手段20側には大きくとも0.7Vく
らいの電圧しか生じない場合があり、一般的には1.0V程
度の電圧が動作に必要である計時手段20はこのとき時刻
表示動作を行えなくなってしまう。

そのため、この第３実施例では、発電電圧V61と蓄電
電圧V71とがともに0.6V以上のときは、第２実施例と同
じ動作を行うが、とくに発電電圧V61が0.6V以上であ
り、かつ畜電電圧V71が0.6Vを下回るときには、強制的
に２倍昇圧で充電を行うようにしている。

すなわち、発電検出手段67と蓄電検出手段77が１倍検
出ストローブS27の立ち上がるタイミングで発電電圧V61
と蓄電電圧V71とをそれぞれラッチした結果、発電検出
手段67がハイレベルを出力し、かつ蓄電検出手段77の出
力がロウレベルとなるときは、第11のアンドゲート151
と第13のアンドゲート155は一方の入力がロウレベルと
なるためロウレベルを出力するが、第12のアンドゲート
153の出力だけはハイレベルとなるため、第５のオアゲ
ート154の出力はハイレベルとなる。

よって制御手段50の内部は、前述の第２実施例におけ
る２倍昇圧の動作とほぼ同様になり、昇圧手段90が強制
的に２倍昇圧の動作を行うよう制御されることになる。

このため、計時手段20の端子電圧は昇圧出力を受けて
少なくとも1.2Vは確保されることとなり、計時手段20の
動作が時刻表示動作を継続可能となる。

したがって、蓄電電圧V71がかなり低い場合でも、計
時手段20が途中で停止してしまうような動作を防止し、
電子時計の全体動作を安定に制御することが可能にな
る。

上記の説明から分かるとおり、この第３実施例では、
第２実施例の仮定に含めていなかったケース、すなわち
発電電圧V61や蓄電電圧V71が極めて低くなってしまうよ
うな特殊な場合であっても、動作の安定した電子時計を
得ることが可能である。

［第４実施例：第12図］ つぎに、この発明の第４実施例の電子時計について第
12図を用いて説明する。

この第４実施例は、前述した第２、第３実施例とほぼ
同様であるが、一部の異なる部分の構成のみを第12図に
示し、その構成を説明する。

この第４実施例では、第12図に示すように、計時手段
20の電源電圧がある電圧以上であるかどうかを調べるた
めに、計時手段20の正極電圧が1.2V以上であればハイレ
ベルを出力するアンプ回路を分配検出手段86として設け
ている。

なお、アンプ回路である分配検出手段86はラッチ機能
を有しており、クロックS26の立ち上がりで検出結果を
ラッチする。

そして、分配検出手段86の出力を第７のインバータ87
によって反転した信号を、第２実施例または第３実施例
でのクロックS26に相当する信号として制御手段50へ出
力するようにしている。

つぎに、この第４実施例における電子時計の動作につ
いて、第５図および第12図を用いて説明する。

この第４実施例の電子時計の動作は、前述した第２実
施例または第３実施例とほぼ同様であるが、スイッチ手
段40の分配充電動作だけが異なり、計時手段20の駆動と
蓄電手段30への充電動作を最適化できるよう改善してい
る。

すなわち、第２実施例または第３実施例におけるクロ
ックS26の代わりに、クロックS26の立ち上がるタイミン
グ、すなわち0.5秒の周期で、分配検出手段86が計時手
段20の電源電圧を検出した結果が1.2V以上であるときは
ロウレベルで、1.2Vを下まわるときはハイレベルとなる
信号が、制御手段50に送られる。それによって、制御手
段50は、計時手段20の電源電圧が充分維持されている間
のみ、昇圧手段90が昇圧した電圧を蓄電手段30へ送るよ
うに、第1,第２の分配信号S48,S49を出力してスイッチ
手段40を制御することができる。

よって、第２実施例または第３実施例では、蓄電手段
30の充電はクロックS26を用いて単純に１対１の時分割
で周期的に行うようになっていたが、第４実施例では蓄
電手段30の充電に割り当てる時間を計時手段20の端子電
圧に応じて変化させことが可能となり、計時手段20の駆
動に必要なエネルギ以外を蓄電手段30の充電に割り当て
られるようになる。

とくに、この第４実施例では、クロックS26の周波数
を適切に設定すれば、計時手段20の端子電圧は分配検出
手段86の検出電圧近傍でほぼ安定させることが可能にな
り、一般的なアナログ電子時計のステップモータの安定
駆動も同様に可能になる。

これにしたがい、発電手段10から得られる電気エネル
ギに変化があっても、計時手段20の動作に必要なエネル
ギに過不足が発生することなく、計時手段20の駆動と蓄
電手段30への充電動作の最適化を実現できる。

なお、前述した第２実施例において、第１の分圧回路
60および第２の分圧回路70は、分圧方法として抵抗によ
る分圧を用いたが、他の方法を採用してもよい。

たとえば、抵抗の代わりに、容量比が分圧比となる２
つのコンデンサを直列に接続し、その中点から分圧出力
する方法でもよい。さらに分圧時の消費電流に制約がな
ければ分圧スイッチを省いてもよい。

また、第２実施例では、演算手段80として第１の分圧
回路60と第２の分圧回路70とコンパレータ85を用いるこ
とにしたが、ADコンバータとマイコンを利用することに
より、発電電圧と蓄電電圧の比率を直接演算するように
した場合には、分圧回路やコンパレータ85は不要にな
り、制御手段50内のデコーダ部分も不要になる。

さらに、昇圧手段90の昇圧倍率は演算手段80による演
算した結果に応じて決定しているが、特に昇圧手段90が
計時手段20へ昇圧出力を行う間は、演算手段80の演算結
果と無関係に昇圧倍率をある固定の値にすることも可能
である。

たとえば、昇圧手段90が計時手段20へ昇圧出力を行う
間の昇圧倍率を、２倍に固定してしまってもよい。

なお、前述した第２乃至第４実施例においては、単純
化のために、昇圧手段90を1,2,3倍昇圧可能な構成とし
たが、これに限るものではない。

例えば、必要に応じて1.5倍昇圧や2/3倍昇圧（3/2倍
降圧）なども可能な構成の昇圧手段を用いてもよい。そ
の場合にも、上述したように発電電圧と蓄電電圧との比
率に応じてその昇圧倍率を選択可能なように演算手段や
制御手段を構成することにより、さらに細かな充電制御
を実現することも可能である。

以上の説明から明らかなように、この発明による電子
時計は、発電手段と蓄電手段がどのような状態にあって
も、発電手段の発電エネルギによって蓄電手段を充電可
能な状態であれば、発電手段の発電エネルギを蓄電手段
へ直接あるいは昇圧して充電することが可能になり、蓄
電手段の充電を効率よく行うことができる。

また昇圧して充電する場合には、充電効率が最も大き
くなるような昇圧倍率を選択して昇圧することができ
る。

このため、この発明の電子時計においては、従来は利
用が難しかった低電圧の発電エネルギを利用できるよう
になり、特に蓄電手段の充電量が比較的少ない初期充電
時の充電効率を向上することができる。

産業上の利用可能性 以上の説明から明らかなように、この発明によれば、
発電手段と蓄電手段を内蔵した電子時計における蓄電手
段への充電効率を高め、長時間の安定した計時動作を可
能にすることができる。特に、発電電圧を複数の昇圧倍
率で昇圧可能な昇圧手段を設け、発電電圧と蓄電電圧と
の比に応じてその昇圧倍率を変更するようにすれば、発
電電圧がかなり低い場合でも最適な充電が可能になる。
したがって、熱電素子に代表されるような外部環境によ
って発電電圧が大きく変化する発電手段を内蔵する電子
時計でも、効率よい充電が可能になり、電子時計の長期
間に亘る安定した動作を実現することができる。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G04C 10/00 - 10/04 G04G 1/00 H02P 9/00

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】外部からのエネルギにより発電する発電手
   段と、 該発電手段の発電エネルギを蓄電する蓄電手段と、 前記発電手段または蓄電手段から供給される電気エネル
   ギにより時刻表示動作をする計時手段と、 前記発電手段による発電電圧と前記蓄電手段による蓄電
   電圧との比率を演算する演算手段と、 前記発電手段と前記蓄電手段と前記計時手段との間の接
   続または遮断を行うスイッチ手段と、 前記演算手段の演算出力に応じて前記スイッチ手段の接
   続または遮断を制御する制御手段と を有することを特徴とする電子時計。
2. 【請求項２】外部からのエネルギにより発電する発電手
   段と、 該発電手段の発電エネルギを蓄電する蓄電手段と、 前記発電手段または蓄電手段から供給される電気エネル
   ギにより時刻表示動作をする計時手段と、 前記発電手段による発電電圧と前記蓄電手段による蓄電
   電圧との比率を演算する演算手段と、 前記発電電圧を複数の昇圧倍率のいずれかで昇圧し、そ
   の昇圧した電圧を前記蓄電手段と前記計時手段へ出力す
   る昇圧手段と、 前記発電手段と前記蓄電手段と前記計時手段と前記昇圧
   手段との間の接続または遮断を行うスイッチ手段と、 前記演算手段の演算出力に応じて前記スイッチ手段の接
   続または遮断および前記昇圧手段の昇圧倍率を制御する
   制御手段と を有することを特徴とする電子時計。
3. 【請求項３】請求の範囲第２項に記載の電子時計におい
   て、 前記計時手段への印加電圧を検出する印加電圧検出手段
   を備え、 前記制御手段は、前記印加電圧が所定の電圧値を下まわ
   るときは前記昇圧手段の出力を前記計時手段へ送り、前
   記印加電圧が所定の電圧値を上回るときは前記昇圧手段
   の出力を前記蓄電手段へ送るように前記スイッチ手段を
   制御することを特徴とする電子時計。
4. 【請求項４】請求の範囲第２項に記載の電子時計におい
   て、 前記制御手段は、前記発電手段による発電電圧と前記蓄
   電手段による蓄電電圧との比率である［発電電圧／蓄電
   電圧］が 3/2以上のときは一倍昇圧を選択し、 5/6以上3/2未満のときは２倍昇圧を選択し、 1/3以上5/6未満のときは３倍昇圧を選択して、 それぞれ昇圧を行うように、 1/3未満のときには昇圧を行わないように、 前記昇圧手段を制御することを特徴とする電子時計。
5. 【請求項５】外部からのエネルギにより発電する発電手
   段と、 該発電手段の発電エネルギを蓄電する蓄電手段と、 前記発電手段または蓄電手段から供給される電気エネル
   ギにより時刻表示動作をする計時手段と、 前記発電手段による発電電圧と前記蓄電手段による蓄電
   電圧との比率を演算する演算手段と、 前記発電電圧を複数の昇圧倍率のいずれかで昇圧し、そ
   の昇圧した電圧を前記蓄電手段と前記計時手段へ出力す
   る昇圧手段と、 複数のスイッチング素子からなり、前記発電手段と前記
   蓄電手段と前記計時手段と前記昇圧手段との間の接続ま
   たは遮断を行うスイッチ手段と、 前記演算手段の演算出力に応じて前記昇圧手段の昇圧倍
   率を選択する制御を行い、前記発電電圧が所定の電圧値
   以下のときには、前記演算手段の動作または演算結果を
   無効にして前記昇圧手段の昇圧動作を強制的に停止さ
   せ、かつ前記発電手段と前記充電手段の接続を遮断する
   ように前記スイッチ手段を制御する制御手段と を有することを特徴とする電子時計。
6. 【請求項６】外部からのエネルギにより発電する発電手
   段と、 該発電手段の発電エネルギを蓄電する蓄電手段と、 前記発電手段または蓄電手段から供給される電気エネル
   ギにより時刻表示動作をする計時手段と、 前記発電手段による発電電圧と前記蓄電手段による蓄電
   電圧との比率を演算する演算手段と、 前記発電電圧を複数の昇圧倍率のいずれかで昇圧し、そ
   の昇圧した電圧を前記蓄電手段と前記計時手段へ出力す
   る昇圧手段と、 複数のスイッチング素子からなり、前記発電手段と前記
   蓄電手段と前記計時手段と前記昇圧手段との間の接続ま
   たは遮断を行うスイッチ手段と、 前記演算手段の演算出力に応じて前記昇圧手段の昇圧倍
   率を選択する制御を行い、前記発電電圧が所定の電圧以
   上でかつ畜電電圧が所定の電圧以下のときには、前記演
   算手段の動作または演算結果を無効にして前記昇圧手段
   の昇圧倍率を固定し、その昇圧した電圧によって前記蓄
   電手段を充電するように前記スイッチ手段を制御する制
   御手段と を有することを特徴とする電子時計。
7. 【請求項７】請求の範囲第６項に記載の電子時計におい
   て、 前記制御手段が固定する前記昇圧回路の昇圧倍率が、前
   記計時手段を駆動可能な電圧が得られる昇圧倍率である
   ことを特徴とする電子時計。
8. 【請求項８】請求の範囲第２項に記載の電子時計におい
   て、 前記演算手段は、 前記発電手段の端子電圧を少なくとも１つ以上の比率に
   分圧出力する第１の分圧手段と、 前記蓄電手段の端子電圧を少なくとも１つ以上の比率に
   分圧出力する第２の分圧手段と、 前記第１の分圧手段と前記第２の分圧手段との出力の大
   小を比較して出力する比較手段と によって構成されていることを特徴とする電子時計。
9. 【請求項９】請求の範囲第１項乃至第８項のいずれか一
   項に記載の電子時計において、 前記演算手段が、前記発電電圧と蓄電電圧との比率を演
   算する動作を間欠的に行うことを特徴とする電子時計。
10. 【請求項１０】請求の範囲第１項乃至第８項のいずれか
    一項に記載の電子時計において、 前記制御手段は、前記演算手段の演算時には前記発電手
    段と前記蓄電手段との間の接続を遮断するように該スイ
    ッチ手段を制御する機能を有することを特徴とする電子
    時計。
11. 【請求項１１】請求の範囲第２項乃至第８項のいずれか
    一項に記載の電子時計において、 前記制御手段は、前記演算手段の演算時および演算直前
    の所定時間の間は、前記昇圧手段の動作を停止させる
    か、あるいは前記発電手段と前記昇圧手段との間の接続
    を遮断するように前記スイッチ手段を制御する機能を有
    することを特徴とする電子時計。