[go: up one dir, main page]

WO1998047157A1 - Resistor and method for manufacturing the same - Google Patents

Resistor and method for manufacturing the same Download PDF

Info

Publication number
WO1998047157A1
WO1998047157A1 PCT/JP1998/001700 JP9801700W WO9847157A1 WO 1998047157 A1 WO1998047157 A1 WO 1998047157A1 JP 9801700 W JP9801700 W JP 9801700W WO 9847157 A1 WO9847157 A1 WO 9847157A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
layer
upper electrode
substrate
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1998/001700
Other languages
English (en)
French (fr)
Inventor
Shogo Nakayama
Naohiro Takashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to US09/403,184 priority Critical patent/US6348392B1/en
Priority to EP98912794A priority patent/EP1011109A1/en
Publication of WO1998047157A1 publication Critical patent/WO1998047157A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser

Definitions

  • the present invention relates to a resistor used in a high-density wiring circuit and a method for manufacturing the resistor.
  • FIG. 11 is a plan view of a conventional resistor.
  • reference numeral 1 denotes an insulating substrate.
  • 2 a and 2 b are electrodes provided on both sides of the upper surface of the substrate 1.
  • Reference numeral 3 denotes a resistor that conducts between the electrodes 2a and 2b.
  • 4a and 4b are side electrodes provided on the side surface of the substrate 1 so as to conduct with the electrodes 2a and 2b.
  • 5 is a trimming groove formed by trimming the resistor 3.
  • FIG. 12 is a process chart showing a main part of a conventional method for manufacturing a resistor.
  • the resistor 17 is formed of a thick film so as to extend between the electrodes 14 adjacent to each other in the horizontal direction.
  • trimming is performed using laser light.
  • the trimming is performed while measuring the resistance value.
  • the measurement of the resistance value of each resistor 17 and the trimming are performed for each of the resistors arranged in the horizontal direction. That is, for example, a measurement terminal is set up for each electrode for the resistors arranged in the horizontal direction at the uppermost stage, and a laser is irradiated while measuring the resistance value to trim the resistors.
  • an insulating protective film such as glass is formed on the surface, and then cracking is performed along the vertical groove 12 to obtain a plurality of strips.
  • a side electrode is formed of a thick film on both sides of each strip, and the surface of the electrode is plated.
  • the probe in the conventional resistor, in the trimming process, the probe is brought into contact with the upper electrode layer, current flows through the resistor layer, the voltage drop is read, and the laser is used until the resistance reaches the specified value. Trimming grooves were formed by this method.
  • Figure 13 shows a conventional resistor.
  • Figure 13 (a), (b), and (c) schematically show the difference in the current measurement path depending on the position of the probe during trimming.
  • FIG. 13 (deHf) shows the case of low resistance.
  • reference numeral 23 denotes a contact position between the upper electrode layer and the probe
  • reference numeral 24 denotes a current path for measuring a resistance value.
  • changing the contact position 23 between the upper electrode layer and the probe does not affect the current path 24 (see Figs. 13 (a), (b), and (c)).
  • the difference in the sheet resistivity between the upper electrode layer and the resistance layer becomes smaller, so that the current does not pass through the entire resistance layer.
  • the contact position 23 between the upper electrode layer and the probe is changed as shown in), the current path 24 changes greatly.
  • the measured resistance value changes depending on the contact position between the upper electrode layer and the probe.According to the variation in the contact position between the upper electrode layer and the probe, the resistance is accurately measured during trimming. In spite of the fact that the value was corrected, there was a problem that the actual resistance after trimming had variations.
  • the present invention solves the above-mentioned conventional problems.
  • a resistor whose resistance value falls within a predetermined resistance value range accurately regardless of the variation in the contact position between the probe and the upper electrode layer. It is intended to provide a vessel and a method for producing the vessel. Disclosure of the invention
  • a resistor includes: a substrate; a pair of upper electrode layers having cutouts provided on both sides of an upper surface of the substrate; and a resistor electrically connected to the upper electrode layer.
  • a protective layer provided so as to cover at least the resistive layer; and a side surface provided on the side surface of the substrate so as to overlap and electrically connect to a part of the upper surface of the upper electrode layer. It consists of an electrode layer.
  • the notch is provided in the pair of upper electrode layers provided on both sides of the upper surface of the substrate, so that the probe for measuring the resistance value and the upper electrode layer are used during trimming. Even if the contact position with the resistor varies, the current path in the resistor becomes stable without variation due to the presence of the notch, and as a result, even in the low-resistance region, the resistance value can be accurately adjusted to the predetermined resistance value. It can be included in the range.
  • FIG. 1 is a perspective view in which a part of the resistor according to the first embodiment of the present invention is cut away
  • FIGS. 2 (a) to (c) are process diagrams showing a method of manufacturing the resistor
  • FIG. To (d) are process diagrams showing the method of manufacturing the resistor
  • FIG. 4 (a> to (c) are schematic diagrams showing current paths when measuring the resistance value of the resistor.
  • FIG. 5 is a perspective view in which a part of the resistor according to the second embodiment of the present invention is cut away
  • FIGS. 6 (a) to (d) are process diagrams showing a method of manufacturing the resistor
  • FIGS. ) To (d) are process diagrams showing a method for manufacturing the resistor
  • FIGS. 8 (a) to (c) are schematic diagrams showing current paths when measuring the resistance value of the resistor
  • FIG. 9 is the present invention.
  • FIG. 10 is a perspective view of the third embodiment in which a part of the resistor is cut away
  • FIGS. 10 to (c) are schematic diagrams showing a current path when measuring the resistance value of the resistor
  • FIG. Fig. 12 is a top view of the resistor
  • FIG. 12 is a process diagram showing the main part of the method of manufacturing the resistor, and Figs. 13 (a) to (f) FIG. 4 is a schematic diagram showing a current path at the time of measuring the resistance value of the container.
  • FIG. 1 is a perspective view in which a part of a resistor according to a first embodiment of the present invention is cut away.
  • reference numeral 31 denotes a substrate made of aluminum or the like.
  • Reference numeral 32 denotes a pair of upper electrode layers provided on both sides of the upper surface of the substrate 31 and made of a mixed material of silver and glass or the like.
  • Reference numeral 33 denotes a mixed material of ruthenium oxide and glass or silver, paradigm, which is provided on the upper surface of the substrate 31 so as to partially overlap the pair of upper electrode layers 32 and to be electrically connected.
  • the resistance layer is made of a mixed material of glass and glass.
  • Reference numeral 3 4 denotes the center of the upper electrode layer 32 left from both sides of the upper electrode layer 32 in the same direction as the width direction of the substrate 31 in the upper electrode layer 32, and 1/4 of the width of the upper electrode layer 32 remains.
  • Reference numeral 35 denotes a trimming groove provided by a laser or the like to correct the resistance value of the resistance layer 33 to a predetermined resistance value.
  • Reference numeral 36 denotes a protective layer made of a lead borate-based glass provided so as to cover at least the resistance layer 33.
  • Reference numeral 37 denotes a side electrode layer made of a mixed material of silver and glass provided on the side surface of the substrate 31 so as to be electrically connected to the upper electrode layer 32. Also, if necessary, a first female layer (not shown) made of nickel plating or the like is provided so as to cover the side electrode layer 37, and if necessary. A second plating layer (not shown) is provided so as to cover the first plating layer.
  • FIGS. 2 and 3 are process diagrams showing a method for manufacturing a resistor according to the first embodiment of the present invention.
  • silver and glass are spread over the vertical and horizontal dividing grooves 41 of a sheet substrate 42 made of an aluminum or the like having vertical and horizontal dividing grooves 41.
  • the mixed base material is screen-printed using a mask having a notch 43a. After drying, the material is dried in a belt-type continuous firing furnace at a temperature of about 850 ° C for about 45 ° C.
  • the upper surface electrode layer 43b having the notch 43a is formed by firing according to the profile.
  • the mixed paste material of silver and glass is screen-printed and dried on the back surface of the sheet substrate 42 at a position opposite to the upper electrode layer 43b, and the upper electrode layer is dried.
  • a back electrode layer (not shown) may be formed at the same time as the formation of 43b.
  • a mixed base material of ruthenium oxide and glass is applied to the upper electrode layer 43 so as to electrically connect the upper electrode layer 43b.
  • Screen printing on the upper surface of the sheet substrate 42 so as to overlap a part of b.Drying and drying are performed by a belt-type continuous firing furnace at a temperature of about 850 ° C and about 45 ° C.
  • the resistive layer 44 is formed by sintering according to the profile.
  • trimming is performed with a laser or the like to form a trimming groove 45.
  • the pre-coating and the resistive layer 44 are trimmed from the upper surface of the pre-coat with a laser or the like to form a trimming groove 45. Is also good.
  • a lead borate-based glass paste is screen-printed and dried so as to cover at least the upper surface of the resistive layer 44, and the belt is
  • the protective layer 46 is formed by baking at a temperature of about 62 ° C. by a profile for about 45 minutes in a continuous firing furnace.
  • the substrate is divided along the dividing grooves 41 of the sheet substrate 42 so that the upper electrode layer 43b is exposed from the side surface of the substrate.
  • a mixture of silver and glass is formed on the side surface of the strip-shaped substrate 47 so as to overlap with a part of the upper electrode layer 43b so as to conduct.
  • the first material is printed by mouth-to-mouth printing, dried, and fired in a belt-type continuous firing furnace at a temperature of about 62 ° C with a profile of about 45 minutes.
  • the side electrode layer 48 is formed.
  • the strip-shaped substrate 47 (not shown in this drawing) is divided into individual pieces to form individual pieces of the substrate 49.
  • a barrier layer which is a first plating layer made of nickel plating or the like, is formed so as to cover the exposed portion of the upper electrode layer 43 b and the side electrode layer 48.
  • a resistor is manufactured by forming a solder layer, which is a second plating layer made of an alloy of tin and lead, etc., so as to cover the first plating layer.
  • the side electrode layer is made of a mixed material of silver and glass.
  • the side electrode layer may be made of a Nigel-based phenol resin material. Is also good.
  • the upper surface electrode layer 43b having the notch 43a is formed by screen printing using a mask having the notch 43a.
  • the notch 43a may be formed in the upper electrode layer 43b by cutting the upper electrode layer 43b with a laser or the like.
  • FIGS. 4 (a), (b) and (c) are schematic views of a resistor in the course of manufacturing according to the first embodiment of the present invention.
  • 51 is the contact position between the probe and the upper electrode layer in the trimming process.
  • 52 is a current path when measuring the resistance value.
  • 4 (a), (b) and (c> show different contact positions 51 between the probe and the upper electrode layer.
  • FIGS. 4 (a), (b) and (c>) In the resistor according to the first embodiment, even if the contact position between the probe and the upper electrode layer is different, there is a notch in the upper electrode layer, and therefore, as shown in Figs. 13 (d) (e) (f). There is no significant change in the current path when measuring the resistance value as shown in the figure.Therefore, the probe shows a stable resistance value no matter where the probe is in contact with the top electrode layer, and improves the trimming accuracy. Can be planned.
  • a sheet with an average resistance value of 70 m ⁇ before trimming was changed to a target resistance value of 100 m ⁇ with a 4-terminal probe for low resistance. Trimming was performed, and then the resistance distribution was measured.
  • Table 1 shows the distribution of the trimming accuracy of the resistor in the related art and the first embodiment of the present invention.
  • the resistor in the first embodiment of the present invention is hardly affected by the contact position between the probe and the upper electrode layer during trimming.
  • FIG. 5 is a perspective view of a resistor according to a second embodiment of the present invention, in which a part of the resistor is cut away.
  • reference numeral 61 denotes a substrate made of aluminum or the like.
  • Reference numeral 62 denotes a pair of upper electrode layers provided on both sides of the upper surface of the substrate 61 and made of a mixed material of silver and glass or the like.
  • 6 3 on board 6 1 A mixed material of ruthenium oxide and glass or silver or silver, which is provided so as to partially overlap the upper surface electrode layer 62 and electrically connect to the surface. It is a resistance layer made of a mixed material of radium and glass.
  • Reference numeral 6 4 denotes a notch formed in the pair of upper electrode layers 6 2 in the same direction as the width direction of the substrate 6 1, and the notch 6 4 is formed so that the pair of upper electrode layers 6 2 face each other.
  • the upper electrode layer 62 is formed to have a width of 34 by laser or the like.
  • Reference numeral 65 denotes a trimming groove provided by a laser or the like to correct the resistance value of the resistance layer 63 to a predetermined resistance value.
  • Reference numeral 66 denotes a protective layer made of a lead borate-based glass provided so as to cover at least the resistance layer 63.
  • Reference numeral 67 denotes a side electrode layer made of a mixed material of silver and glass provided on the side surface of the substrate 61 so as to be electrically connected to the upper electrode layer 62.
  • a first plating layer (not shown) made of nickel plating or the like provided so as to cover the side surface electrode layer 67 if necessary, and a first plating layer if necessary.
  • a second plating layer (not shown) is provided so as to cover the plating layer.
  • FIG. 6 and FIG. 7 are process drawings showing a method for manufacturing a resistor according to the second embodiment of the present invention.
  • a mixed paste material of silver and glass is spread over the dividing grooves 71 of a sheet substrate 72 made of an aluminum or the like having vertical and horizontal dividing grooves 71.
  • a paste material mixed with silver and glass is screen-printed and dried on the back surface of the sheet substrate 72 at a position opposite to the upper electrode layer 73, and then dried.
  • a back electrode layer (not shown) may be formed simultaneously with the formation of 3.
  • a pair of cutouts 74 are formed in the upper electrode layer 73 using a laser or the like so as to be staggered in the same direction as the width direction of the substrate.
  • a mixed base material of ruthenium oxide and glass is used to electrically connect the upper electrode layers 73 to each other.
  • the resistive layer 75 is formed by sintering according to the above profile.
  • trimming is performed with a laser or the like to form a trimming groove 76.
  • at least a pre-coat (not shown) is performed by using borosilicate glass or the like, and then the pre-coat and the resistive layer 75 are formed by a laser or the like from the upper surface of the bricoat. Trimming may be carried out to form a trimming groove 76.
  • Fig. 7 (a) at least a resistor 75 (not shown in this drawing) is used.
  • a protective layer 77 is formed.
  • the sheet is divided along the dividing groove 71 of the sheet substrate 72 (not shown in this drawing) so that the upper electrode layer 73 is exposed from the side surface of the substrate. Then, a strip-shaped substrate 78 is formed.
  • a mixed paste material of silver and glass is formed on the side surface of the strip-shaped substrate 78 so as to overlap with a part of the upper electrode layer 73 and conduct electricity.
  • the strip-shaped substrate 78 (not shown in this drawing) is divided into individual pieces to form individual pieces of the substrate 80.
  • a barrier layer which is a first plating layer made of nickel plating or the like, is formed so as to cover the exposed portion of the upper electrode layer 73 and the side electrode layer 79, and
  • a resistor is manufactured by forming a solder layer as a second plating layer made of an alloy of tin and lead so as to cover the first plating layer.
  • the side electrode layer is described as using a mixed material of silver and glass as a material, but it is possible to use a Nigel-based X-nox resin material or the like. Is also good.
  • the step of forming the cutout portion 74 in the upper electrode layer 73 is the same even if the step is formed after the step of forming the resistance layer 75 or the step of forming the pre-coat.
  • the notch of the upper electrode layer 73 is formed.
  • the portion 74 was formed by cutting the upper electrode layer 73 with a laser or the like, but when forming the upper electrode layer 73, screen printing was performed using a mask having a notch. It may be formed by:
  • FIG. 8 (aHb) (c) is a schematic view during the manufacture of the resistor according to the second embodiment of the present invention.
  • 81 is the contact position between the probe and the upper electrode layer in the trimming process.
  • 82 is the current path when measuring the resistance value.
  • 8 (a), (b) and (c) show different contact positions 81 between the probe and the upper electrode layer, respectively.
  • the notch exists in the upper electrode layer even when the contact position between the probe and the upper electrode layer is different, so that the resistors shown in FIGS. 13 (d) (e> (f)
  • the probe shows a stable resistance value regardless of the position on the top electrode layer where the probe is in contact. Improvement can be achieved.
  • the resistor in the second embodiment of the present invention determines the contact position between the probe and the upper electrode layer during trimming. Since the configuration is not easily affected, the trimming accuracy is improved compared to the conventional resistor, and a resistor can be obtained with a desired resistance value with high accuracy.
  • FIG. 9 is a perspective view in which a part of the resistor in the third embodiment of the present invention is cut away.
  • reference numeral 91 denotes a substrate made of alumina or the like.
  • Reference numeral 92 denotes a pair of upper electrode layers provided on both sides of the upper surface of the substrate 91 and made of a mixed material of silver and glass or the like.
  • Reference numeral 93 denotes a mixed material of ruthenium oxide and glass or silver, palladium and glass, which is provided on the upper surface of the substrate 91 so as to partially overlap the upper electrode layer 92 so as to be electrically connected. This is a resistance layer made of a mixed material or the like.
  • Reference numeral 94 denotes a notch formed in the electrode layer printing process such that a pair of upper electrode layers 92 are opposed to each other so that the upper electrode layer 92 is connected to the resistance layer 93 by a width equal to 1/4 of the width of the upper electrode layer 92. Department.
  • Reference numeral 95 denotes a trimming groove provided by a laser or the like to correct the resistance value of the resistance layer 93 to a predetermined resistance value.
  • Reference numeral 96 denotes a protective layer formed of at least a lead borate-based glass or an epoxy resin and provided so as to cover the resistance layer 93.
  • Reference numeral 97 denotes a side electrode layer made of a mixed material of silver and glass or the like provided on the side surface of the substrate 91 so as to be electrically connected to the upper electrode layer 92. Also, if necessary, a first plating layer (not shown) made of nickel plating or the like is provided so as to cover the side electrode layer 97, and if necessary, the first plating layer may be covered. A second plating layer (not shown) may be provided.
  • the method of manufacturing the resistor configured as described above is substantially the same as the first embodiment or the second embodiment of the present invention, and a description thereof will be omitted.
  • FIGS. 10 (a), (b) and (c) are schematic views of a resistor in the course of manufacture according to the third embodiment of the present invention.
  • 101 is the contact position between the probe and the upper electrode layer in the trimming step.
  • 102 is a current path at the time of resistance value measurement.
  • 10 (a) and (b> (c) show different contact positions 101 between the probe and the upper electrode layer, respectively.
  • FIG. 13 (d) ( e) There is no significant change in the current path at the time of resistance measurement as seen in (f), and therefore, a stable resistance value is shown regardless of where the probe contacts the top electrode layer. The precision of the trimming can be improved.
  • a sheet with an average resistance of 7 ⁇ ⁇ ⁇ before trimming was trimmed to a target resistance value of 4 ⁇ ⁇ ⁇ ⁇ by a four-terminal probe for low resistance, and the resistance after that was trimmed.
  • the value distribution was measured.
  • the resistor of the present invention includes a substrate, a pair of upper electrode layers having notches provided on both sides of the upper surface of the substrate, and a resistor provided so as to be electrically connected to the upper electrode layer.
  • a protective layer provided so as to cover at least the resistive layer, and a protective layer provided on the side surface of the substrate so as to overlap and electrically connect to a part of the upper surface of the upper surface electrode.
  • a notch is provided in a pair of upper electrode layers provided on both sides of the upper surface of the substrate, so that the resistance value measurement during trimming is performed.
  • the resistance value can be accurately determined even in the low-resistance region.
  • the range of resistance It is those that can.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Details Of Resistors (AREA)

Description

明 細 書 抵抗器およびその製造方法 技術分野
本発明は、 高密度配線回路に用いられる抵抗器およびその製 造方法に関するものである。 背景技術
従来のこの種の抵抗器と しては、 特開昭 5 9— 7 5 6 0 7号 公報に開示されたものが知られている。
以下、 従来の抵抗器およびその製造方法について製造過程に ついて、 図面を参照しながら説明する。
第 1 1図は従来の抵抗器の平面図である。
第 1 1図において、 1は絶縁性の基板である。 2 a， 2 bは 基板 1の上面の両側に設けられた電極である。 3は電極 2 a， 2 b間を導通する抵抗体である。 4 a， 4 bは電極 2 a， 2 b と導通するように基板 1の側面に設けられた側面電極である。 5は抵抗体 3の ト リ ミ ングをした ト リ ミ ング溝である。
以上のように構成された従来の抵抗器について、 次にその製 造方法を図面を参照しながら説明する。
第 1 2図は従来の抵抗器の製造方法の要部を示す工程図であ る。
第 1 2図に示すように、 まず、 表面にク ラ ッキング用の縱溝 1 2および横溝 1 3を有するシー ト状の絶縁基板 1 1の上面に 電極 1 4を縱溝 1 2の方向に沿っては、 各領域毎に独立させる とと もに横溝 1 3の方向に沿っては、 縦溝 1 2を跨いでその両 側に位置するよう に形成し、 その後、 横方向に隣り合う電極 1 4間に跨がって抵抗体 1 7を厚膜により形成する。
次に、 レーザー光を用いて ト リ ミ ングを行う。 ト リ ミ ングは 抵抗値を測定しながら実施するのであるが、 各抵抗体 1 7の抵 抗値の測定並びに ト リ ミ ングは、 横方向に並ぶ抵抗体毎に実施 する。 すなわち例えば最上段において横方向に並ぶ抵抗体につ いて、 各電極毎に測定端子を立て、 これにより抵抗値を測定し ながら、 レーザーを照射し、 抵抗体を ト リ ミ ングする。
この後、 必要により表面にガラス等の絶縁保護膜を形成して から、 縦溝 1 2に沿ってク ラ ッ キ ングして、 複数の帯状体を得 る。 そ して各帯状体の両側に必要により側面電極を厚膜によ り、 また電極の表面にめっきを施す。
次に、 横溝 1 3に沿ってク ラ ッキ ングして個々のチッ プを得 る。
つま り、 従来の抵抗器は ト リ ミ ン グ工程において、 上面電極 層にプローブを接触させ、 抵抗層に電流を流し、 その電圧降下 分を読みと り、 所定の抵抗値になるまで、 レーザー等により ト リ ミ ング溝を形成していた。
しかしながら、 上記従来の構成および製造方法では、 低抵抗 領域の抵抗器において、 ト リ ミ ングブローブと上面電極層との 接触位置のばらつきにより ト リ ミ ング後の抵抗値精度が悪いと いう課題を有していた。
以下'、 その課題を図を用いて説明する。 第 1 3図は従来の抵 抗器の模式図で ト リ ミ ング時のプローブの位置による抵抗測定 電流の経路の違いを模式的に示したもので、 第 1 3図 (a) (b) (c)は 高抵抗の場合、 第 1 3図 (d eHf)は低抵抗の場合である。
第 1 3図において、 2 3 は上面電極層と プロ ー ブの接触位 置、 2 4は抵抗値測定時の電流経路である。 高抵抗領域では、 上面電極層とプロ一ブの接触位置 2 3を変化させても電流経路 2 4に影響を与えない （第 1 3図 (a) (b) (c)参照） ため、 問題はな いが、 低抵抗領域においては、 上面電極層と抵抗層の面積抵抗 率の差が小さ く なるため、 電流が抵抗層全体を通ることがなく なり、 第 1 3図 (d) (e) のように上面電極層とプロ一ブの接触位 置 2 3を変化させると、 電流経路 2 4が大き く変化する。 つま り、 上面電極層とプロ ーブの接触位置によって、 測定抵抗値が 変化してしま う もので、 上面電極層とプローブの接触位置のば らつきが原因で ト リ ミ ング時には精度良く抵抗値修正ができて いるにも関わらず、 実際の ト リ ミ ング後抵抗値においてはばら つきを有するという課題を有していた。
本発明は上記従来の課題を解決するもので、 低抵抗領域にお いて、 プローブと上面電極層の接触位置のばらつきに関係な く、 抵抗値が精度良く所定の抵抗値の範囲内に入る抵抗器およ びその製造方法を提供することを目的とする ものである。 発明の開示
上記課題を解決するために本発明の抵抗器は、 基板と、 前記 基板の上面の両側に設けられた切欠部を有する一対の上面電極 層と、 前記上面電極層と電気的に接続するように設けられた抵 抗層と、 少なく と も前記抵抗層を覆うように設けられた保護層 と、 前記基板の側面に前記上面電極層の一部の上面に重畳して 電気的に接続するように設けられた側面電極層とからなる もの である。
上記した抵抗器によれば、 基板の上面の両側に設けられた一 対の上面電極層に切欠部を設けているため、 ト リ ミ ング時に抵 抗値測定用のプロ一ブと上面電極層との接触位置がばらついて も、 抵抗体中の電流経路は切欠部の存在によりばらつく ことな く、 安定したものとなり、 その結果、 低抵抗領域においても抵 抗値を精度良く所定の抵抗値の範囲内に入れることができるも のである。 図面の簡単な説明
第 1図は本発明の第 1の実施例における抵抗器の一部を切欠 いた斜視図、 第 2図 (a)〜(c)は同抵抗器の製造方法を示す工程 図、 第 3図 ( 〜 (d)は同抵抗器の製造方法を示す工程図、 第 4図 (a>〜(c)は同抵抗器の抵抗値測定時の電流経路を示す模式図、 第
5図は本発明の第 2の実施例における抵抗器の一部を切欠いた 斜視図、 第 6図 (a>〜(d)は同抵抗器の製造方法を示す工程図、 第 7図 (a)〜(d)は同抵抗器の製造方法を示す工程図、 第 8図 (a)〜(c) は同抵抗器の抵抗値測定時の電流経路を示す模式図、 第 9図は 本発明の第 3 の実施例における抵抗器の一部を切欠いた斜視 図、 第 1 0図 〜 (c)は同抵抗器の抵抗値測定時の電流経路を示 す模式図、 第 1 1図は従来の抵抗器の上面図、 第 1 2図は同抵 抗器の製造方法の要部を示す工程図、 第 1 3図 (a)〜(f)は同抵抗 器の抵抗値測定時の電流経路を示す模式図である。 発明を実施するための最良の形態
(第 1 の実施例）
以下、 本発明の第 1の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 1図は本発明の第 1の実施例における抵抗器の一部を切欠 いた斜視図である。
第 1図において、 3 1 はアル ミ ナ等からなる基板である。 3 2は基板 3 1の上面の両側に設けられた銀とガラ ス との混合 材料等からなる一対の上面電極層である。 3 3は基板 3 1の上 面に一対の上面電極層 3 2に一部が重畳して電気的に接続する ように設けられた酸化ルテニ ウム と ガラ ス との混合材料または 銀、 パラ ジ ゥ ムとガラ ス と の混合材料等からなる抵抗層であ る。 3 4は上面電極層 3 2に基板 3 1 の幅方向と同一方向に上 面電極層 3 2 の両側部から上面電極層 3 2 の中心部が上面電極 層 3 2の幅の 1 / 4残るように電極層印刷工程において形成さ れた切欠部である。 3 5は抵抗層 3 3の抵抗値を所定の抵抗値 に修正するためにレーザー等によって設けられた ト リ ミ ング溝 である。 3 6は少なく と も抵抗層 3 3を覆うように設けられた ホウゲイ酸鉛系ガラスからなる保護層である。 3 7は基板 3 1 の側面に上面電極層 3 2 と電気的に接続するように設けられた 銀とガラスとの混合材料からなる側面電極層である。 また、 必 要により側面電極層 3 7を覆うようにニ ッ ケルめっき等からな る第 1のめつぎ層 （図示せず） を設けると と もに、 必要により 第 1 のめつき層を覆うように設けられた第 2 のめつき層 （図示 せず） を設けるものである。
以上のように構成された抵抗器について、 次にその製造方法 を図面を参照しながら説明する。
第 2図、 第 3図は本発明の第 1の実施例における抵抗器の製 造方法を示す工程図である。
まず、 第 2図 (a)に示すよ う に、 縦横の分割溝 4 1を有するァ ルミ ナ等からなる シー ト基板 4 2の縦横の分割溝 4 1 を跨ぐよ うに銀とガラ ス との混合べ一ス ト材料を切欠部 4 3 aを有する マス クを用いてス ク リ ー ン印刷 . 乾燥して、 ベル ト式連続焼成 炉によって約 8 5 0 °Cの温度で、 約 4 5分のプロ フ ァ イ ルに よって焼成し、 切欠部 4 3 aを有する上面電極層 4 3 bを形成 する。 また、 このとき必要により シー ト基板 4 2の裏面に上面 電極層 4 3 b と相対する位置に銀とガラスとの混合ペース ト材 料をス ク リ ーン印刷 ， 乾燥して、 上面電極層 4 3 b の形成と同 時に裏面電極層 （図示せず） を形成してもよい。
次に、 第 2図 (b)に示すように、 上面電極層 4 3 b間を電気的 に接続するよ う に、 酸化ルテニゥム と ガラ ス との混合べ一ス ト 材料を上面電極層 4 3 bの一部に重畳するよ う にシー ト基板 4 2 の上面にス ク リ ー ン印刷 · 乾燥して、 ベル ト式連続焼成炉 により、 約 8 5 0 °Cの温度で、 約 4 5分のプロ フ ァイルによつ て焼成し、 抵抗層 4 4を形成する。
次に、 第 2図 (c)に示すよ う に、 抵抗層 4 4の抵抗値を修正す るために、 レーザー等によ り ト リ ミ ングし、 ト リ ミ ング溝 4 5 を形成する。 このとき、 ト リ ミ ングをする前にホウゲイ酸ガラ ス等により、 プリ コー ト （図示せず） した後に、 プリ コー トの 上面より レーザー等により プリ コー トおよび抵抗層 4 4を ト リ ミ ングして ト リ ミ ング溝 4 5を形成してもよい。
次に、 第 3図 (a>に示すように、 少なく と も抵抗層 4 4の上面 を覆うように、 ホウゲイ酸鉛系ガラスペース トをス ク リ ー ン印 刷 · 乾燥して、 ベル ト式連続焼成炉により、 約 6 2 0 °Cの温度 で、 約 4 5分のプロフ ァ イ ルによつて焼成し、 保護層 4 6を形 成する。
次に、 第 3図 (b)に示すように、 基板側面から上面電極層 4 3 b が露出するように シー ト基板 4 2 の分割溝 4 1 に沿って分割し て、 短冊状の基板 4 7を形成する。
次に、 第 3図 (c)に示すように、 短冊状の基板 4 7の側面に、 上面電極層 4 3 bの一部に重畳して導通するように、 銀とガラ スとの混合べ一ス ト材料を口一ラ一転写印刷 · 乾燥して、 ベル ト式連铳焼成炉により、 約 6 2 0 °Cの温度で、 約 4 5分のプロ フ ァ イ ルによつて焼成し、 側面電極層 4 8を形成する。
次に、 第 3図 (d)に示すように、 短冊状の基板 4 7 (本図では 図示せず） を個片に分割して、 個片状の基板 4 9を形成する。 最後に、 必要により、 上面電極層 4 3 b の露出部および側面 電極層 4 8を覆うようにニ ッ ケルめっき等からなる第 1のめつ き層であるパリ ア層を形成すると と もに、 この第 1 のめつき層 を覆うようにスズと鉛の合金めつき等からなる第 2のめつ き層 であるはんだ層を形成して、 抵抗器を製造する ものである。 なお、 上記本発明の第 1の実施例では保護層の材料と してホ ゥケィ酸鉛系ガラスを用いたものについて説明したが、 ェポキ シ系樹脂材等を用いてもよいものである。
また、 本発明の第 1の実施例では側面電極層の材料と して銀 とガラスとの混合材料を用いたものについて説明したが、 二ッ ゲル系フ ヱ ノ ール樹脂材等を用いてもよいものである。
そ してまた、 本発明の第 1の実施例では、 切欠部 4 3 aを有 する上面電極層 4 3 bは、 切欠部 4 3 aを有するマスクを用い てス ク リ ー ン印刷により形成したが、 レーザー等により、 上面 電極層 4 3 bを切削することにより、 切欠部 4 3 aを上面電極 層 4 3 b に形成してもよいものである。
以上のようにして製造された抵抗器について、 次にその作用 を図面を用いて説明する。
第 4図 (a)(b) (c)は本発明の第 1の実施例における抵抗器の製造 途中の模式図である。 5 1は ト リ ミ ング工程でのプロ一ブと上 面電極層の接触位置である。 5 2は抵抗値測定時の電流経路で ある。 第 4図 (a) (b) (c>はプローブと上面電極層の接触位置 5 1が それぞれ異なる。 この第 4図 (a) (b) (c>から明らかなように、 本発 明の第 1 の実施例における抵抗器ではプロ一ブと上面電極層の 接触位置が異なつても、 上面電極層に切欠部が存在するため、 第 1 3図 (d) (e) (f)にみられるような抵抗値測定時の電流経路の大 きな変化はみられず、 したがって、 上面電極層上のどの位置に プローブが接しても安定した抵抗値を示し、 ト リ ミ ング精度の 向上を図ることができる。
次に、 その特性を比較したものを説明する。
実験方法と しては、 低抵抗用 4端子プローブにより ト リ ミ ン グ前の平均抵抗値 7 0 m Ωのシー トを目標抵抗値 1 0 0 m Ωに ト リ ミ ングし、 その後の抵抗値分布を測定した。
(表 1 ) は従来と本発明の第 1の実施例における抵抗器の ト リ ミ ング精度分布を示したものである。
Figure imgf000011_0001
C V =標準偏差 平均値 X 100
(表 1 ) から明らかなように、 本発明の第 1の実施例におけ る抵抗器は、 ト リ ミ ン グ時にプローブと上面電極層の接触位置 の影響を受けにく い構成であるため、 従来の抵抗器より ト リ ミ ン グ精度が向上し、 目的とする抵抗値が精度よ く 得られる抵抗 器を提供できるものである。
(第 2の実施例）
以下、 本発明の第 2の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 5図は本発明の第 2の実施例における抵抗器の一部を切欠 いた斜視図である。
第 5図において、 6 1 はア ル ミ ナ等からなる基板である。 6 2は基板 6 1の上面の両側に設けられた銀とガラ ス との混合 材料等からなる一対の上面電極層である。 6 3は基板 6 1の上 面に上面電極層 6 2に一部が重畳して電気的に接続するように 設けられた酸化ルテニゥムとガラスとの混合材料または銀、 ノ、。 ラ ジウムとガラスとの混合材料等からなる抵抗層である。 6 4 は一対の上面電極層 6 2に基板 6 1 の幅方向と同一方向に喰い 違うように形成された切欠部で、 この切欠部 6 4は一対の上面 電極層 6 2が相対するようにレーザー等によつて上面電極層 6 2 の幅の 3 4の長さになるように形成されている。 6 5は抵抗 層 6 3の抵抗値を所定の抵抗値に修正するためにレーザー等に よって設けられた ト リ ミ ング溝である。 6 6は少なく と も抵抗 層 6 3を覆う ように設けられたホウゲイ酸鉛系ガラスからなる 保護層である。 6 7は基板 6 1 の側面に上面電極層 6 2 と電気 的に接続するように設けられた銀とガラ ス との混合材料からな る側面電極層である。 また、 必要により側面電極層 6 7を覆う よ う に設けられたニ ッ ケルめっ き等からなる第 1 のめつ き層 (図示せず） を設けると と もに、 必要により第 1 のめつき層を 覆うように設けられた第 2 のめつき層 （図示せず） を設ける も のである。
以上のように構成された抵抗器について、 次にその製造方法 を図面を参照しながら説明する。
第 6図、 第 7図は本発明の第 2の実施例における抵抗器の製 造方法を示す工程図である。
まず、 第 6図 (a こ示すように、 縦横の分割溝 7 1を有するァ ルミ ナ等からなるシー ト基板 7 2 の分割溝 7 1 を跨ぐように銀 とガラスとの混合ペース ト材料を用いてスク リ ー ン印刷 ' 乾燥 して、'ベル ト式連続焼成炉によって約 8 5 0 °Cの温度で、 約 4 5分のプロ フ ァ イ ルによ って焼成し、 上面電極層 7 3を形成 する。 また、 このとき必要により シー ト基板 7 2の裏面に上面 電極層 7 3 と相対する位置に銀とガラ ス との混合ペース ト材料 をス ク リ ー ン印刷 ，乾燥して、 上面電極層 7 3 の形成と同時に 裏面電極層 （図示せず） を形成してもよい。
次に第 6図 (b)に示すように、 レーザー等を用い、 上面電極層 7 3に基板の幅方向と同一方向に喰い違う ように一対の切欠部 7 4を形成する。
次に、 第 6図 (c>に示すように、 上面電極層 7 3間を電気的に 接続するよ う に、 酸化ルテニゥム と ガラ ス との混合べ一ス ト材 料を上面電極層 7 3の一部に重畳するようにシー ト基板 7 2の 上面にス ク リ ー ン印刷 · 乾燥して、 ベル ト式連続焼成炉によ り、 約 8 5 0。Cの温度で、 約 4 5分のプロ フ ァ イ ルによって焼 成し、 抵抗層 7 5を形成する。
次に、 第 6図 (d>に示すよ う に、 抵抗層 7 5 の抵抗値を修正す るために、 レーザー等により ト リ ミ ングし、 ト リ ミ ング溝 7 6 を形成する。 このとき、 ト リ ミ ングをする前に少なく と もホウ ゲイ酸ガラス等により、 プリ コー ト （図示せず） した後に、 ブ リ コー トの上面より レーザー等により プリ コー トおよび抵抗層 7 5を ト リ ミ ングして ト リ ミ ング溝 7 6を形成してもよい。 次に、 第 7図 (a)に示すように、 少なく と も抵抗雇 7 5 (本図 では図示せず） の上面を覆う よ う に、 ホ ウゲイ酸鉛系ガラ ス ペース トをス ク リ ー ン印刷 · 乾燥して、 ベル ト式連続焼成炉に より、 約 6 2 0での温度で、 約 4 5分のプロ フ ァ イ ルによって 焼成し ： 保護層 7 7を形成する。 次に、 第 7図 (b)に示すように、 基板側面から上面電極層 7 3 が露出するようにシー ト基板 7 2 (本図では図示せず） の分割 溝 7 1 に沿って分割して、 短冊伏の基板 7 8を形成する。
次に、 第 7図 (cUこ示すように、 短冊状の基板 7 8の側面に、 上面電極層 7 3の一部に重畳して導通するように、 銀とガラ ス との混合ペース ト材料をローラー転写印刷 ' 乾燥して、 ベル ト 式連続換成炉によ り、 約 6 2 0 °Cの温度で、 約 4 5分のプロ フ ァ イ ルによ って焼成し、 側面電極層 7 9を形成する。
次に、 第 7図 (d)に示すように、 短冊状の基板 7 8 (本図では 図示せず） を個片に分割して、 個片状の基板 8 0を形成する。 最後に、 必要により、 上面電極層 7 3の露出部および側面電 極層 7 9を覆うようにニ ッ ケルめっき等からなる第 1のめつき 層であるパリ ア層を形成するとと もに、 この第 1のめつき層を 覆うようにスズと鉛の合金めつき等からなる第 2のめつき層で あるはんだ層を形成して、 抵抗器を製造するものである。
なお、 上記本発明の第 2の実施例では保護層の材料と してホ ゥケィ酸鉛系ガラスを用いたものについて説明したが、 ェポキ シ系樹脂材等を用いてもよいものである。
また、 本発明の第 2の実施例では側面電極層の材料と して銀 とガラ ス との混合材料を用いたものについて説明したが、 ニッ ゲル系フ X ノ ール樹脂材等を用いてもよいものである。
そ してまた、 上面電極層 7 3 に切欠部 7 4を形成する工程 は、 抵抗層 7 5を形成する工程またはプリ コー トを形成するェ 程の後に位置するようにしても同様である。
さ らに、 本発明の第 2の実施例では、 上面電極層 7 3の切欠 部 7 4は、 レーザー等により、 上面電極層 7 3を切削すること によ り形成したが、 上面電極層 7 3 の形成時に、 切欠部を有す るマス クを用いてスク リ ーン印刷により形成してもよいもので ある。
以上のようにして製造された抵抗器について、 次にその作用 を図面を用いて説明する。
第 8図 (aHb) (c)は本発明の第 2の実施例における抵抗器の製造 途中の模式図である。 8 1 は ト リ ミ ング工程でのプロ ー ブと上 面電極層の接触位置である。 8 2は抵抗値測定時の電流経路で ある。 第 8図 (a> (b) (c)はプロ一ブと上面電極層の接触位置 8 1が それぞれ異なる。 この第 8図 (a) (b) (c)から明らかなように、 本発 明の第 2の実施例における抵抗器ではプロ一ブと上面電極層の 接触位置が異なつても、 上面電極層に切欠部が存在するため、 第 1 3図 (d) (e> (f)にみられるような抵抗値測定時の電流経路の大 きな変化はみられず、 したがって、 上面電極層上のどの位置に プローブが接しても安定した抵抗値を示し、 ト リ ミ ング精度の 向上を図ることができる。
次に、 その特性を比較したものを説明する。
実験方法と しては、 低抵抗用 4端子プロ一ブによ り ト リ ミ ン グ前の平均抵抗値 7 Ο ΙΏ Ωのシー トを目標抵抗値 1 0 Ο πι Ωに ト リ ミ ングし、 その後の抵抗値分布を測定した。
従来と本発明の第 2の実施例における抵抗器の ト リ ミ ング精 度分布は前記した （表 1 ) に示す。
(表 1 ) から明らかなように、 本発明の第 2の実施例におけ る抵抗器は ト リ ミ ング時にプローブと上面電極層の接触位置の 影響を受けにく い構成であるため、 従来の抵抗器より ト リ ミ ン グ精度が向上し、 目的とする抵抗値が精度よく 得られる抵抗器 を提供できる ものである。
(第 3の実施例）
以下、 本発明の第 3の実施例における抵抗器およびその製造 方法について、 図面を参照しながら説明する。
第 9図は本発明の第 3の実施例における抵抗器の一部を切欠 いた斜視図である。
第 9図において、 9 1はアルミ ナ等からなる基板である。 9 2 は基板 9 1の上面の両側に設けられた銀とガラスとの混合材料 等からなる一対の上面電極層である。 9 3は基板 9 1の上面に 上面電極層 9 2に一部が重畳して電気的に接続するように設け られた酸化ルテニゥムとガラスとの混合材料または銀、 パラ ジ ゥムとガラスとの混合材料等からなる抵抗層である。 9 4は上 面電極層 9 2の幅の 1 / 4の幅だけ抵抗層 9 3 と接続するよう に一対の上面電極層 9 2が相対するように電極層印刷工程にお いて形成された切欠部である。 9 5は抵抗層 9 3 の抵抗値を所 定の抵抗値に修正するためにレーザー等によって設けられた ト リ ミ ング溝である。 9 6は少なく と も抵抗層 9 3を覆うように 設けられたホウゲイ酸鉛系ガラ ス等またはェポキシ樹脂等から なる保護層である。 9 7は基板 9 1 の側面に上面電極層 9 2 と 電気的に接続するように設けられた銀とガラスとの混合材料等 からなる側面電極層である。 また、 必要により側面電極層 9 7 を覆うようにニ ッ ケルめっき等からなる第 1のめつき層 （図示 せず） を設けると と もに、 必要により第 1のめつ き層を覆うよ うに設けられた第 2のめつ き層 （図示せず） を設けるものであ も。
以上のように構成された抵抗器の製造方法は本発明の第 1の 実施例または第 2の実施例と実質的に同一であるので説明は省 略する。
以上のようにして製造された抵抗器について、 次にその作用 を図面を用いて説明する。
第 1 0図 (a) (b) (c)は本発明の第 3の実施例における抵抗器の製 造途中の模式図である。 1 0 1は ト リ ミ ング工程でのプロ一ブ と上面電極層の接触位置である。 1 0 2は抵抗値測定時の電流 経路である。 第 1 0図 (a)(b>(c)はプロ一ブと上面電極層の接触位 置 1 0 1がそれぞれ異なる。 この第 1 0図 (a) (b) (c)から明らかな ように、 本発明の第 3の実施例における抵抗器ではプ口ーブと 上面電極層の接触位置が異なつても、 上面電極層に切欠部が存 在するため、 第 1 3図 (d) (e) (f)にみられるような抵抗値測定時の 電流経路の大きな変化はみられず、 したがって、 上面電極層上 のどの位置にプロ一ブが接しても安定した抵抗値を示し、 ト リ ミ ング精度の向上を図ることができる。
次に、 その特性を比較したものを説明する。
実験方法と しては、 低抵抗用 4端子プローブにより ト リ ミ ン グ前の平均抵抗値 7 Ο πι Ωのシー トを目標抵抗値 Ι Ο Ο πι Ωに ト リ ミ ングし、 その後の抵抗値分布を測定した。
従来と本発明の第 3の実施例における抵抗器の ト リ ミ ング精 度分布は前記した （表 1 ) に示す。
(表 1 ) から明らかなように、 本発明の第 3の実施例におけ る抵抗器は ト リ ミ ング時にプローブと上面電極層の接触位置の 影響を受けにく い構成であるため、 従来の抵抗器より ト リ ミ ン グ精度が向上し、 目的とする抵抗値が精度よく得られる抵抗器 を提供できるものである。 産業上の利用可能性
以上のように本発明の抵抗器は、 基板と、 前記基板の上面の 両側に設けられた切欠部を有する一対の上面電極層と、 前記上 面電極層と電気的に接続するように設けられた抵抗層と、 少な く と も前記抵抗層を覆うように設けられた保護層と、 前記基板 の側面に前記上面電極雇の一部の上面に重畳して電気的に接続 するように設けられた側面電極層とからなるものであり、 この 構成によれば、 基板の上面の両側に設けられた一対の上面電極 層に切欠部を設けているため、 ト リ ミ ング時に抵抗値測定用の プローブと上面電極層との接触位置がばらついても、 抵抗体中 の電流経路は切欠部の存在によりばらつく ことなく、 安定した ものとなり、 その結果、 低抵抗領域においても抵抗値を精度良 く所定の抵抗値の範囲内に入れることができる ものである。

Claims

• 請 求 の 範 囲
1 . 基板と、 前記基板の上面の両側に設けられた切欠部を有す る一対の上面電極層と、 前記上面電極層と電気的に接铳す
5 るように設けられた抵抗層と、 少なく と も前記抵抗層を覆 うように設けられた保護層と、 前記基板の側面に前記上面 電極層の一部の上面に重畳して電気的に接続するように設 けられた側面電極層とからなる抵抗器。
2 . 基板と、 前記基板の上面の両側に設けられた切欠部を有す0 る一対の上面電極層および下面の両側に設けられた一対の 裏面電極層と、 前記上面電極層と電気的に接続するように 設けられた抵抗層と、 少なく と も前記抵抗層を覆うように 設けられた保護層と、 前記基板の側面に前記上面電極層の 一部の上面に重畳して電気的に接続するように設けられた5 側面電極層とからなる抵抗器。
3 . 請求の範囲第 1項または第 2項において、 上面電極層の切 欠部は、 基板の幅方向と同一方向に一対の上面電極層が相 対するように設けた抵抗器。
4 . 請求の範囲第 1項または第 2項において、 上面電極層の切0 欠部は、 上面電極層の両側に基板の幅方向と同一方向に一 対設けた抵抗器。
5 . 請求の範囲第 1項または第 2項において、 上面電極層は、 切欠部により抵抗層と接続している部分と接続していない 部分とを有してなる抵抗器。
5 6 . 請求の範囲第 1項または第 2項において、 保護層は、 少な • く と も上面電極層の切欠部と重畳するよ う に設けた抵抗
7 . 分割溝を有するシー ト状の基板の分割溝の上面を跨ぐよう に上面電極層を設ける上面電極層形成工程と、 前記上面電
5 極層間を電気的に接続するように抵抗層を設ける抵抗層形 成工程と、 少なく と も前記上面電極層と抵抗層との上面を 覆うように保護層を設ける保護層形成工程と、 前記保護層 を形成してなる分割溝を有する シー トを短冊状に分割する 短冊状基板分割工程と、 少なく と も前記短冊状基板の側面0 に前記上面電極層と電気的に接続するように側面電極層を 設ける側面電極層形成工程と、 前記側面電極層が形成され た短冊状基板を個片に分割する個片状基板分割工程とから なる抵抗器の製造方法において、 前記上面電極層形成工程 は切欠部を有したマスクを用いて印刷により電極パター ン5 を形成して抵抗体の電流経路を安定させる工程である抵抗 器の製造方法。
8 . 分割溝を有するシー ト状の基板の分割溝の上面を跨ぐよう に上面電極層を設ける上面電極層形成工程と、 前記基板の 下面に分割溝を跨ぐように裏面電極層を設ける裏面電極層0 形成工程と、 前記上面電極層間を電気的に接続するように 抵抗層を設ける抵抗層形成工程と、 少なく と も前記上面電 極層と抵抗層との上面を覆うように保護層を設ける保護層 形成工程と、 前記保護層を形成してなる分割溝を有する シー トを短冊状に分割する短冊状基板分割工程と、 少なく5 とも前記短冊状基板の側面に前記上面電極層と電気的に接 • 続するように側面電極層を設ける側面電極層形成工程と、 前記側面電極層が形成された短冊状基板を個片に分割する 個片状基板分割工程とからなる抵抗器の製造方法におい て、 前記上面電極層形成工程は切欠部を有したマス クを用
5 いて印刷により電極パタ一ンを形成して抵抗体の電流経路 を安定させる工程である抵抗器の製造方法。
9 . 請求の範囲第 7項または第 8項において、 上面電極層形成 工程は、 切欠部を基板の幅方向と同一方向に一対の上面電 極層が相対するよ う に設けた工程である抵抗器の製造方0 法。
10. 請求の範囲第 7項または第 8項において、 上面電極層形成 工程は、 切欠部を上面電極層の両側に基板の幅方向と同一 方向に一対設けた工程である抵抗器の製造方法。
11. 請求の範囲第 7項または第 8項において、 上面電極層形成5 工程は、 切欠部により上面電極層に抵抗層と接続している 部分と接続していない部分とを設けた工程である抵抗器の 製造方法。
12. 分割溝を有するシー ト状の基板の分割溝の上面を跨ぐよう に上面電極層を設ける上面電極層形成工程と、 前記上面電0 極層に抵抗体の電流経路を安定させるために切欠部を設け る切欠部形成工程と、 前記上面電極層間を電気的に接続す るように抵抗層を設ける抵抗層形成工程と、 少なく と も前 記上面電極層と抵抗層との上面を覆うように保護層を設け る保護層形成工程と、 前記保護層を形成してなる分割溝を5 有するシー トを短冊状に分割する短冊状基板分割工程と、 • 少なく と も前記短冊状基板の側面に前記上面電極層と電気 的に接続するように側面電極層を設ける側面電極層形成ェ 程と、 前記側面電極層が形成された短冊状基板を個片に分 割する個片伏基板分割工程とからなる抵抗器の製造方法。 5
13. 分割溝を有するシー ト状の基板の分割溝の上面を跨ぐよう に上面電極層を設ける上面電極層形成工程と、 前記上面電 極層に抵抗体の電流経路を安定させるために切欠部を設け る切欠部形成工程と、 前記基板の下面に分割溝を跨ぐよう に裏面電極層を設ける裏面電極層形成工程と、 前記上面電 極層間を電気的に接続するように抵抗層を設ける抵抗層形 成工程と、 少なく と も前記上面電極層と抵抗層との上面を 覆うように保護層を設ける保護層形成工程と、 前記保護層 を形成してなる分割溝を有するシ一トを短冊伏に分割する 短冊状基板分割工程と、 少なく と も前記短冊状基板の側面5 に前記上面電極層と電気的に接続するように側面電極層を 設ける側面電極層形成工程と、 前記側面電極層が形成され た短冊状基板を個片に分割する個片状基板分割工程とから なる抵抗器の製造方法。
14. 請求の範囲第 1 2項または第 1 3項において、 切欠部形成0 工程は、 切欠部を基板の幅方向と同一方向に一対の上面電 極層が相対するよ う に設けた工程である抵抗器の製造方 法。
15. 請求の範囲第 1 2項または第 1 3項において、 切欠部形成 工程は、 切欠部を上面電極層の両側に基板の幅方向と同一5 方向に一対設けた工程である抵抗器の製造方法。 •
16. 請求の範囲第 1 2項または第 1 3項において、 切欠部形成 工程は、 切欠部により上面電極層に抵抗層と接続している 部分と接続していない部分とを設けた工程である抵抗器の 製造方法。
5 17. 請求の範囲第 1 2項または第 1 3項において、 切欠部形成 工程は、 レーザーにより上面電極層を切削することにより 切欠部を形成した工程である抵抗器の製造方法。
18. 請求の範囲第 7項、 第 8項、 第 1 2項または第 1 3項にお いて、 保護層形成工程は、 少なく と も上面電極層の切欠部 と重畳するように設けた工程である抵抗器の製造方法。
PCT/JP1998/001700 1997-04-16 1998-04-14 Resistor and method for manufacturing the same Ceased WO1998047157A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/403,184 US6348392B1 (en) 1997-04-16 1998-04-14 Resistor and method of manufacturing the same
EP98912794A EP1011109A1 (en) 1997-04-16 1998-04-14 Resistor and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9/98787 1997-04-16
JP9098787A JPH10289803A (ja) 1997-04-16 1997-04-16 抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
WO1998047157A1 true WO1998047157A1 (en) 1998-10-22

Family

ID=14229093

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/001700 Ceased WO1998047157A1 (en) 1997-04-16 1998-04-14 Resistor and method for manufacturing the same

Country Status (5)

Country Link
US (1) US6348392B1 (ja)
EP (1) EP1011109A1 (ja)
JP (1) JPH10289803A (ja)
CN (1) CN1139942C (ja)
WO (1) WO1998047157A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674108B2 (en) * 2000-12-20 2004-01-06 Honeywell International Inc. Gate length control for semiconductor chip design
JP4674403B2 (ja) * 2001-02-13 2011-04-20 パナソニック株式会社 抵抗器
JP4529597B2 (ja) * 2004-09-03 2010-08-25 パナソニック株式会社 検出用抵抗器の実装基板
JP4971693B2 (ja) * 2006-06-09 2012-07-11 コーア株式会社 金属板抵抗器
US8198977B2 (en) 2009-09-04 2012-06-12 Vishay Dale Electronics, Inc. Resistor with temperature coefficient of resistance (TCR) compensation
JP6379350B2 (ja) * 2014-03-04 2018-08-29 パナソニックＩｐマネジメント株式会社 チップ抵抗器の製造方法
JP6371187B2 (ja) 2014-10-03 2018-08-08 Koa株式会社 抵抗体のトリミング方法
JP2018190922A (ja) * 2017-05-11 2018-11-29 Koa株式会社 チップ抵抗器の製造方法
CN107622848A (zh) * 2017-09-22 2018-01-23 中国振华集团云科电子有限公司 一种分裂式印刷结构以及导体印刷结构的制备方法
JP7014563B2 (ja) * 2017-10-25 2022-02-01 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法
US10670653B2 (en) 2018-05-15 2020-06-02 International Business Machines Corporation Integrated circuit tester probe contact liner
CN110648810B (zh) * 2019-08-27 2021-08-10 昆山厚声电子工业有限公司 一种车规电阻的制作方法及车规电阻
KR20220054306A (ko) * 2019-09-04 2022-05-02 세미텍 가부시키가이샤 저항기, 그 제조 방법 및 저항기를 구비한 장치
CN111091942B (zh) * 2019-12-16 2021-06-15 武汉驰电科技有限公司 在线式激光调阻机及调阻方法
JP7491723B2 (ja) * 2020-04-20 2024-05-28 Koa株式会社 シャント抵抗器
US11555831B2 (en) 2020-08-20 2023-01-17 Vishay Dale Electronics, Llc Resistors, current sense resistors, battery shunts, shunt resistors, and methods of making
JP7599961B2 (ja) * 2021-01-15 2024-12-16 Koa株式会社 チップ抵抗器およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306503A (ja) * 1995-05-11 1996-11-22 Rohm Co Ltd チップ状電子部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3659339A (en) * 1968-10-11 1972-05-02 Hitachi Ltd Method of making a film resistor
US3699649A (en) 1969-11-05 1972-10-24 Donald A Mcwilliams Method of and apparatus for regulating the resistance of film resistors
JPS5975607A (ja) 1982-10-22 1984-04-28 ロ−ム株式会社 チツプ抵抗器の製造方法
JPH0325994A (ja) 1989-06-23 1991-02-04 Nec Corp 混成集積回路
JP3358070B2 (ja) 1993-11-17 2002-12-16 ローム株式会社 チップ抵抗器およびその抵抗値調整方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306503A (ja) * 1995-05-11 1996-11-22 Rohm Co Ltd チップ状電子部品

Also Published As

Publication number Publication date
EP1011109A4 (en) 2000-06-21
JPH10289803A (ja) 1998-10-27
EP1011109A1 (en) 2000-06-21
CN1252887A (zh) 2000-05-10
US6348392B1 (en) 2002-02-19
CN1139942C (zh) 2004-02-25

Similar Documents

Publication Publication Date Title
WO1998047157A1 (en) Resistor and method for manufacturing the same
US6636143B1 (en) Resistor and method of manufacturing the same
WO1999003112A1 (en) Resistor and method for manufacturing the same
JPH08306503A (ja) チップ状電子部品
JP4061729B2 (ja) 抵抗器およびその製造方法
KR20030088496A (ko) 다련 칩 저항기의 제조방법
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2002367818A (ja) チップ形抵抗器
JPH0963805A (ja) 角形チップ抵抗器
JP2000340413A5 (ja)
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JPH0770365B2 (ja) チップ型電子部品
JP2025151400A (ja) 薄膜抵抗素子およびその製造方法
JP2718178B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JP2004039882A (ja) チップ型サーミスタとその製造方法
JPH0864403A (ja) 回路検査端子付き角形チップ抵抗器
JP2004288808A (ja) 抵抗器の製造方法
JPH09330802A (ja) 抵抗器およびその製造方法
JP2003188002A (ja) 抵抗器及び抵抗器の作製方法
JPH10321404A (ja) 抵抗器およびその製造方法
JPH09320803A (ja) 抵抗器
JP3846311B2 (ja) 多連チップ抵抗器の製造方法
JPH077102U (ja) 固定抵抗器
JPH10223404A (ja) 抵抗器およびその製造方法
JP2022189028A (ja) チップ部品

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98804221.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1998912794

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09403184

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998912794

Country of ref document: EP