[go: up one dir, main page]

WO1996016442A1 - Kernmetall-lothöcker für die flip-chip-technik - Google Patents

Kernmetall-lothöcker für die flip-chip-technik Download PDF

Info

Publication number
WO1996016442A1
WO1996016442A1 PCT/DE1995/001589 DE9501589W WO9616442A1 WO 1996016442 A1 WO1996016442 A1 WO 1996016442A1 DE 9501589 W DE9501589 W DE 9501589W WO 9616442 A1 WO9616442 A1 WO 9616442A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
bump
core
solder bump
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1995/001589
Other languages
English (en)
French (fr)
Inventor
Elke Zakel
Jens Nave
Joachim Eldring
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Priority to JP8516440A priority Critical patent/JPH10509278A/ja
Priority to US08/836,804 priority patent/US6153940A/en
Publication of WO1996016442A1 publication Critical patent/WO1996016442A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Definitions

  • the invention relates to a solder bump with an inhomogeneous material composition, in particular for producing connections between terminal surfaces of electronic components or substrates using flip-chip technology, and a method for producing such a solder bump.
  • connection or metallization surfaces English: pads
  • solder bumps are used to apply solder bumps to the connection or contact surfaces of the material modules to be connected, align them with one another and bring them into contact.
  • a large number of permanent connections are then produced in a single process step by soldering, thermocompression welding or gluing, a high connection density or connection density also being achievable.
  • solder Humps English: bumps
  • the application of solder bumps or bumps to pads is also called "bumping".
  • the invention can be used advantageously in the context of flip-chip technology in all areas where ever smaller components or higher frequencies (or very small capacities and inductances) or high integration densities are necessary or useful, so for example in the fields of application of integrated optics and / or microwave technology.
  • under-bump metallization (abbr .: UBM). It serves as an adhesion-promoting layer for the bond pad metallization of a chip and at the same time as a wettable layer for the solder system to be subsequently applied in the form of a solder bump.
  • UBM under-bump metallization
  • several layers are usually used in the prior art, for example made of chromium (Cr) and copper (Cu), titanium (Ti) and copper (Cu), titanium-tungsten (Ti: W ) and copper (Cu), applied as UBM.
  • the solder metal is deposited on the UBM layer either as a layer system or as an alloy.
  • vapor deposition processes or galvanic processes, but also autocatalytic deposition processes are usually used.
  • the entire layer structure is then homogenized using a reflow process, the temperature being selected so that the entire solder construction melts.
  • the galvanic processes and the vapor deposition processes require a process template in the form of a "mask", with the aid of which the position of the connection surfaces and their dimensions and mutual distances are determined.
  • the photolithographic structuring processes required for this make clean room conditions necessary and involve high investment costs. This results in a serious disadvantage of the electroplating process and the vapor deposition process, namely that they can only be used profitably with large quantities and entire wafers.
  • the autocatalytic processes on the other hand, have the disadvantage that, in most applications, they have a severe restriction with regard to the materials that can be used.
  • solder bumps or solder bumps made of a homogeneous alloy material are currently used for the flip-chip assembly. These include, for example, the following alloys of tin (Sn) and lead (Pb): Sn / Pb 60/40 (with 60 percent by weight tin and 40 percent by weight lead), Pb / Sn 90/10, Pb / Sn 95/5 or other concentrations .
  • solder bumps short: bumps
  • bumps are characterized in that they each have a homogeneous composition and a fixed melting temperature.
  • soldering temperature below approx. 250 ° C. is required to prevent destruction of the substrate materials.
  • Compatibility with conventionally assembled and housed devices must also be ensured be given.
  • the low-melting (melting temperature 183 ° C.) eutectic Sn / Pb solder (Sn / Pb 63/37) is currently applied on the substrate side, while a high-melting Sn / Pb alloy, such as, for. B. Pb / Sn 90/10 and / or Pb / Sn 95/5 with melting temperatures greater than 300 ° C is applied.
  • the high-melting Sn / Pb alloys are reliable bump metallurgies that are particularly resistant to material fatigue.
  • a method for producing such solder connections is described in the article "Practical Flip Chip Integration into Standard FR-4 Surface-Mount Processes: Assembly, Repair and Manufacturing Issues "by Terry F. Hayden and Julian P. Partridge appeared in ITAP & Flip Chip Proceedings, San Jose, CA, February 15, 1994-February 18, 1994 Homogeneous Sn / Pb solder plugs (Pb / Sn 97/3 or Pb / Sn 95/5 or Pb / Sn 90/10) attached to a chip with solder deposits made of Sn / Pb 63/37 on the substrate are added to the process low temperatures soldered.
  • solder deposits on the substrate e.g. printed circuit board, ceramic, etc.
  • substrate e.g. printed circuit board, ceramic, etc.
  • SMD SurfaGe-MounLDeyice SMD SurfaGe-MounLDeyice
  • SMT Surface Mount Technology
  • the eutectic temperature of 72 ° C being significantly below the melting temperatures of indium (157.4 ° C) and bismuth (271, 3 ° C) and guaranteeing that the photodetectors to be soldered not be damaged or even destroyed.
  • the eutectic alloy from Indium and bismuth only form during the soldering process and only partially extend into the indium layer.
  • the solder bumps are not formed in the same form on both substrate surfaces as before, but each solder bump on one substrate surface is pressed between two solder bumps on the surface of the other substrate during the soldering process.
  • the invention is based on the object of specifying a solder bump in its construction in such a way that it guarantees a minimum height of the subsequent solder connection, that it enables a stable electrical and / or mechanical connection of the connected connection surfaces, that it is suitable for comparatively low soldering temperatures and that it can be produced quickly and inexpensively with little expenditure on equipment.
  • the invention is also based on the object of specifying a method for producing such a solder bump.
  • a solution according to the invention consists in a solder bump according to the invention according to the features of claim 1 and a method for producing a solder bump according to the invention.
  • Advantageous refinements and developments are listed in the subclaims.
  • a solder bump according to the invention has an inhomogeneous material composition, wherein a portion of the solder material of the solder bump to be melted has a lower melting point than the soldering temperature and a core region of the solder bump that determines the minimum height of the solder bump has a melting temperature that is higher than the soldering temperature, and the The portion of the solder material to be melted contains a large portion of the solder material necessary for a solder connection.
  • the later height of the solder connection or the distance between chip and substrate can therefore be determined.
  • the minimum distance is predetermined by the height of the core region, which is preferably layered.
  • the remaining height depends on the geometric surface of the core layer which is wetted by the applied solder material, also on the type, quantity and surface tension of the solder material itself and the pressure exerted on the solder connection during the production of the solder connection.
  • an adhesion-promoting layer or under-bump metallization is applied to the core layer or the core area of a solder bump, depending on the underlying substrate, for example a chromium (Cr) copper (Cu), titanium ( Ti) tungsten (W) gold (Au), nickel (Ni) chromium (Cr) nickel (Ni), titanium (Ti) copper (Cu) layer composition or also a titanium tungsten ( Ti: W) copper (Cu) layer sequence is used.
  • the core layer of a solder bump according to the invention does not melt during the soldering process and is also designed such that the liquid solder does not undergo a metallurgical reaction with the bonding layer or UBM, the wettability of the UBM layer by the liquid solder according to the invention is necessary for the solder bump according to the known methods no longer a basic requirement.
  • the portion of the UBM that protrudes beyond the core layer of a solder bump is selectively dry or wet-etched without, however, attacking the UBM under the core layer. This can also be achieved with the liftoff procedure.
  • a solder bump according to the invention is preferably constructed as a layer sequence, a further layer of solder material being applied to the core region or the core layer.
  • the layers can be deposited or applied galvanically, without current, by vapor deposition or mechanically by pressing on a prefabricated solder ball or using solder wire of appropriate composition using wire bonders (ball bonder or wedge bonder). Either the same method or different methods can be used for the application of the core layer and the solder material. Possible variants are: core layer and solder material layer electrodeposited, core layer and solder material layer vapor-deposited, core layer electrodeposited or vapor-deposited and solder material layer mechanically applied, core layer and solder material layer applied using the same or different mechanical methods.
  • the mechanical methods include pressing on a prefabricated solder ball, ball bumping and wedge bumping.
  • Ball bumping or stud bumping is a bumping process derived from the ball bonding process, in which a solder bump in the form of a ball bump is generated with a ball bonding device; The same applies to wedge bumping.
  • Ball bumping and wedge bumping can be used both for applying the solder bump core and for applying the solder material. If the solder bump core is applied as a ball bump, a planarization of the solder bump ball bump in an intermediate process step is required before the solder material is applied.
  • solder bumps according to the invention can be used for the production of solder bumps according to the invention, so-called straight-wall shapes or mushroom shapes being achievable.
  • Appropriate process control and method steps can be used to produce one or more solder bumps according to the invention which are spaced apart from one another.
  • a remelting process takes place in an exemplary embodiment of the invention, in which at least the solder material of the layered solder bump is melted and a homogenization and a dome-shaped formation the surface of the solder material due to the surface Tension is achieved.
  • Such remelted core metal solder bumps are also referred to below as hard core solder bumps.
  • solder material applied to the solder bump core consists, for example, of a lead-tin alloy or a gold-tin alloy or a tin-silver alloy or an indium alloy, a eutectic composition preferably being chosen and thus a comparatively low eutectic temperature results.
  • An equally low soldering temperature which is slightly above the eutectic temperature, can thus be selected for the soldering process.
  • a eutectic composition of the solder material is achieved by depositing the one material of a two-component eutectic material system as the core layer and using the other material component for the solder material applied thereon, and then using a remelting process (English: Reflow) at least part of the solder material is melted and a eutectic solder material alloy is formed in a metallurgical reaction.
  • a remelting process coincides with the soldering process.
  • a separate remelting process upstream of the soldering process is also advantageous, for example for gas expulsion and homogenization, if the applied or deposited solder material already has a eutectic composition.
  • the bump process can be controlled by software, which is why it can be quickly defined and modified. In particular, they can be adapted to subsequent changes to chips or substrates, for example.
  • This high flexibility and high development speed is of particular advantage in small series and prototype production, in which the electronic components are present in isolated form instead of in wafers and in small numbers due to their sometimes high price or their limited availability. In this case, galvanic processes and vapor deposition processes with their expensive mask processes and clean room conditions are unprofitable.
  • mask-oriented processes are inflexible, since the geometries can no longer be changed after the mask production tone.
  • the invention thus enables in particular a quick and inexpensive production of flip-chip-bonded prototypes and small series.
  • solder bumps according to the invention mask process steps are omitted entirely or partially, depending on whether both the solder bump core and the solder material are applied by mechanical bumping processes or whether only the solder material is applied mechanically. This significantly reduces manufacturing time and costs.
  • the bonding equipment used for the mechanical bumping process namely a wire bonder
  • the bonding equipment used for the mechanical bumping process namely a wire bonder
  • the wire bonder used only a modification of the control software is necessary in order to produce solder bumps according to the invention.
  • the aforementioned advantages of the invention are particularly evident in an exemplary embodiment in which both the solder bump core and the solder material to be applied thereon are included. either the same or with different mechanical bumping processes.
  • Another advantage of a core metal solder bump according to the invention is that, due to a low-melting cap made of solder material on the solder bump core, the bonding, in particular the flip-chip bonding, can be carried out with reduced bonding forces in comparison to pure metal solder bumps. This has the further advantage that the electronic components and / or substrates mechanically less stressed and thus failures are reduced and thus the yield is increased.
  • the remelting of the solder cap of a core metal solder bump according to the invention during flip-chip contacting enables self-alignment (English: self-alignment) of, for example, an electronic component on a substrate during the molten state of the solder material. This results in the advantage of less stress on the flip-chip contacts produced by mechanical stresses and thus an increased reliability of the contacts.
  • soldering temperatures can be achieved, preferably less than 250 ° C.
  • the result is that materials with lower heat resistance than z.
  • ceramic or semiconductor materials can be used as substrate materials and thus their cost advantages can be used for example in MCM production.
  • the invention is thus not limited to ceramic and / or semiconductor substrates, but can be on any substrates, such as. B. can also be used on various plastics or glasses.
  • a solder bump according to the invention guarantees a minimum height of the flip-chip contacts due to the non-melting core layer, each solder bump containing at least a large part of the necessary solder material for its solder connection and also determining the minimum soldering temperature through the selection of the solder material.
  • a solder bump according to the invention provides all of the solder material required for a solder connection. The prerequisites or characteristics necessary for soldering, such as solder depot, bump height and soldering temperature, are therefore all combined in a solder bump according to the invention.
  • a solder deposit generation directly on a substrate which would be cost-intensive and technologically complex, is no longer necessary in a solder bump according to the invention, which brings all the solder material for its solder connection.
  • This ensures compatibility with SMD assembly which consists in simplifying the overall process for SMD flip-chip mixed assembly, since there is no planarization of the solder bumps or solder deposits after SM D assembly, and an otherwise necessary process step is thus saved .
  • Fig. 1.1 Layered structure of a core metal solder bump, which consists of a high-melting Pb / Sn layer and a Pb / Sn layer in eutectic composition.
  • FIG. 1.2 Structure of a core metal solder bump from Fig. 1.1 after a targeted remelting process
  • Fig. 2.2 Structure of a core metal solder bump from Fig. 2.1 after a targeted remelting process to form a eutectic Pb / Sn layer instead of the pure tin layer 2.3 flip-chip assembly of a core metal solder bump from FIG. 2.2
  • Fig. 3.1 Structure of a core metal solder bump, which consists of a high-melting Pb / Sn core layer and a pressed-on solder ball made of eutectic Pb / Sn.
  • Fig. 5.1 Structure of a core metal solder bump, which consists of a mechanically applied and planarized ball bump as a solder bump core and a solder ball bump.
  • Fig. 5.2 Structure of a core metal solder bump, which consists of a mechanically applied and planarized ball bump as a solder bump core and a solder wedge bump.
  • Fig. 6J structure of a core metal solder bump, which consists of a galvanically or autocatalytically applied core layer and a solder ball bump.
  • Fig. 6.2 Structure of a core metal solder bump, which consists of a galvanically or autocatalytically applied core layer and a solder wedge bump.
  • Fig. 7.1 Structure of a core metal solder bump, which consists of a mechanically applied wedge bump as a solder bump core and a solder ball bump.
  • Fig. 7.2 Structure of a core metal solder bump, which consists of a mechanically applied wedge bump as a solder bump core and a solder wedge bump.
  • Fig. 8.1 Structure of a core metal solder bump, which consists of a solder bump core and a solder bump.
  • Fig. 8.2 Structure of the core metal solder bump from Fig. 8.1 after successfully performing a remelting process.
  • FIG. 1.1 the structure of a solder bump according to the invention is shown in FIG. 1.1.
  • Silicon is used as the chip substrate (1), a contact metallization made of aluminum, for example by sputtering or vapor deposition, being applied to a silicon surface.
  • This aluminum pad (2) and the adjacent silicon substrate are covered with a passivation layer (3), e.g. B. of silicon dioxide or silicon nitride, covered, the largest part of the aluminum pad was then exposed again in a contact window.
  • a UBM Under Bump Metallization
  • the solder bump shown in FIG. 1.1 can be subjected to a remelting process (bump reflow), in which gases enclosed in the second layer (6) are expelled, for example.
  • FIG. 1.2 shows the solder bump from FIG. 1.1 after such a remelting process, in which only the second layer (6) was remelted by suitable temperature control and has assumed a dome-shaped shape due to the surface tension.
  • 1.3 shows the solder bump according to FIG. 1.1 and FIG. 1.2 produced on the chip substrate together with a substrate with which the solder bump is to establish a mechanical and electrical connection.
  • the substrate (7) is preferably an MCM-L, MCM-C, MCM-D substrate or a printed circuit board on the conductor tracks (8), e.g. B.
  • solder connection is made of copper.
  • the conductor tracks are in turn on the contact surfaces with a contact metallization (pad metallization) (9) consisting of z. B. provided nickel / gold.
  • pad metallization pad metallization
  • the process step of flip-chip soldering can be carried out.
  • the pad metallization and the second layer of the solder bump are brought closer to one another, the soldering temperature is selected so that the second layer of the solder bump according to the invention melts, in order to then wet the pad metallization and establish the connection.
  • Fig. 1.4 shows the finished solder connection.
  • a layer of pure lead (10) is deposited on the UBM as the core layer.
  • a pure tin layer (11) is applied thereon as the second layer of the solder bump (FIG. 2.1).
  • a tin-lead layer with eutectic composition Sn / Pb 63/37 (6) has formed instead of the pure tin layer.
  • the flip-chip assembly and the flip-chip soldering, shown in FIGS. 2.3 and 2.4, are carried out as previously described in the first exemplary embodiment.
  • the top "layer" of a solder bump is applied by mechanically placing and pressing a prefabricated solder ball (12) onto the previously applied core layer (5).
  • a solder bump constructed in this way is subsequently subjected to a remelting process and then has a shape according to FIG. 1.2.
  • the subsequent flip-chip assembly and flip-chip soldering are carried out in accordance with the images in FIGS. 1.3 and 1.4.
  • the second, uppermost layer of a core metal solder bump is generated mechanically by means of a solder wire with the formation of a so-called ball bump or stud bump (13).
  • a solder bump constructed in this way is subsequently subjected to a remelting process and then has a shape according to FIG. 1.2.
  • the subsequent flip-chip assembly and flip-chip soldering are carried out in accordance with the figures Fig. 1.3 and Fig. 1.4.
  • ball bumps (16) made of a gold-palladium alloy with approx. 1. are made on connecting surfaces (14) made of gold on a ceramic substrate (15) with the aid of a ball bonding device % Palladium portion bonded.
  • the initial diameter of the ball bumps before the bond deformation is approximately 80 ⁇ m.
  • the applied stud bumps are then planarized using a planar stamp.
  • a ball bump (17) (initial diameter 40 ⁇ m) made of a lead-tin alloy is placed on each of these hard gold-palladium solder bump cores (16) with a ball bonding device, which preferably has a eutectic composition or has a composition of approx.
  • solder cap with a eutectic gold-tin alloy composition is formed.
  • the remelting process with a layered solder bump (solder bump core (18), solder bump (19)) before the remelting process and the newly formed solder bump (solder bump core (18), remelted solder bump or solder cap (20)) after the remelting process is shown in Fig. 8.1 and Fig. 8.2 clarified in this order.
  • a lead-tin-wedge bump (21) (solder wire diameter 33 ⁇ m) is applied to the gold-palladium solder bump cores (16) applied and planarized according to FIG. 5.1 using a wedge bonding device . Subsequently, this layered solder bump according to FIG. 5.2 is subjected to a remelting process in accordance with FIGS. 8 ⁇ and 8.2.
  • the solder bump core (22) is produced using a galvanic process or by electroless plating.
  • a solder ball bump (23) (FIG. 6.1) or a solder wedge bump (24) corresponding to FIG. 5.2 is then applied, and then the respective layered solder bump, as in FIGS. 6.1 and Fig.6.2 shown, remelted according to Fig.8.1 and Fig.8.2.
  • the solder bump core is applied as a wedge bump (25) using gold wire (diameter 40 ⁇ m).
  • a planarization is generally not necessary, so that a solder bump is applied to the gold solder bump core without an additional intermediate planarization step.
  • a solder ball bump (26) is placed, while in the embodiment according to FIG. 7.2 a solder wedge bump (27) is applied.
  • the layered solder bumps produced in this way are then subjected to a remelting process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

The invention relates to a soldering knob with an inhomogenous material composition, especially for the connection of metallised contact surfaces of different electronic components or substrates in flip-chip technology, and a process for producing it. According to the invention, knobs of solder consist of a high-melting-point core (5) determining distance and a layer (6) applied thereto, preferably of a low-melting-point solder material. Thus all the requirements for soldering, like solder deposit, bump height and soldering temperature, are united in the soldering knob of the invention. The low-melting-point solder material also makes it possible to reduce the bonding forces and self-adjustment in the molten state during soldering. The application of the knob core material and the solder in the software-controlled mechanical bumping process is extremely flexible and permits the rapid and low-cost production of flip-chip-bonded prototypes and short runs. The invention particularly obviates the need for cost-intensive and technologically troublesome solder deposition on the substrate and this has the further advantage that the planarising step on the substrate solder knobs is no longer necessary.

Description

KERNMETALL-LOTHOCKER FÜR DIE FLIP-CHIP-TECHNIK
BESCHREIBUNG
Technisches Gebiet
Die Erfindung betrifft einen Lothöcker mit einer inhomogenen Materialzusam¬ mensetzung, insbesondere zur Herstellung von Verbindungen zwischen Aπ- schlußflächen elektronischer Bauteile oder Substrate in Flip-Chip-Technik, sowie ein Verfahren zur Herstellung solch eines Lothöckers.
Der Anwendungsbereich liegt überall dort, wo zwei oder mehrere Materialbau¬ steine (z. B.: Chips, verschiedene Substratmaterialien, IC-Bauteile, elektronische Bauelemente) miteinander mechanisch und/oder elektrisch mit Lotmaterial verbunden werden. In der Vergangenheit haben sich hierfür mehrere Verfahren etabliert, z. B. das Drahtbonden, bei dem jeweils zwei Anschluß- bzw. Metallisierungsflächen (englisch: pads) durch Verschweißen mit einer Draht¬ brücke verbunden werden. Bei der neuerdings entwickelten Flip-Chip-Technik werden mit herkömmlichen Verfahren Lothöcker auf die Anschluß- bzw. Kon¬ taktflächen der zu verbindenden Materialbausteine aufgebracht, diese gegen¬ einander ausgerichtet und in Kontakt gebracht. Durch Löten, Thermokompres- sionsverschweißen oder Kleben werden sodann eine Vielzahl dauerhafter Ver¬ bindungen in einem einzigen Verfahrensschritt, wobei zudem eine hohe Verbin¬ dungsdichte bzw. Anschlußdichte erzielbar ist, hergestellt. Anwendung findet dies beispielsweise bei der Verbindung zweier oder mehrerer Chips oder aber auch zur Befestigung und/oder Kontaktierung von Chips auf Substraten, insbesondere zur Bildung von Multi-Chip-Modulen (MCM). Dabei sind die Lot- höcker (englisch: bumps) entweder nur auf der Substratanschlußfläche, nur auf der Chipanschlußfläche oder auf beiden aufbringbar. In der Fachsprache wird das Aufbringen von Lothöckern bzw. Bumps auf Anschlußflächen auch "Bumping" genannt. Generell ist die Erfindung im Rahmen der Flip-Chip-Techno¬ logie auf all den Gebieten vorteilhaft einsetzbar, wo insbesondere immer kleinere Bauteile oder höhere Frequenzen (bzw. sehr kleine Kapazitäten und In¬ duktivitäten) oder hohe Integrationsdichten erforderlich bzw. nutzbringend sind, so zum Beispiel auf den Anwendungsfeldern der Integrierten Optik und/oder Mikrowellentechnik.
Stand der Technik
Für die Herstellung eines Lothöckers sind mehrere funktionale Schichten erfor¬ derlich. Das unterste Schichtsystem wird als Under-Bump-Metallization (Abk.: UBM) bezeichnet. Es dient als Haftvermittlungsschicht zu der Bondpadmetalli- sierung eines Chips und gleichzeitig als benetzbare Schicht für das nachfolgend aufzubringende Lötsystem in Gestalt eines Lothöckers. Um diese beiden Funktionen zu erfüllen, werden hierzu im Stand der Technik in der Regel mehre¬ re Schichten, beispielsweise aus Chrom (Cr) und Kupfer (Cu), Titan (Ti) und Kupfer (Cu), Titan-Wolfram (Ti:W) und Kupfer (Cu), als UBM aufgebracht. Da konventionelle Lothöcker bei den Umschmelz(Reflow)- und Lötprozessen für die Flip-Chip-Montage ganz aufschmelzen und mit der UBM in Kontakt kommen, muß diese Metallurgie bezüglich mechanischer Spannungen und intermetalli¬ scher Phasenbildungen besonders optimiert werden. Die Qualität der UBM ist bei konventionellen Lothöckern daher außerordentlich kritisch für die Zuverläs¬ sigkeit des Gesamtaufbaus.
Auf der UBM-Schicht wird das Lotmetall entweder als Schichtsystem oder als Legierung abgeschieden. Hierbei werden üblicherweise Aufdampfverfahren oder galvanische Verfahren aber auch autokatalytische Abscheideverfahren einge¬ setzt. Anschließend wird der gesamte Schichtaufbau durch einen Reflow-Prozeß homogenisiert, wobei die Temperatur so gewählt wird, daß der gesamte Lot- aufbau aufschmilzt. Die galvanischen Verfahren und die Aufdampfverfahren er¬ fordern eine Prozeßvorlage in Form einer "Maske", mit deren Hilfe die Lage der Anschlußflächen und deren Abmessungen und gegenseitige Abstände bestimmt werden. Die dazu notwendigen photolithographischen Strukturierungsverfahren machen Reinraumbedingungen erforderlich und sind mit hohen Investitionskosten verbunden. Daraus resultiert ein gravierender Nachteil der galvanischen Verfahren und der Aufdampfverfahren, daß sie nämlich lediglich bei großen Stückzahlen und ganzen Wafern rentabel anwendbar sind. Die autokatalytischen Verfahren haben hingegen den Nachteil, daß sie in den meisten Anwendungsfällen eine starke Einschränkung in Bezug auf die ver¬ wendbaren Materialien aufweisen.
Für die Flip-Chip-Montage werden derzeit in der Regel Lothöcker bzw. Lot- bumps aus einem homogenen Legierungsmaterial eingesetzt. Dazu gehören zum Beispiel folgende Legierungen aus Zinn (Sn) und Blei (Pb): Sn/Pb 60/40 (mit 60 Gewichtsprozent Zinn und 40 Gewichtsprozent Blei), Pb/Sn 90/10, Pb/Sn 95/5 oder andere Konzentrationen. Diese Lothöcker (kurz: Bumps) sind dadurch gekennzeichnet, daß sie jeweils eine homogene Zusammensetzung und eine feste Schmelztemperatur haben.
Für die Flip-Chip-Montage auf kostengünstigen polymeren Substratmaterialien, wie etwa Leiterplatten, ist eine Löttemperatur unter ca. 250 °C erforderlich, um eine Zerstörung der Substratmaterialien zu verhindern. Ebenso muß Kompati- bilität mit konventionell montierten und gehäusten
Figure imgf000005_0001
gegeben sein. Um dieses zu gewährleisten, wird bekanntermaßen derzeit substratseitig das niedrigschmelzende (Schmelztemperatur 183 °C) eutektische Sn/Pb-Lot (Sn/Pb 63/37) aufgebracht, während auf dem Chip eine hochschmelzende Sn/Pb- Legierung, wie z. B. Pb/Sn 90/10 und/oder Pb/Sn 95/5 mit Schmelztem¬ peraturen größer als 300 °C, aufgebracht wird. Die hochschmelzenden Sn/Pb- Legierungen sind dabei zuverlässige Bumpmetallurgien, die insbesondere re- sistent gegenüber Materialermüdung sind. Ein Verfahren zur Herstellung solcher Lotverbindungen ist aus dem Aufsatz "Practical Flip Chip Integration into Standard FR-4 Surface-Mount Processes: Assembly, Repair and Manufacturing Issues" von Terry F. Hayden and Julian P. Partridge erschienen in ITAP & Flip Chip Proceedings, San Jose, CA, 15.02.94 -18.02.94 bekannt. Bei diesem Verfahren werden an einem Chip angebrachte homogene Sn/Pb-Lothδcker (Pb/Sn 97/3 oder Pb/Sn 95/5 oder Pb/Sn 90/10) mit auf dem Substrat befindli¬ chen Lotdepots aus Sn/Pb 63/37 bei niedrigen Temperaturen verlötet.
Die Erzeugung von Lotdepots auf dem Substrat (z. B. Leiterpatte, Keramik u. a.) ist eine kostenintensive und technisch aufwendige Technologie. Zudem ist die Kompatibilität mit der SMD SurfaGe-MounLDeyice)-Technologie zur Bestückung von Standard-Chips nur sehr eingeschränkt gegeben, da beispielsweise beim Befestigen (insbesondere Löten) der SMD-Bauteile während des SMT(Surface Mount Technology)-Prozesses auf dem Substrat auch die Lotdepots für die nachfolgende Flip-Chip-Montage unkontrolliert aufschmelzen und deshalb vor der Flip-Chip-Montage eine zusätzliche Planarisierung dieser ungleichmäßig geformten Lotdepots in einem eigenen Prozeßschritt notwendig ist.
Aus der Druckschrift WO 89/02653 ist ein Verfahren zur Herstellung von elektri¬ schen und/oder mechanischen Verbindungen bzw. Kontaktierungen benach¬ barter Anschlußflächen, die unterschiedlichen Bauteilen oder Substraten zuge¬ hören, in Flip-Chip-Technik bekannt. Als Grundmaterial für die dabei ver¬ wendeten Löthöcker, die grundsätzlich auf beide zu verbindenden Anschlußflä¬ chen aufgebracht werden, wird das elektrisch leitende Material Indium verwen¬ det. Dieses wird mit einem dünnen Überzug aus Wismuth versehen, wobei das Verhältnis der Schichtdicken von Indium zu Wismuth etwa 100 beträgt. Die dünne Wismuthschicht verhindert einerseits die Bildung des für die mechanische Stabilität und die elektrische Leitfähigkeit der späteren Lötverbindung schädlichen Indiumoxids. Andererseits existiert für das Materialsystem Indium- Wismuth eine eutektische Zusammensetzung, wobei die eutektische Temperatur von 72 °C deutlich unter den Schmelztemperaturen von Indium (157,4 °C) und Wismuth (271 ,3 °C) liegt und garantiert, daß die festzulötenden Photodetektoren nicht beschädigt oder gar zerstört werden. Die eutektische Legierung von Indium und Wismuth bildet sich erst beim Lötvorgang und reicht nur zum Teil in die Indiumschicht hinein. In einem weiteren Lötverfahren werden die Lothöcker nicht wie bisher in gleicher Form auf beiden Substratoberflächen ausgebildet, sondern jeder Lot-höcker auf der einen Substratoberfläche wird beim Lötvorgang zwischen jeweils zwei Lothöcker auf der Oberfläche des anderen Substrats eingepreßt.
Darstellung der Erfindung
Ausgehend von dem oben dargelegten Stand der Technik, liegt der Erfindung die Aufgabe zugrunde, einen Lothöcker in seinem Aufbau so anzugeben, daß er eine Mindesthöhe der späteren Lotverbindung garantiert, daß er eine stabile elektrische und/oder mechanische Verbindung der verbundenen Anschlußflä¬ chen ermöglicht, daß er für vergleichsweise niedrige Löttemperaturen geeignet ist und daß er mit geringem gerätetechnischen Aufwand schnell und preiswert herstellbar ist.
Weiter liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung eines solchen Lothöckers anzugeben.
Eine erfindungsgemäße Lösung besteht in einem erfindungsgemäßen Lothöcker gemäß den Merkmalen des Anspruchs 1 und einem Verfahren zur Herstellung eines erfindungsgemäßen Lothöckers gemäß Anspruch 20. Vorteilhafte Ausgestaltungen und Weiterentwicklungen sind in den Unteransprüchen aufgeführt.
Ein erfindungsgemäßer Lothöcker weist eine inhomogene Materialzusammen¬ setzung auf, wobei ein aufzuschmelzender Anteil des Lotmaterials des Lot¬ höckers einen niedrigeren Schmelzpunkt als die Löttemperatur hat und ein die Mindesthöhe des Lothöckers mitbestimmender Kernbereich des Lothöckers eine Schmelztemperatur aufweist, die höher als die Löttemperatur ist, und der aufzuschmelzende Anteil des Lotmaterials einen großen Anteil des für eine Lot¬ verbindung notwendigen Lotmaterials beinhaltet.
Mit einer geeigneten Ausbildung der Kernschicht, etwa als Lothöckersockel, ist deshalb die spätere Höhe der Lotverbindung bzw. der Abstand zwischen Chip und Substrat festlegbar. Der Mindestabstand ist dabei durch die Höhe des vor¬ zugsweise schichtförmig ausgebildeten Kernbereiches vorgegeben. Die restliche Höhe hängt ab von der geometrischen Fläche der Kernschicht, die von dem aufgebrachten Lotmaterial benetzt ist, zudem von der Art, Menge und Oberflächenspannung des Lotmaterials selbst sowie dem während der Herstel¬ lung der Lotverbindung auf die Lotverbindung ausgeübten Druck.
In einer Ausführungsform der Erfindung wird auf die Kernschicht bzw. den Kernbereich eines Lothöckers eine Haftvermittlungsschicht oder Under-Bump- Metallization(UBM) aufgebracht, wobei je nach zugrundeliegendem Substrat bei¬ spielsweise eine Chrom(Cr)-Kupfer(Cu)-, Titan(Ti)-Wolfram(W)-Gold(Au)-, Nik- kel(Ni)-Chrom(Cr)-Nickel(Ni)-, Titan(Ti)-Kupfer(Cu)-Schichtzusammensetzung oder auch eine Tιtan-Wolfram(Ti:W)-Kupfer(Cu)-Schichtfolge verwendet wird. Da die Kernschicht eines erfindungsgemäßen Lothöckers beim Lötvorgang nicht aufschmilzt und zudem so ausgebildet ist, daß das flüssige Lot keine metallurgische Reaktion mit der Haftvermittlungsschicht oder UBM eingeht, ist die bei den bekannten Verfahren notwendige Benetzbarkeit der UBM-Schicht durch das flüssige Lot für den erfindungsgemäßen Lothöcker keine Grund¬ voraussetzung mehr. In einem späteren Prozeßschritt wird derjenige Anteil der UBM, der über die Kernschicht eines Lothöckers hinausragt, selektiv trocken oder naßchemisch geätzt, ohne dabei jedoch die UBM unter der Kernschicht anzugreifen. Dies kann ebenso mit Liftoff-Verfahren erreicht werden.
Ein erfindungsgemäßer Lothöcker wird vorzugsweise als Schichtenfolge aufge¬ baut, wobei auf den Kernbereich bzw. die Kernschicht eine weitere Schicht aus Lotmaterial aufgebracht wird. Die Abscheidung bzw. das Aufbringen der Schichten kann galvanisch, stromlos, durch Aufdampfen oder mechanisch durch das Aufdrücken einer vorgefertigten Lotkugel oder unter Einsatz von Lot¬ draht entsprechender Zusammensetzung unter Verwendung von Drahtbondern (Ball-Bonder oder Wedge-Bonder) erfolgen. Dabei sind für das Aufbringen der Kernschicht und des Lotmaterials entweder das gleiche Verfahren oder auch verschiedene Verfahren benutzbar. Mögliche Varianten sind: Kernschicht und Lotmaterialschicht galvanisch abgeschieden, Kernschicht und Lotmaterial¬ schicht aufgedampft, Kernschicht galvanisch abgeschieden oder aufgedampft und Lotmaterialschicht mechanisch aufgebracht, Kernschicht und Lotmaterial¬ schicht mit demselben oder mit verschiedenen mechanischen Verfahren auf¬ gebracht. Zu den mechanischen Verfahren zählen das Aufdrücken einer vorge¬ fertigten Lotkugel, das Ball-Bumping und das Wedge-Bumping. Das Ball-Bum- ping oder Stud-Bumping ist ein vom Ball-Bondprozeß abgeleitetes Bumpingver- fahren, bei dem ein Lothöcker in Form eines Ball-Bumps mit einem Ball-Bond¬ gerät erzeugt wird; für das Wedge-Bumping gilt Entsprechendes. Das Ball- Bumping und das Wedge-Bumping sind sowohl zum Aufbringen des Lot¬ höckerkerns als auch zum Aufbringen des Lotmaterials einsetzbar. Wird der Lothöckerkern als Ball-Bump aufgebracht, so ist vor dem Aufbringen des Lot¬ materials eine Planarisierung des Lothöckerkem-Ball-Bumps in einem Verfah¬ renszwischenschritt erforderlich.
Für die Herstellung von erfindungsgemäßen Lothöckern können verschiedene Resisttypen (sowohl trocken als auch naß) und Resisthöhen eingesetzt werden, wobei sogenannte straight-wall-Formen oder Pilz-Formen erzielbar sind. Durch geeignete Prozeßführung und Verfahrensschritte sind so ein oder mehrere räumlich voneinander beabstandete erfindungsgemäße Lothöcker herstellbar.
Nach dem Aufbringen des Materials für den Lothöckerkern und einem gegebe¬ nenfalls durchzuführenden Planarisierungsschritt sowie dem nachfolgend auf¬ gebrachten Lotmaterial erfolgt in einem Ausführungsbeipiel der Erfindung ein Umschmelzprozeß, bei dem zumindest das Lotmaterial des geschichteten Lothöckers aufgeschmolzenen wird und eine Homogenisierung sowie eine kup¬ peiförmige Ausbildung der Lotmaterialoberfläche infolge der Oberflächen- Spannung erzielt wird. Derartige umgeschmolzene Kernmetall-Lothöcker werden nachfolgend auch als Hard-core-solder-bumps bezeichnet.
Für den Kernbereich eines erfindungsgemäßen Lothöckers werden vorzugs¬ weise elektrisch und mechanisch langze'itstabile Materialien, insbesondere Reinmetalle wie Gold, Nickel, Kupfer, Palladium oder Legierungen aus etwa Palladium und Silber verwendet. Das auf den Lothöckerkern aufgebrachte Lot¬ material besteht etwa aus einer Blei-Zinn-Legierung oder einer Gold-Zinn-Legie¬ rung oder einer Zinn-Silber-Legierung oder einer Indium-Legierung, wobei vor¬ zugsweise eine eutektische Zusammensetzung gewählt wird und somit eine vergleichsweise niedrige eutektische Temperatur resultiert. Damit ist eine ebenfalls niedrige Löttemperatur, die geringfügig oberhalb der eutektischen Temperatur liegt, für den Lötvorgang wählbar.
Eine eutektische Zusammensetzung des Lotmaterials wird in einer weiteren Ausführungsform der Erfindung dadurch erreicht, daß als Kernschicht das eine Material eines zweikomponentigen eutektischen Materialsystems abgeschieden wird und für das darauf aufgebrachte Lotmaterial die andere Materialkompo¬ nente verwendet wird, und daß anschließend in einem Umschmelzprozeß (englisch: Reflow) zumindest ein Teil des Lotmaterials aufgeschmolzen und da¬ bei in einer metallurgischen Reaktion eine eutektische Lotmaterial-Legierung gebildet wird. Im einfachsten Fall fällt der Umschmelzprozeß mit dem Lötvorgang zusammen. Ein dem Lötvorgang vorgeschalteter eigener Umschmelzprozeß ist, beispielsweise zur Gasaustreibung und Homogenisierung, auch dann vorteilhaft, wenn das aufgebrachte oder abgeschiedene Lotmaterial bereits eine eutekti¬ sche Zusammensetzung aufweist.
Durch die Erfindung werden insbesondere folgende Vorteile erreicht.
Bei den mechanischen Bumpingverfahren ist der Bumpprozeß softwaresteuer¬ bar, weshalb er schnell definiert und modifiziert werden kann. Insbesondere sind sie nachträglichen Änderungen von etwa Chips oder Substraten anpaßbar. Diese hohe Flexibilität und hohe Entwicklungsgeschwindigkeit ist von besonde¬ rem Vorteil bei der Kleinserien- und Prototypenfertigung, bei denen die elektro¬ nischen Bauelemente aufgrund ihres zum Teil hohen Preises oder ihrer eingeschränkten Verfügbarkeit In vereinzelter Form, anstelle in Wafem, und in geringer Stückzahl voriiegen. In diesem Fall sind galvanische Verfahren und Aufdampfverfahren mit ihren teueren Maskenprozessen und Reinraumbedin¬ gungen unrentabel. Zudem sind maskenorientierte Verfahren im Gegensatz zu den softwaregesteuerten mechanischen Bumpingverfahren unflexibel, da die Geometrien nach der Maskenprodunkfton nicht mehr änderbar sind.
Die Erfindung ermöglicht somit insbesondere eine schnelle und kostengünstige Herstellung von Flip-Chip-gebondeten Prototypen und Kleinserien. Durch Er¬ zeugung erfindungsgemäßer Lothöcker entfallen Maskenprozeßschritte ganz oder teilweise, je nachdem ob sowohl der Lothöckerkern als auch das Lotma¬ terial mit mechanischen Bumpingverfahren aufgebracht werden oder ob nur das Lotmaterial mechanisch aufgebracht wird. Dadurch werden Herstellungszeit und Kosten deutlich reduziert. Zumal das verwendete Bondequipment zum me¬ chanischen Bumpingverfahren, nämlich ein Drahtbonder, verglichen mit einer Reinrauminfrastruktur preiswert und in den meisten größeren Entwick¬ lungsabteilungen schon vorhanden ist. Beim eingesetzten Drahtbonder ist le¬ diglich eine Modifikation der Steuersoftware nötig, um erfindungsgemäße Lot¬ höcker zu erzeugen. Die zuvor genannten Vorteile der Erfindung kommen be¬ sonders zum Tragen bei einem Aufführungsbeispiel, bei dem sowohl der Lot¬ höckerkern als auch das darauf aufzubringende Lotmaterial mit. entweder demselben oder mit verschiedenen mechanischen Bumpingverfahren aufge¬ bracht werden.
Ein weiterer Vorteil eines erfindungsgemäßen Kernmetall-Lothöckers liegt darin, daß zufolge einer niedrigschmelzenden Kappe aus Lotmaterial auf dem Lothöckerkern das Bonden, insbesondere das Flip-Chip-Bonden, im Vergleich zu Reinmetall-Lothöckern mit reduzierten Bondkräften durchführbar ist. Dies hat den weiteren Vorteil, daß die elektronischen Bauelemente und/oder Substrate mechanisch weniger belastet und dadurch Ausfälle reduziert werden und somit die Ausbeute erhöht wird.
Das erneute Umschmelzen der Lotkappe eines erfindungsgemäßen Kernmetall- Lothöckers während einer Flip-Chip-Kontaktierung ermöglicht eine Selbstjustage (englisch: Self-alignment) etwa eines elektronischen Bauelementes auf einem Substrat während des schmelzflüssigen Zustands des Lotmaterials. Daraus resultiert der Vorteil einer geringeren Belastung der hergestellten Flip-Chip- Kontakte durch mechanische Spannungen und damit einer erhöhten Zu¬ verlässigkeit der Kontakte.
Durch die Auswahl der Materialien für einen erfindungsgemäßen Kernmetall-Lot¬ höcker sind vergleichsweise niedrige Löttemperaturen realisierbar, vor¬ zugsweise kleiner als 250 °C. Das hat zur Folge, daß auch Materialien mit gerin¬ gerer Wärmebeständigkeit als z. B. Keramik- oder Halbleitermaterialien als Substratmaterialien eingesetzt werden können und somit deren Kostenvorteile beispielsweise bei der MCM-Herstellung genutzt werden können. Die Erfindung ist somit nicht auf Keramik- und/oder Halbleitersubstrate beschränkt, sondern kann auf beliebigen Substraten, wie z. B. auch auf diversen Kunststoffen oder Gläsern angewendet werden.
Ein erfindungsgemäßer Lothöcker garantiert durch die nichtaufschmelzende Kernschicht eine Mindesthöhe der Flip-Chip-Kontakte, wobei jeder Lothöcker für seine Lötverbindung zumindest einen großen Teil des notwendigen Lotmaterials beinhaltet und durch die Auswahl des Lotmaterials auch die Mindestlöttempera- tur festlegt. In einer besonderen Ausführungsform der Erfindung stellt ein erfindungsgemäßer Lothöcker das gesamte für eine Lötverbindung notwendige Lotmaterial bereit. Die für das Löten notwendigen Voraussetzungen bzw. Charakteristika, wie Lotdepot, Bumphöhe und Löttemperatur, sind somit alle in einem erfindungsgemäßen Lothöcker vereinigt. Eine Lotdepoterzeugung direkt auf einem Substrat, die kostenintensiv und technologisch aufwendig wäre, ist bei einem erfindungsgemäßen Lothöcker, der das gesamte Lotmaterial für seine Lotverbindung mitbringt, nicht mehr not¬ wendig. Dadurch ist die Kompatibilität mit der SMD-Montage gegeben, die in einer Vereinfachung des Gesamtprozesses bei SMD-Flip-Chip-Mischbestückung besteht, da eine Planarisierung der Lothöcker bzw. Lotdepots nach erfolgter SM D-Bestückung entfällt und somit ein sonst notwendiger Prozeßschritt eingespart wird.
Die Erfindung wird ohne Beschränkung des allgemeinen Erfindungsgedankens nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigen:
Fig. 1.1 Schichtförmiger Aufbau eines Kernmetall-Lothöckers, der aus einer hochschmelzenden Pb/Sn-Schicht und einer Pb/Sn-Schicht in eutektischer Zusammensetzung besteht.
Fig. 1.2 Aufbau eines Kernmetall- Lothöckers aus Fig. 1.1 nach einem gezielten Umschmelzprozeß
Fig. 1.3 Flip-Chip-Montage eines Kernmetall-Lothöckers aus Fig. 1.2
Fig. 1.4 Flip-Chip-Löten eines Kernmetall-Lothöckers nach Fig 1.3
Fig. 2.1 Schichtförmiger Aufbau eines Kernmetall-Lothöckers, der aus einer reinen Bleischicht und einer darauf aufgebrachten reinen Zinn¬ schicht besteht.
Fig. 2.2 Aufbau eines Kernmetall-Lothöckers aus Fig. 2.1 nach einem gezielten Umschmelzprozeß unter Bildung einer eutektischen Pb/Sn-Schicht anstelle der reinen Zinnschicht Fig. 2.3 Flip-Chip-Montage eines Kernmetall-Lothöckers aus Fig. 2.2
Fig. 2.4 Flip-Chip-Lδten eines Kernmetall-Lothöckers nach Fig 2.3
Fig.3.1 Aufbau eines Kernmetall-Lothöckers, der aus einer hochschmel- zenden Pb/Sn-Kernschicht und einer aufgedrückten Lotkugel aus eutektischem Pb/Sn besteht.
Fig. 4.1 Aufbau eines Kernmetall-Lothöckers, der aus einer hochschmel¬ zenden Pb/Sn-Kernschicht und einem aus Lotdraht erzeugten Stud-Bump besteht.
Fig. 5.1 Aufbau eines Kernmetall-Lothöckers, der aus einem mechanisch aufgebrachten und planarisierten Ball-Bump als Lothöckerkern und einem Lot-Ball-Bump besteht.
Fig. 5.2 Aufbau eines Kernmetall-Lothöckers, der aus einem mechanisch aufgebrachten und planarisierten Ball-Bump als Lothöckerkern und einem Lot-Wedge-Bump besteht.
Fig. 6J Aufbau eines Kernmetall-Lothöckers, der aus einer galvanisch oder autokatalytisch aufgebrachten Kernschicht und einem Lot- Ball- Bump besteht.
Fig. 6.2 Aufbau eines Kernmetall-Lothöckers, der aus einer galvanisch oder autokatalytisch aufgebrachten Kernschicht und einem Lot- Wedge- Bump besteht.
Fig. 7.1 Aufbau eines Kernmetall-Lothöckers, der aus einem mechanisch aufgebrachten Wedge-Bump als Lothöckerkern und einem Lot- Ball-Bump besteht. Fig. 7.2 Aufbau eines Kernmetall-Lothöckers, der aus einem mechanisch aufgebrachten Wedge-Bump als Lothöckerkern und einem Lot- Wedge-Bump besteht.
Fig.8.1 Aufbau eines Kernmetall-Lothöckers, der aus einem Lothöckerkern und einem Lot-Bump besteht.
Fig.8.2 Aufbau des Kernmetall-Lothöckers aus Fig. 8.1 nach erfolgreicher Durchführung eines Umschmelzprozesses.
In einem ersten Ausfύhrungsbeispiel ist in Fig. 1.1 der Aufbau eines erfin¬ dungsgemäßen Lothöckers gezeigt. Als Chip-Substrat (1) findet Silizium Ver¬ wendung, wobei auf einer Siliziumoberfläche eine Kontaktmetallisierung aus Aluminium beispielsweise durch Sputtern oder Aufdampfen aufgebracht wurde. Dieses Aluminium-Pad (2) und das benachbarte Siliziumsubstrat sind mit einer Passivierungsschicht (3), z. B. aus Siliziumdioxid oder Siliziumnitrid, überzogen, wobei der größte Teil des Aluminium-Pads anschließend in einem Kontaktfenster wieder freigelegt wurde. Auf diesen freigelegten Teil des Aluminium-Pads, das in der Regel Teil der Leiterbahnstrüktur ist, wurde eine UBM (Under Bump Metallization) abgeschieden. Auf der UBM (4) wiederum ist eine hoch¬ schmelzende Pb/Sn-Schicht (5) aus zum Beispiel 90 Gewichtsprozent Blei und 10 Gewichtsprozent Zinn (oder Pb/Sn 95/5) aufgebracht. Auf dieser Kernschicht wurde als zweite Schicht des erfindungsgemäßen Lothöckers eine Pb/Sn- Schicht in eutektischer Zusammensetzung (Sn/Pb 63/37) (6) durch einen galvanischen Prozeß aufgebracht.
Der in Fig. 1.1 dargestellte Lothöcker kann einem Umschmelzprozeß (Bump Reflow) unterworfen werden, bei dem beispielsweise in der zweiten Schicht (6) eingeschlossene Gase ausgetrieben werden. Fig 1.2 zeigt den Lothöcker aus Fig. 1.1 nach solch einem Umschmelzprozeß, bei dem durch geeignete Tempe¬ raturführung nur die zweite Schicht (6) umgeschmolzen wurde und zufolge der Oberflächenspannung eine kuppeiförmige Gestalt angenommen hat. Fig. 1.3 zeigt den auf dem Chipsubstrat hergestellten Lothöcker gemäß Fig. 1.1 und Fig. 1.2 zusammen mit einem Substrat, mit dem der Lothöcker eine me¬ chanische und elektrische Verbindung herstellen soll. Das Substrat (7) ist vor¬ zugsweise ein MCM-L-, MCM-C-, MCM-D-Substrat oder eine Leiterplatte auf dem Leiterbahnen (8), z. B. aus Kupfer, angelegt sind. Die Leiterbahnen sind ihrerseits an den Kontaktflächen mit einer Kontaktmetallisierung (Padmetallisierung) (9) bestehend aus z. B. Nickel/Gold versehen. Nachdem der Lothöcker gegenüber der Padmetallisierung ausgerichtet wurde, kann der Prozeßschritt des Flip-Chip-Lötens durchgeführt werden. Dabei werden die Padmetallisierung und die zweite Schicht des Lothöckers einander genähert, die Löttemperatur so gewählt, daß die zweite Schicht des erfindungsgemäßen Lothöckers schmilzt, um dann die Padmetallisierung zu benetzen und die Ver¬ bindung herzustellen. Fig. 1.4 zeigt die fertige Lötverbindung.
In einem zweiten Ausführungsbeispiel wird auf die UBM als Kernschicht eine Schicht aus reinem Blei (10) abgeschieden. Darauf wird als zweite Schicht des Lothöckers eine reine Zinnschicht (11) aufgebracht (Fig 2.1). Nach einem Um¬ schmelzprozeß, gezeigt in Fig. 2.2, hat sich anstelle der reinen Zinnschicht eine Zinn-Blei-Schicht mit eutektischer Zusammensetzung Sn/Pb 63/37 (6) gebildet. Die Flip-Chip-Montage und das Flip-Chip-Löten, dargestellt in Fig 2.3 und Fig. 2.4, erfolgt wie zuvor beim ersten Ausführungsbeispiel beschrieben.
In einem dritten Ausführungsbeispiel (Fig. 3.1) erfolgt das Aufbringen der obersten "Schicht" eines Lothöckers durch das mechanische Aufsetzen und Aufdrücken einer vorgefertigten Lotkugel (12) auf die zuvor aufgebrachte Kern¬ schicht (5). Ein so aufgebauter Lothöcker wird nachfolgend einem Umschmelz¬ prozeß unterworfen und weist dann eine Gestalt gemäß Fig. 1.2 auf. Die an¬ schließende Flip-Chip-Montage und das Flip-Chip-Löten erfolgen entsprechend den Bildern Fig. 1.3 und Fig. 1.4. In einem weiteren Ausführungsbeispiel (Fig.4.1) wird die zweite, oberste Schicht eines Kernmetall-Lothöcker mechanisch durch einen Lotdraht unter Ausbildung eines sogenannten Ball-Bumps bzw. Stud-Bumps (13) erzeugt. Ein so aufgebau¬ ter Lothöcker wird nachfolgend einem Umschmelzprozeß unterworfen und weist dann eine Gestalt gemäß Fig. 1.2 auf. Die anschließende Flip-Chip-Montage und das Flip-Chip-Löten erfolgen entsprechend den Bildern Fig. 1.3 und Fig. 1.4.
In einer Ausführungsform der Erfindung nach Fig. 5.1 werden auf Anschlußflä¬ chen (14) aus Gold auf einem Keramiksubstrat (15) mit Hilfe eines Ball-Bondge¬ rätes Ball-Bumps (16) aus einer Gold-Palladium-Legierung mit ca. 1% Palla¬ diumanteil gebondet. Die Ausgangsdurchmesser der Ball-Bumps vor der Bonddeformation betragen etwa 80 μm. Mittels eines planaren Stempels werden die aufgebrachten Stud-Bumps anschließend planarisiert. Auf jeden dieser harten Gold-Palladium-Lothöckerkerne (16) wird im nächsten Verfahrensschritt mit einem Ball-Bondgerät ein Ball-Bump (17) (Ausgangsdurchmesser 40 μm) aus einer Blei-Zinn-Legierung aufgesetzt, die vorzugsweise eine eutektische Zu¬ sammensetzung oder eine Zusammensetzung aus ca. 2-5 % Zinn und dem Rest Blei aufweist. Durch Umschmelzen des schichtförmig aufgebauten Lothöckers in Fig 5.1 bei einer Temperatur von etwa 310 °C bildet sich eine Lotkappe mit eutektischer Gold-Zinn-Legierungszusammensetzung. Der Umschmelzprozeß mit einem geschichteten Lothöcker (Lothöckerkern (18), Lot-Bump (19)) vor dem Umschmelzprozeß und dem neugeformten Lothöcker (Lothöckerkern (18), umgeschmolzener Lot-Bump bzw. Lotkappe (20)) nach dem Umschmelzprozeß ist in Fig. 8.1 und Fig.8.2 in dieser Reihenfolge verdeutlicht.
In einer Ausführungsform der Erfindung nach Fig. 5.2 wird auf die entsprechend nach Fig. 5.1 aufgebrachten und planarisierten Gold-Palladium-Lothöckerkerne (16) ein Blei-Zinn-Wedge-Bump (21) (Lotdrahtdurchmesser 33 μm) mit einem Wedge-Bondgerät aufgebracht. Anschließend wird dieser geschichtete Lothöcker nach Fig. 5.2 entsprechend Fig. 8Λ und Fig. 8.2 einem Umschmelz¬ prozeß unterworfen. In weiteren Ausführungsformen der Erfindung (Fig. 6.1 und Fig. 6.2) wird der Lothöckerkern (22) mit einem galvanischen Verfahren oder durch stromlose Ab¬ scheidung erzeugt. Anschließend wird entsprechend zu Fig. 5.1 ein Lot-Ball- Bump (23) (Fig. 6.1) oder entsprechend zu Fig. 5.2 ein Lot-Wedge-Bump (24) aufgebracht und hernach der jeweilige geschichtete Lothöcker, wie in Fig. 6.1 und Fig.6.2 gezeigt, gemäß Fig.8.1 und Fig.8.2 umgeschmolzen.
In den Ausführungsbeispielen Fig. 7.1 und Fig. 7.2 der Erfindung wird der Lot¬ höckerkern als Wedge-Bump (25) unter Verwendung von Golddraht (Durchmesser 40 μm) aufgebracht. Eine Planarisierung ist in der Regel nicht notwendig, so daß ohne weiteren Planarisierungszwischenschritt ein Lot-Bump auf dem Gold-Lothöckerkern aufgebracht wird. Im Ausführungsbeispiel nach Fig. 1Λ wird ein Lot-Ball-Bump (26) aufgesetzt, während in der Ausführungsform nach Fig. 7.2 ein Lot-Wedge-Bump (27) aufgebracht wird. Die auf diese Weise hergestellten geschichteten Lothöcker werden anschließend einem Um¬ schmelzprozeß unterworfen.

Claims

PATENTANSPRÜCHE
1. Lothöcker mit einer inhomogenen Materialzusammensetzung, wobei ein aufzuschmelzender Anteil des Lotmaterials des Lothδckers einen niedri¬ geren Schmelzpunkt als die Löttemperatur aufweist und ein die Mindest¬ höhe des Lothöckers mitbestimmender Kembereich des Lothöckers eine Schmelztemperatur aufweist, die höher als die Lδttemperatur ist, und der aufzuschmelzende Anteil des Lotmaterials einen großen Anteil des für eine Lotverbindung notwendigen Lotmat3rials beinhaltet.
2. Lothöcker nach Anspruch 1 , dadurch gekennzeichnet, daß der Kernbereich als Lothöckersockel ausgebildet ist und darauf das Lotmaterial aufgebracht ist.
3. Lothöcker nach Anspruch 2, dadurch gekennzeichnet, daß der Kernbereich als Kernschicht und das Lotmaterial schichtförmig oder als Lot-Ball-Bump oder Lot-Wedge-Bump oder als Lot-Kugel ausge¬ bildet ist.
4. Lothöcker nach Anspruch 2, dadurch gekennzeichnet, daß der Kernbereich als Lot-Wedge-Bump oder planarisierter Lot-Ball- Bump und das Lotmaterial als Lot-Ball-Bump oder Lot-Wedge-Bump aus¬ gebildet ist.
5. Lothöcker nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Kernbereich aus elektrisch und/oder mechanisch langzeitstabilen Materialien, insbesondere aus Reinmetallen wie Gold, Nickel, Kupfer, Palladium, oder Legierungen, insbesondere aus Palladium und Silber, auf¬ gebaut ist.
6. Lothöcker nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Lotmaterial aus einer Blei-Zinn-Legierung oder einer Gold-Zinn- Legierung oder einer Zinn-Silber-Legierung oder einer Indium-Legierung besteht.
7. Lothöcker nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Lotmaterial aus Materialkomponenten mit eutektischer Zusam¬ mensetzung besteht.
8. Lothöcker nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Kernbereich aus einer oder mehreren Einzelschichten besteht und daß für das Lotmaterial und das Material derjenigen Einzelschicht des Kernbereichs, die mit dem Lotmaterial in Kontakt steht, eine eutektische Zusammensetzung existiert.
9. Lothöcker nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Lotmaterial durch Umschmelzen so ausgebildet ist, daß seine Oberfläche zur äußeren Umgebung kuppeiförmig geformt ist.
10. Lothöcker nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der aufzuschmelzende Lotmaterialanteil des Lothöckers das gesamte für eine Lotverbindung notwendige Lotmaterial beinhaltet.
11. Lothöcker nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der Lothöcker elektrisch leitfähig und mechanisch stabil Ist.
12. Lothöcker nach einem der Ansprüche 1 bis 11 , dadurch gekennzeichnet, daß der Kernbereich aus reinem Blei oder aus einem Material mit einem hohen Prozentanteil von Blei, vorzugsweise 95 Gewichtsprozent Blei und 5 Gewichtsprozent Zinn oder 90 Gewichtsprozent Blei und 10 Gewichtspro¬ zent Zinn, besteht und das Lotmaterial aus reinem Zinn oder aus Zinn/Blei in eutektischer Zusammensetzung besteht.
13. Lothöcker nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die die Löttemperatur bestimmenden Lotmaterialanteile so ausgewählt sind, daß die Löttemperatur kleiner als 250 °C ist, insbesondere jedoch zwischen 183 °C und 250 °C liegt.
14. Einrichtung zur Verbindung einer ersten Oberfläche mit einer zweiten Oberfläche, insbesondere in Flip-Chip-Technik, mit einem oder mehreren Lothöckern nach Anspruch 1 bis 13, dadurch gekennzeichnet, daß zur Herstellung einer dauerhaften Verbindung zwischen den Oberflä¬ chen ein Lothöcker einseitig auf der ersten oder der zweiten Oberfläche aufbringbar ist.
15. Einrichtung nach Anspruch 14, dadurch gekennzeichnet, daß alle Lothöcker einseitig auf der ersten oder der zweiten Oberfläche aufbringbar sind.
16. Einrichtung nach einem der Ansprüche 14 oderl 5, dadurch gekennzeichnet, daß die erste und die zweite Oberfläche jeweils direkt oder über eine oder mehrere Zwischenschichten mit einem Chip oder einem Substrat verbun¬ den sind.
17. Einrichtung nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß alle Lothöcker auf der ersten Oberfläche ausbildbar sind, die direkt oder über eine oder mehrere Zwischenschichten mit einem Chip verbun¬ den ist, und daß die zweite Oberfläche direkt oder über eine oder mehrere Zwischenschichten mit einem Substrat verbunden ist.
18. Einrichtung nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, daß die erste und die zweite Oberfläche zu Materialschichten gehören, die als Haftvermittlungsschicht oder Under-Bump-Metallization ausgebildet sind.
19. Einrichtung nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, daß der Kernbereich eines Lothöckers als Kernschicht ausgebildet ist und die Kernschicht auf eine Haftvermittlungsschicht oder Under-Bump-Me¬ tallization aufgebracht und so ausgebildet ist, daß sie diese Haftvermitt¬ lungsschicht oder Under-Bump-Metallization von dem beim Löten aufge¬ schmolzenen Lotmaterialanteil getrennt hält.
20. Verfahren zur Herstellung eines Lothöckers nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß auf eine Schicht, insbesondere eine Haftvermittlungsschicht oder eine Under-Bump-Metallization oder eine Anschlußflächenmetallisierung, die direkt oder über eine oder mehrere Zwischenschichten mit einem Substrat oder einem Chip verbunden ist, ein Material zur Ausbildung des Lot¬ höckerkerns aufgebracht wird und daß darauf ein Lotmaterial aufgebracht wird.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß das Material für den Kernbereich des Lothöckers und das Lotmaterial mit demselben oder mit verschiedenen Verfahren schichtförmig aufge¬ bracht werden, wobei Aufdampfverfahren und/oder galvanische Abschei¬ deverfahren und/oder stromlose Verfahren eingesetzt werden.
22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß das Material des Lothöckerkerns als Kernschicht galvanisch abge¬ schieden oder aufgedampft oder stromlos abgeschieden wird und daß das Lotmaterial mechanisch durch Aufdrücken einer vorgefertigten Lotkugel oder durch Ball-Bumping oder durch Wedge-Bumping auf die Kernschicht aufgebracht wird.
23. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß das Material des Lothöckerkerns und das Lotmaterial durch dasselbe oder verschiedene mechanische Verfahren, insbesondere dem Ball-Bum¬ ping und/oder dem Wedge-Bumping und/oder dem Aufdrücken einer vorgefertigten Lotkugel, aufgebracht werden.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß nach dem Aufbringen des Materials für den Lothöckerkern, insbeson¬ dere durch Ball-Bumping, noch vor dem Aufbringen des Lotmaterials der aufgebrachte Lothöckerkern in einem Verfahrenszwischenschritt planari¬ siert wird.
25. Verfahren nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, daß nach dem Aufbringen des Lotmaterials auf den Lothöckerkern der Lothöcker einem Umschmelzprozeß unterworfen wird, wobei zumindest das Lotmaterial aufgeschmolzen und eine Homogenisierung des Lotma¬ terials sowie eine kuppeiförmige Ausgestaltung der Lotmaterialoberfläche erzielt wird.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß im Umschmelzprozeß in einer metallurgischen Reaktion eine eutekti¬ sche Lotmaterial-Legierung gebildet wird.
27. Verfahren nach einem der Ansprüche 20 bis 25, dadurch gekennzeichnet, daß für das Lotmaterial eine eutektische Materiallegierung verwendet wird.
28. Verfahren nach einem der Ansprüche 25 bis 27, dadurch gekennzeichnet, daß für den Lothöckerkern ein Material mit einem hohen Prozentanteil Blei und für das Lotmaterial eine Blei-Zinn-Legierung mit eutektischer Zuam- mensetzung oder reines Zinn verwendet wird.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß der Umschmelzprozeß der Lotmaterialschicht bei Temperaturen zwischen 183 °C bis 250 °C durchgeführt wird.
PCT/DE1995/001589 1994-11-17 1995-11-10 Kernmetall-lothöcker für die flip-chip-technik Ceased WO1996016442A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8516440A JPH10509278A (ja) 1994-11-17 1995-11-10 フリップ・チップ技術のコアメタルのハンダ・ノブ
US08/836,804 US6153940A (en) 1994-11-17 1995-11-10 Core metal soldering knob flip-chip technology

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4440991 1994-11-17
DEP4440991.5 1994-11-17

Publications (1)

Publication Number Publication Date
WO1996016442A1 true WO1996016442A1 (de) 1996-05-30

Family

ID=6533511

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1995/001589 Ceased WO1996016442A1 (de) 1994-11-17 1995-11-10 Kernmetall-lothöcker für die flip-chip-technik

Country Status (4)

Country Link
US (1) US6153940A (de)
JP (1) JPH10509278A (de)
DE (1) DE19524739A1 (de)
WO (1) WO1996016442A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002101828A3 (de) * 2001-06-08 2003-09-12 Infineon Technologies Ag Verfahren zum umschmelzen von auf verbindungsstellen aufgebrachtem lotmaterial
US7015132B2 (en) 2001-01-04 2006-03-21 Agency For Science, Technology And Research Forming an electrical contact on an electronic component
WO2007090883A1 (en) * 2006-02-10 2007-08-16 Boehringer Ingelheim International Gmbh Extended release formulation
EP0922300B1 (de) * 1996-08-27 2007-11-28 Nippon Steel Corporation Herstellungsverfahren einer halbleiteranordnung mit niedrig schmelzendem metallhöckern
EP2688093A1 (de) 2012-07-19 2014-01-22 Technische Universität Ilmenau Verfahren und Vorrichtung zur Selbstmontage von Komponenten auf einem Substrat

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19600994C2 (de) * 1995-09-08 1999-05-06 Fraunhofer Ges Forschung Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten
EP0850490B1 (de) 1995-09-08 2007-11-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zum testen eines chips
KR100239406B1 (ko) * 1996-12-27 2000-01-15 김영환 표면 실장형 반도체 패키지 및 그 제조 방법
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US6437989B1 (en) * 1999-07-10 2002-08-20 Endress + Hauser Gmbh + Co. Circuit board with an electronic component and a method for producing a connection between the circuit board and the component
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US6815252B2 (en) 2000-03-10 2004-11-09 Chippac, Inc. Method of forming flip chip interconnection structure
KR100865424B1 (ko) * 2000-03-10 2008-10-24 스태츠 칩팩, 엘티디. 패키징 구조와 그 방법
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6780682B2 (en) 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US6737295B2 (en) * 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
DE10123280A1 (de) * 2001-05-14 2002-12-05 Infineon Technologies Ag Verfahren zum Herstellen eines Kontakthügels
US6742248B2 (en) * 2001-05-14 2004-06-01 The Boeing Company Method of forming a soldered electrical connection
US6482680B1 (en) * 2001-07-20 2002-11-19 Carsem Semiconductor Sdn, Bhd. Flip-chip on lead frame
US6528417B1 (en) 2001-09-17 2003-03-04 Taiwan Semiconductor Manufacturing Company Metal patterned structure for SiN surface adhesion enhancement
DE10157205A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung
DE10157209A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Verfahren zur Erzeugung von erhabenen Strukturen, insbesondere Kontakthöckern
DE10159860C2 (de) * 2001-12-06 2003-12-04 Sdk Technik Gmbh Wärmeübertragungsfläche mit einer aufgalvanisierten Mikrostruktur von Vorsprüngen
US6644536B2 (en) * 2001-12-28 2003-11-11 Intel Corporation Solder reflow with microwave energy
TW530403B (en) * 2002-03-01 2003-05-01 Advanced Semiconductor Eng Solder paste for manufacturing bump
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
US20030234276A1 (en) * 2002-06-20 2003-12-25 Ultratera Corporation Strengthened bonding mechanism for semiconductor package
TWI221335B (en) * 2003-07-23 2004-09-21 Advanced Semiconductor Eng IC chip with improved pillar bumps
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US20050275096A1 (en) * 2004-06-11 2005-12-15 Kejun Zeng Pre-doped reflow interconnections for copper pads
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
KR100642765B1 (ko) * 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
TW200632506A (en) * 2005-03-02 2006-09-16 Premier Image Technology Corp Camera module and its manufacturing process
JP4613103B2 (ja) * 2005-06-14 2011-01-12 アルプス電気株式会社 配線基板
TW200731430A (en) * 2006-02-08 2007-08-16 Jung-Tang Huang Controllable method for manufacturing uniform planarity of plating-based solder bumps on multi-layer flip chip used in the three-dimensional packaging
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US7600667B2 (en) 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
US7700475B1 (en) * 2006-10-05 2010-04-20 Marvell International Ltd. Pillar structure on bump pad
JP5004549B2 (ja) * 2006-10-27 2012-08-22 新光電気工業株式会社 電子部品の基板への搭載方法及びはんだ面の形成方法
JP5481769B2 (ja) * 2006-11-22 2014-04-23 日亜化学工業株式会社 半導体装置及びその製造方法
SG152101A1 (en) 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
JP2010109032A (ja) * 2008-10-29 2010-05-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP5062283B2 (ja) 2009-04-30 2012-10-31 日亜化学工業株式会社 半導体装置及びその製造方法
FR2948493B1 (fr) * 2009-07-27 2012-02-10 St Microelectronics Grenoble 2 Procede de connexion electrique d'un fil a un plot d'une puce de circuits integres et dispositif electronique
US8283780B2 (en) * 2010-11-25 2012-10-09 Freescale Semiconductor, Inc Surface mount semiconductor device
US10039194B2 (en) * 2012-08-02 2018-07-31 Osram Sylvania Inc. Dual solder layer for fluidic self assembly and electrical component substrate and method employing same
US9136237B2 (en) * 2013-12-17 2015-09-15 Oracle International Corporation Electroplated solder for high-temperature interconnect
US9202793B1 (en) 2013-12-26 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with under bump metallization and method of manufacture thereof
US9706662B2 (en) 2015-06-30 2017-07-11 Raytheon Company Adaptive interposer and electronic apparatus
US9648729B1 (en) 2015-11-20 2017-05-09 Raytheon Company Stress reduction interposer for ceramic no-lead surface mount electronic device
DE102018115976A1 (de) 2017-07-10 2019-01-10 Osram Opto Semiconductors Gmbh Verfahren zum Bestücken eines Trägers mit Bauelementen, Pigment für das Bestücken eines Trägers mit einem Bauelement und Verfahren zur Herstellung eines Pigments
DE102022133386A1 (de) 2022-12-15 2024-06-20 Pac Tech - Packaging Technologies Gmbh Verfahren zur Herstellung einer Lötkontaktfläche auf einem Chip durch Erzeugung einer Sinterpastenschnittstelle

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986255A (en) * 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
EP0073383A2 (de) * 1981-09-02 1983-03-09 Hitachi, Ltd. Halbleiteranordnung mit externen Elektroden verbunden mit Elektroden auf einem Halbleitersubstrat und Verfahren zum Herstellen einer solchen Anordnung
EP0078480A2 (de) * 1981-10-28 1983-05-11 Hitachi, Ltd. Verfahren zum Schmelzen und Verbinden des Lots eines integrierten Schaltungschips
EP0177042A2 (de) * 1984-10-05 1986-04-09 Hitachi, Ltd. Elektronische Schaltungsvorrichtung und Verfahren zu ihrer Herstellung
DE4025622A1 (de) * 1990-08-13 1992-02-20 Siemens Ag Anschlusskontakthoecker und verfahren zu dessen herstellung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53149763A (en) * 1977-06-01 1978-12-27 Citizen Watch Co Ltd Mounting method of semiconductor integrate circuit
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
JPS59188147A (ja) * 1983-04-08 1984-10-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
JPH0458573A (ja) * 1990-06-27 1992-02-25 Tanaka Denshi Kogyo Kk 超電導接続方法
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
JP2953076B2 (ja) * 1991-02-20 1999-09-27 松下電器産業株式会社 半導体素子の実装構造体
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
JPH0684916A (ja) * 1992-08-31 1994-03-25 Tanaka Kikinzoku Kogyo Kk 多層バンプ
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
US5672913A (en) * 1995-02-23 1997-09-30 Lucent Technologies Inc. Semiconductor device having a layer of gallium amalgam on bump leads
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986255A (en) * 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
EP0073383A2 (de) * 1981-09-02 1983-03-09 Hitachi, Ltd. Halbleiteranordnung mit externen Elektroden verbunden mit Elektroden auf einem Halbleitersubstrat und Verfahren zum Herstellen einer solchen Anordnung
EP0078480A2 (de) * 1981-10-28 1983-05-11 Hitachi, Ltd. Verfahren zum Schmelzen und Verbinden des Lots eines integrierten Schaltungschips
EP0177042A2 (de) * 1984-10-05 1986-04-09 Hitachi, Ltd. Elektronische Schaltungsvorrichtung und Verfahren zu ihrer Herstellung
DE4025622A1 (de) * 1990-08-13 1992-02-20 Siemens Ag Anschlusskontakthoecker und verfahren zu dessen herstellung

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0922300B1 (de) * 1996-08-27 2007-11-28 Nippon Steel Corporation Herstellungsverfahren einer halbleiteranordnung mit niedrig schmelzendem metallhöckern
EP1918991A3 (de) * 1996-08-27 2011-02-16 Nippon Steel Corporation Halbleiterbauelement mit Metallhöckern mit niedrigem Schmelzpunkt und Herstellungsverfahren dafür
US7015132B2 (en) 2001-01-04 2006-03-21 Agency For Science, Technology And Research Forming an electrical contact on an electronic component
WO2002101828A3 (de) * 2001-06-08 2003-09-12 Infineon Technologies Ag Verfahren zum umschmelzen von auf verbindungsstellen aufgebrachtem lotmaterial
WO2007090883A1 (en) * 2006-02-10 2007-08-16 Boehringer Ingelheim International Gmbh Extended release formulation
EP2688093A1 (de) 2012-07-19 2014-01-22 Technische Universität Ilmenau Verfahren und Vorrichtung zur Selbstmontage von Komponenten auf einem Substrat
EP2790212A1 (de) 2012-07-19 2014-10-15 Technische Universität Ilmenau Verfahren zur Selbstmontage von Komponenten auf einem Substrat

Also Published As

Publication number Publication date
US6153940A (en) 2000-11-28
JPH10509278A (ja) 1998-09-08
DE19524739A1 (de) 1996-05-23

Similar Documents

Publication Publication Date Title
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE69021438T2 (de) Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung.
DE69309197T2 (de) Methode und Apparat zur Montage von Multichip-Modulen
DE60131402T2 (de) Layout und verfahren für eine anordnung mit segmentierter blm (ball limiting metallurgy) für ein- und ausgänge
DE69434160T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE69312709T2 (de) Lötperle auf schaltungsanordnung
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69523991T2 (de) Löt-Anschlusskontakt und Verfahren zu seiner Herstellung
DE2032872A1 (de) Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
EP1351298A2 (de) Method for producing a semiconductor wafer
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE69417651T2 (de) Verfahren und anordnung zur verbindung einer durchkontaktierung.
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
EP1080615B1 (de) Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergl. auf dem mehrfachnutzen
EP0152557A1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
DE19830158A1 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 08836804

Country of ref document: US

122 Ep: pct application non-entry in european phase