[go: up one dir, main page]

JP2000150560A - バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 - Google Patents

バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Info

Publication number
JP2000150560A
JP2000150560A JP10341110A JP34111098A JP2000150560A JP 2000150560 A JP2000150560 A JP 2000150560A JP 10341110 A JP10341110 A JP 10341110A JP 34111098 A JP34111098 A JP 34111098A JP 2000150560 A JP2000150560 A JP 2000150560A
Authority
JP
Japan
Prior art keywords
tip
bump
electrodes
semiconductor device
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10341110A
Other languages
English (en)
Inventor
Yuugo Koyama
裕吾 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10341110A priority Critical patent/JP2000150560A/ja
Priority to US09/420,566 priority patent/US6323552B1/en
Priority to TW088118161A priority patent/TW471077B/zh
Priority to KR10-1999-0049373A priority patent/KR100501018B1/ko
Publication of JP2000150560A publication Critical patent/JP2000150560A/ja
Priority to US09/932,031 priority patent/US6689679B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 広いボンディング領域が確保されたバンプを
容易に形成することができるバンプ形成方法及びバンプ
形成用ボンディングツール、半導体ウエーハ、半導体チ
ップ及び半導体装置並びにこれらの製造方法、回路基板
並びに電子機器を提供することにある。 【解決手段】 ボール状に形成された先端部１４を有す
る導電線１６の先端部１４を、第１のツール２０によっ
て電極１２にボンディングするとともに、先端部１４に
おける導電線１６が導き出される中央部１３の周囲であ
って外周端部１５を避ける部分を、第１のツール２０に
よって押圧して塑性変形させる第１工程と、先端部１４
を電極１２に残して導電線１６を切断する第２工程と、
先端部１４の少なくとも中央部１３を、第２のツール３
２によって押圧して塑性変形させる第３工程と、を含
む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプ形成方法及
びバンプ形成用ボンディングツール、半導体ウエーハ、
半導体チップ及び半導体装置並びにこれらの製造方法、
回路基板並びに電子機器に関する。
【０００２】
【発明の背景】ワイヤボンディングの技術を用いて半導
体素子の電極にバンプを形成する方法が知られている。
例えば、特開昭５７−１６３９１９号公報には、キャピ
ラリを使用して電極にワイヤをボンディングし、ワイヤ
を引きちぎることで電極にワイヤの残片を残してこれを
バンプとする方法が記載されている。この方法によれ
ば、メッキを積み重ねるよりも、バンプを早く形成する
ことができる。
【０００３】しかしながら、ワイヤを引きちぎって形成
したバンプは、平らな上端面が十分に確保されていない
ので、半導体素子を基板にフェースダウンボンディング
するときには問題がないが、バンプにリードをボンディ
ングするときに接合精度が劣るという問題があった。す
なわち、バンプの上端面が山状になっていたり、平坦な
領域があるとしても小さな面積であるために、リードと
の接合面積が足りず、リードがバンプからずり落ちてし
まうことがあった。
【０００４】本発明は、この問題点を解決するものであ
り、その目的は、広いボンディング領域が確保されたバ
ンプを容易に形成することができるバンプ形成方法及び
バンプ形成用ボンディングツール、半導体ウエーハ、半
導体チップ及び半導体装置並びにこれらの製造方法、回
路基板並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係るバン
プ形成方法は、ボール状に形成された先端部を有する導
電線の前記先端部を、第１のツールによって電極にボン
ディングするとともに、前記先端部における前記導電線
が導き出される中央部の周囲であって外周端部を避ける
部分を、前記第１のツールによって押圧して塑性変形さ
せる第１工程と、前記先端部を前記電極に残して前記導
電線を切断する第２工程と、前記先端部の少なくとも前
記中央部を、第２のツールによって押圧して塑性変形さ
せる第３工程と、を含む。
【０００６】本発明によれば、先端部がボール状に形成
された導電線を使用し、その先端部を電極にボンディン
グして、その一部を押圧して塑性変形させる。押圧する
部分は、ボール状の先端部の中央部の周囲であって外周
端部を避ける部分である。したがって、塑性変形後の先
端部は、中央部の周囲にくぼみが形成され得るが、外周
端部は押圧されていないのでつぶされていない。そし
て、導電線を切断して、塑性変形した先端部を残し、先
端部の少なくとも中央部をさらに押圧して塑性変形させ
る。その結果、先端部の中央部がつぶれて広がり、多く
の場合には平らになる。こうして形成されたバンプによ
れば、第１工程でボール状の先端部の外周端部がつぶさ
れていないので、外周端部の上面も、ボンディング領域
として利用することができる。このように、本発明によ
れば、広いボンディング領域が確保されたバンプを簡単
に形成することができる。
【０００７】（２）本発明に係る半導体ウエーハの製造
方法は、集積回路と複数の電極とを形成した後に、ボー
ル状に形成された先端部を有する導電線の前記先端部
を、第１のツールによって、前記複数の電極のいずれか
にボンディングするとともに、前記先端部における前記
導電線が導き出される中央部の周囲であって外周端部を
避ける部分を、前記第１のツールによって押圧して塑性
変形させる第１工程と、前記先端部を前記電極に残して
前記導電線を切断する第２工程と、前記先端部の少なく
とも前記中央部を、第２のツールによって押圧して塑性
変形させてバンプを形成する第３工程と、を含む。
【０００８】本発明によれば、先端部がボール状に形成
された導電線を使用し、その先端部を電極にボンディン
グして、その一部を押圧して塑性変形させる。押圧する
部分は、ボール状の先端部の中央部の周囲であって外周
端部を避ける部分である。したがって、塑性変形後の先
端部は、中央部の周囲にくぼみが形成され得るが、外周
端部は押圧されていないのでつぶされていない。そし
て、導電線を切断して、塑性変形した先端部を残し、先
端部の少なくとも中央部をさらに押圧して塑性変形させ
る。その結果、先端部の中央部がつぶれて広がり、多く
の場合には平らになる。こうして形成されたバンプによ
れば、第１工程でボール状の先端部の外周端部がつぶさ
れていないので、外周端部の上面も、ボンディング領域
として利用することができる。このように、本発明によ
れば、広いボンディング領域が確保されたバンプを有す
る半導体ウエーハを簡単に形成することができる。
【０００９】（３）この半導体ウエーハの製造方法にお
いて、前記第３工程前に、前記第１工程及び第２工程を
繰り返して、複数の電極のそれぞれに前記導電線の先端
部を残し、前記第３工程では、複数の電極に残された前
記導電線の先端部を、同時に押圧して、前記複数の電極
上のバンプを同時に形成してもよい。
【００１０】これによれば、複数のバンプを同時に形成
できるので、その工程を短縮することができる。
【００１１】（４）本発明に係る半導体チップの製造方
法は、集積回路と複数の電極とが形成された半導体ウエ
ーハを、前記複数の電極のうちの一群の電極を有する個
片に切断した後に、ボール状に形成された先端部を有す
る導電線の前記先端部を、第１のツールによって、前記
一群の電極のいずれかにボンディングするとともに、前
記先端部における前記導電線が導き出される中央部の周
囲であって外周端部を避ける部分を、前記第１のツール
によって押圧して塑性変形させる第１工程と、前記先端
部を前記電極に残して前記導電線を切断する第２工程
と、前記先端部の少なくとも前記中央部を、第２のツー
ルによって押圧して塑性変形させてバンプを形成する第
３工程と、を含む。
【００１２】本発明によれば、先端部がボール状に形成
された導電線を使用し、その先端部を電極にボンディン
グして、その一部を押圧して塑性変形させる。押圧する
部分は、ボール状の先端部の中央部の周囲であって外周
端部を避ける部分である。したがって、塑性変形後の先
端部は、中央部の周囲にくぼみが形成され得るが、外周
端部は押圧されていないのでつぶされていない。そし
て、導電線を切断して、塑性変形した先端部を残し、先
端部の少なくとも中央部をさらに押圧して塑性変形させ
る。その結果、先端部の中央部がつぶれて広がり、多く
の場合には平らになる。こうして形成されたバンプによ
れば、第１工程でボール状の先端部の外周端部がつぶさ
れていないので、外周端部の上面も、ボンディング領域
として利用することができる。このように、本発明によ
れば、広いボンディング領域が確保されたバンプを有す
る半導体チップを簡単に形成することができる。
【００１３】（５）この半導体チップの製造方法におい
て、前記第３工程前に、前記第１工程及び第２工程を繰
り返して、前記一群の電極のそれぞれに前記導電線の先
端部を残し、前記第３工程では、前記一群の電極に残さ
れた前記導電線の先端部を、同時に押圧して、前記一群
の電極上のバンプを同時に形成してもよい。
【００１４】これによれば、複数のバンプを同時に形成
できるので、その工程を短縮することができる。
【００１５】（６）本発明に係る半導体装置の製造方法
は、ボール状に形成された先端部を有する導電線の前記
先端部を、第１のツールによって、半導体素子の複数の
電極のいずれかにボンディングするとともに、前記先端
部における前記導電線が導き出される中央部の周囲であ
って外周端部を避ける部分を、前記第１のツールによっ
て押圧して塑性変形させる第１工程と、前記先端部を前
記電極に残して前記導電線を切断する第２工程と、前記
先端部の少なくとも前記中央部を、第２のツールによっ
て押圧して塑性変形させてバンプを形成する第３工程
と、前記バンプとリードとをボンディングする第４工程
と、を含む。
【００１６】本発明によれば、先端部がボール状に形成
された導電線を使用し、その先端部を電極にボンディン
グして、その一部を押圧して塑性変形させる。押圧する
部分は、ボール状の先端部の中央部の周囲であって外周
端部を避ける部分である。したがって、塑性変形後の先
端部は、中央部の周囲にくぼみが形成され得るが、外周
端部は押圧されていないのでつぶされていない。そし
て、導電線を切断して、塑性変形した先端部を残し、先
端部の少なくとも中央部をさらに押圧して塑性変形させ
る。その結果、先端部の中央部がつぶれて広がり、多く
の場合には平らになる。こうして形成されたバンプによ
れば、第１工程でボール状の先端部の外周端部がつぶさ
れていないので、外周端部の上面も、ボンディング領域
として利用することができる。すなわち、広いボンディ
ング領域が確保されたバンプを簡単に形成することがで
きる。そして、このバンプにリードをボンディングし
て、半導体装置を得ることができる。
【００１７】（７）この半導体装置の製造方法におい
て、前記第３工程前に、前記第１工程及び第２工程を繰
り返して、複数の電極のそれぞれに前記導電線の先端部
を残し、前記第３工程では、複数の電極に残された前記
導電線の先端部を、同時に押圧して、前記複数の電極上
のバンプを同時に形成してもよい。
【００１８】これによれば、複数のバンプを同時に形成
できるので、その工程を短縮することができる。
【００１９】（８）この半導体装置の製造方法におい
て、前記リードは、基板に形成された開口部の内側に突
出して形成され、前記第４工程で、前記バンプは前記開
口部内に配置され、前記開口部内で前記リードを前記バ
ンプにボンディングしてもよい。
【００２０】（９）この半導体装置の製造方法におい
て、前記リードは、基板上に形成され、前記第４工程
で、前記リードにおける前記基板上の部分に前記バンプ
を対向させて、前記半導体素子をフェースダウンボンデ
ィングしてもよい。
【００２１】（１０）この半導体装置の製造方法におい
て、前記第４工程で、接着剤に導電粒子が分散されてな
る異方性導電材料を介して、前記バンプと前記リードと
をボンディングしてもよい。
【００２２】（１１）本発明に係るバンプ形成用ボンデ
ィングツールは、ボール状に形成された先端部を有する
導電線が挿通される穴が形成され、前記穴の周囲に前記
導電線の先端部を押圧する押圧部を有し、前記押圧部
は、前記先端部の外周端部を避ける形状をなす。
【００２３】本発明によれば、先端部がボール状に形成
された導電線を穴に挿通し、押圧部によって先端部を押
圧できるようになっている。押圧する部分は、導電線が
挿通される穴の周囲であって、導電線の先端部の外周端
部を避ける部分である。この部分を押圧することで、ボ
ール状の先端部の外周端部をつぶさずに、塑性変形させ
ることができる。そして、導電線を切断して、塑性変形
した先端部を残し、先端部の少なくとも中央部をさらに
押圧して塑性変形させて、先端部の中央部をつぶすこと
で、外周端部の上面もボンディング領域として利用する
ことができるバンプを形成することができる。このよう
に、本発明によれば、広いボンディング領域が確保され
たバンプを簡単に形成することができる。
【００２４】（１２）本発明に係る半導体ウエーハは、
集積回路と、複数の電極と、それぞれの前記電極上に形
成されたバンプと、を有し、前記バンプの上面におい
て、中央部と外周端部との間には溝が形成され、前記中
央部と外周端部との高さがほぼ等しい。
【００２５】本発明によれば、バンプの中央部の外側に
溝が形成されているが、溝の外側の外周端部が中央部と
ほぼ等しい高さになっている。したがって、バンプの上
面の全体がボンディング領域となり、広いボンディング
領域が確保される。
【００２６】（１３）本発明に係る半導体チップは、集
積回路と、複数の電極と、それぞれの前記電極上に形成
されたバンプと、を有し、前記バンプの上面において、
中央部と外周端部との間には溝が形成され、前記中央部
と外周端部との高さがほぼ等しい。
【００２７】本発明によれば、バンプの中央部の外側に
溝が形成されているが、溝の外側の外周端部が中央部と
ほぼ等しい高さになっている。したがって、バンプの上
面の全体がボンディング領域となり、広いボンディング
領域が確保される。
【００２８】（１４）本発明に係る半導体装置は、複数
の電極を有する半導体素子と、それぞれの電極に設けら
れ、上面における中央部と外周端部との間に溝が形成さ
れ、前記中央部と外周端部との高さがほぼ等しいバンプ
と、前記バンプにボンディングされたリードと、前記リ
ードが形成された基板と、を含む。
【００２９】本発明によれば、バンプの中央部の外側に
溝が形成されているが、溝の外側の外周端部が中央部と
ほぼ等しい高さになっている。したがって、バンプの上
面の全体がボンディング領域となり、広いボンディング
領域が確保されるので、リードとの良好な接合が可能に
なる。
【００３０】（１５）この半導体装置において、前記基
板には開口部が形成され、前記リードは、前記基板に形
成された前記開口部の内側に突出して形成され、前記バ
ンプと前記リードとは、前記開口部内でボンディングさ
れていてもよい。
【００３１】（１６）この半導体装置において、前記リ
ードは、基板に形成され、前記第４工程で、前記リード
における前記基板上の部分に前記バンプを対向させて、
前記半導体素子がフェースダウンボンディングされてい
てもよい。
【００３２】（１７）この半導体装置において、前記バ
ンプと前記リードとは、接着剤に導電粒子が分散されて
なる異方性導電材料を介してボンディングされていても
よい。
【００３３】（１８）本発明に係る回路基板には、上記
半導体装置が実装されている。
【００３４】（１９）本発明に係る電子機器は、上記半
導体装置を有する。
【００３５】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
【００３６】（第１の実施の形態）本実施の形態では、
本発明に係るバンプ形成用ボンディングツールを使用し
て半導体素子（半導体チップ）にバンプを形成すること
で、本発明に係る半導体チップを製造し、この半導体チ
ップを用いて半導体装置を製造する。
【００３７】本発明に係る半導体装置の製造方法におい
て、リードとバンプとの接合方法は問わない。接合方法
として、例えば、ＴＡＢ（Tape Automated Bonding）、
フリップチップボンディングを含むフェースダウンボン
ディング、異方性導電材料を使用したボンディングなど
が挙げられる。また、本発明に係る半導体装置のパッケ
ージ形態は、Ｔ−ＢＧＡ（Tape Ball Grid Array）を含
むＢＧＡ（Ball GridArray ）、Ｔ−ＣＳＰ（Tape Chip
Size／Scale Package）を含むＣＳＰ（ChipSize／Scal
e Package）、あるいは、ＣＯＦ（Chip On Film）及び
ＣＯＧ（ChipOn Glass）を含むＴＣＡ（Tape Carrier P
ackage）などのいずれが適用されてもよい。
【００３８】図１〜図７は、本発明を適用した第１の実
施の形態を説明する図である。本実施の形態に係る半導
体装置の製造方法では、ＴＡＢ技術が適用される。そし
て、Ｔ−ＢＧＡパッケージを適用した半導体装置を製造
する。
【００３９】図１〜図４は、半導体素子の電極にバンプ
を形成する工程を示す図である。この工程は、本発明に
係るバンプ形成方法の実施の形態であり、本発明に係る
半導体チップの製造方法の実施の形態であり、本発明に
係る半導体装置の製造方法の一部の実施の形態である。
【００４０】まず、図１（Ａ）に示すように、１つ又は
複数の電極１２が形成された半導体素子（半導体チッ
プ）１０を用意する。各電極１２は、例えばアルミニウ
ムなどで半導体素子１０の能動素子の形成面に薄く平ら
に形成されていることが多いが、バンプの形状をなして
いなければ特に側面又は縦断面の形状は限定されず、半
導体素子１０の面と面一になっていてもよい。また、電
極１２の平面形状も特に限定されず、円形であっても矩
形であってもよい。なお、半導体素子１０は、集積回路
及び複数の電極１２が形成された半導体ウエーハを切断
して得ることができる。
【００４１】このような半導体素子１０における電極１
２が形成された面の側に、第１のツール（バンプ形成用
ボンディングツール）２０を配置する。ツール２０は、
ワイヤなどの導電線１６を挿通する穴２２を有する。穴
２２をパイプ穴とすることで、導電線１６をガイドする
ことができる。導電線１６は、金、銅又はアルミニウム
などで構成されることが多いが、導電性の材料であれば
特に限定されない。導電線１６の先端部１４は、ツール
２０の先端部の外側で、ボール状に形成されている。ボ
ール状の先端部１４は、塊状になっていればその形状は
問わない。先端部１４は、例えば電気トーチによって高
電圧の放電を行って形成される。
【００４２】ツール２０は、穴２２が開口する端部を構
成する押圧部２４が、導電線１６の先端部１４を押圧す
るようになっている。押圧部２４は、ツール２０の先端
部である。穴２２は、押圧部２４の中央部で開口しても
よい。押圧部２４に形成された穴２２において、その開
口の径は、それ以外の部分の径よりも大きくなっていて
もよい。すなわち、押圧部２４には、テーパ状の穴２３
を形成してもよい。テーパ状の穴２３は、先端部１４に
おける導電線１６が導き出される中央部１３に向けて開
口する。したがって、押圧部２４は、先端部１４の中央
部１３の周囲の部分の上方に位置する。また、押圧部２
４の外形は、例えば円錐台形状とすることができる。こ
の円錐台の上面が押圧部２４の先端面となる。押圧部２
４の先端面は、先端部１４の中央部１３を基準として、
先端部１４の外周端部１５を避けて押圧して、先端部１
４を塑性変形させられる形状をなす。例えば、押圧部２
４の先端面の幅又は直径Ｗ1 を、導電線１６の先端部１
６の幅又は直径Ｗ2 よりも小さくすればよい。あるい
は、塑性変形した先端部１４の外周端部１５が、押圧部
２４よりも外側に拡がるのであれば、押圧部２４の先端
面の幅又は直径Ｗ1 が、導電線１６の先端部１６の幅又
は直径Ｗ2 と同じ又はこれを超えてもよい。
【００４３】ツール２０をいずれか一つの電極１２の上
方に配置して、先端部１４をいずれか一つの電極１２の
上方に配置する。クランパ１８を開放して、ツール２０
を下降させて、電極１２に先端部１４を押圧する。先端
部１４を一定の圧力で押しつけて電極１２に圧着を行っ
ている間に超音波や熱等を印加する。
【００４４】こうして、図２に示すように、導電線１６
の先端部１４が電極１２にボンディングされる。同図に
おいて、先端部１４の中央部１３は、ツール２０の押圧
部２４に形成された穴２３に入り込んで、この穴２３の
形状に対応して塑性変形している。穴２３がテーパ状を
なすときには、中央部１３は円錐台形状をなす。また、
先端部１４の中央部１３と外周端部１５の間には、押圧
部２４にて押圧されたことで溝１７が形成されている。
溝１７における外周端部１５に近い側面は、押圧部２４
が円錐台の形状をなすときには、テーパ状をなす。溝１
７の外側に、先端部１４の外周端部１５が塑性変形して
位置する。
【００４５】次に、クランパ１８を閉じて導電線１６を
保持し、図３に示すように、ツール２０及びクランパ１
８を同時に上昇させる。こうして、導電線１６は、引き
ちぎられて、先端部１４を含む部分が電極１２上に残
る。バンプ形成の必要がある電極１２が複数ある場合に
は、以上の工程を、複数の電極１２について繰り返して
行うことができる。
【００４６】次に、図４（Ａ）に示すように、電極１２
上にボンディングされた導電線１６の一部（先端部１４
を含む）が残された半導体素子１０を台３０の上に載せ
て、図４（Ｂ）に示すように、第２のツール３２によっ
て先端部１４の少なくとも中央部１３を押しつぶす。第
２のツール３２は平坦な面を有してもよい。この場合、
平坦な面が、先端部１４の少なくとも中央部１３を押圧
して塑性変形させる。また、先端部１４の外周端部１５
も押圧して塑性変形させてもよい。なお、本実施の形態
では、複数の電極１２上に残された導電線１６の先端部
１４を同時に押しつぶすが、一つの電極１２ごとに導電
線１６の先端部１４を押しつぶしても良い。
【００４７】こうして、図４（Ｂ）に拡大して示すよう
に、各電極１２上にバンプ４０が形成される。バンプ４
０には、上面において、中央部４２と外周端部４４との
間に溝４６が形成されている。バンプ４０は、導電線１
６の一部（先端部１４を含む）から構成される。先端部
１４の中央部１３が第２のツール３２によって押圧され
ているので、この第２のツール３２の形状に対応して塑
性変形している。第２のツール３２が平坦な面を有し、
この平坦な面が先端部１４の中央部１３を押圧する場合
には、バンプ４０の中央部４２の上面は平坦になる。ま
た、先端部１４の外周端部１５も、第２のツール３２の
平坦な面によって押圧される場合には、バンプ４０の外
周端部４４の上面も平坦になる。特に、先端部１４の中
央部１３及び外周端部１５を、第２のツール３２の平坦
な面で同時に押圧することで、バンプ４０の中央部４２
及び外周端部４４の高さを同じにすることができる。
【００４８】バンプ４０によれば、中央部４２の上面の
みならず、外周端部４４の上面もボンディング領域とな
るので、広いボンディング領域を確保することができ
る。
【００４９】次に、図５（Ａ）及び図５（Ｂ）に示すよ
うに、リード５２をバンプ４０にボンディングする。す
なわち、図５（Ａ）に示すように、台６０上に半導体素
子（半導体チップ）１０を載置し、その上方に基板５０
に形成されたリード５２を配置し、その上に押圧治具６
２を配置する。なお、台６０及び押圧治具６２は、電極
１２上に残った導電線１６の先端部１４を押しつぶすと
きに使用した台３０及び第２のツール３２を使用しても
よい。
【００５０】基板５０は、有機系又は無機系のいずれの
材料から形成されたものであってもよく、これらの複合
構造からなるものであってもよい。有機系の材料から形
成された基板５０として、例えばポリイミド樹脂からな
るフレキシブル基板が挙げられる。フレキシブル基板と
して、ＴＡＢ技術で使用されるテープを使用してもよ
い。また、無機系の材料から形成された基板５０とし
て、例えばセラミック基板やガラス基板が挙げられる。
有機系及び無機系の材料の複合構造として、例えばガラ
スエポキシ基板が挙げられる。
【００５１】基板５０には、配線パターン５４が形成さ
れている。配線パターン５４は、基板５０の一方の面に
形成される。また、基板５０には、開口部（デバイスホ
ール）５６が形成されており、開口部５６の内側に１つ
又は複数のリード５２が突出している。リード５２は、
配線パターン５４に電気的に接続されている。
【００５２】このような基板５０は、図５（Ａ）に示す
ように、リード５２及び配線パターン５４を半導体素子
１０とは反対側に向けて配置される。また、基板５０
は、開口部５６の内側に半導体素子１０のバンプ４０が
位置するように配置される。さらに、基板５０に形成さ
れたそれぞれのリード５２は、いずれかのバンプ４０上
に位置される。
【００５３】そして、図５（Ｂ）に示すように、押圧治
具６２によって、リード５２をバンプ４０にボンディン
グする。詳しくは、押圧治具６２によってリード５２を
屈曲させてバンプ４０に圧着し、超音波振動や熱等を印
加して両者を接合する。なお、接合されると、振動や熱
によってリード５２及びバンプ４０を構成する材料が溶
融する。ここで、バンプ４０に金が用いられ、銅からな
るリード５２の表面には錫がコーティングされている場
合には、金−錫の共晶ができる。また、本実施の形態で
は、複数のリード５２を同時にボンディングするギャン
グボンディングが行われるが、シングルポイントボンデ
ィングを行っても良い。
【００５４】なお、リードが開口部の内側に突出しない
構成の基板が使用される場合には、基板を介してリード
がバンプに押圧される。
【００５５】本実施の形態では、リード５２が半導体素
子１０とは反対側に位置するので、開口部３６の内側で
リード５２が屈曲している。あるいは、リード５２を半
導体素子１０の側に配置してボンディングを行うときに
は、リード５２は屈曲しなくてもよい。
【００５６】リード５２は、図６に示すように、その先
端がバンプ４０から突出する状態でボンディングするこ
とができる。こうすることで、リード５２とバンプ４０
との位置に誤差があっても、少なくともバンプ４０の中
央部４２の上面のみならず外周端部４４の上面をリード
５２が横切るので、リード５２とバンプ４０との接合面
積を広く確保することができる。
【００５７】以上の工程によって、半導体素子１０のリ
ード５２をボンディングすることができる。
【００５８】本実施の形態によれば、導電線１６を電極
１２にボンディングし、その先端部１４を電極１２に残
して切断し、これを押圧して上端面を平坦にするだけで
バンプ４０を形成することができる。この工程は、メッ
キによってバンプを形成する工程に比べて、短い時間で
行える。
【００５９】次に、従来から行われている工程によっ
て、図７に示す半導体装置が得られる。図７に示す半導
体装置は、ＢＧＡパッケージを適用したものである。す
なわち、同図に示す半導体装置は、基板５０と、基板５
０に形成された配線パターン５４と、配線パターン５４
に設けられた複数の外部電極７０と、半導体素子１０
と、を有し、外部電極７０によって面実装が可能になっ
ている。
【００６０】外部電極７０は、例えばハンダボールであ
り、配線パターン５４に電気的に接続されたリード５２
を介して、半導体素子１０の電極１２に電気的に接続さ
れている。なお、外部電極７０は、ハンダ以外に例えば
銅等で形成してもよい。また、基板５０における配線パ
ターン５４の形成面には、外部電極７０を避けてソルダ
レジスト７２が塗布されている。ソルダレジスト７２
は、特に配線パターン５４の表面を覆って保護するよう
になっている。
【００６１】基板５０としてフレキシブル基板が使用さ
れる場合には、外部電極７０とは反対側に、プレート状
のスティフナ７４が設けられる。スティフナ７４は、銅
やステンレス鋼や銅系合金等で形成されて平面形状を維
持できる強度を有し、基板５０上に絶縁接着剤７６を介
して貼り付けられる。なお、絶縁接着剤７６は、熱硬化
性又は熱可塑性のフィルムとして形成されている。ま
た、スティフナ７４は、半導体素子１０を避けて、基板
５０の全体に貼り付けられる。こうすることで、基板５
０の歪み、うねりがなくなり、外部電極７０の高さが一
定になって平面安定性が向上し、回路基板への実装歩留
りが向上する。
【００６２】さらに、半導体素子１０における電極１２
が形成された面とは反対側の面には、銀ペースト等の熱
伝導接着剤７８を介して放熱板８０が接着されている。
これによって、半導体素子１０の放熱性を上げることが
できる。放熱板８０は、半導体素子１０よりも大きく形
成されており、スティフナ７４の上にも接着されるよう
になっている。なお、スティフナ７４と放熱板８０との
間も、熱伝導接着剤７８で接着して気密にすることがで
きる。熱伝導接着剤７８は、半導体素子１０の発熱量に
よっては通常の絶縁接着剤もしくは上述の絶縁フィルム
で代用してもよい。
【００６３】半導体素子１０と基板５０との間は、ポッ
ティングされたエポキシ樹脂等の樹脂８２によって封止
されている。また、樹脂８２は、開口部５６及び半導体
素子１０の外周にも回り込む。
【００６４】（第２の実施の形態）図８は、本発明を適
用した第２の実施の形態に係る半導体装置を示す図であ
る。本実施の形態でも、電極１２が形成された半導体素
子１０が使用され、電極１２上にはバンプ４０が形成さ
れている。バンプ４０の構成及び形成方法は、第１の実
施の形態で説明した通りである。
【００６５】基板１００には、リード１０２が形成され
ている。基板１００の材料は、第１の実施の形態の基板
５０として使用できるものから選択できる。基板１００
として、リード１０２が接着剤１０４を介して貼り付け
られる３層基板を使用してもよい。あるいは、リード
は、スパッタリング等により基板に銅などの導電性の膜
を被着し、これをエッチングして形成することができ
る。この場合には、基板にリードが直接形成され、接着
剤が介在しない２層基板となる。もしくは、メッキでリ
ードを形成するアディティブ法を適用してもよい。ある
いは、基板に絶縁樹脂と配線パターンを積層して構成さ
れるビルドアップ多層構造の基板や、複数の基板が積層
された多層基板を使用してもよい。
【００６６】半導体素子１０は、基板１００に対して、
フェースダウンボンディングあるいはフリップチップボ
ンディングされる。すなわち、バンプ４０をリード１０
２上に接触させて、図示しないツールを介して、両者間
に熱及び圧力を加える。こうして、バンプ４０とリード
１０２とが金属接合される。
【００６７】本実施の形態でも、第１の実施の形態と同
じバンプ４０を含むので、これに関して同じ効果を達成
することができる。
【００６８】（第３の実施の形態）図９は、本発明を適
用した第３の実施の形態に係る半導体装置を示す図であ
る。本実施の形態でも、電極１２が形成された半導体素
子１０が使用され、電極１２上にはバンプ４０が形成さ
れている。バンプ４０の構成及び形成方法は、第１の実
施の形態で説明した通りである。基板１００及びリード
１０２については、第２の実施の形態で説明した通りで
ある。
【００６９】半導体素子１０は、異方性導電材料１１０
を介して、基板１００にフェースダウンボンディング又
はフリップチップボンディングされる。異方性導電材料
１１０は、接着剤（バインダ）に導電粒子（導電フィラ
ー）が分散されたもので、分散剤が添加される場合もあ
る。異方性導電材料１１０は、予めシート状に形成され
てから基板１００又は半導体素子１０の少なくとも一方
に貼り付けてもよく、あるいは液状のまま設けてもよ
い。なお、異方性導電材料１１０の接着剤として、熱硬
化性の接着剤を使用してもよい。異方性導電材料１１０
は、少なくともリード１０２におけるバンプ４０とのボ
ンディング部の上に設けられる。あるいは、基板１００
の全体を覆うように異方性導電材料１１０を設ければ、
簡単にその工程を行うことができる。
【００７０】異方性導電材料１１０は、バンプ４０とリ
ード１０２との間で押しつぶされて、導電粒子によって
両者間での電気的導通を図るようになっている。そし
て、接着剤を硬化させて、電気的導通を保持する。接着
剤が熱硬化性樹脂である場合には、熱を加えてこれを硬
化させる。
【００７１】本実施の形態でも、第１の実施の形態と同
じバンプ４０を含むので、これに関して同じ効果を達成
することができる。
【００７２】（第４の実施の形態）図１０は、本発明を
適用した第４の実施の形態に係る半導体ウエーハを示す
図である。同図に示す半導体ウエーハは、集積回路及び
複数の電極を有し、各電極上にはバンプ４０されてい
る。バンプ４０については、第１の実施の形態で説明し
た通りのものであり、その形成方法も同じである。バン
プ４０を有する半導体ウエーハは、複数の電極のうちの
一群の電極を含む領域で切断され、複数の半導体チップ
が得られる。
【００７３】図１１には、本発明を適用した半導体装置
１１００を実装した回路基板１０００が示されている。
回路基板には例えばガラスエポキシ基板等の有機系基板
を用いることが一般的である。回路基板には例えば銅か
らなる配線パターンが所望の回路となるように形成され
ていて、それらの配線パターンと半導体装置の外部電極
とを機械的に接続することでそれらの電気的導通を図
る。
【００７４】そして、この回路基板１０００を備える電
子機器として、図１２には、ノート型パーソナルコンピ
ュータ１２００が示されている。
【００７５】なお、上記本発明の構成要件「半導体素
子」を「電子素子」に置き換えて、半導体素子と同様に
電子素子（能動素子か受動素子かを問わない）の電極に
バンプを形成することもできる。このような電子素子か
ら製造される電子部品として、例えば、抵抗器、コンデ
ンサ、コイル、発振器、フィルタ、温度センサ、サーミ
スタ、バリスタ、ボリューム又はヒューズなどがある。
【００７６】
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態におけるバ
ンプ形成工程を説明する図である。
【図２】図２は、本発明の第１の実施の形態におけるバ
ンプ形成工程を説明する図である。
【図３】図３は、本発明の第１の実施の形態におけるバ
ンプ形成工程を説明する図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本発明の第１の
実施の形態におけるバンプ形成工程を説明する図であ
る。
【図５】図５（Ａ）及び図５（Ｂ）は、本発明の第１の
実施の形態におけるリードのボンディング工程を示す図
である。
【図６】図６は、本発明の第１の実施の形態におけるリ
ードとバンプとの関係を示す図である。
【図７】図７は、本発明の第１の実施の形態に係る半導
体装置を示す図である。
【図８】図８は、本発明を適用した第２の実施の形態に
係る半導体装置を示す図である。
【図９】図９は、本発明を適用した第３の実施の形態に
係る半導体装置を示す図である。
【図１０】図１０は、本発明を適用した第４の実施の形
態に係る半導体ウエーハを示す図である。
【図１１】図１１は、本発明の実施の形態に係る回路基
板を示す図である。
【図１２】図１２は、本発明に係る方法を適用して製造
された半導体装置を備える電子機器を示す図である。
【符号の説明】
１０ 半導体素子 １２ 電極 １３ 中央部 １４ 先端部 １５ 外周端部 １６ 導電線 １７ 溝 ２０ 第１のツール ２２ 穴 ２４ 押圧部 ３２ 第２のツール ４０ バンプ ４２ 中央部 ４４ 外周端部 ４６ 溝 ５０ 基板 ５２ リード ５４ 配線パターン ５６ 開口部

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 ボール状に形成された先端部を有する導
    電線の前記先端部を、第１のツールによって電極にボン
    ディングするとともに、前記先端部における前記導電線
    が導き出される中央部の周囲であって外周端部を避ける
    部分を、前記第１のツールによって押圧して塑性変形さ
    せる第１工程と、 前記先端部を前記電極に残して前記導電線を切断する第
    ２工程と、 前記先端部の少なくとも前記中央部を、第２のツールに
    よって押圧して塑性変形させる第３工程と、 を含むバンプ形成方法。
  2. 【請求項２】 集積回路と複数の電極とを形成した後
    に、ボール状に形成された先端部を有する導電線の前記
    先端部を、第１のツールによって、前記複数の電極のい
    ずれかにボンディングするとともに、前記先端部におけ
    る前記導電線が導き出される中央部の周囲であって外周
    端部を避ける部分を、前記第１のツールによって押圧し
    て塑性変形させる第１工程と、 前記先端部を前記電極に残して前記導電線を切断する第
    ２工程と、 前記先端部の少なくとも前記中央部を、第２のツールに
    よって押圧して塑性変形させてバンプを形成する第３工
    程と、 を含む半導体ウエーハの製造方法。
  3. 【請求項３】 請求項２記載の半導体ウエーハの製造方
    法において、 前記第３工程前に、前記第１工程及び第２工程を繰り返
    して、複数の電極のそれぞれに前記導電線の先端部を残
    し、 前記第３工程では、複数の電極に残された前記導電線の
    先端部を、同時に押圧して、前記複数の電極上のバンプ
    を同時に形成する半導体ウエーハの製造方法。
  4. 【請求項４】 集積回路と複数の電極とが形成された半
    導体ウエーハを、前記複数の電極のうちの一群の電極を
    有する個片に切断した後に、ボール状に形成された先端
    部を有する導電線の前記先端部を、第１のツールによっ
    て、前記一群の電極のいずれかにボンディングするとと
    もに、前記先端部における前記導電線が導き出される中
    央部の周囲であって外周端部を避ける部分を、前記第１
    のツールによって押圧して塑性変形させる第１工程と、 前記先端部を前記電極に残して前記導電線を切断する第
    ２工程と、 前記先端部の少なくとも前記中央部を、第２のツールに
    よって押圧して塑性変形させてバンプを形成する第３工
    程と、 を含む半導体チップの製造方法。
  5. 【請求項５】 請求項４記載の半導体チップの製造方法
    において、 前記第３工程前に、前記第１工程及び第２工程を繰り返
    して、前記一群の電極のそれぞれに前記導電線の先端部
    を残し、 前記第３工程では、前記一群の電極に残された前記導電
    線の先端部を、同時に押圧して、前記一群の電極上のバ
    ンプを同時に形成する半導体チップの製造方法。
  6. 【請求項６】 ボール状に形成された先端部を有する導
    電線の前記先端部を、第１のツールによって、半導体素
    子の複数の電極のいずれかにボンディングするととも
    に、前記先端部における前記導電線が導き出される中央
    部の周囲であって外周端部を避ける部分を、前記第１の
    ツールによって押圧して塑性変形させる第１工程と、 前記先端部を前記電極に残して前記導電線を切断する第
    ２工程と、 前記先端部の少なくとも前記中央部を、第２のツールに
    よって押圧して塑性変形させてバンプを形成する第３工
    程と、 前記バンプとリードとをボンディングする第４工程と、 を含む半導体装置の製造方法。
  7. 【請求項７】 請求項６記載の半導体装置の製造方法に
    おいて、 前記第３工程前に、前記第１工程及び第２工程を繰り返
    して、複数の電極のそれぞれに前記導電線の先端部を残
    し、 前記第３工程では、複数の電極に残された前記導電線の
    先端部を、同時に押圧して、前記複数の電極上のバンプ
    を同時に形成する半導体装置の製造方法。
  8. 【請求項８】 請求項６又は請求項７記載の半導体装置
    の製造方法において、 前記リードは、基板に形成された開口部の内側に突出し
    て形成され、 前記第４工程で、前記バンプは前記開口部内に配置さ
    れ、前記開口部内で前記リードを前記バンプにボンディ
    ングする半導体装置の製造方法。
  9. 【請求項９】 請求項６又は請求項７記載の半導体装置
    の製造方法において、 前記リードは、基板上に形成され、 前記第４工程で、前記リードにおける前記基板上の部分
    に前記バンプを対向させて、前記半導体素子をフェース
    ダウンボンディングする半導体装置の製造方法。
  10. 【請求項１０】 請求項９記載の半導体装置の製造方法
    において、 前記第４工程で、接着剤に導電粒子が分散されてなる異
    方性導電材料を介して、前記バンプと前記リードとをボ
    ンディングする半導体装置の製造方法。
  11. 【請求項１１】 ボール状に形成された先端部を有する
    導電線が挿通される穴が形成され、前記穴の周囲に前記
    導電線の先端部を押圧する押圧部を有し、前記押圧部
    は、前記先端部の外周端部を避ける形状をなすバンプ形
    成用ボンディングツール。
  12. 【請求項１２】 集積回路と、複数の電極と、それぞれ
    の前記電極上に形成されたバンプと、を有し、 前記バンプの上面において、中央部と外周端部との間に
    は溝が形成され、前記中央部と外周端部との高さがほぼ
    等しい半導体ウエーハ。
  13. 【請求項１３】 集積回路と、複数の電極と、それぞれ
    の前記電極上に形成されたバンプと、を有し、 前記バンプの上面において、中央部と外周端部との間に
    は溝が形成され、前記中央部と外周端部との高さがほぼ
    等しい半導体チップ。
  14. 【請求項１４】 複数の電極を有する半導体素子と、 それぞれの電極に設けられ、上面における中央部と外周
    端部との間に溝が形成され、前記中央部と外周端部との
    高さがほぼ等しいバンプと、 前記バンプにボンディングされたリードと、 前記リードが形成された基板と、 を含む半導体装置。
  15. 【請求項１５】 請求項１４記載の半導体装置におい
    て、 前記基板には開口部が形成され、 前記リードは、前記基板に形成された前記開口部の内側
    に突出して形成され、 前記バンプと前記リードとは、前記開口部内でボンディ
    ングされている半導体装置。
  16. 【請求項１６】 請求項１４又は請求項１５記載の半導
    体装置において、 前記リードは、基板に形成され、 前記第４工程で、前記リードにおける前記基板上の部分
    に前記バンプを対向させて、前記半導体素子がフェース
    ダウンボンディングされている半導体装置。
  17. 【請求項１７】 請求項１６記載の半導体装置におい
    て、 前記バンプと前記リードとは、接着剤に導電粒子が分散
    されてなる異方性導電材料を介してボンディングされて
    いる半導体装置。
  18. 【請求項１８】 請求項１４から請求項１７のいずれか
    に記載の半導体装置が実装された回路基板。
  19. 【請求項１９】 請求項１４から請求項１７のいずれか
    に記載の半導体装置を有する電子機器。
JP10341110A 1998-11-13 1998-11-13 バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 Pending JP2000150560A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10341110A JP2000150560A (ja) 1998-11-13 1998-11-13 バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US09/420,566 US6323552B1 (en) 1998-11-13 1999-10-19 Semiconductor device having bumps
TW088118161A TW471077B (en) 1998-11-13 1999-10-20 Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine
KR10-1999-0049373A KR100501018B1 (ko) 1998-11-13 1999-11-09 범프 형성 방법, 반도체 웨이퍼, 반도체 칩 및 반도체 장치와 이들의 제조 방법, 회로 기판 및 전자 기기
US09/932,031 US6689679B2 (en) 1998-11-13 2001-08-20 Semiconductor device having bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10341110A JP2000150560A (ja) 1998-11-13 1998-11-13 バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2000150560A true JP2000150560A (ja) 2000-05-30

Family

ID=18343356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10341110A Pending JP2000150560A (ja) 1998-11-13 1998-11-13 バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器

Country Status (4)

Country Link
US (2) US6323552B1 (ja)
JP (1) JP2000150560A (ja)
KR (1) KR100501018B1 (ja)
TW (1) TW471077B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026086A (ja) * 2000-07-11 2002-01-25 Hitachi Chem Co Ltd 基板の接続方法とその方法を用いた配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法とその方法によって製造された配線板と半導体パッケージ用基板と半導体パッケージ

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
CN100543953C (zh) * 2003-10-06 2009-09-23 日本电气株式会社 电子器件及其制造方法
JP2008508519A (ja) * 2004-07-28 2008-03-21 エス・ブイ・プローブ・プライベート・リミテッド 基板上に同一平面上のボンディングパッドを製造するための方法および装置
JP4709535B2 (ja) * 2004-11-19 2011-06-22 株式会社東芝 半導体装置の製造装置
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US8247272B2 (en) * 2007-12-27 2012-08-21 United Test And Assembly Center Ltd. Copper on organic solderability preservative (OSP) interconnect and enhanced wire bonding process
US20100044416A1 (en) * 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
US10147702B2 (en) * 2016-10-24 2018-12-04 Palo Alto Research Center Incorporated Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585461A (en) * 1968-02-19 1971-06-15 Westinghouse Electric Corp High reliability semiconductive devices and integrated circuits
NL184184C (nl) 1981-03-20 1989-05-01 Philips Nv Werkwijze voor het aanbrengen van kontaktverhogingen op kontaktplaatsen van een electronische microketen.
JPH01273325A (ja) * 1988-04-25 1989-11-01 Toshiba Corp キャピラリ及び該キャピラリを使用する半導体装置の製造方法
US5172851A (en) * 1990-09-20 1992-12-22 Matsushita Electronics Corporation Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
US5485949A (en) * 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
KR950001962A (ko) * 1993-06-30 1995-01-04 김광호 반도체 칩 범프
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
KR0154994B1 (ko) * 1993-11-22 1998-12-01 세끼자와 다다시 반도체장치 및 그 제조방법
KR970011650B1 (en) * 1994-01-10 1997-07-12 Samsung Electronics Co Ltd Fabrication method of good die of solder bump
JP3578232B2 (ja) * 1994-04-07 2004-10-20 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気接点形成方法、該電気接点を含むプローブ構造および装置
TW312079B (ja) * 1994-06-06 1997-08-01 Ibm
JPH088286A (ja) 1994-06-21 1996-01-12 Miyazaki Oki Electric Co Ltd 半導体装置のワイヤボンディング方法及びボンディングワイヤ
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JPH08181175A (ja) 1994-12-22 1996-07-12 Toshiba Corp ワイヤボンディング方法
US5559054A (en) * 1994-12-23 1996-09-24 Motorola, Inc. Method for ball bumping a semiconductor device
US5831441A (en) * 1995-06-30 1998-11-03 Fujitsu Limited Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
KR100186752B1 (ko) * 1995-09-04 1999-04-15 황인길 반도체 칩 본딩방법
US5650667A (en) * 1995-10-30 1997-07-22 National Semiconductor Corporation Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
KR0182503B1 (ko) * 1995-12-30 1999-04-15 김광호 와이어 볼 보다 작은 본딩 창을 갖는 반도체 칩과 그 제조 방법
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
US6001724A (en) * 1996-01-29 1999-12-14 Micron Technology, Inc. Method for forming bumps on a semiconductor die using applied voltage pulses to an aluminum wire
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JPH09252005A (ja) * 1996-03-15 1997-09-22 Shinkawa Ltd バンプ形成方法
US5773876A (en) * 1996-11-06 1998-06-30 National Semiconductor Corporation Lead frame with electrostatic discharge protection
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
JPH10229059A (ja) * 1997-02-17 1998-08-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JPH10233408A (ja) * 1997-02-21 1998-09-02 Nec Corp 金属接合構造及び半導体装置
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JP3391234B2 (ja) * 1997-10-20 2003-03-31 富士ゼロックス株式会社 バンプ形成用キャピラリおよびバンプ形成装置およびバンプ形成方法
US6237422B1 (en) * 1997-12-13 2001-05-29 Dage Precision Industries Ltd. Apparatus and method for testing strength of electrical bond sites on semiconductor devices
JPH11224888A (ja) * 1998-02-05 1999-08-17 Hitachi Ltd 半導体装置およびその製造方法
JP3536650B2 (ja) * 1998-02-27 2004-06-14 富士ゼロックス株式会社 バンプ形成方法および装置
US6193143B1 (en) * 1998-08-05 2001-02-27 Matsushita Electric Industrial Co., Ltd. Solder bump forming method and mounting apparatus and mounting method of solder ball
JP2000133672A (ja) * 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026086A (ja) * 2000-07-11 2002-01-25 Hitachi Chem Co Ltd 基板の接続方法とその方法を用いた配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法とその方法によって製造された配線板と半導体パッケージ用基板と半導体パッケージ

Also Published As

Publication number Publication date
TW471077B (en) 2002-01-01
US6689679B2 (en) 2004-02-10
KR100501018B1 (ko) 2005-07-18
US6323552B1 (en) 2001-11-27
US20010053598A1 (en) 2001-12-20
KR20000035318A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP3481444B2 (ja) 半導体装置及びその製造方法
JP3865055B2 (ja) 半導体装置の製造方法
JP2001015679A (ja) 半導体装置及びその製造方法
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
JP2003243442A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001060758A (ja) 接着材料の貼着方法及び貼着装置、配線基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP3565090B2 (ja) 半導体装置の製造方法
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
TWI283048B (en) New package system for discrete devices
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH10261735A (ja) 半導体装置およびその製造方法
JP2000277553A (ja) 半導体チップ、半導体チップへのバンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JPH07283274A (ja) 半導体装置及び接合シート
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP3706558B2 (ja) 半導体装置および半導体モジュール
JP2000012608A (ja) 半導体装置の製造方法
JPH11163253A (ja) 半導体チップの実装構造、半導体装置および半導体装置の製造方法
WO1999048145A1 (fr) Dispositif a semi-conducteur, procede de fabrication et structure de montage associes
JPH04359457A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050524