[go: up one dir, main page]

WO1994005139A1 - Verfahren zur herstellung fein strukturierter elektrisch leitfähiger schichten - Google Patents

Verfahren zur herstellung fein strukturierter elektrisch leitfähiger schichten Download PDF

Info

Publication number
WO1994005139A1
WO1994005139A1 PCT/DE1993/000673 DE9300673W WO9405139A1 WO 1994005139 A1 WO1994005139 A1 WO 1994005139A1 DE 9300673 W DE9300673 W DE 9300673W WO 9405139 A1 WO9405139 A1 WO 9405139A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
activation layer
copper
substrate
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1993/000673
Other languages
English (en)
French (fr)
Inventor
Horst Magenau
Werner Gruenwald
Kurt Schmid
Ralf Haug
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of WO1994005139A1 publication Critical patent/WO1994005139A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1841—Multistep pretreatment with use of metal first

Definitions

  • the invention is based on a method for producing finely structured electrically conductive layers on a substrate, e.g. PCBs.
  • an electrically conductive paste for example gold resinate
  • an application drum and from there transferred to a silicone rubber pressure roller rotating in opposite directions and then rolled onto the substrate by the latter.
  • a silicone rubber pressure roller rotating in opposite directions and then rolled onto the substrate by the latter.
  • another literature reference Shimida et al "Manufacturing of fine-line films by printing technique, IMC 1990 Proceedings May / July 1990, p. 581 ff) uses an intaglio plate on which the printing roller rolls and thereby the there applied paste in a given structure and quantity so that it can then be passed on to the substrate in the same structure.
  • the method according to the invention with the characterizing features of claim 1 has the advantage that the thin activation layer can be printed with much better quality in terms of structural fineness and edge sharpness than a thick layer. However, this thin activation layer has a much higher one
  • Square resistance (quotient of specific resistance and layer thickness), which is about 400 mfi for a gold resinate layer about 0.1 ⁇ m thick.
  • Electroless deposition of copper or nickel in the reduction bath is preferably used to attach the layer of high electrical conductivity, since - in contrast to the galvanic bath - neither an electrical contacting of the activation layer is necessary nor an electrically conductive and uninterrupted activation layer has to be required.
  • formaldehyde is used as the reducing agent.
  • a precondition for the electroless deposition is that the activation layer is germinated, ie has particles on which the copper or nickel ions from the reduction bath attach. Such germs are in the contain used activation layer, which is produced according to a preferred embodiment of the invention from palladium resinate, copper resinate, gold resinate or platinum resinate. It is also possible to use a thick-film paste to produce the activation layer, in which corresponding nuclei in the form of palladium, copper, platinum or gold particles are embedded.
  • the thin activation layer is preferably applied using a printing process known per se, as described in the quotations relating to the prior art mentioned at the beginning.
  • the layer material for the thin activation layer is by means of an elastically deformable roller, e.g. made of silicone rubber, rolled onto the substrate after the layer material with the desired structure has previously been applied to the roll using suitable measures.
  • a finely structured, highly conductive layer is applied to a substrate, e.g. a printed circuit board, manufactured as follows:
  • a thin activation layer in the desired layer structure with a layer thickness of approximately 0.1 ⁇ m is applied to the substrate.
  • Layer material is a palladium or copper organic compound is used. Examples of these are palladium resinate or copper resinate. The use of gold or platinum resinate is also possible.
  • the activation layer can be applied to the substrate in various ways. The so-called tampon offset printing is preferred. Process used, which is described in detail in the references mentioned above. In such a tampon printing process, the layer material of the activation layer is first applied in the specified shape and quantity to an application drum or an intaglio plate and from there to a printing roller made of silicone rubber by transferring the printing roller onto the application drum or intaglio plate. Rolls plate. The layer structure thus picked up by the pressure roller is then rolled onto the substrate by the pressure roller.
  • the layer material for the activation layer is first baked after being rolled on. Then a thicker conductive layer made of an electrically highly conductive metal is deposited without current from a corresponding reduction bath onto the activation layer.
  • a thicker conductive layer made of an electrically highly conductive metal is deposited without current from a corresponding reduction bath onto the activation layer.
  • copper or nickel is used as the metal and formaldehyde is used as the reducing agent.
  • the thick conductive layer deposited on the activation layer from the reduction bath has a layer thickness of approx. 10-15 m. you
  • Square resistance i.e. the quotient of specific resistance and layer thickness is only approx. 5 m_ ⁇ when using copper. , so that it has a high electrical conductivity.
  • a paste can also be used which is enriched with particles of palladium, copper, platinum or gold.
  • the metal from a galvanic bath.
  • the activation layer must be made electrically conductive and uninterrupted and contacted with the one potential of a current source.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Bei einem Verfahren zur Herstellung von fein strukturierten leitfähigen Schichten auf einem Substrat, z.B. Leiterkarten, wird zwecks Verbesserung der Qualität bezüglich Strukturfeinheit und Kantenschärfe zunächst eine dünne Aktivierungsschicht mit der gewünschten Schichtstruktur auf das Substrat aufgebracht, vorzugsweise aufgedruckt, und dann an die Aktivierungsschicht eine dickere Leitschicht aus einem elektrisch leitendem Metall, wie Kupfer oder Nickel angelagert. Die Anlagerung erfolgt durch Abscheidung aus einem entsprechenden galvanischen Bad oder stromlos aus einem entsprechenden Reduktionsbad.

Description

Verfahren zur Herstellung fein strukturierter elektrisch leitfähiger Schichten
Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Herstellung fein strukturierter elektrisch leitfähiger Schichten auf einem Substrat, z.B. Leiterkarten.
Bei einem bekannten Verfahren dieser Art (GB 2 110 162 A bzw. DE 31 45 586 C2 ) wird eine elektrisch leitfähige Paste, z.B. Goldresinat, in einem Druckverfahren auf definierte Gebiete des Substrats aufgebracht. Dabei wird zunächst die Paste in vorgegebener Form und Menge auf eine Auftragtrommel aufgebracht und von dort auf eine zu dieser gegensinnig drehenden Druckwalze aus Silikongummi übertragen und dann durch letztere auf das Substrat aufgewalzt. Anstelle der Auftragtrommel wird in einer weiteren Literaturstelle ( Shimida et al "Manufacturing of fine-line films by printing technique, IMC 1990 Proceedings Mai/Juli 1990, S. 581 ff) eine Intaglio-Platte verwendet, auf welcher die Druckwalze abrollt und dadurch die dort aufgetragene Paste in vorgegebene Struktur und Menge aufnimmt, um sie dann in gleiche Struktur auf das Substrat weiterzugeben.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Anspruchs 1 hat den Vorteil, daß die dünne Aktivierungsschicht sich mit wesentlich besserer Qualität bezüglich Strukturfeinheit und Kantenschärfe drucken läßt als eine dicke Schicht. Allerdings hat diese dünne Aktivierungsschicht einen sehr viel höheren
Quadratwiderstand (Quotient aus spezifischem Widerstand und Schichtdicke), der bei einer etwa 0,1 μm dicken Gold- resinat-Schicht bei 400 mfi liegt. Durch die_Verstärkung dieser Schicht infolge Anlagerung einer elektrisch leitfähigen Metallschicht mit größerer Dicke im galvanischen Bad oder stromlos im Reduktionsbad wird die elektrische Leitfähigkeit deutlich verbessert, ohne daß die Strukturfeinheit und Kantenschärfe der strukturierten Schicht leidet. So sinkt beispielsweise der Quadratwiderstand bei Anlagerung einer 10 - 15 μm dicken Schicht aus Kupfer auf ca. 5 mlλ.
Zur Anlagerung der Schicht hoher elektrischer Leitfähigkeit wird bevorzugt das stromlose Abscheiden von Kupfer oder Nickel im Reduktionsbad angewendet, da hierbei - im Gegensatz zum galvanischen Bad - weder eine elektrische Kontaktierung der Aktivierungsschicht notwendig ist noch eine elektrisch leitfähige und unterbrechungslose Aktivierungsschicht gefordert werden muß. Als Reduktionsmittel wird beispielsweise Formaldehyd verwendet. Voraussetzung für das stromlose Abscheiden ist, daß die Aktivierungsschicht bekeimt ist, d. h. Partikel aufweist, an welchen sich die Kupfer- oder Nickelionen aus dem Reduktionsbad anlagern. Solche Keime sind in der verwendeten Aktivierungsschicht enthalten, die gemäß einer bevorzugten Ausführungsform der Erfindung aus Palladium- Resinat, Kupfer-Resinat, Gold-Resinat oder Platin-Resinat hergestellt wird. Es ist auch möglich zur Herstellung der Aktivierungsschicht eine Dickschichtpaste zu verwenden, in welcher entsprechende Keime in Form von Palladium-, Kupfer-, Platin- oder Goldpartikeln eingelagert sind.
Durch die in den weiteren Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Anspruch 1 angegebenen Verfahrens möglich. Bevorzugt wird die Aufbringung der dünnen Aktivierungsschicht mit einem an sich bekannten Druckverfahren vorgenommen, wie dies aus den eingangs genannten Zitatstellen zum Stand der Technik beschrieben ist. Das Schichtmaterial für die dünne Aktivierungsschicht wird mittels einer elastisch verformbaren Rolle, z.B. aus Silikongummi, auf das Substrat aufgewalzt, nachdem zuvor das Schichtmaterial in der gewünschten Struktur mittels geeigneter Maßnahmen auf die Rolle aufgebracht worden ist.
Beschreibung des Ausführungsbeispiels
Bei dem vorgeschlagenen Verfahren wird eine fein strukturierte, gut leitfähige Schicht auf einem Substrat, z.B. einer Leiterplatte, wie folgt hergestellt:
Zunächst wird auf das Substrat eine dünne Aktivierungsschicht in der gewünschten Schichtstruktur mit einer Schichtdicke von ca. 0,1 um aufgebracht. Als
Schichtmaterial wird eine palladium- oder kupferorganische Verbindung verwendet. Beispiele hierfür sind Palladium- Resinat oder Kupfer-Resinat. Auch die Verwendung von Gold¬ oder Platin-Resinat ist möglich. Die Aktivierungsschicht kann in verschiedener Weise auf das Substrat aufgebracht werden. Bevorzugt wird das sog. Tampon-Offset-Druck- Verfahren verwendet, das in den eingangs genannten Literaturstellen ausführlich beschrieben ist. Bei einem solchen Tampon-Druck-Verfahren wird zunächst das Schichtmaterial der Aktivierungsschicht in der vorgegebenen Form und Menge auf eine Auftragtrommel oder eine Intaglio- Platte aufgebracht und von dort auf eine Druckwalze aus Silikongummi dadurch übertragen, daß sich die Druckwalze auf der Auftragtrommel oder Intaglio-Platte abwälzt. Die so von der Druckwalze aufgenommene Schichtstruktur wird dann von der Druckwalze auf das Substrat aufgewalzt. Bei Verwendung der vorstehend genannten Resinate als Schichtmaterial für die Aktivierungsschicht wird diese nach Aufwalzen zunächst eingebrannt. Danach wird auf die Aktivierungsschicht eine dickere Leitschicht aus einem elektrisch gut leitendem Metall aus einem entsprechenden Reduktionsbad stromlos abgeschieden. Als Metall wird beispielsweise Kupfer oder Nickel verwendet und als Reduktionsmittel Formaldehyd. Die aus dem Reduktionsbad auf der Aktivierungsschicht abgeschiedene dicke Leitschicht weist eine Schichtdicke von ca. 10 - 15 m auf. Ihr
Quadratwiderstand, d.h. der Quotient aus spezifischem Widerstand und Schichtdicke, beträgt bei Verwendung von Kupfer nur ca. 5 m_Ω. , so daß sie eine hohe elektrische Leitfähigkeit aufweist.
Anstelle einer palladium-, platin-, gold- oder kupferorganischen Verbindung für das Aufdrucken der Aktivierungsschicht auf das Substrat kann auch eine Paste verwendet werden, die mit Partikeln von Palladium, Kupfer, Platin oder Gold angereichert ist.
Es ist auch möglich, die Abscheidung des Metalls aus einem galvanischen Bad vorzunehmen. In diesem Fall muß die Aktivierungsschicht elektrisch leitfähig und unterbrechungslos ausgeführt und mit dem einen Potential einer Stromquelle kontaktiert werden. -.-.-.-.-.-

Claims

Ansprüche
1. Verfahren zur Herstellung fein strukturierter lεitfähiger Schichten auf einem Substrat, z.B. Leiterkarten, dadurch gekennzeichnet, daß zunächst eine dünne Aktivierungsschicht in der gewünschten Schichtstruktur auf das Substrat aufgebracht und dann auf die Aktivierungsschicht eine dickere Leitschicht aus einem elektrisch gut leitendem Metall, wie Kupfer oder Nickel, aus einem entsprechenden galvanischen Bad oder bevorzugt stromlos aus einem entsprechenden Reduktionsbad abgeschieden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Aufbringung der dünnen Aktivierungsschicht mit einem an sich bekannten Druckverfahren vorgenommen wird, bei welchem das Schichtmaterial mittels einer elastisch verformbaren Rolle auf das Substrat aufgewalzt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Schichtmaterial für die Aktivierungsschicht eine palladium-, platin-, gold- oder kupferorganische Verbindung, z.B. Palladium-, Platin-, Gold- oder Kupfer-Resinat, verwendet wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Schichtmaterial für die Aktivierungsschicht eine Dickschichtpaste mit Partikeln von Palladium, Kupfer, Platin oder Gold verwendet wird.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß vor Aufbringen der Leitschicht die Aktivierungsschicht einem Einbrennprozeß unterzogen wird.
6. Verfahren nach einem der Ansprüche 1 - 5, dadurch gekennzeichnet, daß die Aktivierungsschicht mit einer Schichtdicke von etwa 0,1 um aufgedruckt wird.
Verfahren nach einem der Ansprüche 1 - 6, dadurch gekennzeichnet, daß die dickere Leitschicht aus elektrisch gut leitendem Metall mit einer Schichtdicke von etwa 10 - 15 um abgeschieden wird.
PCT/DE1993/000673 1992-08-17 1993-07-30 Verfahren zur herstellung fein strukturierter elektrisch leitfähiger schichten Ceased WO1994005139A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4227085.5 1992-08-17
DE19924227085 DE4227085A1 (de) 1992-08-17 1992-08-17 Verfahren zur Herstellung fein strukturierter elektrisch leitfähiger Schichten

Publications (1)

Publication Number Publication Date
WO1994005139A1 true WO1994005139A1 (de) 1994-03-03

Family

ID=6465660

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1993/000673 Ceased WO1994005139A1 (de) 1992-08-17 1993-07-30 Verfahren zur herstellung fein strukturierter elektrisch leitfähiger schichten

Country Status (2)

Country Link
DE (1) DE4227085A1 (de)
WO (1) WO1994005139A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784779A (en) * 1995-05-20 1998-07-28 Robert Bosch Gmbh Method for joining an electrical connection of a non-packaged IC component with a conductive strip on a substrate

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19833593C2 (de) * 1998-07-25 2002-03-14 Daimler Chrysler Ag Verfahren zur selektiven Metallisierung
DE10109786A1 (de) * 2001-02-28 2002-12-12 Fractal Ag Verfahren zur Herstellung von Leiterplatten
DE102005003723A1 (de) * 2005-01-26 2006-07-27 Heraeus Sensor Technology Gmbh Thermosäule
DE102005038392B4 (de) * 2005-08-09 2008-07-10 Atotech Deutschland Gmbh Verfahren zum Herstellen von Muster bildenden Kupferstrukturen auf einem Trägersubstrat
DE102006033055A1 (de) * 2006-07-14 2008-01-17 Man Roland Druckmaschinen Ag Elektrisch leitfähige Strukturen

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361603A (en) * 1979-04-13 1982-11-30 Kubasov Vladimir L Electrode for electrochemical processes and production method therefor
GB2110162A (en) * 1981-11-17 1983-06-15 Bosch Gmbh Robert A method of producing electrically conductive areas
EP0164921A2 (de) * 1984-05-17 1985-12-18 John Murray Gedruckte Schaltungen und Herstellungsverfahren für diese
GB2181303A (en) * 1985-09-29 1987-04-15 Asahi Chem Res Lab A method for forming electrically conductive circuits on a base board
EP0254201A1 (de) * 1986-07-24 1988-01-27 Kalman F. Zsamboky Verfahren zum Metallisieren von keramischen Substraten
EP0272129A2 (de) * 1986-12-17 1988-06-22 Fujitsu Limited Verfahren zur Herstellung einer keramischen Schaltungsplatte
EP0322997A2 (de) * 1987-12-31 1989-07-05 Jungpoong Products Co., Ltd. Verfahren zur Herstellung von gedruckten Leiterplatten
EP0335565A2 (de) * 1988-03-28 1989-10-04 Hitachi Chemical Co., Ltd. Verfahren zur Herstellung von Leiterplatten

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361603A (en) * 1979-04-13 1982-11-30 Kubasov Vladimir L Electrode for electrochemical processes and production method therefor
GB2110162A (en) * 1981-11-17 1983-06-15 Bosch Gmbh Robert A method of producing electrically conductive areas
EP0164921A2 (de) * 1984-05-17 1985-12-18 John Murray Gedruckte Schaltungen und Herstellungsverfahren für diese
GB2181303A (en) * 1985-09-29 1987-04-15 Asahi Chem Res Lab A method for forming electrically conductive circuits on a base board
EP0254201A1 (de) * 1986-07-24 1988-01-27 Kalman F. Zsamboky Verfahren zum Metallisieren von keramischen Substraten
EP0272129A2 (de) * 1986-12-17 1988-06-22 Fujitsu Limited Verfahren zur Herstellung einer keramischen Schaltungsplatte
EP0322997A2 (de) * 1987-12-31 1989-07-05 Jungpoong Products Co., Ltd. Verfahren zur Herstellung von gedruckten Leiterplatten
EP0335565A2 (de) * 1988-03-28 1989-10-04 Hitachi Chemical Co., Ltd. Verfahren zur Herstellung von Leiterplatten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784779A (en) * 1995-05-20 1998-07-28 Robert Bosch Gmbh Method for joining an electrical connection of a non-packaged IC component with a conductive strip on a substrate

Also Published As

Publication number Publication date
DE4227085A1 (de) 1994-02-24

Similar Documents

Publication Publication Date Title
DE602004012910T2 (de) Kupferfolie für gedruckte Leiterplatten mit feinen Strukturen und Herstellungsverfahren
DE2728465C2 (de) Gedruckte Schaltung
DE69015857T2 (de) Verfahren zur Herstellung eines Musters auf einem Träger.
DE60015686T2 (de) Beschichteter Metallartikel mit mehrlagiger Oberflächenbeschichtung für Porositätsverminderung
DE69033245T2 (de) Verfahren und vorrichtung zur herstellung von feinen leiterbahnen mit kleinen abständen
DE112012000993B4 (de) Unschädliches Verfahren zur Herstellung von durchgehenden leitenden Leiterbahnen auf den Oberflächen eines nicht-leitenden Substrats
DE3687250T2 (de) Kupfer-chrom-polyimid-verbundwerkstoffe.
DE1808161A1 (de) Verfahren zum Aufbringen eines gedruckten Leitungsmusters auf ein elektrisch isolierendes Substrat
DE69911941T2 (de) Verfahren zur herstellung von leiterzügen auf einer leiterplatte und vorrichtung zur durchführung des verfahrens
DE3523958A1 (de) Verfahren zur chemischen behandlung von keramikkoerpern mit nachfolgender metallisierung
DE69031584T2 (de) Schichtwiderstand und Verfahren zu seiner Herstellung
DE2847821C2 (de) Substrat für eine gedruckte Schaltung mit einer Widerstandsbeschichtung und Verfahren zu dessen Herstellung
DE3907004A1 (de) Verfahren zum herstellen von duennschichtschaltungen
WO1994005139A1 (de) Verfahren zur herstellung fein strukturierter elektrisch leitfähiger schichten
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE3605160A1 (de) Verfahren zur herstellung eines hybrid-integrierten schaltungssubstrats
DE3543303A1 (de) Verfahren zur selektiven verbindung von substraten mit feinen leitungsmustern
EP1707037B1 (de) Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement
DE2323988C2 (de) Verfahren zum Metallisieren eines nichtleitenden Substrats
EP0386458A1 (de) Verfahren zum Herstellen von Dünnschichtschaltungen mit Zinnstrukturen
EP0350648A2 (de) Verfahren zur Herstellung hochtemperaturbeständiger Kupferbeschichtungen auf anorganischen Dielektrika
DE2351664B2 (de) Verfahren zum elektrolytischen Ätzen einer Dünnschicht aus Gold, Platin und/oder Rhodium
DE2647946B2 (de) Verfahren zum Herstellen einer magnetischen Blasendomänenanordnung
DE102004047007A1 (de) Keramiksubstrat für elektronische Dünnschichtbauelemente, Verfahren für das Herstellen des Substrats und elektronisches Dünnschichtbauelement unter Verwendung des Substrats
DE19716044C2 (de) Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase