[go: up one dir, main page]

TWI777741B - 內埋元件基板及其製作方法 - Google Patents

內埋元件基板及其製作方法 Download PDF

Info

Publication number
TWI777741B
TWI777741B TW110131144A TW110131144A TWI777741B TW I777741 B TWI777741 B TW I777741B TW 110131144 A TW110131144 A TW 110131144A TW 110131144 A TW110131144 A TW 110131144A TW I777741 B TWI777741 B TW I777741B
Authority
TW
Taiwan
Prior art keywords
circuit
layer
chip
build
composite inner
Prior art date
Application number
TW110131144A
Other languages
English (en)
Other versions
TW202310298A (zh
Inventor
陳禹伸
藍仲宇
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW110131144A priority Critical patent/TWI777741B/zh
Priority to US17/505,686 priority patent/US11792939B2/en
Application granted granted Critical
Publication of TWI777741B publication Critical patent/TWI777741B/zh
Publication of TW202310298A publication Critical patent/TW202310298A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0292—Using vibration, e.g. during soldering or screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明的內埋元件基板製作方法係對複合內層線路結構進行鑽孔形成晶片容置槽，且使線路層的元件接點端突出於槽內的設置側壁，再將晶片元件置入槽內並將表面接點與元件接點端接合；或者，提供二複合內層線路結構，線路層的元件接點端突出於第一複合內層線路結構的側面，將晶片元件的表面接點與元件接點端接合後，再將第二複合內層線路結構與晶片元件的另一表面黏合；上述製作方法使得晶片元件直向地貫穿至少二線路層，且表面接點與至少一元件接點端接合，降低晶片元件在單一線路層內的占用面積，增加線路的設置空間及晶片元件的可設置數量。

Description

內埋元件基板及其製作方法
一種基板及其製作方法，尤指一種內埋元件基板及其製作方法。
請參閱圖8所示，現有的內埋元件基板80之晶片元件90的設置方向與該基板80及其中的線路結構81平行設置，也就是說，晶片元件90的頂面91、底面92分別與該線路基板80的上表面82、下表面83朝向相同之方向，並內埋於其中一線路層結構81內。相較傳統的在表面設置晶片元件的線路基板，將晶片元件內埋於內層線路結構中的內埋元件基板80具有節省基板表面面積、彈性線路配置、晶片元件與線路連接穩定的優點。
此種內埋晶片元件90的設置方式使得晶片元件90佔據該線路層結構80的較大面積，設置該晶片元件90的線路層結構80內必須預留供該晶片元件設置之完整面積，限制了線路設置之設計彈性；此外，由於晶片元件90的表面接點93位於晶片的頂面91或底面92(圖式以表面接點93在頂面91為例)，表面接點93必須通過該線路層結構81的導電盲孔813與另一線路層結構81中的線路層812電性連接；如圖8所示，若是有二個內埋式晶片元件90、90A須連接，則晶片元件90的表面接點93與該另一晶片元件90A的表面接點93A必須通過導電盲孔813A-線路層812B-導電盲孔813B的通路達到電性連接之目的。如此 一來，二晶片元件90、90A間的導通路徑長，容易導致雜訊較多、且耗費較多連接線路設置空間，降低該具有內埋晶片元件的線路基板的線路設計空間彈性。
有鑑於現有的內埋元件基板係令晶片元件水平地內埋設置於其中一線路結構中，該晶片元件會佔據該層線路結構的線路設置面積，降低線路結構中的線路設計彈性，且元件之間的連接路徑長，造成較多能量耗損及雜訊，本發明提供一種內埋元件基板及其製作方法，該內埋元件基板包含一複合內層線路結構，包含複數線路層，且該複數線路層中具有至少一元件接點端；一晶片元件，內埋於該複合內層線路結構內，且貫穿該複數線路層中的至少二線路層，該晶片元件具有一頂面及相對該頂面的一底面，該晶片元件於該底面具有至少一表面接點；該晶片元件以該至少一表面接點與該複數線路層中的該至少一元件接點端直接連接。
在一實施例中，該複合內層線路結構具有一晶片容置槽，該晶片容置槽貫穿該複數線路層中的至少二線路層，該晶片容置槽具有一設置側壁，該至少一元件接點端突出於該晶片容置槽的該設置側壁；該晶片元件設置於該晶片容置槽中，該晶片元件的該底面面向該晶片容置槽中的設置側壁，該表面接點與該至少二線路層的元件接點端直接連接。
在一實施例中，該內埋元件基板進一步包含一增層線路結構，與該複合內層線路結構疊合設置，且封閉該晶片容置槽的一槽開口。
在一實施例中，該晶片容置槽內具有一底壁及一環壁，其中該設置側壁為該環壁的一部份；該內埋元件基板進一步包含：一金屬屏蔽層，覆 蓋該晶片容置槽的底壁及該設置側壁之外的部分環壁，且該金屬屏蔽層連接該增層線路結構，且通過該增層線路結構電性連接一接地端。
本發明的內埋元件基板係在複合內層線路結構中埋入一貫穿至少二線路層的晶片元件，並使得線路層的元件接點端與晶片元件底面的表面接點直接接合。也就是說，晶片元件並非水平地內埋設置於單一層線路結構的介電層中，而是直向地與線路層相交，以內埋於複合內層線路結構中。
本發明的內埋元件基板製作方法包含以下步驟：提供一複合內層線路結構，該複合內層線路結構包含複數線路層；對該複合內層線路結構進行一鑽孔程序，以形成一晶片容置槽，該晶片容置槽貫穿該複數線路層中的至少二線路層，且該晶片容置槽具有一設置側壁；對該晶片容置槽進行一除膠渣程序，使得該複數線路層的至少一元件接點端突出於該設置側壁；將一晶片元件設置於該晶片容置槽中，使該晶片元件內埋於該複合內層線路結構內而貫穿該複數線路層中的至少二線路層，且使該晶片元件的一表面接點對準該至少一元件接點端；將該晶片元件的表面接點與該線路層的元件接點端直接連接。
在一實施例中，該製作方法進一步包含：進行一線路增層程序，以在該複合內層線路結構上設置一增層線路結構，該增層線路結構封閉該晶片容置槽的一槽開口。
在一實施例中，當形成該晶片容置槽後，進一步包含以下步驟：對該晶片容置槽內進行一電鍍程序，以在該晶片容置槽的一底壁及一環壁上形成一金屬屏蔽層；對部分的環壁進行一研磨程序，以移除覆蓋該部分的環壁的金屬屏蔽層，並露出部分的環壁，以及露出該線路層的元件接點端；其中，該露出的部份的環壁係該設置側壁；對該設置側壁進行一除膠渣程序，使得該複數線路層的至少一元件接點端突出於該設置側壁。
在一實施例中，該線路增層程序係包含以下步驟：在該複合內層線路結構上覆蓋一增層介電層，該增層介電層封閉該晶片容置槽的一槽開口；對該增層介電層進行一鑽孔程序，以形成一溝槽，該溝槽連通該金屬屏蔽層的一上緣；在該增層介電層上及該溝槽中設置一增層線路層，該增層線路層包含一屏蔽層上蓋部，該屏蔽層上蓋部係一平面狀線路，在該複合內層線路結構上的一垂直投影覆蓋該晶片容置槽的槽開口，且在該溝槽中與該金屬屏蔽層上緣接合；其中，該金屬屏蔽層通過增層線路層電性連接一接地端。
在一實施例中，將該晶片元件的表面接點與該線路層的元件接點端直接連接的步驟中，該晶片元件的表面接點與該線路層的元件接點端係以升溫擴散焊接或超音波焊接接合。
本發明的另一內埋元件基板製作方法，包含以下步驟：提供一第一複合內層線路結構，該第一複合內層線路結構包含複數第一線路層，且具有一第一側面，該複數第一線路層中至少一元件接點端突出於該第一側面；提供一晶片元件，該晶片元件具有一頂面及相對該頂面的一底面，該晶片元件於該底面具有至少一表面接點；將該晶片元件的該底面面向該第一複合內層線路結構的該第一側面，且使該至少一表面接點與該第一複合內層線路結構的至少一元件接點端直接連接；提供一第二複合內層線路結構，該第二複合內層線路結構具有一第二側面，並將該第二複合內層線路結構的該第二側面與該晶片元件的第二表面黏合；進行一線路增層程序，在該第一複合內層線路結構及該第二複合內層線路結構外設置二增層線路結構，使該第一複合內層線路結構、該晶片元件及該第二複合內層線路結構固定於該二增層線路結構之間。
在一實施例中，該第一複合內層線路結構具一第一上表面及相對該第一上表面的一第一下表面；該第二複合內層線路結構具有一第二上表面及相對該第二上表面的一第二下表面；該第一上表面與該第二上表面係平行且 朝向同一方向，且該第一下表面與該第二下表面係平行且朝向同一方向；當進行該線路增層程序，係包含以下子步驟：在該第一複合內層線路結構的第一上表面及第二複合內層線路結構的第二上表面上覆蓋一第一增層介電層，以及第一複合內層線路結構的第一下表面及第二複合內層線路結構的第二下表面外覆蓋一第二增層介電層；在該第一增層介電層上設置一第一增層線路層，且在該第二增層介電層上設置一第二增層線路層。
本發明的內埋元件基板係在複合內層線路結構中有一貫穿至少二線路層的晶片容置槽，並使得線路層的元件接點端突出於晶片容置槽的設置側壁。當晶片元件設置於該晶片容置槽中，底面朝向該設置側壁，使得晶片元件的表面接點與該線路層的元件接點端直接接合。也就是說，晶片元件並非水平地內埋設置於單一線路結構的介電層中，而是直向地與介電層及線路層相交，內埋於多層線路結構中。位於晶片元件的底面的表面接點則是直接與線路層的突出於晶片容置槽中的至少一元件接點端接合。
如此一來，該晶片元件所需的設置空間較小地佔據任一線路層的平面面積，使得各該線路層皆具有更多的面積可以用於設置線路，相對的，因單一晶片元件影響到的線路設置面積較小，在相同大小規格的線路基板中，可以有效的放入更多晶片元件，提高晶片元件在該內埋元件基板中的設置密度。同時，當設置複數須要互相連接的晶片元件時，由於晶片元件與線路層不須通過導電盲孔連接，而是直接與線路層中的線路連接，二晶片元件之間也可以由線路層直接連接，而不須要通過導電盲孔-線路-導電盲孔獲得連接，二晶片元件之間的連接路徑較短，降低訊號損失及雜訊。
10:複合內層線路結構
11:線路層
111:元件接點端
100:晶片容置槽
101:設置側壁
102:槽開口
103:底壁
104:環壁
12:金屬屏蔽層
13:黏合層
10A:第一複合內層線路結構
11A:第一線路層
111A:元件接點端
105A:第一側面
106A:第一上表面
107A:第一下表面
10A:第二複合內層線路結構
11A:第二線路層
111A:元件接點端
105A:第二側面
106A:第二上表面
107A:第二下表面
20:晶片元件
21:底面
22:頂面
23:表面接點
30:增層線路結構
31:增層介電層
310:溝槽
32:增層線路層
33:接地端
30A:第一增層線路結構
31A:第一增層介電層
32A:第一增層線路層
30B:第二增層線路結構
31B:第二增層介電層
32B:第二增層線路層
40:防焊層
40A:第一防焊層
40B:第二防焊層
80:基板
81:線路結構
811:介電層
812,812A:線路層
813,813A,813B:導電盲孔
82:上表面
83:下表面
90:晶片元件
91:頂面
92:底面
93:表面接點
圖1係本發明的內埋元件基板的一側視剖面示意圖。
圖2A至2H係本發明第一實施例的內埋元件基板製作方法的製作流程剖面示意圖。
圖3A至3L係本發明第二實施例的內埋元件基板製作方法的製作流程剖面示意圖。
圖4係本發明第二實施例的內埋元件基板製作方法的其中一步驟的局部俯視示意圖。
圖5A至5F係本發明第三實施例的內埋元件基板製作方法的製作流程剖面示意圖。
圖6係本發明的內埋元件基板的另一側視剖面示意圖。
圖7係本發明的內埋元件基板的另一側視剖面示意圖。
圖8係習有的內埋元件基板的一側視剖面示意圖。
請參閱圖1所示，本發明的內埋元件基板包含一複合內層線路結構10及一晶片元件20。該複合內層線路結構10中包含複數線路層11，其中，該複數線路層11具有至少一元件接點端111。該晶片元件20內埋於該複合內層線路結構10內，且貫穿該複數線路層11中的至少二線路層11，該晶片元件20具有一頂面22及一底面21，及位於該底面21的至少一表面接點23。該晶片元件20係以該底面21貫穿該複數線路層11中的至少二線路層11，該晶片元件20的該至少一表面接點23與該至少一元件接點端111直接接合。
本發明的內埋元件基板可以由至少以下二種內埋元件基板製作方法製作。
請參閱圖2A至2E所示，在本發明的內埋元件基板製作方法的第一實施例中，該製作方法包含以下步驟：如圖2A所示，提供一複合內層線路結構10，該複合內層線路結構10包含複數線路層11；該複數線路層11具有至少一元件接點端111；如圖2B所示，對該複合內層線路結構10進行一鑽孔程序，以形成一晶片容置槽100，該晶片容置槽100貫穿該複數線路層11中的至少二線路層11，且該晶片容置槽100具有一設置側壁101；如圖2C所示，對該晶片容置槽100進行一除膠渣程序，使得該至少一元件接點端111突出於該設置側壁101；如圖2D所示，將一晶片元件20設置於該晶片容置槽100中，使該晶片元件20內埋於該複合內層線路結構內10而貫穿該複數線路層11中的至少二線路層11，且使該晶片元件20的至少一表面接點23對準該至少一元件接點端111；如圖2E所示，將該晶片元件20的表面接點23與該線路層11的元件接點端111直接連接。
在本實施例中，係先準備一具有複數線路層11的複合內層線路結構10，並對該複合內層線路的表面進行鑽孔程序，形成用於埋入晶片元件20的晶片容置槽100，且使得該複數線路層11的元件接點端111露出於該晶片容置槽100中。須注意的是，該至少二線路層11的元件接點端111及該晶片容置槽100的空間係經由線路層11設置預先保留及配置好的，使得該元件接點端111位於晶片容置槽100的預留空間之邊緣。如此一來，當對該複合內層線路結構10進行鑽孔程序時，將使得該線路層11的元件接點端111極靠近或剛好露出於晶片容置槽100的該設置側壁101，而圖2B係以該元件接點端111剛好露出於晶片容置槽100的為例；完成鑽孔後，對該晶片容置槽100內進行除膠渣(Desmear)，以移除殘留於晶片容置槽100中的介電材殘渣，而此一程序同時 會對晶片容置槽100的內壁產生侵蝕，因此使得極靠近或露出於設置側壁101表面的元件接點端111突出於該設置側壁101，以供晶片元件20的表面接點23連接。較佳的，該晶片元件20的表面接點23與線路層11的元件接點端111係以升溫擴散焊接或超音波焊接直接接合。
在本實施例中，該複合內層線路結構10中係有該晶片容置槽100，該晶片容置槽100貫穿至少二線路層11，且具有一設置側壁101。該複數線路層11的元件接點端111突出於該晶片容置槽100的該設置側壁101。該晶片元件20設置於該晶片容置槽100中，而貫穿該至少二線路層11，且該晶片元件20以該底面21面向該晶片容置槽100中的設置側壁101，該表面接點23與該線路層11的元件接點端111直接連接。
請參閱圖2F至2H所示，在第一實施例中，當完成晶片元件20的表面接點23與線路層11的元件接點端111直接連接後，進一步包含以下步驟：進行一線路增層程序，在該複合內層線路結構10上設置一增層線路結構30，該增層線路結構30封閉該晶片容置槽100的一槽開口102，完成該內埋元件基板。
該增層線路結構30包含有至少一增層介電層31及至少一增層線路層32，本實施例以單一增層介電層31及單一增層線路層32為例，但並非對本發明加以限制。該設置增層線路結構30的程序，包含以下步驟：如圖2F所示，在該複合內層線路結構10上壓合一增層介電層31，該增層介電層31封閉該晶片容置槽100的該槽開口102；該槽開口102係對該複合內層線路結構10進行鑽孔程序以形成該晶片容置槽100時在該複合內層線路結構10的表面形成之連通該晶片容置槽100之開口；較佳的，壓合該增層介電層31時，該增層介電層31的介電材料被擠壓進該晶片容置槽100，並填滿該晶片容置槽100； 如圖2G所示，在該增層介電層31上設置一增層線路層32；如圖2H所示，在該增層線路層32上設置防焊層40。其中，該防焊層40具有至少一防焊開口以露出部分的該增層線路層32。
當在該複合內層線路結構10上壓合該增層介電層31時，該增層介電層31的介電材料同時由該晶片容置槽100在複合內層線路結構10表面的槽開口102被擠壓進入該晶片容置槽100，使得增層介電層31的介電材填入該晶片容置槽100中。在其他實施例中，也可以在壓合該增層介電層31之前，對設有該晶片元件20的該晶片容置槽100內進行一充程序，以預先將該晶片容置槽100填滿介電材。
壓合該增層介電層31後，則進一步在該增層介電層31上設置增層線路層32及防焊層40，增層線路層32及防焊層40的設置可進一步包含鑽孔、曝光顯影、電鍍、蝕刻、壓合防焊層40等通常製程，本發明在此不加以贅述。
請參閱圖3A至3E所示，在一第二實施例中，較佳的，該晶片容置槽100中還具有一金屬屏蔽層12。更詳細的說，該晶片容置槽100具有一底壁103及一環壁104，前述的該設置側壁101係該環壁104的一部分，而該金屬屏蔽層12係覆蓋該晶片容置槽100的底壁103及該設置側壁101之外的部分的環壁104。具有該金屬屏蔽層12的內埋元件基板的製作方法包含以下步驟：如圖3A所示，提供一複合內層線路結構10，該複合內層線路結構10包含複數線路層11；如圖3B所示，對該複合內層線路結構10進行一鑽孔程序，以形成一晶片容置槽100，該晶片容置槽100貫穿該複數線路層11中的至少二線路層11；該晶片容置槽100內有該底壁103及該環壁104，部分的該環壁104為該設置側壁101； 如圖3C所示，當形成該晶片容置槽100後，進一步對該晶片容置槽100內進行一電鍍程序，以在該晶片容置槽100的該底壁103及該環壁104上形成該金屬屏蔽層12；接著，如圖3D所示，對該晶片容置槽100內的屬於該設置側壁101的該部分的環壁104進行一研磨程序，移除覆蓋該部分的環壁104的金屬屏蔽層12，並露出部分的環壁104，以及露出該線路層11的元件接點端111；其中，該露出的部份的環壁104係該設置側壁101；如圖3E所示，對該設置側壁101進行一除膠渣程序，使得該線路層11的至少一元件接點端111突出於該設置側壁101。
如此一來，便完成該晶片容置槽100中的金屬屏蔽層12。請參閱圖3F及圖3G所示，當完成該金屬屏蔽層12的設置後，係在該晶片容置槽100中設置該晶片元件20之步驟，該等步驟與第一實施例中的晶片元件20設置及連接步驟相類似，在此不加以贅述。
請參閱圖3H至3J所示，在本實施例中，當設置完該晶片元件20後，類似的，將在該複合內層線路結構10上進一步增設該增層線路結構30。須注意的是，在本實施例中，還進一步在增層線路結構30中包含一屏蔽層上蓋部321。該金屬屏蔽層12覆蓋該晶片容置槽100內除了該設置側壁101以外的表面，該屏蔽層上蓋部321係一平面狀線路，對應設置於該晶片容置槽100的槽開口102，以覆蓋於晶片元件20的上方。增設該增層線路結構30的步驟如下：如圖3H所示，先在該複合內層線路結構10上覆蓋一增層介電層31，該增層介電層31封閉該晶片容置槽100的槽開口102；如圖3I所示，對該增層介電層31進行一鑽孔程序，以形成一溝槽310，該溝槽310連通該金屬屏蔽層12的一上緣； 如圖3J所示，在該增層介電層31上及該溝槽310中設置一增層線路層32，該增層線路層32包含一屏蔽層上蓋部321，該屏蔽層上蓋部321係一平面狀線路，在該複合內層線路結構10上的一垂直投影覆蓋該晶片容置槽100的槽開口102，且在該溝槽310中與該金屬屏蔽層12的上緣接合；請參閱圖3K及3L所示，該增層線路結構30同樣可包含多層增層介電層31及多層增層線路層32，在最外層的增層線路層32中可設置接地端33，並使得該金屬屏蔽層12及該屏蔽層上蓋部321電性連接該接地端33，最後在最外層的增層線路層32上設置防焊層40，以完成該內埋元件基板。金屬屏蔽層12及該屏蔽層上蓋部321之組合在連接到接地端33時對設置於晶片容置槽100內的晶片元件20形成具有電磁屏蔽功能的金屬屏蔽罩體。
較佳的，請參閱圖4所示，圖4為鑽孔形成該溝槽310後，由該增層介電層31上俯視之平面示意圖。由於該金屬屏蔽層12沿該晶片容置槽100內的環壁104設置，僅未覆蓋該設置側壁101，因此該金屬屏蔽層12的一上緣為一「ㄇ」型，而該溝槽310的形狀及位置係對應該金屬屏蔽層12的上緣，使得該溝槽310的底部連通該金屬屏蔽層12的整個上緣。如此一來，該屏蔽層上蓋部321在溝槽310中能與金屬屏蔽層12的上緣完整接合，以組合形成一完整的金屬屏蔽罩體包覆內埋於複合內層線路結構10中的晶片元件20，並在連接到接地端33時有良好的屏蔽效果。
請參閱圖5A至5C所示，在本發明的一第三實施例中，係提供該內埋元件基板的另一製作方法。該製作方法的步驟如下。
如圖5A所示，提供一第一複合內層線路結構10A，該第一複合內層線路結構10A包含複數第一線路層11A，且具有一第一側面105A，該複數第一線路層11A中的至少二第一線路層11A的至少二元件接點端111A突出於該第一側面 105A；且提供一晶片元件20，該晶片元件20具有一底面21及相對該底面21的一頂面22，該晶片元件20於該底面21上具有至少一表面接點23；如圖5B所示，將該晶片元件20的該底面21面向該第一複合內層線路結構10A的該第一側面105A，且使該至少二表面接點23與該第一複合內層線路結構10A的至少二元件接點端111A直接連接；較佳的，該晶片元件20的表面接點23與該第一線路層11A的元件接點端111A係以升溫擴散焊接或超音波焊接接合。
如圖5C所示，提供一第二複合內層線路結構10B，該第二複合內層線路結構10B包含複數第二線路層11B，該第二複合內層線路結構10B具有一第二側面105B，並將該第二複合內層線路結構10B的該第二側面105B與該晶片元件20的頂面22黏合；較佳的，該第二複合內層線路結構10B的該第二側面105B與該晶片元件20的頂面22係以一黏合層13黏合。
請參閱圖5D至5F所示，進一步進行一線路增層程序，在該第一複合內層線路結構10A及該第二複合內層線路結構10B外設置二增層線路結構30A、30B，使該第一複合內層線路結構10A、該晶片元件20及該第二複合內層線路結構10B固定於該二增層線路結構30A、30B之間。
其中，該第一複合內層線路結構10A具有一第一上表面106A及相對該第一上表面106A的一第一下表面107A；該第二複合內層線路結構10B具有一第二上表面106B及相對該第二上表面106B的一第二下表面107B；該第一上表面106A與該第二上表面106B係平行且朝向同一方向，且該第一下表面107A與該第二下表面107B係平行且朝向同一方向。進一步的，上述線路增層程係包含以下步驟：如圖5D所示，在該第一複合內層線路結構10A的第一上表面107A及第二複合內層線路結構10B的第二上表面107B上覆蓋一第一增層介電層31A，以及在 第一複合內層線路結構10A的第一下表面108A及第二複合內層線路結構10B的第二下表面108B外覆蓋一第二增層介電層31B。
如圖5E所示，在該第一增層介電層31A上設置一第一增層線路層32A，且在該第二增層介電層31上設置一第二增層線路層32B。
較佳的，請參閱圖5F所示，當完成該第一增層線路層32A及第二增層線路層32B後，在該第一增層線路層32A及該第二增層線路層32B上設置第一防焊層40A及第二防焊層40B，完成該內埋元件基板。
在第三實施例中，係提供一種使用二組複合內層線路結構與晶片元件組合形成本發明的內埋元件基板之方法。其中第一內層複合線路結構10A中的第一線路層11A有突出於該第一側面105A的元件接點端111A，以供晶片元件200以底面21的表面接點23連接。當完成晶片元件20與第一複合內層線路結構10A連接後，第二複合內層線路結構10B則以第二側面105B與該晶片元件20遠離該第一複合內層線路結構10A的該頂面22黏合，組合成為一夾設有該晶片元件20的組合式複合內層線路結構。然後再在該組合的複合內層線路結構的上表面、下表面以線路增層程序分別設置增層線路結構30A及增層線路結構30B，該等增層線路結構30A、30B使得第一、第二複合內層線路結構10A、10B及晶片元件20之組合穩固。第一、第二複合內層線路結構10A、10B亦可通過增層線路結構30A、30B中的第一增層線路層31A、第二增層線路層31B形成電性連接。
請參閱圖6所示，由於本發明的內埋元件基板使得晶片元件20不僅佔用較少的線路層11的水平面積，且晶片元件20的表面接點與線路層11中的元件接點端111直接連接，該晶片元件20不須再通過與線路層11的線路方向垂直的導電盲孔與線路層11形成連接。此外，如圖7所示，當設置二個以上的晶片元件20時，二晶片元件20皆最少可以直接通過一線路層11兩端的元件接點端 111直接導通，而無須如習知技術中二晶片元件必須經過導電盲孔、線路層、導電盲孔達成連通，縮短二晶片元件20之間的連接路徑。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
10:複合內層線路結構
11:線路層
111:元件接點端
20:晶片元件
21:底面
22:頂面
23:表面接點

Claims (11)

  1. 一種內埋元件基板，包含：一複合內層線路結構，包含複數線路層，且該複數線路層中具有至少一元件接點端；一晶片元件，內埋於該複合內層線路結構內，且貫穿該複數線路層中的至少二線路層，該晶片元件具有一頂面及相對該頂面的一底面，該晶片元件於該底面具有至少一表面接點，且該晶片元件係以該底面貫穿該複數線路層中的至少二線路層；該晶片元件以該至少一表面接點與該複數線路層中的該至少一元件接點端直接連接。
  2. 如請求項1所述之內埋元件基板，其中，該複合內層線路結構具有一晶片容置槽，該晶片容置槽貫穿該複數線路層中的至少二線路層，該晶片容置槽具有一設置側壁，該至少一元件接點端突出於該晶片容置槽的該設置側壁；該晶片元件設置於該晶片容置槽中，該晶片元件的該底面面向該晶片容置槽中的設置側壁，該表面接點與該至少二線路層的元件接點端直接連接。
  3. 如請求項2所述之內埋元件基板，進一步包含：一增層線路結構，與該複合內層線路結構疊合設置，且封閉該晶片容置槽的一槽開口。
  4. 如請求項3所述之內埋元件基板，其中，該晶片容置槽內具有一底壁及一環壁，其中該設置側壁為該環壁的一部份；該內埋元件基板進一步包含：一金屬屏蔽層，覆蓋該晶片容置槽的底壁及該設置側壁之外的部分環壁，且該金屬屏蔽層連接該增層線路結構，且通過該增層線路結構電性連接一接地端。
  5. 一種內埋元件基板製作方法，包含以下步驟：提供一複合內層線路結構，該複合內層線路結構包含複數線路層；對該複合內層線路結構進行一鑽孔程序，以形成一晶片容置槽，該晶片容置槽貫穿該複數線路層中的至少二線路層，且該晶片容置槽具有一設置側壁；對該晶片容置槽進行一除膠渣程序，使得該複數線路層的至少一元件接點端突出於該設置側壁；將一晶片元件設置於該晶片容置槽中，使該晶片元件內埋於該複合內層線路結構內而貫穿該複數線路層中的至少二線路層，且使該晶片元件的一表面接點對準該至少一元件接點端；將該晶片元件的表面接點與該線路層的元件接點端直接連接。
  6. 如請求項5所述的內埋元件基板製作方法，進一步包含：進行一線路增層程序，以在該複合內層線路結構上設置一增層線路結構，該增層線路結構封閉該晶片容置槽的一槽開口。
  7. 如請求項6所述的內埋元件基板製作方法，其中，當形成該晶片容置槽後，進一步包含以下步驟：對該晶片容置槽內進行一電鍍程序，以在該晶片容置槽的一底壁及一環壁上形成一金屬屏蔽層；對部分的環壁進行一研磨程序，以移除覆蓋該部分的環壁的金屬屏蔽層，並露出部分的環壁，以及露出該線路層的元件接點端；其中，該露出的部份的環壁係該設置側壁；對該設置側壁進行一除膠渣程序，使得該線路層的至少一元件接點端突出於該設置側壁。
  8. 如請求項7所述的內埋元件基板製作方法，其中，該線路增層程序包含以下步驟： 在該複合內層線路結構上覆蓋一增層介電層，該增層介電層封閉該晶片容置槽的一槽開口；對該增層介電層進行一鑽孔程序，以形成一溝槽，該溝槽連通該金屬屏蔽層的一上緣；在該增層介電層上及該溝槽中設置一增層線路層，該增層線路層包含一屏蔽層上蓋部，該屏蔽層上蓋部係一平面狀線路，在該複合內層線路結構上的一垂直投影覆蓋該晶片容置槽的槽開口，且在該溝槽中與該金屬屏蔽層上緣接合；其中，該金屬屏蔽層通過增層線路層電性連接一接地端。
  9. 如請求項6所述的內埋元件基板製作方法，其中，將該晶片元件的表面接點與該線路層的元件接點端直接連接的步驟中，該晶片元件的表面接點與該線路層的元件接點端係以升溫擴散焊接或超音波焊接程序接合。
  10. 一種內埋元件基板製作方法，包含以下步驟：提供一第一複合內層線路結構，該第一複合內層線路結構包含複數第一線路層，且具有一第一側面，該複數第一線路層中至少一元件接點端突出於該第一側面；提供一晶片元件，該晶片元件具有一頂面及相對該頂面的一底面，該晶片元件於該底面具有至少一表面接點；將該晶片元件的該底面面向該第一複合內層線路結構的該第一側面，且使該至少一表面接點與該第一複合內層線路結構的至少一元件接點端直接連接；提供一第二複合內層線路結構，該第二複合內層線路結構具有一第二側面，並將該第二複合內層線路結構的該第二側面與該晶片元件的第二表面黏合； 進行一線路增層程序，在該第一複合內層線路結構及該第二複合內層線路結構外設置二增層線路結構，使該第一複合內層線路結構、該晶片元件及該第二複合內層線路結構固定於該二增層線路結構之間。
  11. 如請求項10所述的內埋元件基板製作方法，其中，該第一複合內層線路結構具一第一上表面及相對該第一上表面的一第一下表面；該第二複合內層線路結構具有一第二上表面及相對該第二上表面的一第二下表面；該第一上表面與該第二上表面係平行且朝向同一方向，且該第一下表面與該第二下表面係平行且朝向同一方向；該線路增層程序包含以下步驟：在該第一複合內層線路結構的第一上表面及第二複合內層線路結構的第二上表面上覆蓋一第一增層介電層，以及第一複合內層線路結構的第一下表面及第二複合內層線路結構的第二下表面外覆蓋一第二增層介電層；在該第一增層介電層上設置一第一增層線路層，且在該第二增層介電層上設置一第二增層線路層。
TW110131144A 2021-08-23 2021-08-23 內埋元件基板及其製作方法 TWI777741B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110131144A TWI777741B (zh) 2021-08-23 2021-08-23 內埋元件基板及其製作方法
US17/505,686 US11792939B2 (en) 2021-08-23 2021-10-20 Substrate with buried component and manufacture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110131144A TWI777741B (zh) 2021-08-23 2021-08-23 內埋元件基板及其製作方法

Publications (2)

Publication Number Publication Date
TWI777741B true TWI777741B (zh) 2022-09-11
TW202310298A TW202310298A (zh) 2023-03-01

Family

ID=84958092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131144A TWI777741B (zh) 2021-08-23 2021-08-23 內埋元件基板及其製作方法

Country Status (2)

Country Link
US (1) US11792939B2 (zh)
TW (1) TWI777741B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI856865B (zh) * 2022-09-29 2024-09-21 璦司柏電子股份有限公司 內埋式具有陶瓷基板及功率電晶體的熱電分離電路板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI892386B (zh) * 2023-12-27 2025-08-01 財團法人工業技術研究院 混合接合結構以及顯示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201106453A (en) * 2009-08-10 2011-02-16 Unimicron Technology Corp Package substrate having embedded semiconductor chip
TW201309123A (zh) * 2011-08-05 2013-02-16 欣興電子股份有限公司 嵌埋有中介層之封裝基板及其製法
TW201611214A (zh) * 2014-09-10 2016-03-16 矽品精密工業股份有限公司 半導體封裝件及其製法
US20180211939A1 (en) * 2016-07-27 2018-07-26 Semiconductor Components Industries, Llc Embedded stacked die packages and related methods
US20180374801A1 (en) * 2015-07-20 2018-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Level Package (WLP) and Method for Forming the Same
TW202017126A (zh) * 2018-10-17 2020-05-01 欣興電子股份有限公司 晶片封裝結構及其製造方法
US20200168592A1 (en) * 2017-12-13 2020-05-28 Intel Corporation Systems in packages including wide-band phased-array antennas and methods of assembling same

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3652945B2 (ja) * 1999-12-28 2005-05-25 松下電器産業株式会社 光情報処理装置
KR101093471B1 (ko) * 2000-09-25 2011-12-13 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및 다층프린트배선판의 제조방법
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
TWI301739B (en) * 2004-12-03 2008-10-01 Via Tech Inc Structure and method for embedded passive component assembly
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
US7932471B2 (en) * 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
TWI335643B (en) * 2006-11-21 2011-01-01 Unimicron Technology Crop Circuit board structure having embedded semiconductor chip and fabrication method thereof
TWI366896B (en) * 2006-11-30 2012-06-21 Carrier structure embedded with chip and method for fabricating thereof
US20080185704A1 (en) * 2007-02-02 2008-08-07 Phoenix Precision Technology Corporation Carrier plate structure havign a chip embedded therein and the manufacturing method of the same
JPWO2008120755A1 (ja) * 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
CN102612264B (zh) * 2007-11-01 2014-11-19 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
KR101479506B1 (ko) * 2008-06-30 2015-01-07 삼성전자주식회사 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
TWI338357B (en) * 2008-07-17 2011-03-01 Unimicron Technology Corp Chip package carrier and manufacturing method thereof
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
KR100999531B1 (ko) * 2008-10-20 2010-12-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5313626B2 (ja) * 2008-10-27 2013-10-09 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US20100142115A1 (en) * 2008-12-05 2010-06-10 Electronics And Telecommunications Research Institute Buried capacitor, method of manufacturing the same, and method of changing capacitance thereof
WO2011024939A1 (ja) * 2009-08-28 2011-03-03 日本電気株式会社 半導体装置およびその製造方法
JP5494586B2 (ja) * 2010-09-30 2014-05-14 大日本印刷株式会社 電圧変換モジュール
WO2012137548A1 (ja) * 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法
KR101298280B1 (ko) * 2011-10-25 2013-08-26 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
KR101326999B1 (ko) * 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8901435B2 (en) * 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
US9064878B2 (en) * 2012-08-14 2015-06-23 Bridge Semiconductor Corporation Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
US20140061877A1 (en) * 2012-08-14 2014-03-06 Bridge Semiconductor Corporation Wiring board with embedded device, built-in stopper and electromagnetic shielding
US20140048914A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Wiring board with embedded device and electromagnetic shielding
US9324664B2 (en) * 2013-02-22 2016-04-26 Unimicron Technology Corp. Embedded chip package structure
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6303443B2 (ja) * 2013-11-27 2018-04-04 Tdk株式会社 Ｉｃ内蔵基板の製造方法
KR102186146B1 (ko) * 2014-01-03 2020-12-03 삼성전기주식회사 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
KR102380304B1 (ko) * 2015-01-23 2022-03-30 삼성전기주식회사 전자부품 내장 기판 및 그 제조방법
TWI618462B (zh) * 2015-04-13 2018-03-11 燿華電子股份有限公司 以介電質直接貼件之內埋電子元件電路板製造方法
DE102015120745B4 (de) * 2015-11-30 2021-12-09 Infineon Technologies Austria Ag Chip-Schutzumhüllung und -verfahren
KR101999608B1 (ko) * 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
JP6810346B2 (ja) * 2016-12-07 2021-01-06 富士通株式会社 発光素子接合基板
CN118117305A (zh) * 2016-12-21 2024-05-31 英特尔公司 无线通信技术、装置和方法
KR20180090527A (ko) * 2017-02-03 2018-08-13 삼성전기주식회사 반도체 패키지와 그 제조 방법
US20190296102A1 (en) * 2018-03-20 2019-09-26 Unimicron Technology Corp. Embedded component structure and manufacturing method thereof
US11178772B2 (en) * 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection
US11322504B2 (en) * 2018-06-28 2022-05-03 Intel Corporation Ferroelectric-capacitor integration using novel multi-metal-level interconnect with replaced dielectric for ultra-dense embedded SRAM in state-of-the-art CMOS technology
US11723188B2 (en) * 2018-06-29 2023-08-08 Intel Corporation Replacement metal COB integration process for embedded DRAM
EP3661232A1 (en) * 2018-11-30 2020-06-03 GN Hearing A/S Hearing device with embedded integrated circuit chip
EP3726231B1 (en) * 2019-04-17 2024-09-04 Volkswagen Aktiengesellschaft Electronic component and system with integrated self-test functionality
KR102803443B1 (ko) * 2019-06-25 2025-05-07 삼성전기주식회사 반도체 패키지
US11114745B2 (en) * 2019-09-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna package for signal transmission
KR102822679B1 (ko) * 2020-10-08 2025-06-20 삼성전자주식회사 반도체 패키지 장치
US11647579B2 (en) * 2021-05-04 2023-05-09 Toyota Motor Engineering & Manufacturing North America, Inc. Chip-on-chip power devices embedded in PCB and cooling systems incorporating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201106453A (en) * 2009-08-10 2011-02-16 Unimicron Technology Corp Package substrate having embedded semiconductor chip
TW201309123A (zh) * 2011-08-05 2013-02-16 欣興電子股份有限公司 嵌埋有中介層之封裝基板及其製法
TW201611214A (zh) * 2014-09-10 2016-03-16 矽品精密工業股份有限公司 半導體封裝件及其製法
US20180374801A1 (en) * 2015-07-20 2018-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer Level Package (WLP) and Method for Forming the Same
US20180211939A1 (en) * 2016-07-27 2018-07-26 Semiconductor Components Industries, Llc Embedded stacked die packages and related methods
US20200168592A1 (en) * 2017-12-13 2020-05-28 Intel Corporation Systems in packages including wide-band phased-array antennas and methods of assembling same
TW202017126A (zh) * 2018-10-17 2020-05-01 欣興電子股份有限公司 晶片封裝結構及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI856865B (zh) * 2022-09-29 2024-09-21 璦司柏電子股份有限公司 內埋式具有陶瓷基板及功率電晶體的熱電分離電路板

Also Published As

Publication number Publication date
US11792939B2 (en) 2023-10-17
TW202310298A (zh) 2023-03-01
US20230058180A1 (en) 2023-02-23

Similar Documents

Publication Publication Date Title
US6098280A (en) Process for forming multi-layer electronic structures including a cap for providing a flat surface for DCA and solder ball attach and for sealing plated through holes
US6884945B2 (en) Multi-layer printed circuit board and a BGA semiconductor package using the multi-layer printed circuit board
JP3672169B2 (ja) コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP2007123524A (ja) 電子部品内蔵基板
JPH09266268A (ja) 半導体装置の製造方法および半導体装置のパッケージ
JP2002026187A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP3640560B2 (ja) 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
JP2011003758A (ja) 半導体装置及びその製造方法
TWI777741B (zh) 內埋元件基板及其製作方法
CN112349696A (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
JP7617993B2 (ja) 半導体パッケージ構造の製造方法
CN112349683A (zh) 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349698A (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN115714119A (zh) 内埋元件基板及其制作方法
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
CN112349699B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349695B (zh) 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349689B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349686A (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
JP3582645B2 (ja) 立体形配線板の製造方法
CN112349697B (zh) 一种六层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349684A (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
JPH01183196A (ja) 多層印刷配線板装置の製造方法
JP2007318048A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent