KR101143837B1

KR101143837B1 - 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법

Info

Publication number: KR101143837B1
Application number: KR1020070103706A
Authority: KR
Inventors: 이진우; 장재훈
Original assignee: 삼성테크윈 주식회사
Priority date: 2007-10-15
Filing date: 2007-10-15
Publication date: 2012-07-12
Anticipated expiration: 2027-10-15
Also published as: US20090097214A1; KR20090038290A

Abstract

본 발명에 관한 전자 소자를 내장하는 회로기판의 제조 방법은, 제1 기판 위에 제1 패턴부를 형성하는 제1 기판 준비 단계와, 제1 기판에 전자 소자를 결합시키는 소자 결합 단계와, 절연성 소재의 제2 기판에 제1 관통홀과 전자 소자를 수용하는 수용부를 형성하고 제1 관통홀에 전도성의 제1 연결부를 형성하는 제2 기판 준비 단계와, 절연성 소재의 제3 기판에 제2 관통홀을 형성하고 제2 관통홀에 전도성의 제2 연결부를 형성하는 제3 기판 준비 단계와, 제1 패턴부와 제1 연결부와 제2 연결부의 서로의 위치가 정렬되도록 제1, 2 및 3 기판을 차례로 배치하고 전도성 접착제로 제1, 2, 및 3 기판을 접합하는 접합 단계와, 전도성 접착제를 경화시키는 경화 단계를 포함한다.

Description

전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법{Electronic chip embedded circuit board and method of manufacturing the same}

본 발명은 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은, 전도성 접착제에 의해 층간 배선들이 서로 전기적으로 연결되며 기판들이 결합되므로 드릴 공정이나 에칭 공정 등의 복잡한 공정을 이용할 필요 없이 단순하며 저렴한 방법으로 미세한 피치의 배선 패턴을 구현할 수 있는, 전자 소자를 내장하는 회로기판과, 그 제조 방법에 관한 것이다.

최근 들어 전자 기기의 부품 크기가 더욱 작아지고 있고, 하나의 제품이 여러 가지 기능을 갖추는 것을 선호하는 소비자의 욕구로 인해 부품의 개수도 증가하고 있다. 이와 같이 회로기판의 표면적이 감소하면서도 표면에 실장되어야 하는 부품의 개수가 증가함에 따라, 회로기판의 표면에 실장되던 부품들이 기판 내부에 내장되는 경우가 많다.

특별히 능동소자가 회로기판에 내장(embedded)될 때에는 수동소자와 능동소자의 사이의 거리가 단축되므로, 뛰어난 전기적 성능을 필요로 하는 패키지에 이러한 회로기판을 적용할 수 있다. 또한 회로기판에 전자 소자가 내장되면 회로기판 전체의 경박단소화가 가능해지고, 좁은 면적의 회로기판 표면에 여러 가지 부품을 실장하기 위해 소요되는 조립 공수가 감소되며, 부품의 배치를 위한 여유가 증가하므로 디자인 자유도가 향상되는 등의 장점이 있다.

일반적으로 전자 소자를 내장하는 회로기판을 제작할 때에는, 복수 개의 회로기판을 적층하여 다층의 회로기판을 형성하는 빌드업(build up) 기술이 사용된다. 회로기판을 적층하는 공정에는 적층용 소재로서 레진이 코팅된 동박(resin coated copper; RCC)이 널리 이용되고 있다.

그런데 RCC를 이용하여 전자 소자가 내장된 회로기판을 제작할 때에는, RCC를 가열 가압하여 적층체를 형성하는 작업 이외에도, 서로 다른 층들의 배선을 전기적으로 연결하고, 회로기판에 내장되는 전자 소자의 단자와 배선을 전기적으로 연결하는 인터커넥션(interconnection) 작업이 필요하다. 층간을 전기적으로 연결하는 인터커넥션 작업은 여러 가지 단계의 복잡한 공정으로 이루어진다.

인터커넥션 작업은, 비아홀에 대응하는 모양의 마스크를 제작하는 단계와, 마스크를 이용한 포토리소그래피법에 의해 패턴을 형성하는 단계와, 드릴을 이용하여 비아홀(via hole)을 가공하는 단계와, 가공된 비아홀을 디스미어(dismear) 처리하는 단계와, 비아홀을 도금하는 단계 등의 복잡한 단계들을 포함한다. 이러한 종래의 방법은 복잡한 공정으로 이루어지며 패턴을 형성하기 위해 많은 에칭 공정이 필요하므로 제작 비용을 증가시키는 문제점이 있었다.

드릴을 이용하여 비아홀을 가공할 때에는 회로기판에 내장되는 전자 소자의 단자가 노출되도록 작업이 이루어져야 하는데, 내장되는 전자 소자가 반도체 칩일 경우에는 드릴 작업에 의해 손상이 발생할 수 있어 작업이 어려운 문제점이 있었다.

이와 같이 RCC를 이용하여 회로기판을 제작하는 종래의 방법에 의하면, 반경화된 상태(B-stage)의 프리프래그(prepreg)를 갖는 RCC의 성질로 인해 미세한 피치(fine pitch)의 회로 패턴을 갖는 회로기판을 제작하기가 매우 어려운 문제점이 있었다. 최근에는 소형화되는 전자 제품의 개발 추세로 인해 회로 패턴의 간격과 높이가 20/20(㎛) 이하의 수준의 정밀도로 제작되어야 하는데, RCC를 이용하는 기술에 의하면 이와 같이 미세한 피치의 회로 패턴을 구현할 수 없었다.

또한 최근에 많이 이용되는 유연성 회로기판(flexible circuit board)에 RCC를 이용한 회로기판 제작 방법을 적용할 경우에는, 회로기판의 유연성이 저하되는 문제점도 있었다.

본 발명의 목적은 전자 소자를 내장하는 회로기판과, 그 제조 방법을 제공하는 데 있다.

본 발명의 다른 목적은, 드릴 공정과 에칭 공정과 같이 복잡하고 비용이 많이 소요되는 공정들을 이용하지 않는 간편한 방법에 의해 전자 소자를 내장하는 회로기판을 제조하는 데 있다.

본 발명의 또 다른 목적은, 회로기판에 내장되는 전자 소자를 손상시키지 않고 회로기판의 회로패턴과 전자 소자의 사이에 전기적 연결이 이루어지는 회로기판을 제조하는 방법을 제공하는 데 있다.

본 발명의 또 다른 목적은, 전자 소자가 내장되며 미세한 피치의 회로패턴을 갖는 회로기판과, 이를 제조하는 방법을 제공하는 데 있다.

본 발명의 또 다른 목적은, 유연성이 우수하며 전자 소자가 내장되는 회로기판과, 이를 제조하는 방법을 제공하는 데 있다.

본 발명은, 기판들의 배선들을 전기적으로 연결하는 전도성 접착제에 의해 결합되는 복수 개의 기판들을 구비하는, 전자 소자를 내장하는 회로기판과, 그 제조 방법을 제공한다.

본 발명에 관한 전자 소자를 내장하는 회로기판의 제조 방법은, 절연성 소재의 제1 기판 위에 전도성 소재의 제1 패턴부를 형성하는 제1 기판 준비 단계와, 제 1 기판에 전자 소자를 결합시키는 소자 결합 단계와, 절연성 소재의 제2 기판에 제1 패턴부의 일부에 대응하는 제1 관통홀과 전자 소자를 수용하는 수용부를 형성하고 제1 관통홀에 전도성 소재의 제1 연결부를 형성하는 제2 기판 준비 단계와, 절연성 소재의 제3 기판에 제1 관통홀에 대응하는 제2 관통홀을 형성하고 제2 관통홀에 전도성 소재의 제2 연결부를 형성하는 제3 기판 준비 단계와, 제1 패턴부와 제1 연결부와 제2 연결부의 서로의 위치가 정렬되도록 제1, 2 및 3 기판을 차례로 배치하고 제1 기판과 제2 기판의 사이와 제2 기판과 제3 기판의 사이에 전도성 접착제를 개재하여 제1, 2, 및 3 기판을 접합하는 접합 단계와, 전도성 접착제를 경화시키는 경화 단계를 포함한다.

본 발명에 관한 전자 소자를 내장하는 회로기판은, 일측면에 제1 패턴부가 형성되는 제1 기판과, 제1 기판의 일측면에 장착되며 제1 패턴부에 전기적으로 연결되는 전자 소자와, 전자 소자를 수용하는 수용부와 제1 패턴부의 일부에 대응되는 제1 관통홀과 제1 관통홀에 형성되는 전도성 소재의 제1 연결부를 포함하며 전도성 접착제를 개재하여 제1 기판에 결합되는 절연성 소재의 제2 기판과, 제1 관통홀에 대응되는 제2 관통홀과 제2 관통홀에 형성되는 전도성 소재의 제2 연결부와 제2 연결부에 전기적으로 연결되도록 표면에 형성되는 제2 패턴부를 포함하며 전도성 접착제를 개재하여 제2 기판에 결합되는 절연성 소재의 제3 기판을 포함한다.

본 발명에 있어서, 전도성 접착제는 이방 전도성 물질을 포함할 수 있다.

본 발명에 있어서, 전도성 접착제는 이방 전도성 필름(anisotropic conductive film; ACF)일 수 있다.

본 발명에 있어서, 제3 기판 준비 단계는, 제3 기판 위에 제2 연결부와 전기적으로 연결되는 전도성 소재의 제2 패턴부를 형성하는 단계를 더 포함할 수 있다.

본 발명에 있어서, 제1, 2 및 3 기판은 유연성을 가질 수 있다.

본 발명에 있어서, 제1, 2 및 3 기판 준비 단계에서, 제1, 2 및 3 기판은 롤(roll)에 감긴 상태로 준비되고, 제1, 2 및 3 기판이 롤에서 풀리며, 제1 기판 준비 단계 내지 경화 단계가 수행될 수 있다.

본 발명에 있어서, 경화 단계는, 제1, 2 및 3 기판의 사이에 열과 압력을 가할 수 있다.

본 발명에 있어서, 경화 단계는, 제1, 2 및 3 기판의 사이에 초음파와 압력을 가할 수 있다.

본 발명에 있어서, 제1 패턴부를 형성하는 단계는, 전도성 소재의 표면에 레지스트를 도포하고, 노광 및 현상을 행한 후, 에칭에 의해 전도성 소재의 일부를 제거하여 제1 패턴부를 형성할 수 있다.

본 발명에 있어서, 수용부는 제2 기판을 관통하도록 형성될 수 있다.

본 발명의 다른 측면에 관한 전자 소자를 내장하는 회로기판의 제조 방법은, 절연성 소재의 제1 기판 위에 전도성 소재의 제1 패턴부를 형성하는 제1 기판 준비 단계와, 제1 기판에 전자 소자를 결합시키는 소자 결합 단계와, 절연성 소재의 제2 기판에 제1 패턴부의 일부에 대응하는 관통홀과 전자 소자를 수용하는 수용부를 형성하고 관통홀에 전도성 소재의 연결부를 형성하는 제2 기판 준비 단계와, 제1 패턴부와 관통홀의 서로의 위치가 정렬되도록 제1 및 2 기판을 차례로 배치하고 제1 기판과 제2 기판의 사이에 전도성 접착제를 개재하여 제1 및 2 기판을 접합하는 접합 단계와, 전도성 접착제를 경화시키는 경화 단계를 포함한다.

본 발명의 다른 측면에 있어서, 제2 기판 준비 단계는, 제2 기판 위에 관통홀과 전기적으로 연결되는 전도성 소재의 제2 패턴부를 형성하는 단계를 더 포함할 수 있다.

본 발명의 다른 측면에 있어서, 수용부는 전자 소자를 향하는 제2 기판의 내측면이 전자 소자의 형상에 대응하도록 오목하게 가공되어 형성될 수 있다.

상술한 바와 같은 본 발명의 전자 소자를 내장하는 회로기판과 그 제조 방법에 의하면, 제1, 2 및 3 기판을 준비하는 각각의 단계들이 병렬적으로 동시에 수행될 수 있으므로, 여러 개의 기판을 순차적으로 적층시켜 회로기판을 제작하던 종래의 제조 방법에 비해 공정 시간이 크게 단축되는 장점이 있다.

또한 미리 준비된 기판들을 이방 전도성 필름으로 접착시키는 간단한 작업에 의해 회로기판이 제조될 수 있으므로, 별도의 드릴 작업이나 에칭 공정 등을 실시할 필요가 없어져 복잡한 공정이 크게 단순화되고, 비용이 크게 절감된다.

또한 본 발명에 의하면, 반도체 칩이 이방 전도성 필름을 이용한 플립칩 접속 방식으로 회로기판에 내장되며, 이방 전도성 필름에 의해 층간 배선들이 서로 전기적으로 연결되므로, 드릴 공정을 이용하던 종래의 방법에 비해 반도체 칩이 손상되는 위험을 크게 줄일 수 있다.

또한 본 발명은, 기판들이 이방 전도성 필름을 개재하여 서로 결합됨과 동시 에 기판들의 배선이 이방 전도성 필름에 의해 전기적으로 연결되는 방식을 이용하므로 미세한 피치의 회로 패턴을 구비하는 회로기판을 손쉽게 구현할 수 있는 장점이 있다.

또한 본 발명에서는 제1, 2 및 3 기판에 폴리이미드 수지와 같은 유연성을 갖는 소재를 적용함으로써 전체적으로 유연성이 뛰어난 회로기판을 제조할 수 있다.

또한 제1, 2 및 3 기판의 각각이 유연성을 갖는 소재로 이루어지는 경우에는, 제1, 2 및 3 기판은 롤(roll)에 감긴 상태로 준비되고, 제1, 2 및 3 기판이 롤에서 풀리며 회로기판을 제조하는 모든 단계들이 수행될 수 있다.

이하, 첨부 도면의 실시예들을 통하여, 본 발명에 관한 회로기판의 구성과 작용을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 관한 회로기판의 제조 방법에서 제1 기판을 준비하는 단계를 도시한 측면도이고, 도 2는 도 1의 제1 기판에 제1 패턴부를 형성하는 단계를 도시한 측면도이다.

제1 기판(10)은 절연성 소재로 이루어진다. 전체 회로기판을 유연성을 갖는 회로기판(flexible circuit board)으로 제작하고자 하는 경우에는, 제1 기판(10)이 폴리이미드 수지와 같이 유연성을 갖는 소재를 포함할 수 있다.

제1 기판(10)의 표면에는 전도성막(20)이 형성된다. 전도성막(20)은 회로기판에서 전기 신호를 전달하는 배선의 패턴을 형성하는 부분이므로, 전기 전도성을 갖는 재질로 이루어진다. 전도성막(20)은 구리를 포함할 수 있다.

제1 기판(10)을 준비하는 단계에서는 절연성 소재의 제1 기판(10) 위에 전도성 소재의 제1 패턴부(22)를 형성한다. 제1 패턴부(22)는 회로기판의 제1 기판(10)에서 신호의 전달을 담당하는 배선 패턴의 기능을 수행하게 될 부분이다.

제1 패턴부(22)는 전도성막(20)을 식각에 의해 제거하는 공정에 의해 형성될 수 있다. 즉 전도성막(20)의 위에 감광성 레지스트층을 형성하고, 그 위에 마스크를 배치하여 노광한 후, 현상을 실시하고, 에칭 용액으로 전도성막(20)의 일부를 제거하는 단계들을 통해, 제1 기판(10) 위에 제1 패턴부(22)를 형성할 수 있다.

제1 기판(10) 위에 제1 패턴부(22)를 형성함에 있어서, 본 발명은 반드시 상술한 바와 같은 포토리소그래피법(photo lithography)에만 한정되는 것은 아니다. 제1 패턴부(22)는 완성된 회로기판에서 전기적인 신호를 전달하는 배선 패턴의 기능을 수행할 수 있으면 되므로, 도금법이나 인쇄법 등, 여러 가지 방법이 이용될 수 있다.

도 3은 도 2의 제1 기판에 전자 소자를 결합시키는 소자 결합 단계를 도시한 측면도이다.

본 실시예에서 제1 기판(10)에 결합되는 전자 소자는 반도체 칩(30)이다. 본 발명은 제1 기판(10)에 결합되는 전자 소자의 형태에 의해 제한되지 않으며, 전자 소자는 다른 형태의 능동 소자나, 수동 소자가 될 수도 있다.

반도체 칩(30)을 제1 기판(10)에 결합하기 위해 여러 가지 방법을 사용할 수 있지만, 도 3에 나타난 실시예에서는 반도체 칩(30)을 패키지하지 않고 제1 기 판(10)에 직접 실장하는 웨이퍼 레벨 패키지(wafer level package) 방법을 이용하였다.

구체적으로는, 웨이퍼(wafer; 미도시)에 포함되는 복수 개의 반도체 칩(30)의 접속 단자(31)에 비솔더 범프(32; non-solder bump)를 각각 형성한 후, 웨이퍼의 전체에 이방 전도성 필름(anisotropic conductive film; ACF)을 비솔더 범프(32)를 덮도록 라미네이션(lamination) 한다. 그 이후에 웨이퍼를 개별적인 반도체 칩(30)으로 자른 후, 제1 기판(10) 위에 플립칩(flip chip) 접속을 실시한다.

그러므로 반도체 칩(30)의 접속 단자(31)에 부착된 범프(32)가 이방 전도성 필름(33)에 의해 제1 기판(10)의 단자(21)에 전기적으로 접속되어, 반도체 칩(30)이 제1 기판(10)에 실장된다.

도 3에서와 같이 제1 기판(10) 위에 반도체 칩(30)을 장착하면, 후술하는 단계들을 통해 제1 기판(10) 위에 제2 기판과 제3 기판이 결합되어 반도체 칩(30)을 덮으므로, 완성된 회로기판은 반도체 칩(30)을 내장할 수 있다.

도 4는 본 발명의 일 실시예에 관한 회로기판의 제조 방법에서 제2 기판을 준비하는 단계를 도시한 측면도이고, 도 5는 도 4의 제2 기판에 제1 관통홀을 형성하는 단계를 도시한 측면도이며, 도 6은 도 5의 제2 기판의 제1 관통홀에 전도성 물질의 제1 연결부를 형성하는 단계를 도시하는 측면도이고, 도 7은 도 6의 제2 기판에서 보호막을 제거한 단계를 도시하는 측면도이다.

제2 기판(40)은 절연성 소재로 이루어진다. 따라서 제2 기판(40)은 반도체 칩(30)을 감싸며 제1 기판(10)과 후술하는 제3 기판의 사이에 위치하여, 제1 기 판(10)과 제3 기판을 전기적으로 절연시키는 중간층의 기능을 할 수 있다. 전체 회로기판을 유연성을 갖는 회로기판(flexible circuit board)으로 제작하고자 하는 경우에는, 제2 기판(40)도 제1 기판(10)과 같이 폴리이미드 수지 등의 유연성을 갖는 소재를 포함할 수 있다.

제2 기판(40)을 준비하는 단계는, 절연성 소재의 제2 기판(40)에 제1 관통홀(41)과, 수용부(42)를 형성하는 단계(도 5 참조)와, 제1 관통홀(41)에 전도성 소재의 제1 연결부(43)를 형성하는 단계를 포함한다.

제1 관통홀(41)은 제1 기판(10)의 제1 패턴부(22)와 후술하는 제3 기판을 전기적으로 연결하는 비아홀(via hole)의 기능을 하는 부분이다. 그러므로 제1 관통홀(41)은 제2 기판(40)에서 제1 기판(10)의 제1 패턴부(22)의 일부에 대응하는 영역에 형성된다.

제1 관통홀(41)에 전도성 소재의 제1 연결부(43)를 형성하는 단계는 무전해 도금법에 의해 수행될 수 있다. 도 5에 도시된 제2 기판(40)의 표면에 제1 관통홀(41)에 대응되는 개구부들(44a)이 형성된 보호막(44)을 부착한 후, 무전해 도금을 실시하면 도 7과 같이 제1 관통홀(41)의 내부에 제1 연결부(43)가 형성된다. 제1 연결부(43)는 전기를 전도할 수 있어야 하므로, 제1 연결부(43)를 형성할 때에는 구리(Cu)와 같은 전도성 소재를 사용할 수 있다.

제1 연결부(43)를 형성함에 있어서, 본 발명은 반드시 무전해 도금법에만 한정되는 것은 아니다. 제1 연결부(43)는 기판들의 사이에서 회로 패턴들을 전기적으로 연결할 수 있으면 되므로, 제1 연결부(43)를 형성할 때에는 여러 가지 증착법이 나, 전도성 분말을 제1 관통홀(41)에 충전하여 경화시키는 등의, 다양한 방법이 이용될 수 있다.

수용부(42)는 반도체 칩(30)의 가장자리에 대응하는 모양으로 제2 기판(40)에 형성된다. 그러므로 제1 기판(10) 위에 제2 기판(40)이 결합되면, 제2 기판(40)이 반도체 칩(30)을 감싸 지지하며 회로기판의 다른 부분들에 대해 절연시킬 수 있다. 이를 위하여 제2 기판(40)은 반도체 칩(30)의 두께와 대략 일치하는 두께를 가질 수 있다.

도 8은 본 발명의 일 실시예에 관한 회로기판의 제조 방법에서 제3 기판을 준비하는 단계를 도시한 측면도이고, 도 9는 도 8의 제3 기판에 제2 관통홀을 형성하는 단계를 도시한 측면도이며, 도 10은 도 9의 제3 기판의 제2 관통홀에 전도성 소재의 제2 연결부를 형성하는 단계를 도시한 측면도이고, 도 11은 도 10의 제3 기판 위에 제2 패턴부를 형성하는 단계를 도시한 측면도이다.

제3 기판(50)은 절연성 소재로 이루어진다. 제3 기판(50)은 반도체 칩(30)을 덮으며 제2 패턴부(55)를 구비한다. 전체 회로기판을 유연성을 갖는 회로기판(flexible circuit board)으로 제작하고자 하는 경우에는, 제3 기판(50)도 폴리이미드 수지 등의 유연성을 갖는 소재를 포함할 수 있다.

제3 기판(50)을 준비하는 단계는, 절연성 소재의 제3 기판(50)에 제2 관통홀(51)을 형성하고, 제2 관통홀(51)에 전도성 소재의 제2 연결부(53)를 형성하는 단계를 포함한다.

제2 관통홀(51)은 제2 기판(40)의 제1 연결부(43)와, 제3 기판(50)의 표면에 형성되는 제2 패턴부(55)를 전기적으로 연결하는 비아홀의 기능을 하는 부분이다. 그러므로 제2 관통홀(51)은 제3 기판(50)에서 제1 관통홀(41)에 대응하는 부분에 형성된다.

제2 관통홀(51)에 전도성 소재의 제2 연결부(53)를 형성하는 단계는, 제1 연결부(43)에서처럼 무전해 도금법에 의해 수행될 수 있다. 도 9에 도시된 제3 기판(50)의 표면에 제2 관통홀(51)에 대응되는 개구부들(54a)이 형성된 보호막(54)을 부착한 후, 무전해 도금을 실시하면 도 10과 같이 제2 관통홀(51)의 내부에 제2 연결부(53)가 형성된다. 제2 연결부(53)는 전기를 전도할 수 있어야 하므로, 제2 연결부(53)를 형성할 때에는 구리(Cu)와 같은 전도성 소재를 사용할 수 있다.

제2 연결부(53)를 형성함에 있어서, 본 발명은 반드시 무전해 도금법에만 한정되는 것은 아니다. 제2 연결부(53)는 제2 패턴부(55)와 제1 연결부(43)를 전기적으로 연결할 수 있으면 되므로, 여러 가지 증착법이나, 전도성 분말을 제2 관통홀(51)에 충전하여 경화시키는 등, 다양한 방법이 이용될 수 있다.

제3 기판(50)을 준비하는 단계는 제3 기판(50) 위에 제2 패턴부(55)를 형성하는 단계를 더 포함할 수 있다. 제2 패턴부(55)는 완성된 회로기판의 제3 기판(50) 부분에서 신호의 전달을 하는 배선 패턴의 기능을 하는 부분이다.

제2 패턴부(55)를 형성하는 방법에는, 제3 기판(50)의 표면에 전도성막을 형성하고 감광성 레지스트를 이용하여 노광, 현상하고, 전도성막을 에칭하는 포토리소그래피 방법이나, 인쇄법 등, 여러 가지 방법이 이용될 수 있다.

이와 같이 제3 기판(50) 위에 제2 패턴부(55)를 형성하는 단계는 제3 기 판(50)을 준비하는 단계에서 수행될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 즉 제3 기판(50) 위에 제2 패턴부(55)를 형성하는 단계는, 제1 기판(10)과 제2 기판(40)과 제3 기판(50)을 모두 결합하여 회로기판을 완성한 이후에, 완성된 회로기판의 표면, 즉 제3 기판(50) 위에 패턴을 형성하는 방법으로 수행될 수 있다.

상술한 바와 같은 제1 기판(10)을 준비하는 단계와, 제2 기판(40)을 준비하는 단계와, 제3 기판(50)을 준비하는 단계는, 각각 별도로 수행될 수 있으므로, 각각의 단계가 병렬적으로 동시에 수행될 수 있다. 이로 인해 여러 개의 기판을 순차적으로 적층시켜 회로기판을 제작하던 종래의 제조 방법에 비해, 본 발명에 관한 회로기판의 제조 방법은 공정 시간이 크게 단축되는 장점이 있다.

도 12는 도 3, 도 7 및, 도 11의 제1, 2 및 제3 기판을 접합하는 접합 단계를 도시하는 측면도이다.

제1, 2 및 3 기판(10, 40, 50)이 각각 준비된 이후에는, 도 12에 도시된 것과 같이 세 개의 기판을 접합하는 접합 단계가 수행된다. 접합 단계에서는, 제1 기판(10)의 제1 패턴부(22)와, 제2 기판(40)의 제1 연결부(43)와, 제3 기판(50)의 제2 연결부(53)의 서로의 위치가 정렬되도록 제1 기판(10)과, 제2 기판(40)과, 제3 기판(50)을 차례로 배치한 후, 제1, 2 및 3 기판(10, 40, 50)이 전도성 접착제를 개재하여 서로 접합된다. 이 때에, 제1 기판(10)과 제2 기판(40)의 사이와, 제2 기판(40)과 제3 기판(50)의 사이에 개재되는 전도성 접착제는 이방 전도성 물질을 포함할 수 있으며, 구체적으로 이방 전도성 필름(anisotropic conductive film; ACF) 일 수 있다.

이방 전도성 필름은, 금속 코팅된 플라스틱 입자나 금속입자 등의 미립자 형태의 전도성 입자와, 접착제와, 첨가제(분산제) 등을 혼합하여 이루어지는 도전 접착층을 가지며, 박막의 필름형태로 제작되는 접착제이다.

제1 기판(10)과 제2 기판(40)의 사이에서는 제1 패턴부(22)의 표면에 이방 전도성 필름(62)이 도포된다. 그래서 이하의 경화 단계를 거치면서 이방 전도성 필름(62)에 의해 제1 패턴부(22)와 제1 연결부(43)가 서로 전기적으로 연결됨과 아울러 제1 기판(10)과 제2 기판(40)이 서로 접합될 수 있다.

제2 기판(40)과 제3 기판(50)의 사이에서는, 제2 기판(40)의 제3 기판(50)을 향하는 표면에서 제1 연결부(43)에 이방 전도성 필름(61)이 도포된다. 그래서 경화 단계를 거치면서 제1 연결부(43)와 제2 연결부(53)가 이방 전도성 필름(61)에 의해 서로 전기적으로 연결됨과 아울러 제2 기판(40)과 제3 기판(50)이 서로 접합될 수 있다.

접합 단계 이후에는, 이방 전도성 필름(61, 62)을 경화시키는 경화 단계가 수행될 수 있다. 경화 단계는 제1, 2 및 3 기판(10, 40, 50)의 사이에 열과 압력을 가하는 방법으로 수행되거나, 열과 초음파를 가하는 방법으로 수행될 수 있다. 열이나 초음파와 함께 압력을 가하면, 이방 전도성 필름(61, 62)에 의해 제1 패턴부(22)와 제1 연결부(43), 그리고 제1 연결부(43)와 제2 연결부(53)의 사이에 전기적 연결이 이루어진다.

도 13은 도 1 내지 도 12의 단계를 통해 완성된 회로기판의 측면도이고, 도 14는 도 13에 도시된 회로기판의 분해 사시도를 나타낸다.

도 13에 나타난 회로기판은, 절연성 소재의 제1 기판(10)과, 제1 기판에 장착되는 전자 소자인 반도체 칩(30)과, 제1 기판에 결합되는 절연성 소재의 제2 기판(40)과, 제2 기판에 결합되는 절연성 소재의 제3 기판(50)을 포함한다.

제1 기판(10)의 일측면에는 신호를 전달하는 회로 패턴의 기능을 하는 제1 패턴부(22)가 형성된다.

반도체 칩(30)의 접속 단자(31)에 부착된 범프(32)는 이방 전도성 필름(33)에 의해 제1 기판(10)의 제1 패턴부(22)의 일부를 이루는 단자(21)에 전기적으로 접속된다. 따라서 반도체 칩(30)은 제1 패턴부(22)에 전기적으로 연결되도록 제1 기판(10)에 실장된다.

제2 기판(40)은 절연성 소재로 이루어지며, 반도체 칩(30)을 수용하는 수용부(42)와, 제1 패턴부(22)의 일부를 이루는 단자(21)에 대응되는 제1 관통홀(41)과, 제1 관통홀(41)에 형성되는 전도성 소재의 제1 연결부(43)를 구비한다. 제2 기판(40)은 전도성 접착제인 이방 전도성 필름(62)을 개재하여, 제1 기판(10)에 결합된다. 제2 기판(40)의 제1 연결부(43)는 이방 전도성 필름(62)에 의해 제1 기판(10)의 제1 패턴부(22)에 전기적으로 연결될 수 있다.

수용부(42)는 반도체 칩(30)의 가장자리에 대응하는 모양으로 형성되므로, 제2 기판(40)이 제1 기판(10)에 결합되면 제2 기판(40)이 반도체 칩(30)을 감싸 지지하며 회로기판의 다른 부분들에 대해 반도체 칩(30)을 절연시킬 수 있다.

제3 기판(50)은 절연성 소재로 이루어지며, 제1 관통홀(41)에 대응되는 제2 관통홀(51)과, 제2 관통홀(51)에 형성되는 전도성 소재의 제2 연결부(53)를 구비한다. 제3 기판(50)은 전도성 접착제인 이방 전도성 필름(61)을 개재하여 제2 기판(40)에 결합된다. 제3 기판(50)의 제2 연결부(53)는 이방 전도성 필름(61)에 의해 제2 기판(40)의 제1 연결부(43)에 전기적으로 연결될 수 있다.

제3 기판(50)의 표면에는 제2 연결부(53)와 전기적으로 연결하는 제2 패턴부(55)가 형성될 수 있다. 제2 패턴부(55)는 회로기판에서 전기 신호를 전달하는 회로 패턴의 기능을 하는 부분이다.

이와 같은 구성을 갖는 제1, 2 및 3 기판(10, 40, 50)이 결합되어 완성된 회로기판에는 반도체 칩(30)이 내장된다. 회로기판의 각 층을 형성하는 기판들의 사이의 전기적 연결이 이방 전도성 필름(61, 62)과 제1 및 2 연결부(43, 53)들에 의해 이루어질 수 있으므로, 회로기판을 제조함에 있어서 반도체 칩(30)을 손상시킬 염려가 있는 드릴 공정을 사용할 필요가 없다. 또한 에칭 공정과 같이 복잡하고 비용이 많이 소요되는 공정을 이용하지 않고도 회로기판을 제조할 수 있다.

제1, 2 및 3 기판(10, 40, 50)의 각각이 폴리이미드와 같이 유연성을 갖는 소재로 이루어지는 경우에는, 완성된 회로기판의 전체가 유연성 회로기판이 될 수 있다.

도 15는 도 1 내지 도 13의 단계에 의한 회로기판의 제조 방법을 나타내는 순서도이다.

도 15를 참조하면, 본 발명의 일 실시예에 관한 회로기판의 제조 방법은, 제1, 2 및 3 기판의 원소재를 준비하는 단계(S100)와, 제1 기판을 준비하는 단 계(S110, 120)와, 제2 기판을 준비하는 단계(S130, 140)와, 제3 기판을 준비하는 단계(S150, 160, 170)와, 이방 전도성 필름(ACF)을 도포하는 단계(S180)와, 제1, 2 및 3 기판을 정렬하고 접합하는 단계(S190, S200)와, 열이나 초음파와 함께 압력을 가함으로써 경화하는 단계(S21)를 포함한다.

제1 기판을 준비하는 단계(S110, 120)와, 제2 기판을 준비하는 단계(S130, 140)와, 제3 기판을 준비하는 단계(S150, 160, 170)는 별도의 독립된 공정이 될 수 있으므로, 병렬적으로 동시에 수행될 수 있다. 이로 인해 여러 개의 기판을 순차적으로 적층시켜 회로기판을 제작하던 종래의 제조 방법에 비해, 본 발명에 관한 회로기판의 제조 방법은 공정 시간이 크게 단축되는 장점이 있다.

제1 기판을 준비하는 단계는, 제1 기판에 제1 패턴부를 형성하는 단계(S110)와, 제1 기판에 전자 소자인 반도체 칩을 장착하는 단계(S120)를 포함한다.

제2 기판을 준비하는 단계는, 제2 기판에 제1 관통홀과 수용부를 가공하는 단계(S130)와, 제1 관통홀을 도금하는 도금 단계(S140)를 포함한다.

제3 기판을 준비하는 단계는, 제3 기판에 제2 관통홀을 가공하는 단계(S150)와, 제2 관통홀을 도금하는 도금 단계(S170)와, 제2 관통홀과 전기적으로 연결되는 제2 패턴부를 제3 기판의 표면에 형성하는 단계(S180)를 포함한다.

제1 관통홀과 제2 관통홀은 구리(Cu)와 같이 전도성을 갖는 소재로 도금됨으로써 기판들의 사이를 전기적으로 연결할 수 있다.

제1, 2 및 3 기판의 준비가 완료되면, 제1 기판과 제2 기판의 표면에 이방 전도성 필름(ACF)을 도포하는 단계(S180)와, 제1, 2 및 3 기판을 정렬하는 단 계(S190)와, 접합하는 단계(S200)가 차례로 수행된다.

제1, 2 및 3 기판을 정렬하는 단계에서는, 제1 기판의 제1 패턴부와 제2 기판의 제1 관통홀의 위치가 정렬되도록 하고, 제2 기판의 제1 관통홀과 제3 기판의 제2 관통홀의 위치가 정렬되도록 한다. 제1, 2 및 3 기판을 접합하는 단계는 각각의 기판들을 임시로 접착하는 단계이다.

기판들의 접합이 완료된 이후에는, 열과 압력을 가하거나, 초음파와 압력을 가함으로써 경화시키는 단계(S210)가 수행된다. 이로써 제1, 2 및 3 기판이 이방 전도성 필름에 의해 전기적인 연결을 이루며 서로 결합될 수 있다.

전자 소자를 내장하는 회로기판을 제조하는 종래의 제조 방법에서는, 서로 다른 층들의 배선을 전기적으로 연결하는 인터커넥션(interconnection) 작업에 포토리소그래피(photo lithography) 작업과, 드릴 작업, 도금 작업 등의 복잡한 단계들을 거쳐야 하였다.

본 발명의 일 실시예에 관한 회로기판의 제조 방법에서는, 미리 준비된 기판들을 이방 전도성 필름으로 접착시키는 간단한 작업에 의해 회로기판이 제조될 수 있으므로, 별도의 드릴 작업이나 에칭 공정 등을 필요로 하지 않는다. 이로 인해 복잡한 공정이 크게 단순화되고, 비용을 크게 절감할 수 있는 장점이 있다.

또한 종래에는 회로기판에 내장되는 전자 소자의 단자를 노출시키기 위해 드릴 작업을 실시하는 중에 반도체 칩이 손상되는 문제점이 있었으나, 본 발명에서는 반도체 칩이 이방 전도성 필름을 이용한 플립칩 접속 방식으로 회로기판에 내장되며, 이방 전도성 필름에 의해 층간 배선들이 서로 전기적으로 연결되므로 반도체 칩이 손상되는 위험을 크게 줄일 수 있다.

또한 전자 소자를 내장하는 회로기판을 제작하기 위해 적층용 소재로서 레진이 코팅된 동박(resin coated copper; RCC)을 주로 이용하던 종래의 제조 방법에 의하면, 반경화된 상태(B-stage)의 프리프래그(prepreg)를 갖는 RCC의 성질로 인해 미세한 피치(fine pitch)의 회로 패턴을 갖는 회로기판을 제작하기가 매우 어려운 문제점이 있었다.

그러나 본 발명의 일 실시예에 관한 회로기판의 제조 방법에서는, 기판들이 이방 전도성 필름을 개재하여 서로 결합됨과 동시에 기판들의 배선이 이방 전도성 필름에 의해 전기적으로 연결되는 방식을 이용하므로 미세한 피치의 회로 패턴을 구비하는 회로기판을 손쉽게 구현할 수 있는 장점이 있다.

또한 전자 소자를 내장하는 회로기판을 제조하기 위한 종래의 방법에서 사용되는 적층 소재인 RCC는 유연성이 떨어져, 유연성 회로기판의 제조에 적합하지 않은 문제점이 있었지만, 본 발명에서는 제1, 2 및 3 기판에 폴리이미드 수지와 같은 유연성을 갖는 소재를 적용함으로써 전체적으로 유연성이 뛰어난 회로기판을 제조할 수 있다.

또한 유연성 회로기판을 제조하기 위해 제1, 2 및 3 기판의 각각이 유연성을 갖는 소재로 이루어지는 경우에는, 제1, 2 및 3 기판은 롤(roll)에 감긴 상태로 준비되고, 제1, 2 및 3 기판이 롤에서 풀리며, 회로기판을 제조하는 모든 단계들이 수행될 수 있다.

도 16은 본 발명의 다른 실시예에 관한 회로기판의 제조 방법에서 제2 기판 을 제조하는 단계를 나타내는 측면도이고, 도 17은 도 16의 제2 기판에 관통홀을 형성하는 단계를 나타내는 측면도이며, 도 18은 도 17의 제2 기판의 관통홀에 전도성 소재의 연결부를 형성하는 단계를 나타내는 측면도이고, 도 19는 도 18의 제2 기판의 위에 제2 패턴부를 형성하는 단계를 나타내는 측면도이다.

본 발명의 다른 실시예에 관한 제조 방법에서도, 제1 기판을 제조하는 단계들은 도 1 내지 도 3에 도시된 단계들과 동일하다.

도 1 내지 도 13에 의해 설명된 실시예에서는 회로기판에 내장되는 반도체 칩의 두께를 고려하여 제1 기판과 제3 기판의 사이에 반도체 칩의 두께와 실질적으로 동일한 제2 기판을 배치하였다. 이와 대조적으로, 본 실시예에서는 얇은 반도체 칩을 사용하는 경우를 고려하여 중간에 배치되는 기판을 없애고 2층 구조로 이루어지는 회로기판을 구현하였다.

제2 기판(150)은 절연성 소재로 이루어진다. 제2 기판(150)은, 관통홀(151)과, 반도체 칩의 상면의 일부를 수용할 수 있는 수용부(152)와, 표면에 형성되는 제2 패턴부(155)를 구비한다. 전체 회로기판을 유연성을 갖는 회로기판(flexible circuit board)으로 제작하고자 하는 경우에는, 제2 기판(150)이 폴리이미드 수지 등의 유연성을 갖는 소재를 포함할 수 있다.

제3 기판(150)을 준비하는 단계는, 절연성 소재의 제3 기판(150)에 관통홀(151)을 형성하고, 관통홀(151)에 전도성 소재의 연결부(153)를 형성하는 단계를 포함한다.

관통홀(151)은 제1 기판(10)의 제1 패턴부(22)와, 제2 기판(150)의 표면에 형성되는 제2 패턴부(155)를 전기적으로 연결하는 비아홀(via hole)의 기능을 하는 부분이다(도 20 및 도 21 참조). 그러므로 관통홀(151)은 제2 기판(150)에서 제1 기판(10)의 제1 패턴부(22)의 일부에 대응하는 영역에 형성된다.

수용부(152)는 반도체 칩(30)의 가장자리에 대응하는 모양으로 제2 기판(150)의 내측에 오목하게 가공된다. 그러므로 제1 기판(10) 위에 제2 기판(150)이 결합되면, 제2 기판(150)의 수용부(152)가 반도체 칩(30)을 감싸 지지하며 회로기판의 다른 부분들에 대해 절연시킬 수 있다. 이를 위하여 제2 기판(150)은 반도체 칩(30)의 두께와 대략 일치하는 두께를 가질 수 있다.

관통홀(151)에 전도성 소재의 연결부(153)를 형성하는 단계는 무전해 도금법에 의해 수행될 수 있다. 도 17에 도시된 제2 기판(150)의 표면에 관통홀(151)에 대응되는 개구부들(154a)이 형성된 보호막(154)을 부착한 후, 무전해 도금을 실시하면 도 18과 같이 관통홀(151)의 내부에 연결부(153)가 형성된다. 연결부(153)는 전기를 전도할 수 있어야 하므로, 연결부(153)를 형성할 때에는 구리(Cu)와 같은 전도성 소재를 사용할 수 있다.

연결부(153)를 형성함에 있어서, 본 발명은 반드시 무전해 도금법에만 한정되는 것은 아니다. 연결부(153)는 기판들의 사이에서 회로 패턴들을 전기적으로 연결할 수 있으면 되므로, 연결부(153)를 형성하는 데에 여러 가지 증착법이나, 전도성 분말을 관통홀(151)에 충전하여 경화시키는 등, 다양한 방법이 이용될 수 있다.

도 20은 제1 기판과 도 19의 제2 기판을 접합하는 단계를 나타내는 측면도이고, 도 21은 16 내지 도 20의 단계에 의해 완성된 회로기판을 나타내는 측면도이 다.

제1 및 2 기판(10, 150)이 각각 준비된 이후에는, 도 20에 도시된 것과 같이 두 개의 기판을 접합하는 접합 단계가 수행된다. 접합 단계에서는, 제1 기판(10)의 제1 패턴부(22)와, 제2 기판(150)의 연결부(153)의 서로의 위치가 정렬되도록 제1 기판(10)과, 제2 기판(150)을 배치한 후, 제1, 2 기판(10, 150)이 전도성 접착제를 개재하여 서로 접합된다. 이 때에, 제1 기판(10)과 제2 기판(150)의 사이에 개재되는 전도성 접착제는 이방 전도성 물질을 포함할 수 있으며, 구체적으로 이방 전도성 필름(anisotropic conductive film; ACF)일 수 있다.

제1 기판(10)과 제2 기판(150)의 사이에서는 제1 패턴부(22)의 표면에 이방 전도성 필름(62)이 도포된다. 그래서 후술하는 경화 단계를 거치면서 이방 전도성 필름(62)에 의해 제1 패턴부(22)와 연결부(153)가 서로 전기적으로 연결됨과 아울러 제1 기판(10)과 제2 기판(150)이 서로 접합될 수 있다.

접합 단계 이후에는, 이방 전도성 필름(62)을 경화시키는 경화 단계가 수행될 수 있다. 경화 단계는 제1 및 2 기판(10, 150)의 사이에 열과 압력을 가하는 방법으로 수행되거나, 열과 초음파를 가하는 방법으로 수행될 수 있다. 열이나 초음파와 함께 압력을 가하면, 이방 전도성 필름(62)에 의해 제1 패턴부(22)와 연결부(153)의 사이에 전기적 연결이 이루어진다.

상술한 단계들을 통해 도 21과 같이 전자 소자인 반도체 칩(30)이 내장된 회로기판이 완성된다. 반도체 칩(30)의 접속 단자(31)에 부착된 범프(32)가 이방 전도성 필름(33)에 의해 제1 기판(10)의 단자(21)에 전기적으로 접속되므로, 반도체 칩(30)이 제1 기판(10)에 전기적으로 연결된 상태로 회로기판에 내장된다.

제1 및 2 기판(10, 150)의 각각이 폴리이미드와 같이 유연성을 갖는 소재로 이루어지는 경우에는, 완성된 회로기판의 전체가 유연성 회로기판이 될 수 있다.

도 16 내지 도 20에 도시된 실시예에 관한 회로기판의 제조 방법에서는, 미리 준비된 기판들을 이방 전도성 필름으로 접착시키는 간단한 작업에 의해 회로기판이 제조될 수 있으므로, 별도의 드릴 작업이나 에칭 공정 등을 필요로 하지 않는다. 이로 인해 복잡한 공정이 크게 단순화되고, 비용을 크게 절감할 수 있는 장점이 있다.

또한 본 발명에서는 반도체 칩이 이방 전도성 필름을 이용한 플립칩 접속 방식으로 회로기판에 내장되며, 이방 전도성 필름에 의해 층간 배선들이 서로 전기적으로 연결되므로, 드릴 공정을 이용하던 종래의 방법에 비해 반도체 칩이 손상되는 위험을 크게 줄일 수 있다.

또한 본 발명에서는, 본 발명의 일 실시예에 관한 회로기판의 제조 방법에서는, 기판들이 이방 전도성 필름을 개재하여 서로 결합됨과 동시에 기판들의 배선이 이방 전도성 필름에 의해 전기적으로 연결되는 방식을 이용하므로 미세한 피치의 회로 패턴을 구비하는 회로기판을 손쉽게 구현할 수 있는 장점이 있다.

또한 유연성 회로기판을 제조하기 위해 제1 및 2 기판의 각각이 유연성을 갖 는 소재로 이루어지는 경우에는, 제1 및 2 기판은 롤(roll)에 감긴 상태로 준비되고, 제1 및 2 기판이 롤에서 풀리며, 회로기판을 제조하는 모든 단계들이 수행될 수 있다.

본 발명은 상술한 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.

도 1은 본 발명의 일 실시예에 관한 회로기판의 제조 방법에서 제1 기판을 준비하는 단계를 도시한 측면도이다.

도 2는 도 1의 제1 기판에 제1 패턴부를 형성하는 단계를 도시한 측면도이다.

도 4는 본 발명의 일 실시예에 관한 회로기판의 제조 방법에서 제2 기판을 준비하는 단계를 도시한 측면도이다.

도 5는 도 4의 제2 기판에 제1 관통홀을 형성하는 단계를 도시한 측면도이다.

도 6은 도 5의 제2 기판의 제1 관통홀에 전도성 소재의 제1 연결부를 형성하는 단계를 도시하는 측면도이다.

도 7은 도 6의 제2 기판에서 보호막을 제거한 단계를 도시하는 측면도이다.

도 8은 본 발명의 일 실시예에 관한 회로기판의 제조 방법에서 제3 기판을 준비하는 단계를 도시한 측면도이다.

도 9는 도 8의 제3 기판에 제2 관통홀을 형성하는 단계를 도시한 측면도이다.

도 10은 도 9의 제3 기판의 제2 관통홀에 전도성 소재의 제2 연결부를 형성하는 단계를 도시한 측면도이다.

도 11은 도 10의 제3 기판 위에 제2 패턴부를 형성하는 단계를 도시한 측면도이다.

도 13은 도 1 내지 도 12의 단계를 통해 완성된 회로기판의 측면도이다.

도 14는 도 13에 도시된 회로기판의 분해 사시도를 나타낸다.

도 16은 본 발명의 다른 실시예에 관한 회로기판의 제조 방법에서 제2 기판을 제조하는 단계를 나타내는 측면도이다.

도 17은 도 16의 제2 기판에 관통홀을 형성하는 단계를 나타내는 측면도이다.

도 18은 도 17의 제2 기판의 관통홀에 전도성 소재의 연결부를 형성하는 단계를 나타내는 측면도이다.

도 19는 도 18의 제2 기판의 위에 제2 패턴부를 형성하는 단계를 나타내는 측면도이다.

도 20은 제1 기판과 도 19의 제2 기판을 접합하는 단계를 나타내는 측면도이다.

도 21은 16 내지 도 20의 단계에 의해 완성된 회로기판을 나타내는 측면도이다.

* 도면의 주요부분에 대한 부호의 설명

10: 제1 기판 42, 152: 수용부

20: 전도성막 43: 제1 연결부

21: 단자 44a, 54a, 154a: 개구부들

22: 제1 패턴부 44, 54, 154: 보호막

30: 반도체 칩 50: 제3 기판

31: 접속 단자 51: 제2 관통홀

32: 범프 53: 제2 연결부

33, 61, 62: 이방 전도성 필름 55, 155: 제2 패턴부

40, 150: 제2 기판 151: 관통홀

41: 제1 관통홀 153: 연결부

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
절연성 소재의 제1 기판 위에 전도성 소재의 제1 패턴부를 형성하는 제1 기판 준비 단계;

상기 제1 기판에 전자 소자를 결합시키는 소자 결합 단계;

절연성 소재의 제2 기판에 상기 제1 패턴부의 일부에 대응하는 관통홀을 형성하고, 상기 제2 기판의 면들 중 상기 전자 소자를 향하는 면에 상기 전자 소자의 형상에 대응하도록 오목하게 형성되는 수용부를 형성하고, 상기 관통홀에 전도성 소재의 연결부를 형성하는, 제2 기판 준비 단계;

상기 제1 패턴부와 상기 관통홀의 서로의 위치가 정렬되도록, 상기 제1 및 2 기판을 차례로 배치하고, 상기 제1 기판과 상기 제2 기판의 사이에 전도성 접착제를 개재하여 상기 제1 및 2 기판을 접합하는 접합 단계; 및

상기 전도성 접착제를 경화시키는 경화 단계;를 포함하는, 전자 소자를 내장하는 회로기판의 제조 방법.
제11항에 있어서,

상기 전도성 접착제는 이방 전도성 필름(anisotropic conductive film; ACF)인, 전자 소자를 내장하는 회로기판의 제조 방법.
제12항에 있어서,

상기 제2 기판 준비 단계는, 제2 기판 위에 상기 관통홀과 전기적으로 연결되는 전도성 소재의 제2 패턴부를 형성하는 단계를 더 포함하는, 전자 소자를 내장하는 회로기판의 제조 방법.
제11항 내지 제13항 중 어느 한 항에 있어서,

상기 제1 패턴부를 형성하는 단계는, 상기 전도성 소재의 표면에 레지스트를 도포하고, 노광 및 현상을 행한 후, 에칭에 의해 상기 전도성 소재의 일부를 제거하여 상기 제1 패턴부를 형성하는, 전자 소자를 내장하는 회로기판의 제조 방법.
삭제
일측면에 제1 패턴부가 형성되는 제1 기판;

상기 제1 기판의 상기 일측면에 장착되며, 상기 제1 패턴부에 전기적으로 연결되는 전자 소자; 및

상기 전자 소자를 향하는 면에 상기 전자 소자의 형상에 대응하도록 오목하게 형성되는 수용부와, 상기 제1 패턴부의 일부에 대응되는 관통홀과, 상기 관통홀에 형성되는 전도성 소재의 연결부를 포함하며, 전도성 접착제를 개재하여 상기 제1 기판에 결합되는, 절연성 소재의 제2 기판;을 포함하는, 전자 소자를 내장하는 회로기판.
제16항에 있어서,

상기 전도성 접착제는 이방 전도성 필름(anisotropic conductive film; ACF)인, 전자 소자를 내장하는 회로기판.
제16항에 있어서,

상기 제1 및 2 기판은 유연성을 갖는, 전자 소자를 내장하는 회로기판.