[go: up one dir, main page]

TWI618042B - 驅動電路及顯示面板 - Google Patents

驅動電路及顯示面板 Download PDF

Info

Publication number
TWI618042B
TWI618042B TW106116693A TW106116693A TWI618042B TW I618042 B TWI618042 B TW I618042B TW 106116693 A TW106116693 A TW 106116693A TW 106116693 A TW106116693 A TW 106116693A TW I618042 B TWI618042 B TW I618042B
Authority
TW
Taiwan
Prior art keywords
signal line
edge
buffer layer
long side
driving circuit
Prior art date
Application number
TW106116693A
Other languages
English (en)
Other versions
TW201901640A (zh
Inventor
陳孝俊
鄧二郎
黃韋凱
陳奕甫
柯政宏
陳嘉亨
李信賢
林佑穎
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106116693A priority Critical patent/TWI618042B/zh
Priority to CN201710579800.7A priority patent/CN107170404B/zh
Priority to US15/910,026 priority patent/US10522093B2/en
Application granted granted Critical
Publication of TWI618042B publication Critical patent/TWI618042B/zh
Publication of TW201901640A publication Critical patent/TW201901640A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一種驅動電路，包括輸出電路、下拉模組、導線、至少一第一訊號線以及緩衝層。導線電性連接於輸出電路以及下拉模組之間。第一訊號線用以將輸出電路以及下拉模組耦接於驅動控制訊號。第一訊號線與部分的導線之間具有第一重疊區域。緩衝層設置在第一訊號線與部分的導線之間。緩衝層包括重疊部以及延伸部。重疊部位於第一重疊區域中。延伸部位於重疊部的外側。重疊部的厚度大於延伸部的厚度。本發明提供一種顯示面板。

Description

驅動電路及顯示面板
本發明是有關於一種驅動電路及顯示面板，且特別是有關於一種具有緩衝層的驅動電路及顯示面板。
目前閘極驅動電路結構(gate driver on array；GOA)顯示器多由薄膜電晶體(thin film transistor；TFT)所構成。在現有的閘極驅動電路中，位於第一層的訊號線與位於第二層的訊號線會有一部分互相交錯。在進行蝕刻製程時(例如是回蝕製程)，位於第二層的訊號線容易在邊角出現缺陷。如此一來，在後續形成保護層的製程中，保護層會在缺陷附近出現應力集中，而造成保護層膜層缺陷。
由於保護層的缺陷的產生，在之後製程中使用的蝕刻溶液透過上述缺陷而侵蝕位於兩層訊號線之間的絕緣層，而使兩層訊號線之間漏電或是短路，導致驅動電路結構的輸出發生異常。因此，目前亟需一種能解決前述問題的方法。
本發明提供一種驅動電路，可以改善導線及訊號線漏電所造成的訊號異常。
本發明提供一種顯示面板，可以改善導線及訊號線漏電所造成的訊號異常。
本發明提出一種驅動電路，包括輸出電路、下拉模組、多條導線、至少一第一訊號線以及緩衝層。多條導線電性連接於輸出電路以及下拉模組之間。第一訊號線用以將輸出電路以及下拉模組耦接於驅動控制訊號，其中第一訊號線與部分的導線之間具有第一重疊區域。緩衝層設置在第一訊號線與部分的導線之間。緩衝層包括重疊部以及延伸部，重疊部至少位於第一重疊區域中，延伸部位於重疊部的外側，且重疊部的厚度大於延伸部的厚度。
本發明提出一種顯示面板，包括畫素區以及位於畫素區至少一側的驅動電路區。顯示面板包括畫素陣列以及閘極驅動電路。畫素陣列位於畫素區中。畫素陣列包括多條資料線、多條掃描線以及與掃描線以及資料線電性連接的多個畫素結構。閘極驅動電路位於驅動電路區中，且與畫素陣列電性連接。閘極驅動電路，包括輸出電路、下拉模組、多條導線、至少一第一訊號線以及緩衝層。輸出電路的一端與畫素陣列連接。多條導線連接於輸出電路以及下拉模組之間。第一訊號線用以將輸出電路以及下拉模組耦接於驅動控制訊號。第一訊號線與部分的導線之間具有第一重疊區域。緩衝層設置在第一訊號線與部分的導線之間。緩衝 層包括重疊部以及延伸部。重疊部至少位於第一重疊區域中。延伸部位於重疊部的外側。重疊部的厚度大於延伸部的厚度。
基於上述，本發明的驅動電路中，第一訊號線耦接於驅動控制訊號，且第一訊號線與導線之間設置有緩衝層。此緩衝層的設計可以分散應力，以避免驅動電路中的第一訊號線與導線之間產生漏電。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧輸出電路
20、20A、20B‧‧‧穩壓控制電路
30、30A、30B‧‧‧穩壓電路
40‧‧‧下拉電路
50‧‧‧下傳電路
100、L1、L2、L3、L4、L5、L6‧‧‧導線
110、210、210a、210b、210c、210d‧‧‧絕緣層
120、BF‧‧‧緩衝層
122、OR‧‧‧重疊部
122A、OR1‧‧‧摻雜部
122B、OR2‧‧‧非晶部
ER、124‧‧‧延伸部
124A‧‧‧延伸連接部
124B‧‧‧延伸邊緣部
200‧‧‧訊號線
212a、212b、212c、212d‧‧‧第一應力區
214‧‧‧第二應力區
DC‧‧‧驅動電路
T11、T12、T21、T31、T32、T33、T34、T35、T41、T42、T43、T44、T51、T52、T53、T54、T55、T56、T61、T62、T63、T64、T65、T66‧‧‧薄膜電晶體
BS‧‧‧基板
PM‧‧‧下拉模組
AA‧‧‧主動區
GL‧‧‧輸出訊號線
QL‧‧‧第一訊號線
Q1、204‧‧‧頂層
Q2、202‧‧‧底層
C1‧‧‧第二訊號線
C2、C3‧‧‧第三訊號線
BF1、BF2、BF3、BF4、BF5、BF6‧‧‧部分
D1、D2、D3、D4、D5、D6、D7、D8、D9、D10‧‧‧距離
LS1、LS2、LS3、LS4、LS5、LS6、LS7、LS8、LS9、LS10‧‧‧長側邊
SW1、SW2、SW3、SW4、SW5、SW6、SW7、SW8、SW9、SW10‧‧‧邊緣
T1、T2‧‧‧轉折部
R1、R2、R3、R4、R5、R6‧‧‧重疊區域
OS1、OS2‧‧‧邊界
A1、A2、W1、W2‧‧‧寬度
DS1、DS2‧‧‧間距
H1、H2、H3‧‧‧厚度
1000‧‧‧顯示面板
1100‧‧‧畫素區
1200‧‧‧驅動電路區
SL1、SLn‧‧‧掃描線
DL1、DLm‧‧‧資料線
P‧‧‧畫素結構
PA‧‧‧畫素陣列
DD‧‧‧源極驅動電路
GD‧‧‧閘極驅動電路
圖1是依照本發明的一實施例的驅動電路的示意圖。
圖2是依照本發明的一實施例的驅動電路的具體等效電路示意圖。
圖3A是依照本發明的一實施例的驅動電路的局部電路佈局的示意圖。
圖3B是沿著圖3A剖線AA’的剖面示意圖。
圖4是依照本發明的一實施例的驅動電路的局部電路佈局的示意圖。
圖5是依照本發明的一實施例的驅動電路的局部電路佈局的示意圖。
圖6是依照本發明的一實施例的驅動電路的局部電路佈局的 示意圖。
圖7是依照本發明的一比較例的驅動電路的局部電路佈局的剖面示意圖。
圖8是依照本發明的一實施例的驅動電路的局部電路佈局的剖面示意圖。
圖9是依照本發明的一實施例的驅動電路的局部電路佈局的剖面示意圖。
圖10是依照本發明的一實施例的驅動電路的局部電路佈局的剖面示意圖。
圖11A是依照本發明的一實施例的驅動電路的局部電路佈局的剖面示意圖。
圖11B是依照本發明的一實施例的驅動電路的局部電路佈局的剖面示意圖。
圖12是依照本發明的一實施例的顯示面板的上視示意圖。
為了詳細說明本發明，在以下的實施例中，是以應用於顯示面板的驅動電路為例來說明。但本發明所提出的驅動電路不限於應用在顯示面板中，其他電子裝置的驅動電路亦可以應用本發明之驅動電路。
一般而言，顯示面板1000包括畫素區1100以及位於畫素區1100至少一側的驅動電路區1200，如圖12所示。以液晶顯 示面板為例，驅動電路區1200通常是設置在基板BS上。更詳細而言，顯示面板包括畫素陣列PA以及驅動電路，在本實施例中，驅動電路包括閘極驅動電路GD以及源極驅動電路DD。畫素陣列PA位於畫素區1100中，而驅動電路位於驅動電路區1200中。
畫素陣列PA包括多條掃描線SL1~SLn、多條資料線DL1~DLm、以及與掃描線SL1~SLn以及資料線DL1~DLm電性連接的多個畫素結構P。閘極驅動電路GD以及源極驅動電路DD位於驅動電路區1200中，且與畫素陣列PA電性連接。上述之畫素結構P可為已知任一種顯示面板的畫素結構。以下實施例將以閘極驅動電路GD為例來說明，然本發明不限於僅能用於閘極驅動電路GD，實際上本發明也可以用於源極驅動電路DD。
請參考圖1以及圖2。圖1是依照本發明的一實施例的驅動電路的示意圖。圖2是依照本發明的一實施例的驅動電路的具體等效電路示意圖。請參考圖1，在一實施例中，驅動電路DC包括輸出電路10以及與輸出電路10耦接的下拉模組PM。輸出電路10與下拉模組PM藉由第一訊號線耦接至驅動控制訊號Q(n)，第一訊號線例如是用來傳遞驅動控制訊號Q(n)。第二訊號線是用來傳遞時脈訊號HC給輸出電路10。
在本實施例中，下拉模組PM包括穩壓控制電路20、穩壓電路30、下拉電路40。輸出電路10例如藉由導線而電性連接至穩壓電路30以及下拉電路40，且輸出電路10藉由輸出訊號線而電性連接至畫素陣列PA，所述畫素陣列PA也就是圖12所示的 位於畫素區1100的畫素陣列PA。在一實施例中，輸出電路10根據驅動控制訊號Q(n)而將驅動訊號G(n)傳遞至輸出訊號線，且輸出電路10透過輸出訊號線而電性連接至畫素區1100中的畫素陣列PA。
在一實施例中，驅動電路DC更包括下傳電路50，下傳電路50藉由第一訊號線耦接至驅動控制訊號Q(n)，並與輸出電路10電性連接。
在此實施例中，驅動電路DC例如是閘極驅動電路。也就是說，閘極驅動電路GD包括輸出電路10、下拉模組PM、多條導線、至少一第一訊號線。閘極驅動電路GD的輸出電路10根據驅動控制訊號Q(n)而將驅動訊號G(n)傳遞至輸出訊號線，且輸出電路10透過輸出訊號線而電性連接至畫素陣列PA中的掃描線SLn。
請參考圖2。圖2為圖1的一實施例的具體等效電路示意圖，但不以此為限。在一實施例中，驅動電路DC的輸出電路10包括薄膜電晶體T21。薄膜電晶體T21包括閘極、源極以及汲極。薄膜電晶體T21的第一端(例如是閘極)與第一訊號線連接，並接收驅動控制訊號Q(n)，在本實施例中，驅動控制訊號Q(n)例如為高電壓訊號。薄膜電晶體T21的第二端(例如是源極)與第二訊號線連接，並接收時脈訊號HC。薄膜電晶體T21的第三端(例如是汲極)與輸出訊號線連接，並輸出驅動訊號G(n)。
請參考圖1，在一實施例中，驅動電路DC的下傳電路50例如藉由第一訊號線及/或導線而與輸出電路10、穩壓控制電路 20、穩壓電路30以及下拉電路40電性連接。第二訊號線傳遞時脈訊號HC給下傳電路50。
請參考圖2，在一實施例中，驅動電路DC的下傳電路50包括薄膜電晶體T11以及薄膜電晶體T12。薄膜電晶體T11的第一端藉由導線而電性連接至薄膜電晶體T12。薄膜電晶體T11的第二端電性連接至電壓VGH。薄膜電晶體T11的第三端電性連接至用來傳遞控制訊號Q(n+4)的第一訊號線。薄膜電晶體T12的第一端電性連接至用來傳遞驅動控制訊號Q(n)的第一訊號線。薄膜電晶體T12的第二端電性連接至用來傳遞時脈訊號HC的第二訊號線。薄膜電晶體T12的第三端電性連接至起始訊號ST(n)以及薄膜電晶體T11的第一端。
請參考圖1，驅動電路DC的穩壓控制電路20例如藉由導線而電性連接至穩壓電路30。第三訊號線傳遞時脈訊號LC給穩壓控制電路20。穩壓控制電路20、穩壓電路30以及下拉電路40藉由導線而電線連接至恆定電壓VSS。
請參考圖2，在一實施例中，驅動電路DC包括穩壓控制電路20A、穩壓控制電路20B、穩壓電路30A、穩壓電路30B以及下拉電路40。
穩壓控制電路20A包括薄膜電晶體T51~T56。薄膜電晶體T51的第一端、薄膜電晶體T51的第二端以及薄膜電晶體T53的第二端電性連接至傳遞時脈訊號LC1的第三訊號線。薄膜電晶體T51的第三端藉由導線而電性連接至薄膜電晶體T52的第二 端、薄膜電晶體T53的第一端以及薄膜電晶體T55的第二端。薄膜電晶體T52的第一端與薄膜電晶體T54的第一端電性連接至用來傳遞驅動控制訊號Q(n)的第一訊號線。薄膜電晶體T55的第一端與薄膜電晶體T56的第一端電性連接至用來傳遞控制訊號Q(n-2)的第一訊號線。薄膜電晶體T53的第三端、薄膜電晶體T54的第二端以及薄膜電晶體T56的第二端藉由導線而電性連接至訊號P(n)以及穩壓電路30A。薄膜電晶體T52、T54、T55、T56的第三端藉由導線而電性連接至恆定電壓VSSQ。
穩壓電路30A包括薄膜電晶體T42、薄膜電晶體T32以及薄膜電晶體T34。薄膜電晶體T42、薄膜電晶體T32以及薄膜電晶體T34的第一端藉由導線而電性連接至訊號P(n)以及穩壓控制電路20A。薄膜電晶體T42的第二端電性連接至用來傳遞驅動控制訊號Q(n)的第一訊號線。薄膜電晶體T32的第二端電性連接至穩壓電路30B以及輸出訊號線。薄膜電晶體T34的第二端藉由導線而電性連接至穩壓電路30B以及下傳電路50。薄膜電晶體T42以及薄膜電晶體T34的第三端藉由導線而電性連接至恆定電壓VSSQ。薄膜電晶體T32的第三端藉由導線而電性連接至恆定電壓VSSG。
穩壓控制電路20B包括薄膜電晶體T61~T66。薄膜電晶體T61的第一端、薄膜電晶體T61的第二端以及薄膜電晶體T63的第二端電性連接至傳遞時脈訊號LC2的第三訊號線。薄膜電晶體T61的第三端藉由導線而電性連接至薄膜電晶體T62的第二 端、薄膜電晶體T63的第一端以及薄膜電晶體T65的第二端。薄膜電晶體T62的第一端與薄膜電晶體T64的第一端電性連接至用來傳遞驅動控制訊號Q(n)的第一訊號線。薄膜電晶體T65的第一端與薄膜電晶體T66的第一端電性連接至用來傳遞控制訊號Q(n-2)的第一訊號線。薄膜電晶體T63的第三端、薄膜電晶體T64的第二端以及薄膜電晶體T66的第二端藉由導線而電性連接至訊號K(n)以及穩壓電路30B。薄膜電晶體T62、T64、T65、T66的第三端藉由導線而電性連接至恆定電壓VSSQ。
在一實施例中，傳遞至穩壓控制電路20B的時脈訊號LC2與傳遞至穩壓控制電路20A的時脈訊號LC1為反向訊號。
穩壓電路30B包括薄膜電晶體T43、薄膜電晶體T33以及薄膜電晶體T35。薄膜電晶體T43、薄膜電晶體T33以及薄膜電晶體T35的第一端藉由導線而電性連接至訊號K(n)以及穩壓控制電路20B。薄膜電晶體T43的第二端電性連接至用來傳遞驅動控制訊號Q(n)的第一訊號線。薄膜電晶體T33的第二端電性連接至穩壓電路30A以及輸出訊號線。薄膜電晶體T35的第二端藉由導線而電性連接至穩壓電路30A以及下傳電路50。薄膜電晶體T43以及薄膜電晶體T35的第三端藉由導線而電性連接至恆定電壓VSSQ。薄膜電晶體T33的第三端電性藉由導線而連接至恆定電壓VSSG。
下拉電路40包括薄膜電晶體T31與薄膜電晶體T41。薄膜電晶體T31的第一端例如電性連接至下四級的驅動訊號 G(n+4)。薄膜電晶體T31的第二端藉由導線而電性連接至輸出電路10以及驅動訊號G(n)。薄膜電晶體T31的第三端藉由導線而電性連接至恆定電壓VSSG。薄膜電晶體T41的第一端電性連接至訊號ST(n+4)。薄膜電晶體T41的第二端藉由導線而電性連接至輸出電路10以及下傳電路50。薄膜電晶體T41的第三端藉由導線而電性連接至恆定電壓VSSQ。
在一實施例中，驅動電路DC還包括薄膜電晶體T44。薄膜電晶體T44的第一端電性連接至訊號ST。薄膜電晶體T44的第二端電性連接至用來傳遞驅動控制訊號Q(n)的第一訊號線。薄膜電晶體T44的第三端藉由導線而電性連接至恆定電壓VSSQ。
圖3A繪示本發明的一實施例的驅動電路的局部電路佈局的示意圖(例如是圖2之驅動電路的一局部區域的電路佈局示意圖)。圖3B是沿著圖3A剖線AA’的剖面示意圖。請同時參考圖3A與圖3B，導線L1~L4位於基板BS上，輸出訊號線GL、第一訊號線QL、第二訊號線C1以及第三訊號線(未繪示)位於導線L1~L4上，且與導線L1~L4之間夾有絕緣層110。導線L1~L4與輸出訊號線GL、第一訊號線QL、第二訊號線C1以及第三訊號線(未繪示)屬於不同的金屬層。在一實施例中，第一訊號線QL包括頂層Q1以及介於頂層Q1和絕緣層110之間的底層Q2。在一實施例中，第一訊號線QL的頂層Q1的材料例如包括銅，且第一訊號線QL的底層Q2的材料例如包括鉬。在一實施例中，第一訊號線QL的頂層Q1的厚度大於底層Q2的厚度。在一實施例中， 第一訊號線QL的頂層Q1的側邊與底層Q2的側邊可以切齊，然而本發明不以此為限。在其他實施例中，第一訊號線QL的底層Q2的側邊可以內縮於頂層Q1的側邊。在一實施例中，第一訊號線QL的底層Q2在垂直投影面上的寬度小於頂層Q1在垂直投影面上的寬度，然而本發明不以此為限。在一實施例中，輸出訊號線GL、第一訊號線QL、第二訊號線C1以及第三訊號線(未繪示)可以由相同的材料以及疊層構成。在一實施例中，第一訊號線QL例如是用來傳遞驅動控制訊號(例如是驅動控制訊號Q(n))。在一實施例中，第二訊號線C1例如是用來傳遞時脈訊號(例如是時脈訊號HC)。在一實施例中，輸出訊號線GL例如是用來傳遞驅動訊號(例如是驅動訊號G(n))。在一實施例中，輸出訊號線GL例如是閘極訊號線，且輸出訊號線會與畫素陣列PA中的掃描線SLn電性連接。雖然在圖3A中僅繪出四條導線以及三條訊號線，然而本發明不以此為限。在一實施例中，三條訊號線可以與一條導線彼此交錯。在另一實施例中，一條訊號線可以與一條以上的導線彼此交錯。此外，雖然在圖3A中繪出三條訊號線位於四條導線上，然而本發明不以此為限。在一實施例中，一條訊號線可以與位於四條導線下方且之間夾有絕緣層，而另兩條導線位於四條導線上且之間夾有絕緣層。
第一訊號線QL與導線L1~L4之間具有重疊區域R1；更詳而言之，第一訊號線QL與導線L1~L4之間彼此交錯而形成重疊區域R1。緩衝層BF的第一部分BF1設置在第一訊號線QL與 導線L1~L4之間。在一實施例中，緩衝層BF的第一部分BF1位於第一訊號線QL以及絕緣層110之間。
在一實施例中，緩衝層BF的第一部分BF1包括至少位於重疊區域R1中的重疊部OR以及位於重疊部OR外側的延伸部ER。在一實施例中，延伸部ER位於重疊部OR的兩側邊，然而本發明不以此為限，在其他實施例中，延伸部ER位於重疊部OR的周圍。重疊部OR的厚度大於延伸部ER的厚度。在一些較佳的實施例中，緩衝層BF的第一部分BF1的重疊部OR在垂直投影面上凸出第一訊號線QL與導線L1~L4的重疊區域R1。緩衝層BF的材料例如包括矽(例如是非晶矽、多晶矽、單晶矽以及經摻雜非晶矽疊層)、絕緣材料(例如包括氮化鍺(GeNx))或其他合適的材料。在一實施例中，重疊部OR例如為雙層結構。重疊部OR包括摻雜部OR1以及非晶部OR2。在一實施例中，摻雜部OR1的材料包括摻雜的非晶矽(例如是N型摻雜)，延伸部ER與非晶部OR2的材料包括未摻雜的非晶矽。雖然在本實施例中，僅繪示出緩衝層BF的第一部分BF1包括重疊部OR以及延伸部ER，然而本發明不以此為限。在一些實施例中，緩衝層BF的其他部分也包括重疊部OR以及延伸部ER。
在一實施例中，第一訊號線QL具有第一長側邊LS1以及第二長側邊LS2，緩衝層BF的第一部分BF1具有第一邊緣SW1以及第二邊緣SW2。第一邊緣SW1沿著第一長側邊LS1的延伸方向延伸，第一邊緣SW1與第一長側邊LS1之間在垂直投影面上具 有第一距離D1。在此，所述垂直投影面指的是垂直投影至基板BS上表面上。第二邊緣SW2沿著第二長側邊LS2的延伸方向延伸，且第二邊緣SW2與第二長側邊LS2之間在垂直投影面上具有第二距離D2。在本實施例中，D1=D2。在本實施例中，第一邊緣SW1平行第一長側邊LS1，第二邊緣SW2平行第二長側邊LS2。
在一實施例中，第一訊號線QL垂直投影到基板BS表面的寬度A1與重疊部OR垂直投影到基板BS表面的寬度A2的比值A1/A2例如介於0.05~1之間。在一實施例中，A1/A2例如介於0.7~0.9之間。
在一實施例中，重疊部OR具有第一邊界OS1及第二邊界OS2，第一邊界OS1在垂直投影面上介於第一邊緣SW1與第一長側邊LS1之間，第二邊界OS2在垂直投影面上介於第二邊緣SW2與第二長側邊LS2之間。在一實施例中，第一邊界OS1在垂直投影面上沿著第一邊緣SW1的延伸方向延伸，例如第一邊界OS1平行第一邊緣SW1。第二邊界OS2在垂直投影面上沿著第二邊緣SW2的延伸方向延伸，例如第二邊界OS2平行第二邊緣SW2。
在一實施例中，重疊部OR在垂直投影面上具有凸出於第一訊號線QL的第一長側邊LS1的寬度W1；也就是說，寬度W1為第一邊界OS1與第一長側邊LS1之間在垂直投影面上的距離。延伸部ER在垂直投影面上具有凸出於第一訊號線QL的第一長側邊LS1的寬度W2；也就是說，寬度W2等於第一邊緣SW1與第一長側邊LS1之間在垂直投影面上的距離。在一實施例中，W1/W2 例如介於0.01~0.99之間。在一實施例中，W1/W2例如介於0.05~0.5之間。在一實施例中，重疊部OR在垂直投影面上凸出第一訊號線QL的第一長側邊LS1的寬度等於重疊部OR在垂直投影面上凸出第一訊號線QL的第二長側邊LS2的寬度。在一實施例中，延伸部ER在垂直投影面上凸出第一訊號線QL的第一長側邊LS1的寬度等於延伸部ER在垂直投影面上凸出第一訊號線QL的第二長側邊LS2的寬度。
第二訊號線C1與導線L1~L4之間具有重疊區域R2；更詳而言之，第二訊號線C1與導線L1~L4之間彼此交錯而形成重疊區域R2。緩衝層BF的第二部分BF2更設置在第二訊號線C1與導線L1~L4之間並至少位於重疊區域R2中。在一些較佳的實施例中，緩衝層BF的第二部分BF2的重疊部OR在垂直投影面上凸出第二訊號線C1與導線L1~L4的重疊區域R2。
在一實施例中，第二訊號線C1具有第一長側邊LS3以及第二長側邊LS4，緩衝層BF的第二部分BF2具有第一邊緣SW3以及第二邊緣SW4。第一邊緣SW3沿著第一長側邊LS3的延伸方向延伸，第一邊緣SW3與第一長側邊LS3之間在垂直投影面上具有第一距離D3，垂直投影面例如是基板BS面對第二訊號線C1的表面。第二邊緣SW4沿著第二長側邊LS4的延伸方向延伸，且第二邊緣SW4與第二長側邊LS4之間在垂直投影面上具有第二距離D4。在本實施例中，D3=D4。在本實施例中，第一邊緣SW3平行第一長側邊LS3，第二邊緣SW4平行第二長側邊LS4。
在本實施例中，緩衝層BF的第二部分BF2與第二訊號線C1之間的重疊關係，類似於緩衝層BF的第一部分BF1與第一訊號線QL之間的重疊關係，然而本發明不以此為限。在其他實施例中，緩衝層BF的第二部分BF2與第二訊號線C1之間的重疊關係，不同於緩衝層BF的第一部分BF1與第一訊號線QL之間的重疊關係。
位於不同重疊區域中的緩衝層BF不會互相連接或是重疊。舉例來說，緩衝層BF的第一部分BF1與第二部分BF2之間是分開的，因此，第一部分BF1與第二部分BF2不會互相導通。
在一實施例中，驅動電路中的每個薄膜電晶體都包括半導體通道層，而緩衝層BF與每一個薄膜電晶體的半導體通道層都是分開的，因此，緩衝層BF不會影響薄膜電晶體所產生的訊號。在一實施例中，緩衝層BF例如與驅動電路中的薄膜電晶體的半導體通道層屬於同個膜層。
在本實施例中，第一訊號線QL鄰近於第二訊號線C1。第一訊號線QL具有對應於重疊區域R2的第一轉折部T1以及第二轉折部T2。因此，在對應重疊區域R2的第二訊號線C1與第一訊號線QL之間的第一間距DS1大於遠離重疊區域R2的第二訊號線C1與第一訊號線QL之間的第二間距DS2。也就是說，在對應重疊區域R2的第二訊號線C1與第一訊號線QL之間的第一間距DS1大於第二訊號線C1與第一訊號線QL的第一轉折部T1/第二轉折部T2之間的第二間距DS2。藉由第一轉折部T1以及第二轉 折部T2的設計，能使第一訊號線QL以及第二訊號線C1之間具有較大的距離可以設置緩衝層BF的第一部分BF1與第二部分BF2，且能避免緩衝層BF的第一部分BF1與第二部分BF2互相連接或是接觸。
雖然在本實施例中，僅有第一訊號線QL具有轉折部，然而本發明不以此為限。在其他實施例中，第二訊號線C1及/或第三訊號線(未繪示)也可以有對應於重疊區域的轉折部。
在本實施例中，輸出訊號線GL與導線L1~L4之間具有第一輸出訊號重疊區域R3，且緩衝層BF不設置在第一輸出訊號重疊區域R3(例如是第一閘極訊號重疊區域)中。
雖然在本實施例中，輸出訊號線GL沒有與第一訊號線QL以及第二訊號線C1重疊，然而本發明不以此為限。對應於第一訊號線QL、第二訊號線C1以及第三訊號線的緩衝層BF是互相分離的，換句話說，第一訊號線QL、第二訊號線C1以及第三訊號線(未繪示)不會透過緩衝層BF而電性連接。
本實施例的一種驅動電路包括輸出電路10、下拉模組PM、導線L1~L4、第一訊號線QL以及緩衝層BF。導線L1~L4例如電性連接於輸出電路以及下拉模組之間。第一訊號線QL用以將輸出電路10以及下拉模組PM耦接於驅動控制訊號Q(n)，其中第一訊號線QL與導線L1~L4之間具有重疊區域R1。緩衝層BF設置在第一訊號線QL與導線L1~L4之間。緩衝層BF包括重疊部OR以及延伸部ER，重疊部OR至少位於重疊區域R1中，延伸部 ER位於重疊部OR的外側，且重疊部OR的厚度大於延伸部ER的厚度。
基於上述，本發明的驅動電路中，緩衝層BF設置在第一訊號線QL與導線L1~L4之間以及第二訊號線C1與導線L1~L4之間。因此，可以改善驅動電路中的第一訊號線QL以及第二訊號線C1漏電所造成的訊號異常。
圖4是圖2之驅動電路的另一局部區域的電路佈局示意圖。在此，圖4的實施例沿用圖3A、圖3B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖4的實施例與圖3A的實施例的主要差異在於：除了輸出訊號線GL與導線L1~L4之間具有第一輸出訊號重疊區域R3，且緩衝層BF不設置在第一輸出訊號重疊區域R3(例如是第一閘極訊號重疊區域)中之外，圖4的實施例的輸出訊號線GL與第一訊號線QL之間具有第二輸出訊號重疊區域R3A。
在本實施例中，緩衝層BF的第三部分BF3更設置在第二輸出訊號重疊區域R3A(例如是第二閘極訊號重疊區域)中。在一些實施例中，輸出訊號線GL與第二訊號線或第三訊號線之間具有重疊區域，且緩衝層BF設置在輸出訊號線GL、第二訊號線或第三訊號線之間的重疊區域中。
基於上述，本發明的驅動電路中，緩衝層BF設置在輸出 訊號線GL與第一訊號線QL之間。因此，可以改善驅動電路中的輸出訊號線GL以及第一訊號線QL漏電所造成的訊號異常。
圖5是圖2之驅動電路的另一局部區域的電路佈局示意圖。在此，圖5的實施例沿用圖3A、圖3B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖5的實施例與圖3A的實施例的主要差異在於：圖5的實施例的第一訊號線QL在對應重疊區域R2的地方沒有轉折部。
在本實施例中，第一訊號線QL與導線L1~L4之間具有重疊區域R1。緩衝層BF的第一部分BF1設置在第一訊號線QL與導線L1~L4之間。
在一實施例中，第一訊號線QL具有第一長側邊LS1以及第二長側邊LS2，緩衝層BF的第一部分BF1具有第一邊緣SW1以及第二邊緣SW2。第一邊緣SW1沿著第一長側邊LS1的延伸方向延伸，第一邊緣SW1與第一長側邊LS1之間在垂直投影面上具有第一距離D1，垂直投影面例如是基板BS面對第一訊號線QL的表面。第二邊緣SW2沿著第二長側邊LS2的延伸方向延伸，且第二邊緣SW2與該第二長側邊LS2之間在垂直投影面上具有第二距離D2。在本實施例中，D1>D2。在本實施例中，第一邊緣SW1平行第一長側邊LS1，第二邊緣SW2平行第二長側邊LS2。
第二訊號線C1與導線L1~L4之間具有重疊區域R2。緩 衝層BF的第二部分BF2更設置在第二訊號線C1與導線L1~L4之間並至少位於重疊區域R2中。在一些較佳的實施例中，緩衝層BF的第二部分BF2在垂直投影面上凸出第二訊號線C1與導線L1~L4的重疊區域R2。
在一實施例中，第二訊號線C1具有第一長側邊LS3以及第二長側邊LS4，緩衝層BF的第二部分BF2具有第一邊緣SW3以及第二邊緣SW4。第一邊緣SW3沿著第一長側邊LS3的延伸方向延伸，第一邊緣SW3與第一長側邊LS3之間在垂直投影面上具有第一距離D3，垂直投影面例如是基板BS面對第二訊號線C1的表面。第二邊緣SW4沿著第二長側邊LS4的延伸方向延伸，且第二邊緣SW4與第二長側邊LS4之間在垂直投影面上具有第二距離D4。在本實施例中，D3>D4。在本實施例中，第一邊緣SW3平行第一長側邊LS3，第二邊緣SW4平行第二長側邊LS4。
在本實施例中，緩衝層BF的第一部分BF1的第二邊緣SW2靠近緩衝層BF的第二部分BF2的第二邊緣SW4。由於D1>D2且D3>D4，因此，緩衝層BF的第一部分BF1與第二部分BF2之間可以有足夠的間距，避免緩衝層BF的第一部分BF1與第二部分BF2互相接觸。
基於上述，本發明的驅動電路中，緩衝層BF設置在第一訊號線QL與導線L1~L4之間以及第二訊號線C1與導線L1~L4之間。因此，可以改善驅動電路中的第一訊號線QL以及第二訊號線C1漏電所造成的訊號異常。
圖6是圖2之驅動電路的另一局部區域的電路佈局示意圖。在此，圖6的實施例沿用圖3A、圖3B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
在本實施例中，驅動電路包括了導線L5、導線L6、第二訊號線C1、第三訊號線C2以及第三訊號線C3。導線L5、導線L6分別與第二訊號線C1、第三訊號線C2以及第三訊號線C3屬於不同的金屬層。本實施例中的導線L5、導線L6例如與圖3A的導線L1~L4屬於同個膜層，且第二訊號線C1、第三訊號線C2以及第三訊號線C3例如同屬於另外一個膜層。導線L5與第二訊號線C1、第三訊號線C2以及第三訊號線C3之間例如夾有絕緣層與緩衝層BF。導線L6與第三訊號線C3之間例如夾有絕緣層與緩衝層BF。在一實施例中，第二訊號線C1例如是用來傳遞時脈訊號(例如是時脈訊號HC)。在一實施例中，第三訊號線C2例如是用來傳遞時脈訊號(例如是時脈訊號LC1)。在一實施例中，第三訊號線C3例如是用來傳遞時脈訊號(例如是時脈訊號LC2)。
第二訊號線C1與導線L5之間具有重疊區域R4。緩衝層BF的第四部分BF4更設置在第二訊號線C1與導線L5之間並至少位於重疊區域R4中。在一些較佳的實施例中，緩衝層BF的第四部分BF4在垂直投影面上凸出第二訊號線C1與導線L5的重疊區域R4。
在一實施例中，第二訊號線C1具有第一長側邊LS5以及第二長側邊LS6，緩衝層BF的第四部分BF4具有第一邊緣SW5以及第二邊緣SW6。第一邊緣SW5沿著第一長側邊LS5的延伸方向延伸，第一邊緣SW5與第一長側邊LS5之間在垂直投影面上具有第一距離D5，垂直投影面例如是基板BS面對第二訊號線C1的表面。第二邊緣SW6沿著第二長側邊LS6的延伸方向延伸，且第二邊緣SW6與第二長側邊LS6之間在垂直投影面上具有第二距離D6。在本實施例中，D5>D6，然而本發明不以此為限。在其他實施例中，D5=D6。在本實施例中，第一邊緣SW5平行第一長側邊LS5，第二邊緣SW6平行第二長側邊LS6。
在一實施例中，緩衝層BF的第四部分BF4與第二訊號線C1之間的重疊關係，類似於前述實施例中緩衝層BF的第一部分BF1與第一訊號線QL之間的重疊關係，然而本發明不以此為限。在其他實施例中，緩衝層BF的第四部分BF4與第二訊號線C1之間的重疊關係，不同於緩衝層BF的第一部分BF1與第一訊號線QL之間的重疊關係。
第三訊號線C2與導線L5之間具有重疊區域R5。緩衝層BF的第五部分BF5更設置在第三訊號線C2與導線L5之間並至少位於重疊區域R5中。在一些較佳的實施例中，緩衝層BF的第五部分BF5在垂直投影面上凸出第三訊號線C2與導線L5的重疊區域R5。
在一實施例中，第三訊號線C2具有第一長側邊LS7以及 第二長側邊LS8，緩衝層BF的第五部分BF5具有第一邊緣SW7以及第二邊緣SW8。第一邊緣SW7沿著第一長側邊LS7的延伸方向延伸，第一邊緣SW7與第一長側邊LS7之間在垂直投影面上具有第一距離D7，垂直投影面例如是基板BS面對第三訊號線C2的表面。第二邊緣SW8沿著第二長側邊LS8的延伸方向延伸，且第二邊緣SW8與第二長側邊LS8之間在垂直投影面上具有第二距離D8。在本實施例中，D7>D8，然而本發明不以此為限。在其他實施例中，D7=D8。在本實施例中，第一邊緣SW7平行第一長側邊LS7，第二邊緣SW8平行第二長側邊LS8。
在一實施例中，緩衝層BF的第五部分BF5與第三訊號線C2之間的重疊關係，類似於前述實施例中緩衝層BF的第一部分BF1與第一訊號線QL之間的重疊關係，然而本發明不以此為限。在其他實施例中，緩衝層BF的第五部分BF5與第三訊號線C2之間的重疊關係，不同於緩衝層BF的第一部分BF1與第一訊號線QL之間的重疊關係。
第三訊號線C3與導線L5、L6之間具有重疊區域R6。緩衝層BF的第六部分BF6更設置在第三訊號線C3與導線L5、L6之間並至少位於重疊區域R6中。在一些較佳的實施例中，緩衝層BF的第六部分BF6在垂直投影面上凸出第三訊號線C3與導線L5、L6的重疊區域R6。
在一實施例中，第三訊號線C3具有第一長側邊LS9以及第二長側邊LS10，緩衝層BF的第六部分BF6具有第一邊緣SW9 以及第二邊緣SW10。第一邊緣SW9沿著第一長側邊LS9的延伸方向延伸，第一邊緣SW9與第一長側邊LS9之間在垂直投影面上具有第一距離D9，垂直投影面例如是基板BS面對第三訊號線C3的表面。第二邊緣SW10沿著第二長側邊LS10的延伸方向延伸，且第二邊緣SW10與第二長側邊LS10之間在垂直投影面上具有第二距離D10。在本實施例中，D9=D10，然而本發明不以此為限。在其他實施例中，D9>D10。在本實施例中，第一邊緣SW9平行第一長側邊LS9，第二邊緣SW10平行第二長側邊LS10。
在一實施例中，緩衝層BF的第六部分BF6與第三訊號線C3之間的重疊關係，類似於前述實施例中緩衝層BF的第一部分BF1與第一訊號線QL之間的重疊關係，然而本發明不以此為限。在其他實施例中，緩衝層BF的第六部分BF6與第三訊號線C3之間的重疊關係，不同於緩衝層BF的第一部分BF1與第一訊號線QL之間的重疊關係。
基於上述，本發明的驅動電路中，緩衝層BF設置在第二訊號線C1與導線L5之間、第三訊號線C2與導線之間、以及第三訊號線C3與導線L5、L6之間。因此，可以改善驅動電路中的第二訊號線C1以及第三訊號線C2、C3漏電所造成的訊號異常。
圖7是習知驅動電路的局部電路的剖面示意圖。圖8是依照本發明的一實施例的一種驅動電路的局部電路的剖面示意圖。圖9是依照本發明另一實施例的一種驅動電路的局部電路的剖面示意圖。圖10是依照本發明的又一實施例的一種驅動電路的 局部電路的剖面示意圖。
請同時參考圖7~圖10，導線100設置在基板BS上。訊號線200設置在導線100上，且訊號線200與導線100之間夾有絕緣層110。訊號線200例如類似於前述實施例中的第一訊號線、第二訊號線或第三訊號線。在一實施例中，訊號線200例如包括頂層204與底層202，其中底層202與絕緣層110接觸。絕緣層210a~210d覆蓋訊號線200，且絕緣層210a~210d包括第一應力區212a~212d以及第二應力區214。第一應力區212a~212d的應力大於第二應力區214的應力。
在圖7的比較例(習知技術)中，訊號線200與絕緣層110之間沒有設置緩衝層。而在圖8~圖10的實施例中，訊號線200與絕緣層110之間設置有緩衝層120。緩衝層120包括重疊部122與延伸部124。重疊部122包括摻雜部122A以及非晶部122B。在圖8與圖9的實施例中，重疊部122在垂直投影面(例如是基板BS面對訊號線200的表面)上凸出訊號線200的一側。圖8的實施例中的重疊部122凸出訊號線200的一側的寬度大於圖9的實施例中的重疊部122凸出訊號線200的一側的寬度。在本實施例中，圖8的重疊部122的W1/W2約為0.3，圖9的重疊部122的W1/W2為0.1。在圖10的實施例中，重疊部122則與訊號線200的側面切齊，換句話說，在圖10的實施例中，重疊部122沒有凸出訊號線200的一側。
當訊號線200與絕緣層110之間設置有緩衝層120時(圖 8~圖10)，靠近訊號線200邊界處(緩衝層120、訊號線200以及絕緣層210交界)的第一應力區212b~212d的寬度，會大於沒有設置有緩衝層120時(圖7)，靠近訊號線200邊界處(緩衝層120、訊號線200以及絕緣層110交界)的第一應力區212a的寬度。換句話說，當設置有緩衝層120時，第一應力區212b~212d被分散開來。此外，第一應力區212b~212d的應力(圖8~圖10)小於第一應力區212a(圖7)的應力，因此，絕緣層210b~210d比較不容易在後續製程中由於應力集中而產生破洞。
此外，由圖8~圖10可以發現，在重疊部122凸出訊號線200的一側的寬度較大的圖8中，第一應力區212b的寬度相對的大於圖9的第一應力區212c的寬度，而第一應力區212c的寬度又大於第一應力區212d的寬度。由此可知，在重疊部122凸出訊號線200的圖9的實施例可以較佳的分散絕緣層210c的應力，使絕緣層210c較不容易在後續製程中由於應力集中而產生破洞。圖8的實施例則可以更佳的分散絕緣層210b的應力，使絕緣層210b更不容易在後續製程中由於應力集中而產生破洞。
圖11A是依照本發明的一實施例的一種驅動電路的局部電路的剖面示意圖。在此必須說明的是，圖11A的實施例沿用圖8的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖11A的實施例與圖8實施例的差異在於，圖11A的緩 衝層120的延伸部124包括延伸邊緣部124B以及延伸連接部124A。
在本實施例中，延伸連接部124A位在延伸邊緣部124B與重疊部122之間。
在一實施例中，在形成訊號線200之後且在形成絕緣層210之前，例如會進行一蝕刻製程(例如是電漿蝕刻製程)。前述的蝕刻製程是以訊號線200為罩幕而進行蝕刻，由於蝕刻率差異性的緣故，因而使得越靠近訊號線200的緩衝層120會有越厚的厚度(亦即蝕刻率較低)，較遠離訊號線200的緩衝層120的厚度較薄(亦即蝕刻率較高)。在一實施例中，重疊部122的厚度為H1，延伸連接部124A的厚度為H2，延伸邊緣部124B的厚度為H3，H1>H2>H3。
基於上述，本實施例中的訊號線200與絕緣層110之間設置有緩衝層，因此，絕緣層210的應力可以被分散開來，使絕緣層210比較不容易在後續製程中由於應力集中而產生破洞。
圖11B是依照本發明的一實施例的一種驅動電路的局部電路的剖面示意圖。在此必須說明的是，圖11B的實施例沿用圖11A的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖11B的實施例與圖11A的實施例的差異在於，圖11B 的緩衝層120的重疊部122不包括摻雜部122A。
在本實施例中，緩衝層120例如為單層結構，重疊部122的厚度為H1，延伸連接部124A的厚度為H2，延伸邊緣部124B的厚度為H3，H1>H2>H3。
基於上述，本實施例中的訊號線200與絕緣層110之間設置有緩衝層，因此，絕緣層210的應力可以被分散開來，使絕緣層210比較不容易在後續製程中由於應力集中而產生破洞。
綜上所述，本發明的驅動電路中，訊號線與導線之間設置有緩衝層，因此，可以改善驅動電路中的訊號線與導線漏電所造成的訊號異常。在一實施例中，訊號線是用來傳遞時脈訊號或驅動控制訊號。在本發明一實施例中，緩衝層包括重疊部與延伸部，其中重疊部的厚度大於延伸部的厚度，且重疊部在垂直投影面上凸出訊號線的一側。因此，訊號線上的絕緣層所受到的應力可以被分散開來，使絕緣層比較不容易在後續製程中由於應力集中而產生破洞。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
L1‧‧‧導線
110、210‧‧‧絕緣層
OR‧‧‧重疊部
OR1‧‧‧摻雜部
OR2‧‧‧非晶部
ER‧‧‧延伸部
BS‧‧‧基板
QL‧‧‧第一訊號線
Q1‧‧‧頂層
Q2‧‧‧底層
BF1‧‧‧部分
LS1、LS2‧‧‧長側邊
SW1、SW2‧‧‧邊緣
OS1、OS2‧‧‧邊界
A1、A2、W1、W2‧‧‧寬度

Claims (23)

  1. 一種驅動電路，包括：一輸出電路以及一下拉模組；多條導線，電性連接於該輸出電路以及該下拉模組之間；至少一第一訊號線，用以將該輸出電路以及該下拉模組耦接於一驅動控制訊號，其中該第一訊號線與部分的該些導線之間具有一第一重疊區域；以及一緩衝層，設置在該第一訊號線與部分的該些導線之間，其中該緩衝層包括一重疊部以及一延伸部，該重疊部至少位於該第一重疊區域中，該延伸部位於該重疊部的外側，且該重疊部的厚度大於該延伸部的厚度。
  2. 如申請專利範圍第1項所述的驅動電路，其中該輸出電路包括一薄膜電晶體，該薄膜電晶體包括一閘極、一源極以及一汲極，該閘極與該第一訊號線電性連接，且該汲極與一輸出訊號線電性連接。
  3. 如申請專利範圍第2項所述的驅動電路，其中該輸出訊號線與部分的該些導線之間具有一第一輸出訊號重疊區域，且該緩衝層不設置在該第一輸出訊號重疊區域中。
  4. 如申請專利範圍第2項所述的驅動電路，其中該輸出訊號線與該第一訊號線之間具有一第二輸出訊號重疊區域，且該緩衝層更設置在該第二輸出訊號重疊區域中。
  5. 如申請專利範圍第1項所述的驅動電路，其中該些導線與該第一訊號線屬於不同的金屬層。
  6. 如申請專利範圍第1項所述的驅動電路，其中：該第一訊號線具有一第一長側邊以及一第二長側邊，該緩衝層具有一第一邊緣以及一第二邊緣，該第一邊緣沿著該第一長側邊的延伸方向延伸，該第一邊緣與該第一長側邊之間在一垂直投影面上具有一第一距離D1，該第二邊緣沿著該第二長側邊的延伸方向延伸，且該第二邊緣與該第二長側邊之間在該垂直投影面上具有一第二距離D2，以及D1=D2或是D1>D2。
  7. 如申請專利範圍第6項所述的驅動電路，其中：該重疊部具有一第一邊界及一第二邊界，該第一邊界在該垂直投影面上介於該第一邊緣與該第一長側邊之間，該第二邊界在該垂直投影面上介於該第二邊緣與該第二長側邊之間，該第一邊界與該第一長側邊之間在該垂直投影面上具有一第一寬度W1，該第一邊緣與該第一長側邊之間在該垂直投影面上具有一第二寬度W2，其中W1/W2介於0.05至0.5。
  8. 如申請專利範圍第1項所述的驅動電路，其中該延伸部包括一延伸邊緣部以及一延伸連接部，該延伸連接部位在該延伸邊緣部與該重疊部之間，且該延伸連接部的厚度大於該延伸邊緣部的厚度。
  9. 如申請專利範圍第1項所述的驅動電路，其中該緩衝層的材料包括矽或絕緣材料。
  10. 如申請專利範圍第1項所述的驅動電路，更包括一第二訊號線，用以將一第一時脈訊號傳遞至該輸出電路，其中該第二訊號線與部分的該些導線之間具有一第二重疊區域，且該緩衝層更設置在該第二訊號線與部分的該些導線之間並至少位於該第二重疊區域中。
  11. 如申請專利範圍第10項所述的驅動電路，其中：該第一訊號線鄰近於該第二訊號線，且在對應該第二重疊區域的該第二訊號線與該第一訊號線之間具有一第一間距，遠離該第二重疊區域的該第二訊號線與該第一訊號線之間具有一第二間距，該第一間距大於該第二間距。
  12. 如申請專利範圍第1項所述的驅動電路，更包括至少一第三訊號線，用以將一第二時脈訊號傳遞至該下拉模組，其中該第三訊號線與部分的該些導線之間具有一第三重疊區域，且該緩衝層更設置在該第三訊號線與部分的該些導線之間並至少位於該第三重疊區域中。
  13. 一種顯示面板，包括一畫素區以及位於該畫素區至少一側的一驅動電路區，該顯示面板包括：一畫素陣列，位於該畫素區中，該畫素陣列包括多條資料線、多條掃描線以及與該些掃描線以及該些資料線電性連接的多個畫素結構； 一閘極驅動電路，位於該驅動電路區中，且與該畫素陣列電性連接，其中該閘極驅動電路，包括：一輸出電路以及一下拉模組，其中該輸出電路的一端與該畫素陣列電性連接；多條導線，連接於該輸出電路以及該下拉模組之間；至少一第一訊號線，用以將該輸出電路以及該下拉模組耦接於一驅動控制訊號，其中該第一訊號線與部分的該些導線之間具有一第一重疊區域；以及一緩衝層，設置在該第一訊號線與部分的該些導線之間，其中該緩衝層包括一重疊部以及一延伸部，該重疊部至少位於該第一重疊區域中，該延伸部位於該重疊部的外側，且該重疊部的厚度大於該延伸部的厚度。
  14. 如申請專利範圍第13項所述的顯示面板，其中該輸出電路包括一薄膜電晶體，該薄膜電晶體包括一閘極、一源極以及一汲極，該閘極與該第一訊號線電性連接，該汲極與一輸出訊號線電性連接。
  15. 如申請專利範圍第14項所述的顯示面板，其中該輸出電路根據該驅動控制訊號將一驅動訊號傳遞至該輸出訊號線。
  16. 如申請專利範圍第14項所述的顯示面板，其中：該輸出訊號線與該些掃描線的其中一條電性連接，該輸出訊號線與部分的該些導線之間具有一第一輸出訊號重疊區域，且該緩衝層不設置在該第一輸出訊號重疊區域中，且 該輸出訊號線與該第一訊號線之間具有一第二輸出訊號重疊區域，且該緩衝層更設置在該第二輸出訊號重疊區域中。
  17. 如申請專利範圍第13項所述的顯示面板，其中：該第一訊號線具有一第一長側邊以及一第二長側邊，該緩衝層具有一第一邊緣以及一第二邊緣，該第一邊緣沿著該第一長側邊的延伸方向延伸，該第一邊緣與該第一長側邊之間在一垂直投影面上具有一第一距離D1，該第二邊緣沿著該第二長側邊的延伸方向延伸，且該第二邊緣與該第二長側邊之間在該垂直投影面上具有一第二距離D2，以及D1=D2或是D1>D2。
  18. 如申請專利範圍第17項所述的驅動電路，其中：該重疊部具有一第一邊界及一第二邊界，該第一邊界在該垂直投影面上介於該第一邊緣與該第一長側邊之間，該第二邊界在該垂直投影面上介於該第二邊緣與該第二長側邊之間，該第一邊界與該第一長側邊之間在該垂直投影面上具有一第一寬度W1，該第一邊緣與該第一長側邊之間在該垂直投影面上具有一第二寬度W2，其中W1/W2介於比值為0.05至0.5。
  19. 如申請專利範圍第13項所述的顯示面板，其中該延伸部包括一延伸邊緣部以及一延伸連接部，該延伸連接部位在該延伸邊緣部與該重疊部之間，且該延伸連接部的厚度大於該延伸邊緣部的厚度。
  20. 如申請專利範圍第13項所述的顯示面板，其中該緩衝層的材料包括矽或絕緣材料。
  21. 如申請專利範圍第13項所述的顯示面板，更包括至少一第二訊號線，用以將一第一時脈訊號傳遞至該輸出電路，其中該些第二訊號線與部分的該些導線之間具有一第二重疊區域，且該緩衝層更設置在該第二訊號線與部分的該些導線之間並至少位於該第二重疊區域中。
  22. 如申請專利範圍第21項所述的顯示面板，其中：該第一訊號線鄰近於該第二訊號線，且在對應該第二重疊區域的該第二訊號線與該第一訊號線之間具有一第一間距，遠離該第二重疊區域的該第二訊號線與該第一訊號線之間具有一第二間距，該第一間距大於該第二間距。
  23. 如申請專利範圍第13項所述的顯示面板，更包括至少一第三訊號線，用以將一第二時脈訊號傳遞至該下拉模組的一穩壓控制電路，其中該第三訊號線與部分的該些導線之間具有一第三重疊區域，且該緩衝層更設置在該第三訊號線與部分的該些導線之間並至少位於該第三重疊區域中。
TW106116693A 2017-05-19 2017-05-19 驅動電路及顯示面板 TWI618042B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106116693A TWI618042B (zh) 2017-05-19 2017-05-19 驅動電路及顯示面板
CN201710579800.7A CN107170404B (zh) 2017-05-19 2017-07-17 驱动电路及显示面板
US15/910,026 US10522093B2 (en) 2017-05-19 2018-03-02 Driving circuit and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106116693A TWI618042B (zh) 2017-05-19 2017-05-19 驅動電路及顯示面板

Publications (2)

Publication Number Publication Date
TWI618042B true TWI618042B (zh) 2018-03-11
TW201901640A TW201901640A (zh) 2019-01-01

Family

ID=59817016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106116693A TWI618042B (zh) 2017-05-19 2017-05-19 驅動電路及顯示面板

Country Status (3)

Country Link
US (1) US10522093B2 (zh)
CN (1) CN107170404B (zh)
TW (1) TWI618042B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833552B (zh) * 2017-11-17 2020-09-25 合肥鑫晟光电科技有限公司 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
US20190285930A1 (en) * 2018-03-13 2019-09-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate driver on array (goa) unit, goa circuit, and liquid crystal display (lcd) panel
CN208141792U (zh) * 2018-05-28 2018-11-23 北京京东方技术开发有限公司 移位寄存器单元、电路结构、驱动电路及显示装置
CN109411411A (zh) * 2018-12-07 2019-03-01 深圳市华星光电半导体显示技术有限公司 Goa阵列基板的制作方法及液晶显示器
CN109493783B (zh) * 2018-12-21 2020-10-13 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
TWI690931B (zh) * 2019-03-08 2020-04-11 友達光電股份有限公司 閘極驅動電路以及移位暫存器的控制方法
US11915645B2 (en) * 2020-12-25 2024-02-27 Chongqing Boe Display Technology Co., Ltd. Display panel including extension portion, pixel circuit including voltage stabilizing sub-circuits and display apparatus
TWI781512B (zh) * 2021-01-12 2022-10-21 友達光電股份有限公司 畫素驅動裝置
CN115547269B (zh) * 2022-10-10 2025-11-28 Tcl华星光电技术有限公司 栅极驱动电路及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI261926B (en) * 2001-10-04 2006-09-11 Seiko Epson Corp Electrooptic device, manufacturing method therefor, and electronic apparatus
TWI480628B (zh) * 2007-08-30 2015-04-11 Japan Display West Inc 顯示裝置及其驅動方法，以及使用該顯示裝置之電子設備
CN104933993A (zh) * 2015-07-17 2015-09-23 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0012749D0 (en) * 2000-05-26 2000-07-19 Hewlett Packard Co Finding locally-relevant information in a physical document
JP2002099225A (ja) 2000-09-25 2002-04-05 Display Technologies Inc 表示装置用アレイ基板及びその製造方法
JP4596101B2 (ja) 2000-10-18 2010-12-08 日本電気株式会社 液晶表示装置
JP4133919B2 (ja) * 2004-04-27 2008-08-13 シャープ株式会社 アクティブマトリクス基板および表示装置
TWI406033B (zh) 2009-12-11 2013-08-21 Century Display Shenzhen Co 一種陣列基板的扇出線路
CN102884634B (zh) * 2010-05-10 2015-09-16 夏普株式会社 半导体装置、有源矩阵基板以及显示装置
TWI493522B (zh) * 2013-08-16 2015-07-21 Au Optronics Corp 移位暫存器電路
TWI514362B (zh) * 2014-03-10 2015-12-21 Au Optronics Corp 移位暫存器模組及驅動其之方法
TWI484495B (zh) * 2014-04-07 2015-05-11 Au Optronics Corp 移位暫存器電路
TWI541779B (zh) * 2014-07-18 2016-07-11 友達光電股份有限公司 移位暫存器及移位暫存器的驅動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI261926B (en) * 2001-10-04 2006-09-11 Seiko Epson Corp Electrooptic device, manufacturing method therefor, and electronic apparatus
TWI480628B (zh) * 2007-08-30 2015-04-11 Japan Display West Inc 顯示裝置及其驅動方法，以及使用該顯示裝置之電子設備
CN104933993A (zh) * 2015-07-17 2015-09-23 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
CN107170404A (zh) 2017-09-15
CN107170404B (zh) 2020-09-08
TW201901640A (zh) 2019-01-01
US10522093B2 (en) 2019-12-31
US20180336847A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
TWI618042B (zh) 驅動電路及顯示面板
US9632378B2 (en) Display device
JP2001264804A (ja) 液晶表示装置およびその作製方法
JPH09162412A (ja) 薄膜トランジスタおよび薄膜トランジスタアレイ
CN102253548B (zh) 影像显示系统
US9123820B2 (en) Thin film transistor including semiconductor oxide layer having reduced resistance regions
US8552433B2 (en) Display device
CN106154649A (zh) 显示装置与其制造方法
US11539023B2 (en) Display substrate and manufacturing method thereof, display panel
US20210233978A1 (en) Method of fabricating array substrate, array substrate, and display apparatus
US9691792B2 (en) Thin film transistor substrate and display apparatus
US12324242B2 (en) Array substrate, display panel, and display terminal
KR102059321B1 (ko) 액정 디스플레이 장치와 이의 제조방법
US9116371B2 (en) Liquid crystal display device and method of manufacturing the same
CN103715095B (zh) 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置
US20240397777A1 (en) Display Substrate and Manufacturing Method therefor, and Display Apparatus
WO2020062422A1 (zh) 一种阵列基板及显示面板
CN111007687B (zh) 主动元件基板及其驱动方法
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
CN106783869B (zh) 薄膜晶体管阵列基板及其制造方法
US12408521B2 (en) Display panel, method for manufacturing the same and display device
US20240373686A1 (en) Display panel and display device
WO2020062409A1 (zh) 反相器及 goa 电路
US20240045294A1 (en) Array substrate and liquid crystal display panel
CN116247063A (zh) 阵列基板和显示面板