[go: up one dir, main page]

JP4596101B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4596101B2
JP4596101B2 JP2000317554A JP2000317554A JP4596101B2 JP 4596101 B2 JP4596101 B2 JP 4596101B2 JP 2000317554 A JP2000317554 A JP 2000317554A JP 2000317554 A JP2000317554 A JP 2000317554A JP 4596101 B2 JP4596101 B2 JP 4596101B2
Authority
JP
Japan
Prior art keywords
liquid crystal
drain wiring
crystal display
display device
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000317554A
Other languages
English (en)
Other versions
JP2002122885A (ja
Inventor
誠 渡辺
文識 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000317554A priority Critical patent/JP4596101B2/ja
Priority to US09/971,220 priority patent/US6529258B2/en
Priority to TW090125741A priority patent/TWI226944B/zh
Priority to KR10-2001-0064393A priority patent/KR100468032B1/ko
Publication of JP2002122885A publication Critical patent/JP2002122885A/ja
Application granted granted Critical
Publication of JP4596101B2 publication Critical patent/JP4596101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、液晶表示装置に関し、特に、ゲート配線とドレイン配線が交差するゲート/ドレイン交差部に両配線を分離する半導体層を設けた液晶表示装置に関する。
【0002】
【従来の技術】
従来、薄膜トランジスタ(thin film transistor:TFT)をスイッチ要素として使用し、アクティブマトリクス駆動方式により液晶を駆動する液晶表示装置が知られている。
【0003】
図5は、従来の液晶表示装置に用いられる薄膜トランジスタ周辺の平面図である。図5に示すように、従来の液晶表示装置に用いられるTFT1は、ゲート配線2と、その上にゲート絶縁膜を介して形成されたアモルファスシリコン(a−Si)膜3aと、その上に形成された保護絶縁膜3bと、a−Si膜3a及び保護絶縁膜3bの上に形成されたn+ アモルファスシリコン(n−a−Si)膜3cと、n−a−Si膜3cの上に形成されたソース配線4aと、ドレイン配線4bと、ドレイン配線4bが接続された絵素(画素)電極5とを有している。
【0004】
このa−Si膜3aとn−a−Si膜3cには、ソース配線4aに沿って凹凸が設けられている。凹凸を設けたことにより、保護絶縁膜3bをエッチングによりパターニングする際にエッチング液がソース配線4aへしみ込んでも、エッチング液の浸入経路が長くなるため、ソース配線4aの中心部までエッチング液が浸入することはない。
【0005】
その結果、ゲート配線2とソース配線4aの交差部における断線率、及びTFT1におけるソース配線4aとドレイン配線4bの断線率を下げることができる(特開平2−20830号公報参照)。
【0006】
即ち、従来の液晶表示装置に用いられるTFT1においては、ドレイン配線の断線を防止するために、ゲート配線とドレイン(ソース)配線の交差部(ゲート/ドレイン交差部)に位置する半導体層(a−Si膜3a,n−a−Si膜3c)パターンに、浸入しようとするエッチング液の浸入経路が長くなるように凹凸をつけている。
【0007】
ところで、TFTを使用して液晶を駆動する液晶表示装置として、液晶に印加する電界の方向を基板表面に対しほぼ平行にすることにより視野角を広げた、横電界駆動(in−plane switching:IPS)によるアクティブマトリクス方式の液晶表示装置がある。
【0008】
液晶表示装置には、通常、基板上の金属電極を覆う保護絶縁膜(パッシベーション膜)等が設けられているが、この保護絶縁膜等に、例えば、成膜工程においてクラックが入る欠陥が発生した場合、その欠陥部分では、液晶と金属電極が直接接触してしまうことになる。
【0009】
液晶と金属電極が接触した状態のまま液晶表示装置を駆動させると、液晶層を介して金属電極に直流電圧が印加されるようになるため、電気化学反応が生じて金属配線から金属成分が液晶側へと溶出してしまう。この結果、液晶表示面における表示ムラやシミを発生させることになる。
【0010】
特に、IPS方式の液晶表示装置においては、残像を抑制するために低抵抗の液晶を使用しイオン総量を多くしていることから、電気化学反応が生じ易くなっている。従って、ドレイン配線の断線を防止するために半導体層のパターンに凹凸をつける場合、金属電極が液晶と直接接触するのを防止する保護絶縁膜等に欠陥が発生しないようにする必要がある。
【0011】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置に用いられるTFT1においては、半導体層パターンの凹凸と保護絶縁膜(パッシベーション膜)との位置関係については、何ら考慮されていない。そもそも、金属電極が液晶と直接接触するのを防止するための保護絶縁膜自体、全く想定されていない。
【0012】
このため、ゲート/ドレイン交差部の半導体層とドレイン配線が、オンライン状態になった場合、急峻な端面からなる段差が形成されることになり、例えば、CVD(chemical vapor deposition)により被着される保護絶縁膜の被覆性が悪化してしまう。
【0013】
図6は、半導体層とドレイン配線がオンライン状態になった場合を説明する断面図である。図6に示すように、ゲート/ドレイン交差部の半導体層6の側線とドレイン配線7の側線が、ほぼ重なり合うようなオンライン状態になった場合、その部位aに急峻な端面からなる段差が形成される。
【0014】
このような段差が形成された場合、この部位aを覆う保護絶縁膜8の被覆性の悪化が避けられず、十分に被覆されない部分を生じさせてしまう。保護絶縁膜8による被覆が十分でない部分は、液晶9とドレイン配線7の接触をもたらしてしまい、ドレイン配線7の金属成分が溶出して液晶表示面における表示ムラやシミを発生させてしまう。
【0015】
この発明の目的は、ゲート/ドレイン交差部に位置する半導体層パターンに浸入したエッチング液により、ドレイン配線が断線するのを防止すると共に、半導体層パターンを覆う保護絶縁膜の被覆性の悪化を防止して、液晶と金属成分の接触を原因とする、液晶表示面における表示ムラやシミを発生させない液晶表示装置を提供することである。
【0016】
【課題を解決するための手段】
上記目的を達成するため、この発明に係る液晶表示装置は、絶縁基板上に、液晶を駆動する複数のトランジスタをマトリクス状に配置し、ゲート配線とドレイン配線が交差するゲート/ドレイン交差部にゲート絶縁膜に加えて前記ゲート配線と前記ドレイン配線との層間に半導体または絶縁体からなる分離パターンを設けると共に、前記ゲート/ドレイン交差部を保護膜で覆った液晶表示装置において、前記ドレイン配線を幅方向に横切る前記分離パターンの横断端面と前記ドレイン配線とが接する端面線は、前記ドレイン配線の一方の側線と交差する位置と、前記ドレイン配線の他方の側線と交差する位置が、前記ドレイン配線の何れかの側線ほぼ直交する線の延長上になく、前記ドレイン配線と前記分離パターンは、前記ドレイン配線と前記分離パターンの両側面が連続した面とならず段部を形成するように、互いの側面をずらして配置されていることを特徴としている。
【0017】
上記構成を有することにより、分離パターンのドレイン配線を幅方向に横切る横断端面とドレイン配線とが接する端面線は、ドレイン配線の一方の側線と交差する位置と、ドレイン配線の他方の側線と交差する位置が、ドレイン配線の何れかの側線ほぼ直交する線の延長上になく、その上、ドレイン配線と半導体層の互いの側面をずらして配置されて、ドレイン配線と半導体層の両側面が連続した面とならず段部を形成することから、ドレイン配線を覆う保護絶縁膜は被覆性が悪化せず、ドレイン配線とその下の半導体層は保護絶縁膜で確実に覆われて金属電極が液晶と直接接触するのを防止することができる。
【0018】
これにより、ゲート/ドレイン交差部に位置する半導体層パターンに浸入したエッチング液により、ドレイン配線が断線するのを防止すると共に、半導体層パターンを覆う保護絶縁膜の被覆性の悪化を防止して、液晶と金属成分の接触を原因とする、液晶表示面における表示ムラやシミを発生させない。
【0019】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【0020】
図1は、この発明の一実施の形態に係る液晶表示装置のゲート/ドレイン交差部を示し、(a)は平面図、(b)は(a)のB−B線に沿う断面図である。
【0021】
図1に示すように、液晶表示装置10は、例えばガラス等の透明絶縁基板11の上にゲート絶縁膜12を介して格子状に配置された、複数のゲート配線13及びドレイン(ソース)配線14を有している((a)参照)。ゲート配線13及びドレイン配線14は、例えば、アルミニウム(Al)或いはクロム(Cr)等の導電性材料により形成される。
【0022】
この液晶表示装置10は、薄膜トランジスタ(TFT)をマトリクス状に配置してスイッチ要素として使用し、TN(twisted nematic)方式或いはIPS方式等のアクティブマトリクス駆動により液晶を駆動している。
【0023】
ゲート配線13と、ゲート配線13上のドレイン配線14が交差するゲート/ドレイン交差部15には、ゲート配線13とドレイン配線14を絶縁分離するゲート絶縁膜に加え、半導体層(分離パターン)16が孤立した状態で設けられている((a)、(b)参照)。この半導体層16は、例えば、アモルファスシリコン(a−Si)膜からなり、層間短絡を防止するためものである。従って、導電体でなければよいので、半導体に代えて絶縁体により形成してもよい。
【0024】
また、ゲート/ドレイン交差部15を含む透明絶縁基板11全域が、保護絶縁膜(パッシベーション膜)17により覆われている((b)参照)。この保護絶縁膜17は、金属電極が液晶と直接接触するのを防止するためのものである。
【0025】
半導体層16の平面形状は、ゲート/ドレイン交差部15より広く、且つ、ゲート配線13に沿う両端面側のほぼ半分が、ドレイン配線14の長手方向に点対称に突出する階段型の屈曲形状を有している。このため、ドレイン配線14は、ドレイン配線14の幅方向ほぼ中央で屈曲する二段の線分からなる、半導体層16の端面により、横切られることになる。
【0026】
詳細に説明すれば、ドレイン配線14を幅方向に横切る半導体層16の横断端面とドレイン配線14が接する端面線Lは、ドレイン配線14の長手方向と直交する幅方向に沿って外側から、ドレイン配線14の一方の側線14aをほぼ直角に交差して横切った後、ドレイン配線14の幅方向ほぼ中央部でほぼ直角に屈曲し、ドレイン配線14の両側線とほぼ平行して所定距離を経た後、今度は逆向きにほぼ直角に屈曲し、ドレイン配線14の幅方向に沿って内側から、ドレイン配線14の他方の側線14bをほぼ直角に交差して横切っている((a)参照)。
【0027】
即ち、ドレイン配線14と半導体層16を、半導体層16の側線とドレイン配線14の側線が、ほぼ重なり合うようなオンライン状態にならないように、ずらして形成している。このため、ドレイン配線14の側面と半導体層16の側面が連続した面とならず、ドレイン配線14とその下の半導体層16は、なだらかな階段状の段部18を有することになる((b)参照)。
【0028】
互いの側面をずらして配置されていることにより露出する、半導体層16の余白部分は、保護絶縁膜17が段部18で途切れてしまうことなく確実に覆うことができるように、ドレイン配線14と半導体層16により形成される急な段差を緩和する十分な広さを有している。この余白部分は、端面線Lのドレイン配線14の側線に沿う線分が、ドレイン配線14の幅方向ほぼ中央に位置している場合に、最大になるが、急な段差を緩和する十分な広さを確保することができれば、必ずしもほぼ中央に位置する必要はない。
【0029】
また、端面線Lは、ドレイン配線14の一方の側線14aと交差する位置及び他方の側線14bと交差する位置が、ドレイン配線14の何れかの側線ほぼ直交する線の延長上にはなく、更に、その屈曲する角度とその交差する角度が共にほぼ直角となる階段型の屈曲線からなる。即ち、端面線Lは、ドレイン配線をほぼ直角に横断しないで横切る距離が十分に長く形成されていればよい。
【0030】
従って、ゲート/ドレイン交差部15に位置する半導体層16に浸入しようとするエッチング液の浸入経路が、最短距離を取ることなく長くなって、ドレイン配線14の中心部までエッチング液が浸入することはないので、ドレイン配線14の断線を防止することができる。
【0031】
加えて、ゲート/ドレイン交差部15における保護絶縁膜17の被覆性が悪化せず、ドレイン配線14が保護絶縁膜17により確実に覆われるので、金属電極が液晶と直接接触するのを防止することができる。よって、ドレイン配線が、非常に溶け易いアルミニウム(Al)により形成されていても、金属成分が液晶層に溶出するのを防止することができる。
【0032】
図2は、図1の半導体層の他の形状を示す平面図である。図2に示すように、半導体層16は、階段型の屈曲線からなる平面形状(図1参照)に限るものではなく、例えば、ゲート配線13に沿う両端面側のほぼ半分が、ドレイン配線14の長手方向に点対称ではなく線対称に突出する、横向きT字形状を有していてもよい((a)参照)。
【0033】
また、半導体層16は、階段型の屈曲線形状(図1参照)及び横向きT字形状(図2(a)参照)について、ドレイン配線14の各側線14a,14bと交差する位置を、ドレイン配線14の左右両側で入れ替えた形状である、線対称形状(図2(b),(c)参照)に形成してもよい。
【0034】
即ち、半導体層16の端面線Lが、ドレイン配線14をほぼ直角に横切らなければよく、ドレイン配線14の何れかの側線ほぼ直交する線で形成されていなければよい。なお、端面線Lは、直線に限るものではなく、例えば、屈曲部が円形状曲線からなるもの、或いは全体がS字状曲線からなるもの等でもよい。
【0035】
これにより、エッチング液がドレイン配線14へしみ込んでも、ドレイン配線14の側線に沿う線分だけエッチング液の浸入経路が長くなり、ドレイン配線14の中心部までエッチング液が浸入することを防止することができる。
【0036】
また、同時に、ドレイン配線14の側面と半導体層16の側面が連続した面とならず、ドレイン配線14とその下の半導体層16は、階段状の段部18を有していることから、保護絶縁膜17の被覆性が悪化せず保護絶縁膜17で確実に覆われるので、金属電極が液晶と直接接触するのを防止することができる。
【0037】
図3は、この発明の他の実施の形態に係る液晶表示装置のゲート/ドレイン交差部を示す平面図であり、図4は、図3のB−B線に沿う断面図である。図3及び図4に示すように、この液晶表示装置のゲート/ドレイン交差部15には、ドレイン配線14の代わりに配線クラッド構造のドレイン配線20が、半導体層16の代わりに、半導体層16とは平面形状が若干異なった半導体層21が、設けられている。その他の構成及び作用は、図1に示す場合と同様である。
【0038】
ドレイン配線20は、例えば、横幅約5μmのアルミニウム(Al)の心材22を、横幅約9μmのクロム(Cr)の被覆材23により包み込んだ、配線クラッド構造を有している(図4参照)。半導体層21は、ドレイン配線20に沿う長手方向のほぼ中央を対称軸とする点対称形状に形成されており、ドレイン配線20に沿う長手方向のほぼ中央に、一方の側に2個ずつ矩形状の突出部21a,21bを有している。
【0039】
この半導体層21は、ドレイン配線20の長手方向に沿う両端側が、ドレイン配線20の各側線20a,20bを、ドレイン配線20の長手方向に沿って約20μmの長さに渡って覆うように、ドレイン配線20の横幅方向ほぼ半分側に重ね合わされている。
【0040】
重なり合う部分の横幅は約6〜7μmであることから、半導体層21は、ドレイン配線20の各側線20a,20bから約2μm外側にはみ出すことになる。
つまり、この約2μmが、ドレイン配線20と半導体層21の互いの側面をずらして露出させた、半導体層21の余白部分となる。
【0041】
また、突出部21a,21bは、ドレイン配線20の両側線20a,20bから外側にはみ出している。
【0042】
このように、この発明によれば、ゲート/ドレイン交差部の半導体層パターンを、ドレイン配線と半導体層の重なり合った両側辺により形成される余白部分が最も拡大する形状、且つ、ドレイン配線の幅方向ほぼ中央でほぼ直角に屈曲する階段状に、形成している。
【0043】
これにより、ドレイン配線パターンと半導体層パターンのエッジ間距離に余裕ができるため、この部分に形成される段差が急峻でなくなり、ドレイン配線上層の保護絶縁膜(パッシベーション膜)によるドレイン配線の被覆性が良好となって、パッシベーションクラックの発生率が低下する。
【0044】
また、ドレイン配線を横切る半導体層の端面線に沿うエッチング液浸入経路が最短距離とならず十分な長さを有するため、ドレイン配線の中心部までエッチング液が浸入するのを防止することができる。
【0045】
その結果、液晶がドレイン配線と接触することがなく、電気化学反応によりドレイン配線の金属成分が液晶層へと溶出することがないので、金属成分の溶出を原因とする液晶表示面における表示ムラやシミの発生を防止することができる。
また、ドレイン配線の断線率が増加することもない。
【0046】
なお、この発明に係る液晶表示装置10が、横電界駆動(IPS)方式によるアクティブマトリクス駆動される場合、IPS方式にあっては低抵抗液晶を使う必要があり、ドレイン配線の金属成分が液晶層へと溶出し易いため、上述した構成を有することは特に効果的である。IPS方式の場合は低電圧で駆動できるため、保護絶縁膜17はできるだけ薄くすることが望ましいが、上述した構成にあっては、例えば約300nm以下にすることができる。
【0047】
また、液晶表示面における表示ムラやシミが発生し易い高温動作試験への対応として、上述した構成を有することは特に効果的であり、更に、配線クラッド構造を有する場合にも、設計的により厳しい条件となるため、同様に効果的である。
【0048】
【発明の効果】
以上説明したように、この発明によれば、分離パターンのドレイン配線を幅方向に横切る横断端面とドレイン配線とが接する端面線は、ドレイン配線の一方の側線と交差する位置と、ドレイン配線の他方の側線と交差する位置が、ドレイン配線の何れかの側線をほぼ直交する線の延長上になく、その上、ドレイン配線と半導体層の互いの側面をずらして配置されて、ドレイン配線と半導体層の両側面が連続した面とならず段部を形成することから、ドレイン配線を覆う保護絶縁膜は被覆性が悪化せず、ドレイン配線とその下の半導体層は保護絶縁膜で確実に覆われて金属電極が液晶と直接接触するのを防止することができる。
【0049】
この結果、ゲート/ドレイン交差部に位置する半導体層パターンに浸入したエッチング液により、ドレイン配線が断線するのを防止すると共に、半導体層パターンを覆う保護絶縁膜の被覆性の悪化を防止して、液晶と金属成分の接触を原因とする、液晶表示面における表示ムラやシミを発生させない。
【図面の簡単な説明】
【図1】この発明の一実施の形態に係る液晶表示装置のゲート/ドレイン交差部を示し、(a)は平面図、(b)は(a)のB−B線に沿う断面図である。
【図2】図1の半導体層の他の形状を示す平面図である。
【図3】この発明の他の実施の形態に係る液晶表示装置のゲート/ドレイン交差部を示す平面図である。
【図4】図3のB−B線に沿う断面図である。
【図5】従来の液晶表示装置に用いられる薄膜トランジスタ周辺の平面図である。
【図6】半導体層とドレイン配線がオンライン状態になった場合を説明する断面図である。
【符号の説明】
10 液晶表示装置
11 透明絶縁基板
12 ゲート絶縁膜
13 ゲート配線
14,20 ドレイン配線
14a,14b,20a,20b 側線
15 ゲート/ドレイン交差部
16,21 半導体層
17 保護絶縁膜
18 段部
21a,21b 突出部
22 心材
23 被覆材
L 端面線

Claims (10)

  1. 絶縁基板上に、液晶を駆動する複数のトランジスタをマトリクス状に配置し、ゲート配線とドレイン配線が交差するゲート/ドレイン交差部にゲート絶縁膜に加えて前記ゲート配線と前記ドレイン配線との層間に半導体または絶縁体からなる分離パターンを設けると共に、前記ゲート/ドレイン交差部を保護膜で覆った液晶表示装置において、
    前記ドレイン配線を幅方向に横切る前記分離パターンの横断端面と前記ドレイン配線とが接する端面線は、前記ドレイン配線の一方の側線と交差する位置と、前記ドレイン配線の他方の側線と交差する位置が、前記ドレイン配線の何れかの側線ほぼ直交する線の延長上になく、
    前記ドレイン配線と前記分離パターンは、前記ドレイン配線と前記分離パターンの両側面が連続した面とならず段部を形成するように、互いの側面をずらして配置されていることを特徴とする液晶表示装置。
  2. 互いの側面をずらして配置されていることにより形成された余白部分は、前記保護膜が段部で途切れてしまうことなく確実に覆うことができるように、前記ドレイン配線と前記分離パターンの段差を緩和する十分な広さを有することを特徴とする請求項1に記載の液晶表示装置。
  3. 前記端面線は、前記ドレイン配線の幅途中で前記ドレイン配線の側線に沿う線分を有し、前記線分の両端が逆向きに屈曲して前記ドレイン配線の両側線の一方ずつと交差することを特徴とする請求項1または2に記載の液晶表示装置。
  4. 前記端面線は、前記屈曲する角度と前記交差する角度が共にほぼ直角となる階段型の屈曲線であることを特徴とする請求項3に記載の液晶表示装置。
  5. 前記線分は、前記ドレイン配線の幅方向ほぼ中央に位置することを特徴とする請求項3または4に記載の液晶表示装置。
  6. 前記分離パターンは、半導体層であることを特徴とする請求項1から5のいずれかに記載の液晶表示装置。
  7. 前記液晶は、薄膜トランジスタを用いたアクティブマトリクス駆動方式により駆動されることを特徴とする請求項1から6のいずれかに記載の液晶表示装置。
  8. 前記液晶は、印加する電界の方向が基板表面にほぼ平行の横電界駆動方式により駆動されることを特徴とする請求項7に記載の液晶表示装置。
  9. 前記ドレイン配線は、心材を被覆材で包み込んだ配線クラッド構造を有することを特徴とする請求項1から8のいずれかに記載の液晶表示装置。
  10. 前記保護膜の厚さが、約300nm以下であることを特徴とする請求項1から9のいずれかに記載の液晶表示装置。
JP2000317554A 2000-10-18 2000-10-18 液晶表示装置 Expired - Fee Related JP4596101B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000317554A JP4596101B2 (ja) 2000-10-18 2000-10-18 液晶表示装置
US09/971,220 US6529258B2 (en) 2000-10-18 2001-10-04 Liquid crystal display device having wiring layer and semiconductor layer crossing each other
TW090125741A TWI226944B (en) 2000-10-18 2001-10-17 Liquid crystal display device having wiring layer and semiconductor layer crossing each other
KR10-2001-0064393A KR100468032B1 (ko) 2000-10-18 2001-10-18 서로 교차하는 배선층 및 반도체층을 가지는액정디스플레이장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000317554A JP4596101B2 (ja) 2000-10-18 2000-10-18 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2002122885A JP2002122885A (ja) 2002-04-26
JP4596101B2 true JP4596101B2 (ja) 2010-12-08

Family

ID=18796320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000317554A Expired - Fee Related JP4596101B2 (ja) 2000-10-18 2000-10-18 液晶表示装置

Country Status (4)

Country Link
US (1) US6529258B2 (ja)
JP (1) JP4596101B2 (ja)
KR (1) KR100468032B1 (ja)
TW (1) TWI226944B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4112812B2 (ja) * 2001-03-27 2008-07-02 株式会社東芝 パターン評価方法、パターン評価装置およびコンピュータ読み取り可能な記録媒体
US6885028B2 (en) * 2002-03-25 2005-04-26 Sharp Kabushiki Kaisha Transistor array and active-matrix substrate
JP3699949B2 (ja) * 2002-09-26 2005-09-28 株式会社東芝 パターン計測方法、このパターン計測方法を用いる半導体装置の製造方法、プログラムおよびコンピュータ読み取り可能な記録媒体、並びにパターン計測装置
TWI225182B (en) * 2003-10-27 2004-12-11 Au Optronics Corp Flat panel display device with a structure to prevent an electrode line from opening
US7922557B2 (en) * 2004-06-29 2011-04-12 Fearon John S Handheld toy for emitting fighting noises and method therefor
KR100626009B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
JP2006154168A (ja) * 2004-11-29 2006-06-15 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電子デバイス、及びアクティブマトリクス基板の製造方法
JP5452343B2 (ja) * 2010-04-27 2014-03-26 株式会社ジャパンディスプレイ 表示装置およびその製造方法
JP5628302B2 (ja) 2010-05-10 2014-11-19 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
WO2012133158A1 (ja) * 2011-03-30 2012-10-04 シャープ株式会社 液晶パネル用アレイ基板および液晶パネル
US8988624B2 (en) 2011-06-23 2015-03-24 Apple Inc. Display pixel having oxide thin-film transistor (TFT) with reduced loading
TWI618042B (zh) * 2017-05-19 2018-03-11 友達光電股份有限公司 驅動電路及顯示面板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62280890A (ja) * 1986-05-30 1987-12-05 松下電器産業株式会社 アクテイブマトリツクスアレイ
JPS62291062A (ja) * 1986-06-10 1987-12-17 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH01102434A (ja) * 1987-10-15 1989-04-20 Sharp Corp マトリックス型液晶表示パネル
JPH0220830A (ja) 1988-07-08 1990-01-24 Sharp Corp 薄膜トランジスタアレイ
JP2703328B2 (ja) * 1989-04-19 1998-01-26 三洋電機株式会社 液晶表示装置
US5305128A (en) * 1989-12-22 1994-04-19 North American Philips Corporation Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same
JP2664814B2 (ja) * 1990-11-30 1997-10-22 シャープ株式会社 アクティブマトリクス表示装置
US5287206A (en) * 1990-11-30 1994-02-15 Sharp Kabushiki Kaisha Active matrix display device
JPH04369623A (ja) * 1991-06-19 1992-12-22 Toshiba Corp アクティブマトリクス型液晶表示装置
KR970004883B1 (ko) * 1992-04-03 1997-04-08 삼성전자 주식회사 액정표시패널
JP2901499B2 (ja) * 1994-07-20 1999-06-07 日本電気株式会社 アクティブマトリクス基板
JP3474975B2 (ja) * 1995-09-06 2003-12-08 株式会社 日立ディスプレイズ 液晶表示装置およびその製造方法
KR100219118B1 (ko) * 1996-08-30 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
KR100192373B1 (ko) * 1996-01-15 1999-06-15 구자홍 액정표시장치의 구조
JPH10339884A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
KR100299687B1 (ko) * 1998-10-12 2001-10-27 윤종용 액정표시장치
JP3019047B2 (ja) * 1997-11-07 2000-03-13 日本電気株式会社 アクティブマトリクス型tft素子アレイ
KR19990081023A (ko) * 1998-04-24 1999-11-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
KR100430232B1 (ko) * 1998-12-21 2004-12-31 엘지.필립스 엘시디 주식회사 액정표시장치및액정표시장치의축적캐패시터

Also Published As

Publication number Publication date
US6529258B2 (en) 2003-03-04
JP2002122885A (ja) 2002-04-26
US20020044120A1 (en) 2002-04-18
KR100468032B1 (ko) 2005-01-24
TWI226944B (en) 2005-01-21
KR20020031303A (ko) 2002-05-01

Similar Documents

Publication Publication Date Title
KR100299381B1 (ko) 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
US7042532B2 (en) Display device and method for repairing line disconnection thereof
JP3742837B2 (ja) フリンジフィールド駆動液晶表示装置及びその製造方法
KR100748442B1 (ko) 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법
US7292302B2 (en) Fringe field switching liquid crystal display and method for manufacturing the same
JP4596101B2 (ja) 液晶表示装置
JP2004302448A (ja) 液晶表示装置及びその製造方法
KR100612995B1 (ko) 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
JPH02157828A (ja) 液晶表示素子
KR100268104B1 (ko) 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
JP4644179B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR100582599B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100654158B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP3952672B2 (ja) 液晶表示装置
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP4184522B2 (ja) 薄膜トランジスタ基板
KR100632216B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JPH08234225A (ja) 液晶表示装置
JPH09197376A (ja) 半導体素子静電対策構造
KR20090073709A (ko) 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR100668136B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
JP4138357B2 (ja) 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置
JP2901499B2 (ja) アクティブマトリクス基板
KR100543037B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100806802B1 (ko) Tft 기판의 패드 구조 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20030522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070925

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100907

R150 Certificate of patent or registration of utility model

Ref document number: 4596101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees