[go: up one dir, main page]

TWI605622B - 電阻式記憶體 - Google Patents

電阻式記憶體 Download PDF

Info

Publication number
TWI605622B
TWI605622B TW105113173A TW105113173A TWI605622B TW I605622 B TWI605622 B TW I605622B TW 105113173 A TW105113173 A TW 105113173A TW 105113173 A TW105113173 A TW 105113173A TW I605622 B TWI605622 B TW I605622B
Authority
TW
Taiwan
Prior art keywords
oxygen
channel
resistive memory
varistor layer
electrodes
Prior art date
Application number
TW105113173A
Other languages
English (en)
Other versions
TW201739077A (zh
Inventor
張鼎張
張冠張
蔡宗鳴
施志承
潘致宏
Original Assignee
國立中山大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中山大學 filed Critical 國立中山大學
Priority to TW105113173A priority Critical patent/TWI605622B/zh
Priority to US15/213,583 priority patent/US10461252B2/en
Priority to CN201710089103.3A priority patent/CN107316938B/zh
Publication of TW201739077A publication Critical patent/TW201739077A/zh
Application granted granted Critical
Publication of TWI605622B publication Critical patent/TWI605622B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)

Description

電阻式記憶體
本發明係關於一種電阻式記憶體；特別是關於一種由不含氧材料共同包夾含氧變阻層的電阻式記憶體。
記憶體(Memory)廣泛的使用在各種電子產品上，在各種記憶體元件中，電阻式記憶體(RRAM)具有操作電壓低、讀寫速度快及可微縮性高等優點，有機會取代傳統的快閃記憶體(Flash Memory)以及動態隨機存取記憶體(DRAM)，成為下個世代的記憶體元件主流。
習知電阻式記憶體通常設有一下電極、一介質體、一電阻切換層及一上電極，該介質體疊設於該下電極，該介質體設有一通道；該電阻切換層由該通道內的下電極向外延伸至通道外的介質體表面；該上電極疊設於該電阻切換層。其中，該電阻切換層可施加電場而切換為低阻態(LRS)或高阻態(HRS)，其一實施例可參酌「”Characteristics and Mechanisms of Silicon-Oxide-Based Resistance Random Access Memory”IEEE ELECTRON DEVICE LETTERS,VOL.34,NO.3,MARCH 2013」。
惟，習知電阻式記憶體隨著操作次數增加，該電阻切換層中的氧離子會逐漸逸散，導致高/低阻態的電阻值漸趨接近，如：該電阻式記憶體在操作一定次數(約1×108次)後，即因高/低阻態差距過小，而無法繼續操作。故，習知電阻式記憶體的可靠度不佳。
有鑑於此，有必要改善上述先前技術的缺點，以符合實際需求，提升其實用性。
本發明係提供一種能提升可靠度的電阻式記憶體。
本發明揭示一種電阻式記憶體，可包含：二電極，係相互分離；一圍阻體，係設有一通道，該通道內設有該二電極中的其中一個；及一含氧變阻層，係由一底部、一富氧部及一頂部堆疊而成，該富氧部係由氧化物摻雜含量百分比最多不大於10%的金屬元素，該含氧變阻層係架設於連通該通道的一開口，阻絕該圍阻體的通道，該二電極及該圍阻體共同包夾該含氧變阻層，構成該二電極及該圍阻體的元素均不含氧。
所述二電極可由不含氧的金屬材料構成；該金屬材料可為銥、鉑、金、氮化鈦、鉿、鉭或鎢；所述圍阻體可由碳化矽、四氮化三矽或氮化硼構成；所述含氧變阻層係由氧化物摻雜硼、碳、氮、氟、氯、溴或其組成的群組。藉此，可由該含氧變阻層集中進行氧化還原反應，同時，避免不含氧的第一電極、圍阻體及第二電極參與反應，可加強反應後的阻態切換效果。
所述圍阻體可疊設於該二電極中的其中一個；所述含氧變阻層可由該圍阻體之通道內的電極向外延伸至該通道外的圍阻體，該含氧變阻層於該圍阻體的通道形成一槽部；該含氧變阻層於該通道外形成的端部可由該二電極中的另一個與該圍阻體共同封閉；該二電極中的另一個可由該圍阻體之通道內的含氧變阻層向外延伸，並於該圍阻體的通道形成一凹部；藉此，可由不含氧的二電極及圍阻體共同侷限變阻過程中的氧化還原反應於該含氧變阻層，防止該含氧變阻層中的氧離子隨操作次數逐漸逸散，避免阻態逐漸模糊導致資料讀取錯誤。
上揭電阻式記憶體，可由該二電極及圍阻體共同包夾該含氧變阻層，且構成該二電極及圍阻體的元素均不含氧，可侷限氧化還原反應於該含氧變阻層，防止該含氧變阻層中的氧離子隨操作次數逐漸逸散，避 免阻態逐漸模糊導致資料讀取錯誤，故可達成「提高元件可靠度」、「延長元件使用壽命」及「避免資料錯漏」等功效，可改善習知電阻式記憶體隨著操作次數增加，導致高/低阻態的電阻值漸趨接近，並在操作一定次數後，即無法繼續操作(如：阻態過於模糊導致資料讀取錯誤)等可靠度不佳問題，有利於提升產品利用性。
1‧‧‧第一電極
2‧‧‧圍阻體
21‧‧‧通道
21a‧‧‧開口
3‧‧‧含氧變阻層
3a‧‧‧槽部
3b‧‧‧端部
31‧‧‧底部
32‧‧‧富氧部
33‧‧‧頂部
4‧‧‧第二電極
41‧‧‧凹部
X‧‧‧通道的延伸方向
第1圖：係本發明電阻式記憶體實施例之第一種實施態樣的側面剖視圖。
第2圖：係本發明電阻式記憶體實施例之第二種實施態樣的側面剖視圖。
第3圖：係本發明電阻式記憶體實施例之第三種實施態樣的側面剖視圖。
第4圖：係本發明電阻式記憶體實施例之第四種實施態樣的側面剖視圖。
第5圖：係本發明電阻式記憶體實施例之第五種實施態樣的側面剖視圖。
為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉本發明之較佳實施例，並配合所附圖式，作詳細說明如下：請參閱第1圖所示，其係本發明電阻式記憶體實施例的側面剖視圖。其中，該電阻式記憶體可包含相互分離的二電極(如：第1圖所示之第一電極1、第二電極4)、一圍阻體2及一含氧變阻層3，該圍阻體2可設有沿一方向X延伸的一通道21，該含氧變阻層3係阻絕該圍阻體2的通道21，該二電極1、4及圍阻體2係共同包夾該含氧變阻層3，構成該二 電極1、4及圍阻體2的元素均不含氧。以下舉例說明本發明電阻式記憶體實施例的實施方式，惟不以此為限。
在此實施例中，如第1圖所示，該第一電極1、第二電極4可由不含氧的金屬材料構成，該金屬材料可為銥(Ir)、鉑(Pt)、金(Au)、氮化鈦(TiN)、鉿(Hf)、鉭(Ta)或鎢(W)等，用以避免產生氧化反應；該圍阻體2可由碳化矽(SiC)、四氮化三矽(Si3N4)或氮化硼(BN)等非氧化物構成，用以避免產生氧化反應；該含氧變阻層3可由氧化物(如：SiO2或HfO2等)摻雜硼(B)、碳(C)、氮(N)、氟(F)、氯(Cl)、溴(Br)等可吸收氧的元素或其組成的群組，用以強化氧化反應；其中，該不含氧的第一電極1、第二電極4及圍阻體2可共同包夾該含氧變阻層3，用以將氧化反應區域侷限於該含氧變阻層3，可避免反應中的氧離子逸散，防止氧離子逸散造成的操作可靠度問題。以下舉例說明電阻式記憶體實施例的不同實施態樣，其中，該第一電極1、第二電極4及含氧變阻層3的形狀、位置可加以變化，惟不以此為限。
舉例而言，如第1至3圖所示，該圍阻體2的下表面可疊設於該第一電極1的上表面，使該通道21露出該第一電極1的上表面，其中，該含氧變阻層3可由該圍阻體2之通道21內的第一電極1向外延伸至該通道21外的圍阻體2(如第1圖所示)，該含氧變阻層3可於該圍阻體2的通道21形成一槽部3a(如第1及2圖所示)，該含氧變阻層3位於該通道21外的端部3b可由該圍阻體2與該第二電極4共同封閉(如第2圖所示)，用以提升氧離子的侷限效果；另，該含氧變阻層3亦可完全設於該通道21內，該含氧變阻層3還可由一底部31、一富氧部32及一頂部33堆疊而成，該富氧部32可由氧化物摻雜含量百分比最多不大於10%的金屬元素，如：釓(Gd)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鉭(Ta)或鎢(W)等導電效果佳的金屬元素，用以提升氧離子的侷限及反應效果，該第二電極4可由該 圍阻體2之通道21內的含氧變阻層3向外延伸，且該第二電極4可於該圍阻體2的通道21形成一凹部41，惟不以此為限。
在類似例中，如第4及5圖所示，該第一電極1亦可完全設於該圍阻體2的通道21內，使該通道21的內周面與該第一電極1的外周面相互貼接，該含氧變阻層3可完全設於該通道21內(如第4圖所示)，該含氧變阻層3亦可架設於連通該通道21的一開口21a，該含氧變阻層3的徑寬大於該開口21a的內徑(如第5圖所示)，該含氧變阻層3同樣可由該底部31、富氧部32及頂部33堆疊而成(如第4及5圖所示)，該第一電極1、圍阻體2及第二電極4可共同封閉該含氧變阻層3，用以提升氧離子的侷限效果，惟不以此為限。
此外，本發明電阻式記憶體上述實施例使用時，可於該第一電極1及第二電極4施加一外在電場，以驅動該含氧變阻層3中的氧離子產生氧化/還原反應，用以主導該含氧變阻層4的電阻值切換成高阻態(HRS)或低阻態(LRS)。在阻態切換反應過程中，由於該不含氧的第一電極1、圍阻體2及該第二電極4共同包夾該含氧變阻層3，可侷限氧化還原反應於該含氧變阻層3，防止該含氧變阻層3中的氧離子隨操作次數逐漸逸散。藉此，可改善習知電阻式記憶體隨著操作次數增加，導致高/低阻態的電阻值漸趨接近，並在操作一定次數(約1×108次)後，即無法繼續操作(如：阻態過於模糊導致資料讀取錯誤)等可靠度不佳問題。
綜上，本發明電阻式記憶體實施例可由該第一電極1、該圍阻體2及該第二電極4共同包夾該含氧變阻層3，且構成該第一電極1、該圍阻體2及該第二電極4的元素均不含氧，侷限氧化還原反應於該含氧變阻層3，防止該含氧變阻層3中的氧離子隨操作次數逐漸逸散，避免阻態逐漸模糊導致資料讀取錯誤，故可達成「提高元件可靠度」、「延長元件使用壽命」及「避免資料錯漏」等功效。
雖然本發明已利用上述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍之內，相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧第一電極
2‧‧‧圍阻體
21‧‧‧通道
3‧‧‧含氧變阻層
3a‧‧‧槽部
4‧‧‧第二電極
41‧‧‧凹部
X‧‧‧通道的延伸方向

Claims (10)

  1. 一種電阻式記憶體，包含：二電極，係相互分離；一圍阻體，係設有一通道，該通道內設有該二電極中的其中一個；及一含氧變阻層，係由一底部、一富氧部及一頂部堆疊而成，該富氧部係由氧化物摻雜含量百分比最多不大於10%的金屬元素，該含氧變阻層係架設於連通該通道的一開口，阻絕該圍阻體的通道，該二電極及該圍阻體共同包夾該含氧變阻層，構成該二電極及該圍阻體的元素均不含氧。
  2. 根據申請專利範圍第1項所述之電阻式記憶體，其中該二電極係由不含氧的金屬材料構成。
  3. 根據申請專利範圍第2項所述之電阻式記憶體，其中該金屬材料為銥、鉑、金、氮化鈦、鉿、鉭或鎢。
  4. 根據申請專利範圍第1項所述之電阻式記憶體，其中該圍阻體係由碳化矽、四氮化三矽或氮化硼構成。
  5. 根據申請專利範圍第1項所述之電阻式記憶體，其中該含氧變阻層係由氧化物摻雜硼、碳、氮、氟、氯、溴或其組成的群組。
  6. 根據申請專利範圍第1項所述之電阻式記憶體，其中該圍阻體疊設於該二電極中的其中一個。
  7. 根據申請專利範圍第6項所述之電阻式記憶體，其中該含氧變阻層係由該圍阻體之通道內的電極向外延伸至該通道外的圍阻體，且該含氧變阻層於該圍阻體的通道形成一槽部。
  8. 根據申請專利範圍第7項所述之電阻式記憶體，其中該含氧變阻層於該通道外形成的端部係由該二電極中的另一個與該圍阻體共同封閉。
  9. 根據申請專利範圍第6項所述之電阻式記憶體，其中該含氧變阻層設於該通道內。
  10. 根據申請專利範圍第7、8或9項所述之電阻式記憶體，其中該二電極中的另一個由該圍阻體之通道內的含氧變阻層向外延伸，並於該圍阻體的通道形成一凹部。
TW105113173A 2016-04-27 2016-04-27 電阻式記憶體 TWI605622B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105113173A TWI605622B (zh) 2016-04-27 2016-04-27 電阻式記憶體
US15/213,583 US10461252B2 (en) 2016-04-27 2016-07-19 Resistive random access memory
CN201710089103.3A CN107316938B (zh) 2016-04-27 2017-02-20 电阻式存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105113173A TWI605622B (zh) 2016-04-27 2016-04-27 電阻式記憶體

Publications (2)

Publication Number Publication Date
TW201739077A TW201739077A (zh) 2017-11-01
TWI605622B true TWI605622B (zh) 2017-11-11

Family

ID=60158527

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113173A TWI605622B (zh) 2016-04-27 2016-04-27 電阻式記憶體

Country Status (3)

Country Link
US (1) US10461252B2 (zh)
CN (1) CN107316938B (zh)
TW (1) TWI605622B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3151734A1 (fr) * 2023-07-27 2025-01-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule mémoire résistive de type OxRAM et procédé de fabrication associé

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999703A (ja) * 1982-11-30 1984-06-08 株式会社東芝 感湿素子
US7696077B2 (en) * 2006-07-14 2010-04-13 Micron Technology, Inc. Bottom electrode contacts for semiconductor devices and methods of forming same
KR100739000B1 (ko) * 2006-09-11 2007-07-12 삼성전자주식회사 상변화 기억 소자의 형성 방법
TWI318437B (en) 2006-11-20 2009-12-11 Ind Tech Res Inst Resistive random access memory (rram) and method for fabricating the same
US7888665B2 (en) * 2008-08-21 2011-02-15 Qimonda Ag Integrated circuit including memory cell having cup-shaped electrode interface
KR20110080166A (ko) * 2008-10-23 2011-07-12 쌘디스크 3디 엘엘씨 감소된 박리를 나타내는 탄소계 메모리 소자와 상기 소자를 형성하는 방법
JP5001464B2 (ja) * 2010-03-19 2012-08-15 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
CN103229299B (zh) * 2010-11-24 2015-11-25 松下电器产业株式会社 非易失性存储元件、其制造方法、非易失性存储装置和非易失性存储元件的设计支援方法
KR101492139B1 (ko) * 2010-12-01 2015-02-10 캐논 아네르바 가부시키가이샤 비휘발성 메모리 소자 및 그 제조방법
US9153319B2 (en) * 2011-03-14 2015-10-06 Panasonic Intellectual Property Management Co., Ltd. Method for driving nonvolatile memory element, and nonvolatile memory device having a variable resistance element
CN102690604A (zh) * 2011-03-24 2012-09-26 中国科学院上海微系统与信息技术研究所 化学机械抛光液
CN102222763A (zh) * 2011-06-03 2011-10-19 复旦大学 一种采用电场增强层的阻变存储器结构及其制备方法
US8709956B2 (en) * 2011-08-01 2014-04-29 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
JP5788274B2 (ja) 2011-09-14 2015-09-30 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法
TWI517466B (zh) 2013-04-12 2016-01-11 長庚大學 電阻式記憶體感測元件
TWI517467B (zh) 2013-11-28 2016-01-11 華邦電子股份有限公司 電阻式記憶體的形成方法
US20150207071A1 (en) * 2014-01-22 2015-07-23 Kabushiki Kaisha Toshiba Resistive random access memory device and manufacturing method of resistive element film
JP2016033843A (ja) * 2014-07-31 2016-03-10 株式会社東芝 不揮発性記憶装置およびその駆動方法
US9231203B1 (en) * 2014-12-09 2016-01-05 Intermolecular, Inc. Doped narrow band gap nitrides for embedded resistors of resistive random access memory cells

Also Published As

Publication number Publication date
US10461252B2 (en) 2019-10-29
US20170317281A1 (en) 2017-11-02
CN107316938B (zh) 2019-08-20
CN107316938A (zh) 2017-11-03
TW201739077A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
CN106876583B (zh) 电阻式随机存取存储器
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
TWI584470B (zh) 可變電阻元件及其製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP5230955B2 (ja) 抵抗性メモリ素子
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
TWI577061B (zh) 電阻性記憶體結構
CN103222055B (zh) 非易失性存储元件及其制造方法
US9853212B2 (en) Resistive switching in memory cells
JP2012243826A (ja) 不揮発性記憶装置
TWI559452B (zh) 電阻式記憶體
TW201638946A (zh) 電阻式隨機存取記憶體
TWI605622B (zh) 電阻式記憶體
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
TWI775138B (zh) 複合型記憶體結構
WO2013111545A1 (ja) 抵抗変化型不揮発性記憶素子とその製造方法
TWI565046B (zh) 電阻式記憶體及其製作方法
JP2013207131A (ja) 抵抗変化素子及びその製造方法
CN106206936A (zh) 电阻式随机存取存储器
TWI651852B (zh) 電阻式記憶體
TWI587496B (zh) 電阻式記憶體
TWI556245B (zh) 電阻式記憶體
CN104347799A (zh) 电阻式存储器及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees