JP2016033843A - 不揮発性記憶装置およびその駆動方法 - Google Patents

Abstract

【課題】高信頼性で書き込み動作が実現する不揮発性記憶装置を提供する。
【解決手段】不揮発性記憶装置１は、第１配線層１０と、第２配線層２０と、第１配線層１０と第２配線層２０との配線間に設けられた金属イオン源層３０と、金属イオン源層３０と第１配線層１０との間に設けられ、金属イオン源層３０から放出される金属イオンがその内部に拡散することが可能な抵抗変化層４０と、抵抗変化層４０にデータの書き込みを行うセット動作を行う際に、配線間に印加するセット電圧またはセット電圧の印加時間を変え、抵抗変化層４０に多値データを書き込み、多値データのそれぞれを読み出す読み込む動作を行う際に、配線間に印加する読み込み電圧の差異に基づいて多値データを読み出す制御回路部８０と、を備える。
【選択図】図１

Description

本発明の実施形態は、不揮発性記憶装置およびその駆動方法に関する。

近年、半導体装置の集積度が高くなることに伴い、ＬＳＩ素子の回路パターンは微細化している。パターンの微細化には、単に線幅が細くなるだけではなく、パターンの寸法精度や位置精度の向上が要求される。記憶装置に関しても、微細なセルにおいて、記憶に必要な一定の電荷を、より狭い領域で保持することが要求されている。

近年、このような課題を克服する技術として、抵抗変化層によりメモリセルが構成された不揮発性記憶装置がある。この不揮発性記憶装置は、３次元積層構造のため、二次元平面を利用するメモリセルに比べて集積度を上げることができる。但し、集積度を挙げる分、書き込み動作には、高い信頼性が要求される。

特開２０１１−２０５０４５号公報

本発明が解決しようとする課題は、高い信頼性で書き込み動作が実現する不揮発性記憶装置およびその駆動方法を提供することである。

実施形態の不揮発性記憶装置は、第１配線層と、第２配線層と、前記第１配線層と前記第２配線層との配線間に設けられた金属イオン源層と、前記金属イオン源層と前記第１配線層との間に設けられ、前記金属イオン源層から放出される金属イオンがその内部に拡散することが可能な抵抗変化層と、前記抵抗変化層にデータの書き込みを行うセット動作を行う際に、前記配線間に印加するセット電圧または前記セット電圧の印加時間を変え、前記抵抗変化層に多値データを書き込み、前記多値データのそれぞれを読み出す読み込む動作を行う際に、前記配線間に印加する読み込み電圧の差異に基づいて前記多値データを読み出す制御回路部と、を備える。

図１は、実施形態に係る不揮発性記憶装置を表す模式的斜視図である。 図２は、実施形態に係る不揮発性記憶装置のデバイス部の動作を説明する模式図である。 図３（ａ）は、実施形態に係る電流制限層の抵抗−電圧曲線を表す図の一例であり、図３（ｂ）は、実施形態に係るセット動作時の電圧パルスを表す図の一例である。 図４は、実施形態に係る２値記録を表す模式図である。 図５は、実施形態に係る多値記録を表す模式図である。 図６は、実施形態に係る書き込みのフローを表す図である。 図７は、実施形態に係る読み込みのフローを表す図である。

以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。

図１は、実施形態に係る不揮発性記憶装置を表す模式的斜視図である。

不揮発性記憶装置１は、配線層１０（第１配線層）と、配線層２０（第２配線層）と、金属イオン源層３０と、抵抗変化層４０と、金属層５０と、電流制限層６０と、を備える。金属イオン源層３０、抵抗変化層４０、金属層５０、および電流制限層６０を、記憶セル７０と呼ぶ。このほか、不揮発性記憶装置１は、配線層１０および配線層２０に電位を供給することが可能な電圧供給回路部８１と、電圧供給回路部８１を制御する制御回路部８０と、を備える。

制御回路部８０は、配線層１０および配線層２０のそれぞれの電位を制御し、抵抗変化層４０に印加する読み込み電圧を検知することができる。

また、制御回路部８０は、抵抗変化層４０にデータの書き込みを行うセット動作を行う際に、配線層１０と配線層２０との間に印加するセット電圧またはセット電圧の印加時間を変え、抵抗変化層４０に多値データを書き込むことができる。また、制御回路部８０は、多値データのそれぞれを読み出す読み込む動作を行う際に、配線層１０と配線層２０との間に印加する読み込み電圧の差異に基づいて多値データを読み出すことができる。書き込みと読み込みの詳細については後述する。

まず、電圧供給回路部８１と制御回路部８０とを除いた不揮発性記憶装置１のデバイス構造について説明する。

配線層１０は、例えば、ビット線であり、配線層２０は、例えば、ワード線である。あるいは、配線層１０がワード線で、配線層２０がビット線でもよい。配線層１０は、Ｘ方向（第１方向）に延在している。配線層２０は、Ｘ方向に交差するＹ方向（第２方向）に延在している。配線層１０と配線層２０とが交差する位置に、記憶セル７０（金属イオン源層３０、抵抗変化層４０、金属層５０、および電流制限層６０）が設けられている。金属層５０については、記憶セル７０から適宜取り除いてもよい。

金属イオン源層３０は、配線層１０と配線層２０との間（以下、配線間）に設けられている。金属イオン源層３０は、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｉｒ、Ｐｔ、Ｗ、Ｈｆ、Ｚｒ、Ｔｉ、Ｎｉ、Ｃｏ、Ａｌ、Ｃｒ、Ｃｕ等の少なくとも１つの元素を含む。

抵抗変化層４０は、金属イオン源層３０と配線層１０との間に設けられている。抵抗変化層４０においては、金属イオン源層３０から放出される金属イオンがその内部に拡散することができる。

抵抗変化層４０は、シリコン、酸素、金属等を含む層である。例えば、抵抗変化層４０は、シリコン酸化物（ＳｉＯ_ｘ）、ポリシリコン、アルミナ、ハフニア等を含む。抵抗変化層４０は、シリコン酸化膜、ポリシリコン膜、アルミナ膜、ハフニア膜のいずれかを組み合わせた積層体であってもよい。このような層は、抵抗変化層４０の母材である。

抵抗変化層４０の抵抗は、この母材中に金属イオン源層３０から放出された金属イオンを拡散させたり、あるいは、拡散させた金属イオンを金属イオン源層３０に戻したりすることにより変化させることができる（後述）。

これにより、２値記憶の場合には、抵抗変化層４０の抵抗が可逆的に低抵抗状態（データ：１）になったり、高抵抗状態（データ：０）になったりする。実施形態では、抵抗変化層４０の抵抗を低抵抗状態にすることをセット動作と呼び、抵抗変化層４０の抵抗を高抵抗状態にすることをリセット動作と呼ぶ。また、リセット動作時の電圧をリセット電圧とする。

電流制限層６０は、配線層１０と抵抗変化層４０との間に設けられている。電流制限層６０については、配線層２０と金属イオン源層３０との間に設けてもよい。金属層５０は、抵抗変化層４０と電流制限層６０との間に設けられている。電流制限層６０は、ある程度の導電性を有し、高抵抗な層である。電流制限層６０は、例えば、Ｍｏ、Ｗ、Ｔａ、Ｔｉ、Ｓｉ、Ｇｅ、Ｃ、Ｇａ、Ａｓ、Ｎ、Ｐ等の少なくとも１つの元素を含む。電流制限層６０の抵抗率は、例えば、１Ω・ｃｍ〜１０^８Ω・ｃｍである。

図２は、実施形態に係る不揮発性記憶装置のデバイス部の動作を説明する模式図である。

図２には、第１セット動作（上段）と、第２セット動作（中段）と、第３セット動作（下段）とが表されている。図２に表す現象は、模式的なものであり、必ずしもこの現象に限定されるものではない。

まず、図２の上段に掲げられた第１セット動作について説明する。第１セット動作は、低電圧セット動作である。

低電圧セット時には、配線間に比較的低い電圧（Ｖｓｔｌ）を印加する。ここで、配線層２０の電位は、配線層１０の電位よりも高くなっている。これにより、金属イオン源層３０から金属イオン３０ａが抵抗変化層４０の側に放出されて、抵抗変化層４０内にフィラメント３０ｆが形成される。フィラメント３０ｆは、金属イオン３０ａを含む。

電圧（Ｖｓｔｌ）を印加した後に、配線間に電圧（Ｖｓｔｌ）を印加し続けると、フィラメント３０ｆの下端が金属層５０に接触する。これにより、抵抗変化層４０の抵抗が電圧（Ｖｓｔｌ）を印加する前の抵抗Ｒ０（第１抵抗値）よりも低い抵抗値Ｒ１（第２抵抗値）に変化する。つまり、接触前に高抵抗状態であった抵抗変化層４０の抵抗が低抵抗状態に移行する。すなわち、電圧（Ｖｓｔｌ）の印加により、抵抗変化層４０の抵抗が抵抗値Ｒ１に設定されて、不揮発性記憶装置１にデータ（０，０）の書き込みが行われたことになる。

次に、低電圧セットが終了すると、配線間には、例えば、電圧が印加されない状態（０Ｖ）が続く。電圧が印加されない状態では、抵抗変化層４０は、フィラメント３０ｆの下端が金属層５０から若干、離れた状態を維持する。すなわち、抵抗変化層４０は、データを保持する状態を維持する。

次に、書き込んだデータを読み込むときには、フィラメント３０ｆの下端が再び金属層５０に接触する程度の電圧（Ｖｒｄ１）を、配線間に印加する。これを、読み込み電圧（Ｖｒｄ１）とする。

配線間に、この読み込み電圧（Ｖｒｄ１）を印加すれば、フィラメント３０ｆの下端が再び金属層５０に接触する。すなわち、読み込み電圧（Ｖｒｄ１）を印加することにより、抵抗変化層４０が低抵抗状態（Ｒ１）にあることが検知される。

なお、読み込み電圧（Ｖｒｄ１）と電圧（Ｖｓｔｌ）との間には、読み込み電圧（Ｖｒｄ１）＜電圧（Ｖｓｔｌ）の関係がある。これは、読み込み電圧（Ｖｒｄ１）を印加する際に、抵抗変化層４０内に既にフィラメント３０ｆが形成されているためである。つまり、低電圧セット前では、フィラメント３０ｆ−金属層５０間の距離が実質的にｄ０であったが、データ保持の状態では、フィラメント３０ｆ−金属層５０間の距離がｄ０よりも短いｄ１（＜ｄ０）になっているためである。

このように、抵抗変化層４０の抵抗が抵抗値Ｒ１になった後に、配線間のセット電圧印加を停止した後において、再び配線間に電圧（Ｖｓｔｌ）よりも低い読み込み電圧（Ｖｒｄ１）を印加し、抵抗変化層４０の抵抗が抵抗値Ｒ０から抵抗値Ｒ１に変化したか否かの検知をする。

次に、図２の中段に掲げられた第２セット動作について説明する。第２セット動作は、中電圧セット動作である。

中電圧セット時には、配線間に電圧（Ｖｓｔｌ）よりも高い電圧（Ｖｓｔｍ）を印加する。ここで、配線層２０の電位は、配線層１０の電位よりも高くなっている。これにより、金属イオン源層３０から金属イオン３０ａが抵抗変化層４０の側に放出されて、抵抗変化層４０内にフィラメント３０ｆが形成される。

配線間に電圧（Ｖｓｔｍ）を印加し続けると、フィラメント３０ｆの下端が金属層５０に接触する。これにより、抵抗変化層４０の抵抗が抵抗値Ｒ１に変化する。つまり、接触前に高抵抗状態であった抵抗変化層４０の抵抗が低抵抗状態に移行する。

ここで、中電圧セットでは、低電圧セットに比べてより多くの電流が流れるため、より強固なフィラメント３０ｆが形成される。ここで、より強固なフィラメント３０ｆとは、例えば、より太いフィラメント、あるいは、より緻密なフィラメント等を意味する。例えば、中電圧セットで形成したフィラメント３０ｆには、低電圧セットで形成したフィラメント３０ｆに比べて、より大きい電流を流すことができる。

次に、中電圧セットが終了すると、配線間には、例えば、電圧が印加されない状態（０Ｖ）が続く。電圧が印加されない状態では、抵抗変化層４０は、フィラメント３０ｆの下端が金属層５０から若干、離れた状態を維持する。すなわち、抵抗変化層４０は、データを保持する状態を維持する。

但し、中電圧セットでは、低電圧セットに比べてより強固なフィラメント３０ｆを抵抗変化層４０内に形成したため、データ保持の状態では、フィラメント３０ｆ−金属層５０間の距離がｄ１よりも短いｄ２（＜ｄ１）になる。中電圧セットで不揮発性記憶装置１に書き込まれたデータを、例えば（０，１）とする。

次に、書き込んだデータを読み込むときには、フィラメント３０ｆの下端が再び金属層５０に接触する程度の電圧（Ｖｒｄ２）を、配線間に印加する。これを、読み込み電圧（Ｖｒｄ２）とする。

配線間に、この読み込み電圧（Ｖｒｄ２）を印加すれば、フィラメント３０ｆの下端が再び金属層５０に接触する。すなわち、読み込み電圧（Ｖｒｄ２）を印加することにより、抵抗変化層４０が低抵抗状態（Ｒ１）にあることが検知される。

なお、読み込み電圧（Ｖｒｄ２）と電圧（Ｖｓｔｍ）との間には、読み込み電圧（Ｖｒｄ２）＜電圧（Ｖｓｔｍ）の関係がある。これは、読み込み電圧（Ｖｒｄ２）を印加する際に、すでに抵抗変化層４０内に既にフィラメント３０ｆが形成されているためである。つまり、中電圧セット前では、フィラメント３０ｆ−金属層５０間の距離が実質的にｄ０であったが、データ保持の状態では、フィラメント３０ｆ−金属層５０間の距離がｄ０よりも短いｄ２になっているためである。

また、読み込み電圧（Ｖｒｄ２）と読み込み電圧（Ｖｒｄ１）との間には、読み込み電圧（Ｖｒｄ２）＜読み込み電圧（Ｖｒｄ１）の関係がある。これは、データ保持状態でのフィラメント３０ｆ−金属層５０間の距離について、ｄ２＜ｄ１の関係があるためである。

次に、図２の下段に掲げられた第３セット動作について説明する。第３セット動作は、高電圧セット動作である。

高電圧セット時には、配線間に電圧（Ｖｓｔｍ）よりも高い電圧（Ｖｓｔｈ）を印加する。ここで、配線層２０の電位は、配線層１０の電位よりも高くなっている。これにより、金属イオン源層３０から金属イオン３０ａが抵抗変化層４０の側に放出されて、抵抗変化層４０内にフィラメント３０ｆが形成される。

配線間に電圧（Ｖｓｔｈ）を印加し続けると、フィラメント３０ｆの下端が金属層５０に接触する。これにより、抵抗変化層４０の抵抗が抵抗値Ｒ１に変化する。つまり、抵抗変化層４０の抵抗が高抵抗状態から低抵抗状態に移行する。

ここで、高電圧セットでは、中電圧セットに比べてより多くの電流が流れるため、より強固なフィラメント３０ｆが形成される。高電圧セットで形成したフィラメント３０ｆには、中電圧セットで形成したフィラメント３０ｆに比べて、より大きい電流を流すことができる。

次に、高電圧セットが終了すると、配線間には、例えば、電圧が印加されない状態（０Ｖ）が続く。電圧が印加されない状態では、抵抗変化層４０は、フィラメント３０ｆの下端が金属層５０から若干、離れた状態を維持する。すなわち、抵抗変化層４０は、データを保持する状態を維持する。

但し、高電圧セットでは、中電圧セットに比べてより強固なフィラメント３０ｆを抵抗変化層４０内に形成したため、データ保持の状態では、フィラメント３０ｆ−金属層５０間の距離がｄ２よりも短いｄ３（＜ｄ２）になる。高電圧セットで不揮発性記憶装置１に書き込まれたデータを、例えば（１，０）とする。

次に、書き込んだデータを読み込むときには、フィラメント３０ｆの下端が再び金属層５０に接触する程度の電圧（Ｖｒｄ３）を、配線間に印加する。これを、読み込み電圧（Ｖｒｄ３）とする。

配線間に、この読み込み電圧（Ｖｒｄ３）を印加すれば、フィラメント３０ｆの下端が再び金属層５０に接触する。すなわち、読み込み電圧（Ｖｒｄ３）を印加することにより、抵抗変化層４０が低抵抗状態にあることが検知される。

なお、読み込み電圧（Ｖｒｄ３）と電圧（Ｖｓｔｈ）との間には、読み込み電圧（Ｖｒｄ３）＜電圧（Ｖｓｔｈ）の関係がある。これは、読み込み電圧（Ｖｒｄ３）を印加する際に、抵抗変化層４０内に既にフィラメント３０ｆが形成されているためである。つまり、高電圧セット前では、フィラメント３０ｆ−金属層５０間の距離が実質的にｄ０であったが、データ保持の状態では、フィラメント３０ｆ−金属層５０間の距離がｄ０よりも短いｄ３になっているためである。

また、読み込み電圧（Ｖｒｄ３）と読み込み電圧（Ｖｒｄ２）との間には、読み込み電圧（Ｖｒｄ３）＜読み込み電圧（Ｖｒｄ２）の関係がある。これは、データ保持状態でのフィラメント３０ｆ−金属層５０間の距離について、ｄ３＜ｄ２の関係があるためである。

このように、実施形態によれば、抵抗変化層４０内に、それぞれのセット動作に応じて強度が異なるフィラメント３０ｆを形成することができる。

ここで、低電圧セット後、中電圧セット後、および高電圧セット後の読み込み電圧の関係をまとめると、Ｖｒｄ３＜Ｖｒｄ２＜Ｖｒｄ１の関係があることが分かる。従って、この読み込み電圧の差を利用すれば、不揮発性記憶装置１に書き込まれたデータが（０,０）、（０，１）、（１，０）のいずれかにあるか検知することができる。すなわち、記憶セル７０に対しての多値記録と、そのデータの読み込みが可能になる。

なお、セット動作では、電流制限層６０の存在によって、配線間に流れる電流が適宜抑制される。これにより、フィラメント３０ｆの太さが過剰に太くならないように抑えられる。

また、低電圧セット、中電圧セットおよび高電圧セットで書き込んだデータを消去するときには、配線層２０の電位が配線層１０の電位よりも低くなる逆電圧（−Ｖｒｓ）を、配線間に印加する。これにより、抵抗変化層４０内に拡散していた金属イオン３０ａが金属イオン源層３０の側に移動し、フィラメント３０ｆと金属層５０とが非接触になる。つまり、抵抗変化層４０は、高抵抗状態に移行する。

なお、低電圧セット、中電圧セット、および高電圧セットは、セット電圧を同じにして、電圧印加時間を変えることによっても実行できる。

なお、電圧（Ｖｓｔｌ）を第１電圧、電圧（Ｖｓｔｍ）を第２電圧、電圧（Ｖｓｔｈ）を第３電圧、読み込み電圧（Ｖｒｄ１）を第６電圧、読み込み電圧（Ｖｒｄ２）を第５電圧、読み込み電圧（Ｖｒｄ３）を第４電圧と読み替えてもよい。なお、第４電圧は、第５電圧よりも低く、第５電圧は、第６電圧よりも低い。

また、図２には、表されていないが、リセット状態のデータを（１，１）とすれば、抵抗変化層４０には、第１データとしての（０，０）、第２データとしての（０，１）、第３データとしての（１，０）、第４データとしての（１,１）のデータを書き込めることになる。例えば、読み込み電圧Ｖｒｄ１を配線間に印加してもフィラメント３０ｆの下端が金属層５０に接触しない場合に、抵抗変化層４０が高抵抗状態にあること、すなわちデータ（１，１）であることを検知することができる。

また、実施形態では、低電圧セット後、中電圧セット後、および高電圧セット後の抵抗を実質的に同じであるとし、各セット後の抵抗を低抵抗状態（Ｒ１）としている。また、抵抗値Ｒ０、Ｒ１のそれぞれは、固定値ではなく、フィラメント３０ｆの下端が金属層５０に接触していない状態での抵抗を抵抗値Ｒ０、接触した後の抵抗値を抵抗値Ｒ１としている。

図３（ａ）は、実施形態に係る電流制限層の抵抗−電圧曲線を表す図の一例であり、図３（ｂ）は、実施形態に係るセット動作時の電圧パルスを表す図の一例である。

抵抗変化層４０の抵抗値と、電流制限層６０の抵抗値と、には以下の関係がある。

セット動作前における抵抗変化層４０の抵抗値と電流制限層６０の抵抗値との関係について、仮に、
抵抗変化層４０の抵抗値＜＜電流制限層６０の抵抗値・・・（１）
の関係が成立すると、セット動作では、抵抗変化層４０に電圧が印加されずに、抵抗変化層４０内での金属イオン３０ａの拡散が起こり難くなる。つまり、セット動作ができないことを意味する。一方、
抵抗変化層４０の抵抗値＝電流制限層６０の抵抗値・・・（２）
の関係が成立すると、電極間に印加される電圧の半分が抵抗変化層４０に印加される。このため、セット電圧が最適値より上昇することになる。

従って、セット動作前においては、
抵抗変化層４０の抵抗値＞＞電流制限層６０の抵抗値・・・（３）
の関係が保つように、電流制限層６０の抵抗値を設定する。

続いて、セット動作後における抵抗変化層４０の抵抗値と電流制限層６０の抵抗値との関係について説明する。セット動作後においては、フィラメント３０ｆが金属層５０に接している。

仮に、
抵抗変化層４０の抵抗値＞電流制限層６０の抵抗値・・・（４）
の関係が成立すると、フィラメント３０ｆに電流が流れすぎて、フィラメント３０ｆの破壊が起こる可能性がある。

従って、
抵抗変化層４０の抵抗値（フィラメント３０ｆの抵抗値）＜＜電流制限層６０の抵抗値・・・（５）
の関係が成立すれば、電流制限層６０によってフィラメント３０ｆに流れる電流が制御できる。

このように、電流制限層６０の抵抗値は、セット動作前においては、抵抗変化層４０の抵抗値＞＞電流制限層６０の抵抗値、であり、セット動作後においては、抵抗変化層４０の抵抗値＜＜電流制限層６０の抵抗値、であることが望ましい。

また、電流制限層６０の抵抗Ｒは、図３（ａ）に表すように、電圧Ｖに対して一定ではなく、電圧Ｖを高くすると、低くなる性質を有する。例えば、電流制限層６０の抵抗Ｒは、配線間に電圧（Ｖｓｔｌ）を印加したときよりも、配線間に電圧（Ｖｓｔｍ）を印加したときの方が低くなり、配線間に電圧（Ｖｓｔｍ）を印加したときよりも、配線間に電圧（Ｖｓｔｈ）を印加したときの方が低くなっている。

上述したように、フィラメント３０ｆの強度は、配線間により多くの電流を流すほど強くなる。実施形態では、抵抗Ｒが電圧（Ｖｓｔｌ）を印加したときよりも、電圧（Ｖｓｔｈ）を印加したときに抵抗が低くなる電流制限層６０を用いている。このため、配線間に電圧（Ｖｓｔｈ）を印加したときには、配線間に比較的多くの電流が流れる。

このため、流れた電流によって、図２に表すように、形成されたフィラメント３０ｆの強度に差が生じる。これにより、データ保持時のｄ１〜ｄ３のそれぞれに差が生じる。その結果、読み込み時の再セット電圧に差が生じることになり、セルの多値化が可能になる。

また、電圧（Ｖｓｔｈ）の印加時には、配線間に比較的多くの電流が流れることから、図３（ｂ）に表すように、配線間に電圧（Ｖｓｔｍ）を印加する時間を、配線間に電圧（Ｖｓｔｌ）を印加する時間よりも短く設定し、配線間に電圧（Ｖｓｔｈ）を印加する時間を、配線間に電圧（Ｖｓｔｍ）を印加する時間よりも短く設定することができる。

つまり、制御回路部８０は、中電圧セットをする場合、電圧（Ｖｓｔｍ）の印加時間を、電圧（Ｖｓｔｌ）の印加時間よりも短く制御する。また、制御回路部８０は、高電圧セットをする場合、電圧（Ｖｓｔｈ）の印加時間を、電圧（Ｖｓｔｍ）の印加時間よりも短く制御する。

仮に、電圧に対して抵抗が一定になる電流制限層、もしくは電圧が高くなるほど抵抗が高くなる電流制限層を用いた場合は、第２セット動作での電圧（Ｖｓｔｈ）をさらに高く設定したり、電圧印加時間をさらに長く設定したりする。このため、データ書き込み時により多くの電力を要する。また、記憶セル７０に印加される強電圧、長時間の強電界印加によって、記憶セル７０が破壊する可能性がある。ここで、破壊とは、例えば、配線間の短絡、抵抗変化層４０の絶縁破壊等である。

実施形態に係る多値記録をより具体的に説明する。

実施形態に係る多値記録の具体例を説明する前に、２値記録の具体例について説明する。

図４は、実施形態に係る２値記録を表す模式図である。

ここで、横軸には電圧が表されている。縦軸には、記憶セルの設計変更、印加する電圧値のばらつき等を考慮し、印加する電圧値の度数が表されている。２値記録の例では、上述した低電圧セット動作をあげる。

２値記録では、配線間に電圧（Ｖｓｔｌ）を印加する。これにより、抵抗変化層４０の抵抗が抵抗Ｒ０から抵抗値Ｒ１（＜Ｒ０）に変化する。すなわち、不揮発性記憶装置１にデータの書き込みが行われたことになる。

ここで、電圧（Ｖｓｔｌ）は、その度数によってヒストグラムを描く。例えば、点Ｃは、電圧（Ｖｓｔｌ）の最小値であり、点Ｄは、電圧（Ｖｓｔｌ）の最大値である。

セット動作が終了すると、配線間に電圧が印加されない状態（０Ｖ）が続く。すなわち、抵抗変化層４０は、フィラメント３０ｆの下端が金属層５０から若干、離れた状態を維持する。

次に、書き込んだデータを読み込むために、フィラメント３０ｆの下端を再び金属層５０に接触させる。すなわち、配線間に印加するフィラメント３０ｆの下端が再び金属層５０に接触する程度の電圧（Ｖｔｈ）を配線間に印加する。なお、図４では、電圧（Ｖｓｔｌ）で書き込んだデータを「データＬ」としている。

電圧（Ｖｔｈ）は、電圧（Ｖｓｔｌ）のばらつきに応じて、ヒストグラムを描く。ここで、点Ａは、電圧（Ｖｔｈ）の最小値であり、点Ｂは、電圧（Ｖｔｈ）の最大値である。

実施形態では、書き込んだデータの読み込みを確実に行うために、電圧（Ｖｔｈ）の最大値を読み込み電圧（Ｖｒｄ１）としている。

配線間に、この読み込み電圧（Ｖｒｄ１）を印加すれば、フィラメント３０ｆの下端が再び金属層５０に接触して、抵抗変化層４０が低抵抗状態（例えば、抵抗値Ｒ１）にあることを検知できる。一方、配線間に、この読み込み電圧（Ｖｒｄ１）を印加しても、フィラメント３０ｆの下端が再び金属層５０に接触しなければ、抵抗変化層４０が高抵抗状態（例えば、抵抗値Ｒ０）にあることを検知できる。

なお、データを消去するときには、配線間に逆電圧（−Ｖｒｓ）を印加する。逆電圧（−Ｖｒｓ）は、電圧（Ｖｓｔｌ）のばらつきに応じて、ヒストグラムを描く。ここで、点Ｐは、逆電圧（−Ｖｒｓ）の最大値であり、点Ｑは、逆電圧（−Ｖｒｓ）の最小値である。

図５は、実施形態に係る多値記録を表す模式図である。

制御回路部８０は、セット動作を行う際に、第１セット動作、第２セット動作、および第３セット動作のいずれかのセット動作を行う。

ここで、第１セット動作は、配線層１０と配線層２０との間に第１電圧（Ｖｓｔｌ）を印加し抵抗変化層４０にデータ（０，０）を書き込む動作である。第２セット動作は、配線層１０と配線層２０との間に第１電圧（Ｖｓｔｌ）よりも高い第２電圧（Ｖｓｔｍ）を印加し抵抗変化層４０にデータ（０，１）を書き込む動作である。第３セット動作は、配線層１０と配線層２０との間に第２電圧（Ｖｓｔｍ）よりも高い第３電圧（Ｖｓｔｈ）を印加し抵抗変化層４０にデータ（１，０）を書き込む動作である。

例えば、図５の横軸には電圧が表され、縦軸には、印加する電圧値の度数が表されている。多値記録では、上述した低電圧セット動作のほかに、中電圧セット動作、高電圧セット動作を行う。図５の斜線で表されたヒストグラムは、図４を用いて説明した低電圧セット動作および読み込み動作を表している。また、図５では、図４の「Ｖｔｈ」が「Ｖ１ｔｈ」に置き換えられている。図５のドットで表されたヒストグラムは、中電圧セット動作および読み込み動作を表している。

多値記録では、電圧（Ｖｓｔｌ）以外に、配線間に、電圧（Ｖｓｔｍ）および電圧（Ｖｓｔｈ）を印加する。電圧（Ｖｓｔｍ）を印加することにより、抵抗変化層４０の抵抗は、抵抗値Ｒ１に変化する。また、電圧（Ｖｓｔｈ）を印加することにより、抵抗変化層４０の抵抗は、抵抗値Ｒ１に変化する。

電圧（Ｖｓｔｍ）および電圧（Ｖｓｔｈ）は、その度数によってヒストグラムを描く。ここで、点Ｋは、電圧（Ｖｓｔｍ）の最小値であり、点Ｌは、電圧（Ｖｓｔｍ）の最大値である。また、点Ｇは、電圧（Ｖｓｔｈ）の最小値であり、点Ｈは、電圧（Ｖｓｔｈ）の最大値である。

中電圧セット動作が終了すると、配線間に電圧が印加されない状態（０Ｖ）が続く。すなわち、抵抗変化層４０は、フィラメント３０ｆの下端が金属層５０から若干、離れた状態を維持する。また、高電圧セット動作が終了すると、配線間に電圧が印加されない状態（０Ｖ）が続く。すなわち、抵抗変化層４０は、フィラメント３０ｆの下端が金属層５０から若干、離れた状態を維持する。

次に、書き込んだデータを読み込むために、フィラメント３０ｆの下端を再び金属層５０に接触させる。すなわち、配線間に印加するフィラメント３０ｆの下端が再び金属層５０に接触する程度の電圧（Ｖ２ｔｍ）を配線間に印加する。図５では、電圧（Ｖｓｔｍ）で書き込んだデータを「データＭ」としている。また、電圧（Ｖ２ｔｈ）を配線間に印加しても、フィラメント３０ｆの下端が再び金属層５０に接触する。図５では、電圧（Ｖｓｔｈ）で書き込んだデータを「データＨ」としている。

電圧（Ｖ２ｔｍ）は、電圧（Ｖｓｔｍ）のばらつきに応じて、ヒストグラムを描く。同様に、電圧（Ｖ２ｔｈ）は、電圧（Ｖｓｔｈ）のばらつきに応じて、ヒストグラムを描く。電圧（Ｖ２ｔｍ）のヒストグラムは、電圧（Ｖ１ｔｍ）のヒストグラムの左側に位置する。電圧（Ｖ２ｔｈ）のヒストグラムは、電圧（Ｖ１ｔｈ）のヒストグラムの左側に位置する。この理由は、データ保持の状態において、フィラメント３０ｆ−金属層５０間の距離がｄ３＜ｄ２＜ｄ１となっているためである。ここで、点Ｉは、電圧（Ｖ２ｔｍ）の最小値であり、点Ｊは、電圧（Ｖ２ｔｍ）の最大値である。また、点Ｅは、電圧（Ｖ２ｔｈ）の最小値であり、点Ｆは、電圧（Ｖ２ｔｈ）の最大値である。

実施形態では、高電圧セット動作で書き込んだデータの読み込みを確実に行うために、電圧（Ｖ２ｔｍ）の最大値を読み込み電圧（Ｖｒｄ２）とし、電圧（Ｖ２ｔｈ）の最大値を読み込み電圧（Ｖｒｄ３）としている。

配線間に、読み込み電圧（Ｖｒｄ２）を印加すれば、フィラメント３０ｆの下端が再び金属層５０に接触して、抵抗変化層４０が低抵抗状態（Ｒ１）にあることを検知できる。同様に、配線間に、読み込み電圧（Ｖｒｄ３）を印加すれば、フィラメント３０ｆの下端が再び金属層５０に接触して、抵抗変化層４０が低抵抗状態（Ｒ１）にあることを検知できる。

ここで、読み込み電圧（Ｖｒｄ２）は、読み込み電圧（Ｖｒｄ１）よりも低いため、読み込み電圧（Ｖｒｄ２）を印加しても、低電圧セット動作で書き込んだ抵抗変化層４０はさらに低抵抗状態にならない。また、読み込み電圧（Ｖｒｄ３）は、読み込み電圧（Ｖｒｄ１）および読み込み電圧（Ｖｒｄ２）よりも低いため、読み込み電圧（Ｖｒｄ３）を印加しても、低電圧セット動作で書き込んだ抵抗変化層４０および中電圧セット動作で書き込んだ抵抗変化層４０は低抵抗状態にならない。つまり、データＨを読み込むときは、読み込み電圧（Ｖｒｄ３）を配線間に印加するだけで足り、データＭを読み込むときは、読み込み電圧（Ｖｒｄ２）を配線間に印加するだけで足りる（後述）。

また、データＬを読み込むときは、最初に、配線間に読み込み電圧（Ｖｒｄ３）を印加し、抵抗変化層４０が抵抗状態（Ｒ１）にあることを確認する。ここで、抵抗状態（Ｒ１）を確認できなければ、続いて、配線間に読み込み電圧（Ｖｒｄ２）を印加して、抵抗変化層４０が抵抗状態（Ｒ１）にあることを検知する。ここで、抵抗状態（Ｒ１）を確認できなければ、続いて、配線間に読み込み電圧（Ｖｒｄ１）を印加して、抵抗変化層４０が抵抗状態（Ｒ１）にあることを検知する。

なお、多値記録では、低電圧セット動作、中電圧セット動作、および高電圧セット動作を行うため、図５に示す逆電圧（−Ｖｒｓ）のヒストグラム幅が図４に示す逆電圧（−Ｖｒｓ）のヒストグラム幅よりも広くなっている。

なお、点Ａ〜点Ｈにおける電圧値は、例えば、１０Ｖ以内に収まっている。

以上説明した書き込みの動作、読み込みの動作は、上述した制御回路部８０によって自動的に制御されている。

図６は、実施形態に係る書き込みのフローを表す図である。

制御回路部８０は、セット動作を行う前に、抵抗変化層４０の状態が目的とするデータに対応しているか否かの検知（判断）をする（ステップＳ１０Ｗ）。

ここで、制御回路部８０は、抵抗変化層４０の状態が目的とするデータに対応していれば、このままの状態を維持する（ｅｎｄ）。例えば、データとして、抵抗変化層４０に、データ（０，０）を書き込むときに、抵抗変化層４０の状態がすでにデータ（０，０）ならば書き込む必要はないからである。

なお、このステップＳ１０Ｗの検知は、後述するステップＳ１０Ｒ〜ステップＳ７０Ｒと同じフローで実行可能である。

次に、制御回路部８０は、抵抗変化層４０の状態が目的とするデータに対応していないと判断した場合、抵抗変化層４０に対してリセット動作を行う（ステップＳ２０Ｗ）。

例えば、制御回路部８０は、抵抗変化層４０に対して、第１セット動作を行う場合、第１セット動作を行う前に、抵抗変化層４０にデータ（０，０）が書き込まれているか否かの検知を行う。続いて、制御回路部８０は、抵抗変化層４０にデータ（０，０）が書き込まれていないと判断した場合に、配線層１０と配線層２０の間にリセット電圧が印加される制御をする。ここで、リセット電圧とは、配線層２０よりも配線層１０に高い電位が供給された電圧である。これにより、抵抗変化層４０の抵抗が抵抗値Ｒ１よりも高く設定される（リセット状態）。

あるいは、制御回路部８０は、抵抗変化層４０に対して、第２セット動作を行う場合、第２セット動作を行う前に、抵抗変化層４０にデータ（０，１）が書き込まれているか否かの検知を行う。続いて、制御回路部８０は、抵抗変化層４０にデータ（０，１）が書き込まれていないと判断した場合に、抵抗変化層４０に対してリセット動作を行う。

あるいは、制御回路部８０は、抵抗変化層４０に対して、第３セット動作を行う場合、第３セット動作を行う前に、抵抗変化層４０にデータ（１，０）が書き込まれているか否かの検知を行う。続いて、制御回路部８０は、抵抗変化層４０にデータ（１，０）が書き込まれていないと判断した場合に、抵抗変化層４０に対してリセット動作を行う。

次に、制御回路部８０は、抵抗変化層４０に対してリセット動作がなされているか否かの判断をする（ステップＳ３０Ｗ）。

ここで、制御回路部８０は、抵抗変化層４０がリセット状態にないと判断した場合、抵抗変化層４０に対して再びリセット動作を行う。

また、制御回路部８０は、抵抗変化層４０がリセット状態にあると判断した場合、抵抗変化層４０に対してセット動作を行う（ステップＳ４０Ｗ）。

セット動作においては、制御回路部８０は、配線層１０と配線層２０の間に電圧（Ｖｓｔｌ）が印加される制御をする（第１セット動作）。

あるいは、制御回路部８０は、配線層１０と配線層２０の間に電圧（Ｖｓｔｌ）よりも高い電圧（Ｖｓｔｍ）が印加される制御をする（第２セット動作）。

あるいは、制御回路部８０は、配線層１０と配線層２０の間に電圧（Ｖｓｔｍ）よりも高い電圧（Ｖｓｔｈ）が印加される制御をする（第３セット動作）。

制御回路部８０は、抵抗変化層４０の抵抗が上記セット動作のいずれかによって抵抗値Ｒ１になった後に、配線層１０と配線層２０との間の電圧印加を停止する制御を行う。つまり、第１セット動作、第２セット動作、および第３セット動作のいずれかのセット動作後には配線間の電圧供給が停止されて、抵抗変化層４０に記録された各データが保持される。

図７は、実施形態に係る読み込みのフローを表す図である。

セット動作後において、制御回路部８０は、次に示す読み込み動作を行う。読み込み動作は、再セット動作とも称される。

読み込み動作では、抵抗変化層４０に対して読み込み電圧が最も低い読み込み電圧から最も高い読み込み電圧の順に印加される。これは、仮に、データ読み込み時に、抵抗変化層４０に対して最も高い読み込み電圧から印加すると、最も低い書き込み電圧で書き込んだ細いフィラメント３０ｆの形状が変形することを防止するためである。

例えば、制御回路部８０は、配線層１０と配線層２０の間に電圧（Ｖｓｔｌ）よりも低い読み込み電圧（Ｖｒｄ３）が印加される制御をする（ステップＳ１０Ｒ）。

次に、制御回路部８０は、抵抗変化層４０に書き込まれたデータがデータ（１，０）であるか否かを検知する。データ（１，０）の検知では、配線層１０と配線層２０の間に読み込み電圧（Ｖｒｄ３）を印加する前後の配線層１０と配線層２０の間の抵抗の変化に基づいて検知する。例えば、制御回路部８０は、抵抗変化層４０の抵抗が低抵抗の抵抗値Ｒ１に移行したか否かを検知する（ステップＳ２０Ｒ）。

ここで、抵抗変化層４０の抵抗が抵抗値Ｒ１であれば、制御回路部８０は、抵抗変化層４０の状態がデータ（１,０）であると判断する。つまり、制御回路部８０は、データ（１，０）を読み込むことができる（ｅｎｄ）。

また、制御回路部８０は、抵抗変化層４０に書き込まれたデータがデータ（１，０）でないと判断した場合、換言すれば、制御回路部８０が抵抗変化層４０の抵抗が抵抗値Ｒ１に移行してないと判断した場合、配線層１０と配線層２０の間に読み込み電圧（Ｖｒｄ２）が印加される制御をする（ステップＳ３０Ｒ）。ここで、読み込み電圧（Ｖｒｄ２）は、読み込み電圧（Ｖｒｄ３）より高く、電圧（Ｖｓｔｌ）よりも低い電圧である。

続いて、制御回路部８０は、抵抗変化層４０に書き込まれたデータがデータ（０，１）であるか否かを検知する。データ（０，１）の検知では、配線層１０と配線層２０の間に読み込み電圧（Ｖｒｄ２）を印加する前後の配線層１０と配線層２０の間の抵抗の変化に基づいて検知する。例えば、制御回路部８０は、抵抗変化層４０の抵抗が低抵抗の抵抗値Ｒ１に移行したか否かを検知する（ステップＳ４０Ｒ）。

ここで、抵抗変化層４０の抵抗が抵抗値Ｒ１であれば、制御回路部８０は、抵抗変化層４０の状態がデータ（０,１）であると判断する。つまり、制御回路部８０は、データ（０，１）を読み込むことができる（ｅｎｄ）。

また、制御回路部８０は、抵抗変化層４０に書き込まれたデータがデータ（０，１）でないと判断した場合、換言すれば、抵抗変化層４０の抵抗が抵抗値Ｒ１に移行してないと判断した場合、配線層１０と配線層２０の間に読み込み電圧（Ｖｒｄ１）が印加される制御をする（ステップＳ５０Ｒ）。ここで、読み込み電圧（Ｖｒｄ１）は、読み込み電圧（Ｖｒｄ２）より高く、電圧（Ｖｓｔｌ）よりも低い電圧である。

続いて、制御回路部８０は、抵抗変化層４０に書き込まれたデータがデータ（０，０）であるか否かを検知する。データ（０，０）の検知では、配線層１０と配線層２０の間に読み込み電圧（Ｖｒｄ１）を印加する前後の配線層１０と配線層２０の間の抵抗の変化に基づいて検知する。例えば、制御回路部８０は、抵抗変化層４０の抵抗が低抵抗の抵抗値Ｒ１に移行したか否かを検知する（ステップＳ６０Ｒ）。

ここで、抵抗変化層４０の抵抗が抵抗値Ｒ１であれば、制御回路部８０は、抵抗変化層４０の状態がデータ（０,０）であると判断する。つまり、制御回路部８０は、データ（０，０）を読み込むことができる（ｅｎｄ）。

また、制御回路部８０は、抵抗変化層４０の抵抗が抵抗値Ｒ１でないと判断した場合、抵抗変化層４０の状態がリセット状態（データ（１,１））であると判断する（ステップＳ７０Ｒ）。

以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。

また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 不揮発性記憶装置、 １０ 配線層、 ２０ 配線層、 ３０ 金属イオン源層、 ３０ａ 金属イオン、 ３０ｆ フィラメント、 ４０ 抵抗変化層、 ５０ 金属層、 ６０ 電流制限層、 ７０ 記憶セル、 ８０ 制御回路部、 ８１ 電圧供給回路部

Claims (17)

1. 第１配線層と、
   第２配線層と、
   前記第１配線層と前記第２配線層との配線間に設けられた金属イオン源層と、
   前記金属イオン源層と前記第１配線層との間に設けられ、前記金属イオン源層から放出される金属イオンがその内部に拡散することが可能な抵抗変化層と、
   前記抵抗変化層にデータの書き込みを行うセット動作を行う際に、前記配線間に印加するセット電圧または前記セット電圧の印加時間を変え、前記抵抗変化層に多値データを書き込み、前記多値データのそれぞれを読み出す読み込む動作を行う際に、前記配線間に印加する読み込み電圧の差異に基づいて前記多値データを読み出す制御回路部と、
   を備えた不揮発性記憶装置。
2. 前記制御回路部は、前記セット動作を行う際に、
   前記配線間に第１電圧を印加し前記抵抗変化層に第１データを書き込む第１セット動作、前記配線間に前記第１電圧よりも高い第２電圧を印加し前記抵抗変化層に第２データを書き込む第２セット動作、および前記配線間に前記第２電圧よりも高い第３電圧を印加し前記抵抗変化層に第３データを書き込む第３セット動作のいずれかのセット動作を行う請求項１に記載の不揮発性記憶装置。
3. 前記制御回路部は、前記読み込み動作を行う際に、
   前記配線間に前記第１電圧よりも低い第４電圧を印加し、前記抵抗変化層に書き込まれたデータが前記第３データであるか否かを検知し、
   前記抵抗変化層に書き込まれたデータが前記第３データでないと判断した場合、前記配線間に前記第４電圧より高く前記第１電圧よりも低い第５電圧を印加し、前記抵抗変化層に書き込まれたデータが前記第２データであるか否かを検知し、
   前記抵抗変化層に書き込まれたデータが前記第２データでないと判断した場合、前記配線間に前記第５電圧より高く前記第１電圧よりも低い第６電圧を印加し、前記抵抗変化層に書き込まれたデータが前記第１データであるか否かを検知する制御を行う請求項２に記載の不揮発性記憶装置。
4. 前記第３データの検知では、前記配線間に前記第４電圧を印加する前後の前記配線間の抵抗の変化に基づいて検知し、
   前記第２データの検知では、前記配線間に前記第５電圧を印加する前後の前記配線間の抵抗の変化に基づいて検知し、
   前記第１データの検知では、前記配線間に前記第６電圧を印加する前後の前記配線間の抵抗の変化に基づいて検知する請求項３に記載の不揮発性記憶装置。
5. 前記制御回路部は、前記第１セット動作を行う前に、
   前記抵抗変化層に前記第１データが書き込まれているか否かの検知を行い、
   前記抵抗変化層に前記第１データが書き込まれていないと判断した場合に、前記第１配線層に前記第２配線層よりも高い電位を印加するリセット動作を行うか、
   前記制御回路部は、前記第２セット動作を行う前に、
   前記抵抗変化層に前記第２データが書き込まれているか否かの検知を行い、
   前記抵抗変化層に前記第２データが書き込まれていないと判断した場合に、前記リセット動作を行うか、
   前記制御回路部は、前記第３セット動作を行う前に、
   前記抵抗変化層に前記第３データが書き込まれているか否かの検知を行い、
   前記抵抗変化層に前記第３データが書き込まれていないと判断した場合に、前記リセット動作を行う請求項２〜４のいずれか１つに記載の不揮発性記憶装置。
6. 前記制御回路部は、前記第１セット動作、前記第２セット動作、および前記第３セット動作のいずれかの後に、前記配線間の電圧印加を停止する制御を行う請求項２〜５のいずれか１つに記載の不揮発性記憶装置。
7. 前記第１配線層と前記抵抗変化層との間または前記第２配線層と前記金属イオン源層との間に設けられた電流制限層をさらに備え、
   前記電流制限層の抵抗は、前記第１配線層と前記第２配線層との間に前記第１電圧を印加する場合に比べ前記第２電圧を印加する場合の方が低くなり、前記第２電圧を印加する場合に比べ前記第３電圧を印加する場合の方が低くなる請求項２〜６のいずれか１つに記載の不揮発性記憶装置。
8. 前記制御回路部は、前記第２セット動作を行う場合、
   前記第２電圧を印加する時間を、前記第１電圧を印加する時間よりも短く制御する請求項７に記載の不揮発性記憶装置。
9. 前記制御回路部は、前記第３セット動作を行う場合、
   前記第３電圧を印加する時間を、前記第２電圧を印加する時間よりも短く制御する請求項７に記載の不揮発性記憶装置。
10. 前記電流制限層の抵抗は、前記セット動作前において、前記抵抗変化層の抵抗よりも低く、前記セット動作後において、前記抵抗変化層の抵抗よりも高い請求項７に記載の不揮発性記憶装置。
11. 前記電流制限層は、前記第１配線層と前記抵抗変化層との間に設けられ、
    前記抵抗変化層と前記電流制限層との間に第３配線層をさらに備えた請求項７に記載の不揮発性記憶装置。
12. 第１配線層と、
    第２配線層と、
    前記第１配線層と前記第２配線層との配線間に設けられた金属イオン源層と、
    前記金属イオン源層と前記第１配線層との間に設けられ、前記金属イオン源層から放出される金属イオンがその内部に拡散することが可能な抵抗変化層と、を備えた不揮発性記憶装置の駆動方法であり、
    前記抵抗変化層にデータの書き込みを行うセット動作を行う際に、前記配線間に印加するセット電圧または前記セット電圧の印加時間を変え、前記抵抗変化層に多値データを書き込み、
    前記多値データのそれぞれを読み出す読み込む動作を行う際に、前記配線間に印加する読み込み電圧の差異に基づいて前記多値データを読み出す不揮発性記憶装置の駆動方法。
13. 前記セット動作を行う際に、
    前記配線間に第１電圧を印加し抵抗変化層に第１データを書き込む第１セット動作、前記配線間に前記第１電圧よりも高い第２電圧を印加し前記抵抗変化層に第２データを書き込む第２セット動作、および前記配線間に前記第２電圧よりも高い第３電圧を印加し前記抵抗変化層に第３データを書き込む第３セット動作のいずれかのセット動作を行う請求項１２に記載の不揮発性記憶装置の駆動方法。
14. 前記読み込み動作を行う際に、
    前記配線間に前記第１電圧よりも低い第４電圧を印加し、前記抵抗変化層に書き込まれたデータが前記第３データであるか否かを検知し、
    前記抵抗変化層に書き込まれたデータが前記第３データでないと判断した場合、前記配線間に前記第４電圧より高く前記第１電圧よりも低い第５電圧を印加し、前記抵抗変化層に書き込まれたデータが前記第２データであるか否かを検知し、
    前記抵抗変化層に書き込まれたデータが前記第２データでないと判断した場合、前記配線間に前記第５電圧より高く前記第１電圧よりも低い第６電圧を印加し、前記抵抗変化層に書き込まれたデータが前記第１データであるか否かを検知する請求項１３に記載の不揮発性記憶装置の駆動方法。
15. 前記第３データの検知では、前記配線間に前記第４電圧を印加する前後の前記配線間の抵抗の変化に基づいて検知し、
    前記第２データの検知では、前記配線間に前記第５電圧を印加する前後の前記配線間の抵抗の変化に基づいて検知し、
    前記第１データの検知では、前記配線間に前記第６電圧を印加する前後の前記配線間の抵抗の変化に基づいて検知する請求項１４に記載の不揮発性記憶装置の駆動方法。
16. 前記第１セット動作を行う前に、
    前記抵抗変化層に前記第１データが書き込まれているか否かの検知を行い、
    前記抵抗変化層に前記第１データが書き込まれていないと判断した場合に、前記第１配線層に前記第２配線層よりも高い電位を印加するリセット動作を行うか、
    前記第２セット動作を行う前に、
    前記抵抗変化層に前記第２データが書き込まれているか否かの検知を行い、
    前記抵抗変化層に前記第２データが書き込まれていないと判断した場合に、前記リセット動作を行うか、
    前記第３セット動作を行う前に、
    前記抵抗変化層に前記第３データが書き込まれているか否かの検知を行い、
    前記抵抗変化層に前記第３データが書き込まれていないと判断した場合に、前記リセット動作を行う請求項１３〜１５のいずれか１つに記載の不揮発性記憶装置の駆動方法。
17. 前記第１セット動作、前記第２セット動作、および前記第３セット動作のいずれかの後に、前記配線間の電圧印加を停止する請求項１３〜１６のいずれか１つに記載の不揮発性記憶装置の駆動方法。