[go: up one dir, main page]

TWI692867B - 高電子遷移率電晶體元件及其製造方法 - Google Patents

高電子遷移率電晶體元件及其製造方法 Download PDF

Info

Publication number
TWI692867B
TWI692867B TW107135006A TW107135006A TWI692867B TW I692867 B TWI692867 B TW I692867B TW 107135006 A TW107135006 A TW 107135006A TW 107135006 A TW107135006 A TW 107135006A TW I692867 B TWI692867 B TW I692867B
Authority
TW
Taiwan
Prior art keywords
layer
metal nitride
channel
channel layer
nitride layer
Prior art date
Application number
TW107135006A
Other languages
English (en)
Other versions
TW202015233A (zh
Inventor
陳誌濠
溫文瑩
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW107135006A priority Critical patent/TWI692867B/zh
Priority to CN201811610977.XA priority patent/CN111009580B/zh
Priority to US16/406,037 priority patent/US11302807B2/en
Publication of TW202015233A publication Critical patent/TW202015233A/zh
Application granted granted Critical
Publication of TWI692867B publication Critical patent/TWI692867B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

一種高電子遷移率電晶體元件，包括基底、第一通道層、第二通道層、頂蓋層、第一金屬氮化物層、閘極、源極與汲極。第一通道層設置在基底上。第二通道層設置在第一通道層上。頂蓋層設置在第二通道層上，且暴露出部分第二通道層。第一金屬氮化物層設置在頂蓋層上。閘極設置在第一金屬氮化物層上。第一金屬氮化物層的寬度大於或等於閘極的寬度。源極與汲極設置在閘極兩側的第二通道層上。

Description

高電子遷移率電晶體元件及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種高電子遷移率電晶體(high electron mobility transistor device，HEMT)元件及其製造方法。
在現行的III-V族的HEMT元件的製程中，會進行一些高溫製程來完成HEMT元件的製作。然而，高溫製程會使得閘極下方的膜層中的金屬粒子擴散到位在通道層與閘極之間的頂蓋層(cap layer)中，甚至擴散到閘極中，而此熱變異使得閘極產生異常。如此一來，將導致HEMT元件的可靠度變差。
本發明提供一種HEMT元件及其製造方法，其可具有較佳的熱穩定性與可靠度。
本發明提出一種HEMT元件，包括基底、第一通道層、第二通道層、頂蓋層、第一金屬氮化物層、閘極、源極與汲極。 第一通道層設置在基底上。第二通道層設置在第一通道層上。頂蓋層設置在第二通道層上，且暴露出部分第二通道層。第一金屬氮化物層設置在頂蓋層上。閘極設置在第一金屬氮化物層上。第一金屬氮化物層的寬度大於或等於閘極的寬度。源極與汲極設置在閘極兩側的第二通道層上。
依照本發明的一實施例所述，在上述HEMT元件中，更可包括第二金屬氮化物層與第三金屬氮化物層。第二金屬氮化物層設置在源極與第二通道層之間。第三金屬氮化物層設置在汲極與第二通道層之間。
依照本發明的一實施例所述，在上述HEMT元件中，第一金屬氮化物層、第二金屬氮化物層與第三金屬氮化物層的厚度例如分別是70Å至150Å。
依照本發明的一實施例所述，在上述HEMT元件中，頂蓋層的材料例如是未經摻雜的氮化鎵或P型摻雜的氮化鎵。
依照本發明的一實施例所述，在上述HEMT元件中，更可包括緩衝層。緩衝層設置在第一通道層與基底之間。
依照本發明的一實施例所述，在上述HEMT元件中，更可包括保護層。保護層設置在頂蓋層上，且暴露出部分頂蓋層。第一金屬氮化物層可設置在保護層所暴露出的頂蓋層上。
依照本發明的一實施例所述，在上述HEMT元件中，更可包括絕緣層。絕緣層設置在閘極與第一金屬氮化物層之間。
本發明提出一種HEMT元件的製造方法，包括以下步驟。在基底上形成第一通道層。在第一通道層上形成第二通道層。在第二通道層上形成頂蓋層。頂蓋層暴露出部分第二通道層。在頂蓋層上形成第一金屬氮化物層。在第一金屬氮化物層上形成閘極。第一金屬氮化物層的寬度大於或等於閘極的寬度。在閘極兩側的第二通道層上形成源極與汲極。
依照本發明的一實施例所述，在上述HEMT元件的製造方法中，更可包括以下步驟。在源極與第二通道層之間形成第二金屬氮化物層。在汲極與第二通道層之間形成第三金屬氮化物層。
依照本發明的一實施例所述，在上述HEMT元件的製造方法中，第一金屬氮化物層、第二金屬氮化物層與第三金屬氮化物層的形成方法可包括以下步驟。形成覆蓋頂蓋層與第二通道層的金屬氮化物材料層。在形成閘極、源極與汲極之後，對金屬氮化物材料層進行圖案化製程。
依照本發明的一實施例所述，在上述HEMT元件的製造方法中，金屬氮化物材料層的形成方法例如是物理氣相沉積法。
依照本發明的一實施例所述，在上述HEMT元件的製造方法中，第二金屬氮化物層與第二通道層可形成共價鍵結，且第三金屬氮化物層與第二通道層可形成共價鍵結。共價鍵結的形成方法例如是進行600℃以下的退火製程或在常溫下直接生成。
依照本發明的一實施例所述，在上述HEMT元件的製造方法中，更可包括在形成第一通道層之前，在基底上形成緩衝層。
依照本發明的一實施例所述，在上述HEMT元件的製造方法中，更可包括在頂蓋層上形成保護層。保護層暴露出部分頂蓋層。第一金屬氮化物層可形成在所述保護層所暴露出的頂蓋層上。
依照本發明的一實施例所述，在上述HEMT元件的製造方法中，更可包括在閘極與第一金屬氮化物層之間形成絕緣層。
基於上述，在本發明所提出的HEMT元件及其製造方法中，由於第一金屬氮化物層位在閘極下方，因此在進行製程時，可藉由第一金屬氮化物層阻擋閘極下方的膜層中的金屬粒子擴散到閘極中，以防止閘極因熱發生劣化。如此一來，可提升HEMT元件的熱穩定性與可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30:HEMT元件
100:基底
102:緩衝層
104、106:通道層
108:頂蓋材料層
108a:頂蓋層
110:保護材料層
110a:保護層
112:金屬氮化物材料層
112a、112b、112c:金屬氮化物層
114:閘極
116:源極
118:汲極
200:絕緣材料層
200a:絕緣層
300:頂蓋層
圖1A至圖1G為本發明一實施例的HEMT元件的製造流程剖面圖。
圖2A至圖2C為本發明另一實施例的HEMT元件的製造流程剖面圖。
圖3為本發明另一實施例的HEMT元件的剖面圖。
圖1A至圖1G為本發明一實施例的HEMT元件的製造流程剖面圖。HEMT元件可為空乏型高電子遷移率電晶體(depletion-mode(D-mode)HEMT)元件、空乏型金屬-絕緣體-半導體高電子遷移率電晶體(D-mode metal-insulator-semiconductor(MIS)HEMT)元件或增強型高電子遷移率電晶體(enhancement-mode(E-mode)HEMT)元件。在本實施例中，HEMT元件是以空乏型高電子遷移率電晶體(D-mode HEMT)元件為例來進行說明，但本發明並不以此為限。
請參照圖1A，可在基底100上形成緩衝層102。基板100的材料例如是藍寶石、Si、SiC或GaN。緩衝層102的材料例如是氮化鎵(GaN)或氮化鋁鎵(AlGaN)。緩衝層102的形成方法可為磊晶成長法，例如是有機金屬化學氣相沈積法(metal-organic chemical vapor deposition，MOCVD)。在一實施例中，在緩衝層102與基底100之間可形成有成核層(未示出)。
接著，在緩衝層102上形成通道層104。通道層104的材料例如是氮化鎵(GaN)。通道層104的形成方法可為磊晶成長法，例如是有機金屬化學氣相沈積法。
然後，在通道層104上形成通道層106。通道層106的材料例如是氮化鋁鎵(AlGaN)。通道層106的形成方法可為磊晶成長法，例如是有機金屬化學氣相沈積法。
接下來，在通道層106上形成頂蓋材料層108。在本實施 例中，頂蓋材料層108的材料例如是未經摻雜的氮化鎵(GaN)，但本發明並不以此為限。頂蓋材料層108的形成方法可為磊晶成長法，例如是有機金屬化學氣相沈積法。
請參照圖1B，可對頂蓋材料層108進行圖案化製程，而在通道層106上形成頂蓋層108a。頂蓋層108a暴露出部分通道層106。舉例來說，可藉由微影製程與蝕刻製程對頂蓋材料層108進行圖案化。
請參照圖1C，可形成覆蓋頂蓋層108a與通道層106的保護材料層110。保護材料層110的材料例如是氧化矽或氮化矽。保護材料層110的形成方法例如是化學氣相沉積法。
請參照圖1D，可對保護材料層110進行圖案化製程，而在頂蓋層108a上形成保護層110a。保護層110a暴露出部分頂蓋層108a。舉例來說，可藉由微影製程與蝕刻製程對保護材料層110進行圖案化。
請參照圖1E，形成覆蓋頂蓋層108a與通道層106的金屬氮化物材料層112。此外，金屬氮化物材料層112更可覆蓋保護層110a。金屬氮化物材料層112的材料例如是氮化鈦(TiN)。金屬氮化物材料層112的厚度例如是70Å至150Å。金屬氮化物材料層112的形成方法例如是物理氣相沉積法。
請參照圖1F，在金屬氮化物材料層112上形成閘極114。閘極114的材料例如是鎳(Ni)或金(Au)。舉例來說，閘極114的形成方法例如是組合使用沉積製程、微影製程與蝕刻製程。
在閘極114兩側的通道層106上方的金屬氮化物材料層112上形成源極116與汲極118。此外，源極116與汲極118可形成在由頂蓋層108a所暴露出的通道層106上方。源極116與汲極118的材料例如是鋁(Al)。舉例來說，源極116與汲極118的形成方法例如是組合使用沉積製程、微影製程與蝕刻製程。
此外，所屬技術領域具有通常知識者可依照製程需求調整閘極114、源極116與汲極118的形成順序。舉例來說，可先形成閘極114，再形成源極116與汲極118。在另一實施例中，可先形成源極116與汲極118，再形成閘極114。
請參照圖1G，在形成閘極114、源極116與汲極118之後，對金屬氮化物材料層112進行圖案化製程，藉此可在頂蓋層108a上形成金屬氮化物層112a，可在源極116與通道層106之間形成金屬氮化物層112b，且可在汲極118與通道層106之間形成金屬氮化物層112c。金屬氮化物層112a、金屬氮化物層112b與金屬氮化物層112c可互不相連。舉例來說，可藉由微影製程與蝕刻製程對金屬氮化物材料層112進行圖案化。
此外，閘極114位在金屬氮化物層112a上。金屬氮化物層112a可形成在保護層110a所暴露出的頂蓋層108a上。在一實施例中，只要金屬氮化物層112a、金屬氮化物層112b與金屬氮化物層112c彼此互不相連，金屬氮化物層112a亦可延伸至部分保護層110a上(可參考圖2C)。
金屬氮化物層112a可阻擋閘極114下方的膜層中的金屬粒子擴散到閘極114中，以防止閘極114因熱發生劣化。此外，金屬氮化物層112a的寬度可大於或等於閘極114的寬度，藉此，閘極114與金屬氮化物層112a可具有漸進式場板效果(gradual field effect)，而使得通道的閘極下的電場分佈均勻地擴張，進而提升崩潰電壓與元件穩定性。
金屬氮化物層112b與通道層106可形成共價鍵結，且金屬氮化物層112c與通道層106可形成共價鍵結。共價鍵結的形成方法例如是進行600℃以下的退火製程或在常溫下直接生成。舉例來說，可在金屬氮化物材料層112形成之後，進行上述退火製程。由此可知，在本實施例中，上述共價鍵結可在低溫甚至於常溫下直接生成，因此可防止頂蓋層108a下方的膜層中的金屬粒子擴散到頂蓋層108a中。如此一來，可防止頂蓋層108a因受熱發生變異而失去原有的功能。
以下，藉由圖1G來說明本實施例的HEMT元件10。
請參照圖1G，HEMT元件10包括基底100、通道層104、通道層106、頂蓋層108a、金屬氮化物層112a、閘極114、源極116與汲極118，且更可包括緩衝層102、保護層110a、金屬氮化物層112b與金屬氮化物層112c中的至少一者。通道層104設置在基底100上。通道層106設置在通道層104上。頂蓋層108a設置在通道層106上，且暴露出部分通道層106。頂蓋層108a的材料例如是未經摻雜的氮化鎵(GaN)，但本發明並不以此為限。金屬 氮化物層112a設置在頂蓋層108a上。閘極114設置在金屬氮化物層112a上。源極116與汲極118設置在閘極114兩側的通道層106上。在本實施例中，源極116與汲極118可設置在由頂蓋層108a所暴露出的通道層106上。緩衝層102設置在通道層104與基底100之間。保護層110a設置在頂蓋層108a上，且暴露出部分頂蓋層108a。金屬氮化物層112a可設置在保護層110a所暴露出的頂蓋層108a上。金屬氮化物層112b設置在源極116與通道層106之間。金屬氮化物層112c設置在汲極118與通道層106之間。金屬氮化物層112a、金屬氮化物層112b與金屬氮化物層112c的材料例如是氮化鈦(TiN)。金屬氮化物層112a、金屬氮化物層112b與金屬氮化物層112c的厚度例如分別是70埃至150埃。此外，HEMT元件10中的各構件的材料、配置方式、形成方法與功效已於上述實施例進行詳盡地描述，於此不再重複說明。
基於上述實施例可知，由於金屬氮化物層112a位在閘極114下方，因此在進行製程時，可藉由金屬氮化物層112a阻擋閘極114下方的膜層中的金屬粒子擴散到閘極114中，以防止閘極114因熱發生劣化。如此一來，可提升HEMT元件10的熱穩定性與可靠度。
圖2A至圖2C為本發明另一實施例的HEMT元件的製造流程剖面圖。圖2A至圖2C為接續圖1E的步驟之後的製作流程剖面圖。此外，相較於圖1E中的保護層110a，圖2A中的保護層110a所暴露出的頂蓋層108a的區域可略有不同。所屬技術領域具 有通常知識者可依照元件功能需求對保護層110a所暴露出頂蓋層108a的區域進行調整。
請同時參照圖1E至圖1G與圖2A至圖2C，圖2C的HEMT元件20與圖1G的HEMT元件10在製造方法上的差異如下。請參照圖2A至圖2C，在HEMT元件20的製造方法中，會在閘極114與金屬氮化物層112a之間形成絕緣層200a。絕緣層200a的材料例如是氧化矽或氮化矽。
舉例來說，絕緣層200a的形成方法可包括以下步驟。請參照圖2A，可形成覆蓋金屬氮化物材料層112的絕緣材料層200。絕緣材料層200的形成方法例如是化學氣相沉積法。請參照圖2B，可對絕緣材料層200進行圖案化製程，而在金屬氮化物材料層112上形成絕緣層200a。舉例來說，可藉由微影製程與蝕刻製程對絕緣材料層200進行圖案化。
此外，HEMT元件20的製造方法中的其他步驟可參考HEMT元件10的製造方法，於此不再重複說明。
另一方面，圖2C的HEMT元件20與圖1G的HEMT元件10在結構上的差異如下。圖2C的HEMT元件20可為空乏型金屬-絕緣體-半導體高電子遷移率電晶體(D-mode MIS HEMT)元件。HEMT元件20更可包括絕緣層200a。絕緣層200a設置在閘極114與金屬氮化物層112a之間。除此之外，HEMT元件20與HEMT元件10中的相同構件以相同的符號表示並省略其說明。
基於上述實施例可知，在HEMT元件20及其製造方法 中，由於金屬氮化物層112a位在閘極114下方，因此在進行製程時，可藉由金屬氮化物層112a阻擋閘極114下方的膜層中的金屬粒子擴散到閘極114中，以防止閘極114因熱發生劣化。如此一來，可提升HEMT元件20的熱穩定性與可靠度。
圖3為本發明另一實施例的HEMT元件的剖面圖。相較於圖1G中的保護層110a，圖3中的保護層110a所暴露出的頂蓋層108a的區域可略有不同。所屬技術領域具有通常知識者可依照製程需求對保護層110a所暴露出頂蓋層108a的區域進行調整。
請同時參照圖1G與圖3，圖3的HEMT元件30與圖1G的HEMT元件10在結構與製造方法上的差異如下。請參照圖3，圖3的HEMT元件30可為增強型高電子遷移率電晶體(E-mode HEMT)元件。頂蓋層300的材料可為P型摻雜的氮化鎵(P-GaN)，如鎂摻雜的氮化鎵。此外，閘極114的材料可為鉬(Mo)、鎢(W)或鋁(Al)，且源極116與汲極118的材料可為鋁(Al)。在HEMT元件30的製造方法中，除了可依序形成閘極114、源極116與汲極118之外，在閘極114、源極116與汲極118的材料相同的情況下，閘極114、源極116與汲極118亦可藉由相同的製程同時形成。
基於上述實施例可知，在HEMT元件30及其製造方法中，由於金屬氮化物層112a位在閘極114下方，因此在進行製程時，可藉由金屬氮化物層112a阻擋閘極114下方的膜層中的金屬粒子擴散到閘極114中，以防止閘極114因熱發生劣化。如此一來，可提升HEMT元件30的熱穩定性與可靠度。
綜上所述，在上述實施例所提出的HEMT元件及其製造方法中，可藉由位在閘極下方的金屬氮化物層來防止金屬粒子擴散到閘極中，以防止閘極因熱發生劣化，進而可提升HEMT元件的熱穩定性與可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10：HEMT元件 100：基底 102：緩衝層 104、106：通道層 108a：頂蓋層 110a：保護層 112a、112b、112c：金屬氮化物層 114：閘極 116：源極 118：汲極

Claims (13)

  1. 一種高電子遷移率電晶體元件，包括：基底；第一通道層，設置在所述基底上；第二通道層，設置在所述第一通道層上；頂蓋層，設置在所述第二通道層上，且暴露出部分所述第二通道層；第一金屬氮化物層，設置在所述頂蓋層上；閘極，設置在所述第一金屬氮化物層上，其中所述第一金屬氮化物層的寬度大於或等於所述閘極的寬度；源極與汲極，設置在所述閘極兩側的所述第二通道層上，其中所述源極與所述第一金屬氮化物層彼此分離，且所述汲極與所述第一金屬氮化物層彼此分離第二金屬氮化物層，設置在所述源極與所述第二通道層之間；以及第三金屬氮化物層，設置在所述汲極與所述第二通道層之間。
  2. 如申請專利範圍第1項所述的高電子遷移率電晶體元件，其中所述第一金屬氮化物層、所述第二金屬氮化物層與所述第三金屬氮化物層的厚度分別是70Å至150Å。
  3. 如申請專利範圍第1項所述的高電子遷移率電晶體元件，其中所述頂蓋層的材料包括未經摻雜的氮化鎵或P型摻雜的氮化鎵。
  4. 如申請專利範圍第1項所述的高電子遷移率電晶體元件，更包括：緩衝層，設置在所述第一通道層與所述基底之間。
  5. 如申請專利範圍第1項所述的高電子遷移率電晶體元件，更包括：保護層，設置在所述頂蓋層上，且暴露出部分所述頂蓋層，其中所述第一金屬氮化物層設置在所述保護層所暴露出的所述頂蓋層上。
  6. 如申請專利範圍第1項所述的高電子遷移率電晶體元件，更包括：絕緣層，設置在所述閘極與所述第一金屬氮化物層之間。
  7. 一種高電子遷移率電晶體元件的製造方法，包括：在基底上形成第一通道層；在所述第一通道層上形成第二通道層；在所述第二通道層上形成頂蓋層，其中所述頂蓋層暴露出部分所述第二通道層；在所述頂蓋層上形成第一金屬氮化物層；在所述第一金屬氮化物層上形成閘極，其中所述第一金屬氮 化物層的寬度大於或等於所述閘極的寬度；在所述閘極兩側的所述第二通道層上形成源極與汲極，其中所述源極與所述第一金屬氮化物層彼此分離，且所述汲極與所述第一金屬氮化物層彼此分離在所述源極與所述第二通道層之間形成第二金屬氮化物層；以及在所述汲極與所述第二通道層之間形成第三金屬氮化物層。
  8. 如申請專利範圍第7項所述的高電子遷移率電晶體元件的製造方法，其中所述第一金屬氮化物層、所述第二金屬氮化物層與所述第三金屬氮化物層的形成方法包括：形成覆蓋所述頂蓋層與所述第二通道層的金屬氮化物材料層；以及在形成所述閘極、所述源極與所述汲極之後，對所述金屬氮化物材料層進行圖案化製程。
  9. 如申請專利範圍第8項所述的高電子遷移率電晶體元件的製造方法，其中所述金屬氮化物材料層的形成方法包括物理氣相沉積法。
  10. 如申請專利範圍第7項所述的高電子遷移率電晶體元件的製造方法，其中所述第二金屬氮化物層與所述第二通道層形成共價鍵結，所述第三金屬氮化物層與所述第二通道層形成共價 鍵結，且所述共價鍵結的形成方法包括進行600℃以下的退火製程或在常溫下直接生成。
  11. 如申請專利範圍第7項所述的高電子遷移率電晶體元件的製造方法，更包括：在形成所述第一通道層之前，在所述基底上形成緩衝層。
  12. 如申請專利範圍第7項所述的高電子遷移率電晶體元件的製造方法，更包括：在所述頂蓋層上形成保護層，其中所述保護層暴露出部分所述頂蓋層，且所述第一金屬氮化物層形成在所述保護層所暴露出的所述頂蓋層上。
  13. 如申請專利範圍第7項所述的高電子遷移率電晶體元件的製造方法，更包括：在所述閘極與所述第一金屬氮化物層之間形成絕緣層。
TW107135006A 2018-10-04 2018-10-04 高電子遷移率電晶體元件及其製造方法 TWI692867B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107135006A TWI692867B (zh) 2018-10-04 2018-10-04 高電子遷移率電晶體元件及其製造方法
CN201811610977.XA CN111009580B (zh) 2018-10-04 2018-12-27 高电子迁移率晶体管元件及其制造方法
US16/406,037 US11302807B2 (en) 2018-10-04 2019-05-08 High electron mobility transistor (HEMT) device having a metal nitride layer disposed between gate contact and a capping layer and a method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107135006A TWI692867B (zh) 2018-10-04 2018-10-04 高電子遷移率電晶體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW202015233A TW202015233A (zh) 2020-04-16
TWI692867B true TWI692867B (zh) 2020-05-01

Family

ID=70051170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135006A TWI692867B (zh) 2018-10-04 2018-10-04 高電子遷移率電晶體元件及其製造方法

Country Status (3)

Country Link
US (1) US11302807B2 (zh)
CN (1) CN111009580B (zh)
TW (1) TWI692867B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195945B2 (en) * 2019-09-03 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Cap structure coupled to source to reduce saturation current in HEMT device
WO2021237563A1 (en) 2020-05-28 2021-12-02 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN113809169A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 基于栅源漏一体化沉积的氮化镓器件及其制作方法
TWI822586B (zh) * 2023-02-10 2023-11-11 力晶積成電子製造股份有限公司 高電子遷移率電晶體元件及其製造方法
CN119364800A (zh) * 2024-12-18 2025-01-24 西安电子科技大学广州研究院 p-GaN栅HEMT器件、制备方法、芯片及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020092A1 (en) * 2001-07-24 2003-01-30 Primit Parikh Insulating gate AlGaN/GaN HEMT
TW200605350A (en) * 2004-07-23 2006-02-01 Cree Inc Methods of fabricating nitride-based transistors with a cap layer and a recessed gate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189780B2 (ja) * 1998-03-24 2001-07-16 日本電気株式会社 半導体装置の製造装置及びその製造方法
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7973304B2 (en) * 2007-02-06 2011-07-05 International Rectifier Corporation III-nitride semiconductor device
JP2009060042A (ja) * 2007-09-03 2009-03-19 Asahi Kasei Electronics Co Ltd 半導体デバイス
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US9070705B2 (en) * 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc HEMT semiconductor device and a process of forming the same
US9842923B2 (en) 2013-03-15 2017-12-12 Semiconductor Components Industries, Llc Ohmic contact structure for semiconductor device and method
JP6540461B2 (ja) * 2015-10-30 2019-07-10 富士通株式会社 半導体装置及び半導体装置の製造方法
TWI613814B (zh) * 2016-11-29 2018-02-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020092A1 (en) * 2001-07-24 2003-01-30 Primit Parikh Insulating gate AlGaN/GaN HEMT
TW200605350A (en) * 2004-07-23 2006-02-01 Cree Inc Methods of fabricating nitride-based transistors with a cap layer and a recessed gate

Also Published As

Publication number Publication date
TW202015233A (zh) 2020-04-16
US20200111901A1 (en) 2020-04-09
CN111009580B (zh) 2023-09-08
US11302807B2 (en) 2022-04-12
CN111009580A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
TWI692867B (zh) 高電子遷移率電晶體元件及其製造方法
US9236464B2 (en) Method of forming a high electron mobility transistor
US8748274B2 (en) Method for fabricating semiconductor device
US9418901B2 (en) Semiconductor device containing HEMT and MISFET and method of forming the same
US8624296B1 (en) High electron mobility transistor including an embedded flourine region
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
TWI478337B (zh) 高電子遷移率電晶體及其製造方法
US11784053B2 (en) Semiconductor device manufacturing method
JP6724685B2 (ja) 半導体装置
CN108198855B (zh) 半导体元件、半导体基底及其形成方法
JP2019075558A5 (zh)
TWI680503B (zh) 氮化鎵高電子移動率電晶體的閘極結構的製造方法
US9564503B2 (en) Semiconductor device and method of manufacturing semiconductor device
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP7308593B2 (ja) 窒化物半導体装置
WO2024104074A1 (zh) 一种半导体装置及其形成方法
JP5431756B2 (ja) Ｉｉｉ族窒化物半導体からなる半導体装置
TW202329462A (zh) 高電子遷移率電晶體及其製作方法
TWI857705B (zh) 半導體結構
JP6052977B2 (ja) 半導体装置およびその製造方法
JP6048732B2 (ja) 半導体装置およびその製造方法
CN110875385A (zh) 半导体装置结构及其制造方法
TW202010018A (zh) 半導體裝置結構及其製造方法