[go: up one dir, main page]

TWI643245B - 半導體積體電路裝置之製造方法 - Google Patents

半導體積體電路裝置之製造方法 Download PDF

Info

Publication number
TWI643245B
TWI643245B TW104100007A TW104100007A TWI643245B TW I643245 B TWI643245 B TW I643245B TW 104100007 A TW104100007 A TW 104100007A TW 104100007 A TW104100007 A TW 104100007A TW I643245 B TWI643245 B TW I643245B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
based insulating
silicon
silicon nitride
Prior art date
Application number
TW104100007A
Other languages
English (en)
Other versions
TW201532123A (zh
Inventor
萩原琢也
村田龍紀
田所昌洋
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201532123A publication Critical patent/TW201532123A/zh
Application granted granted Critical
Publication of TWI643245B publication Critical patent/TWI643245B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026—Focusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

在45nm技術節點（Technology Node）以後的高NA之ArF液體浸漬曝光中，特別是在接觸步驟等的細微加工步驟中，接觸孔徑等的不一致常常發生。本案之一發明，在接觸步驟中，於多層抗蝕劑與被加工絶緣膜之間，插入氮化矽系絶緣膜，藉此，便可減少接觸步驟中的接觸孔徑等的不一致。

Description

半導體積體電路裝置之製造方法
本案係關於一種半導體積體電路裝置（或是半導體裝置）的製造方法，例如，其可適用於曝光技術。
日本特開2012－4170號公報（專利文獻1），係關於一種由下層的富碳膜、中層的富矽膜、上層的感光性抗蝕劑膜等所構成的多層抗蝕劑曝光技術。其揭示了於再藉由等處理時，在除去中層的富矽膜之前，進行臭氧處理，之後，使用藥液進行濕處理的技術。
日本特開2005－166997號公報（專利文獻2），係關於一種液體浸漬曝光裝置中的斜入射方式的聚焦檢出系統。其揭示了令斜入射檢査光的入射角比84度更大，以使其在抗蝕劑表面充分被反射的技術。 【先前技術文獻】 【專利文獻】
【專利文獻1】日本特開2012－4170號公報 【專利文獻2】日本特開2005－166997號公報
【發明所欲解決的問題】
例如，在40nm技術節點（Technology Node）以後的高NA的ArF液體浸漬曝光中，特別是在接觸步驟等的細微加工步驟中，接觸孔徑等的不一致常常發生。
以下説明用來解決該等問題的手段等，其他技術問題與新穎特徴從本說明書的記述以及所附圖式應可明瞭。 【解決問題的手段】
若簡單説明本案所揭示之實施態樣之中的代表性態樣的概要內容，則如以下所述。
亦即，本案一實施態樣的概要內容，係在接觸步驟中，於多層抗蝕劑與被加工絶緣膜之間，插入氮化矽系絶緣膜。 【發明的功效】
若簡單説明本案所揭示之實施態樣之中的代表性態樣所得到的功效，則如以下所述。
亦即，若根據該本案一實施態樣，便可減少接觸步驟中的接觸孔徑等的不一致。
〔實施態樣的概要內容〕 首先，針對本案所揭示之代表性實施態樣説明其概要內容。
1. 一種包含以下步驟的半導體積體電路裝置的製造方法：（a）在半導體晶圓的第1主面上，形成第1氮化矽系絶緣膜的步驟；（b）在該第1氮化矽系絶緣膜上，形成第1氧化矽系絶緣膜的步驟；（c）於該第1氧化矽系絶緣膜，形成第2氮化矽系絶緣膜的步驟；（d）在該第2氮化矽系絶緣膜上，塗布富碳膜的步驟；（e）在該富碳膜上，塗布包含碳以及矽為主要成分的含矽膜的步驟；（f）在該含矽膜上，塗布光阻膜的步驟；（g）藉由使用紫外線曝光光線的縮小投影曝光，使該光阻膜曝光的步驟；（h）在該步驟（g）之後，藉由使該光阻膜顯影，於該光阻膜形成圖案，並使該圖案依序轉印到該含矽膜以及該富碳膜的步驟；（i）將經過加工的該富碳膜當作遮罩，藉由第1乾蝕刻，於該第2氮化矽系絶緣膜形成貫通孔的步驟；（j）在該步驟（i）之後，將該富碳膜當作遮罩，藉由第2乾蝕刻，使該貫通孔延長到該第1氧化矽系絶緣膜的底面的步驟；（k）在該步驟（j）之後，將該富碳膜除去的步驟；以及（l）在該步驟（k）之後，將該貫通孔外的該第2氮化矽系絶緣膜以及該貫通孔內的該第1氮化矽系絶緣膜除去的步驟；在此，於該步驟（g）中，藉由使用波長比該紫外線曝光光線更長的基準光的離軸型且斜入射方式的自動聚焦光學系統，朝向該半導體晶圓的該第1主面，從斜方向使該基準光入射，並根據其反射光，實行自動對焦。
2. 在該第1項所記載的半導體積體電路裝置的製造方法中，該第2氮化矽系絶緣膜為氮化矽膜。
3. 在該第1或2項所記載的半導體積體電路裝置的製造方法中，該紫外線曝光光線為ArF準分子雷射的波長193nm的曝光光線。
4. 在該第1至3項中任一項所記載的半導體積體電路裝置的製造方法中，該基準光為可見光。
5. 在該第1至3項中任一項所記載的半導體積體電路裝置的製造方法中，該基準光為可見範圍的寬頻光。
6. 在該第1至5項中任一項所記載的半導體積體電路裝置的製造方法中，該縮小投影曝光為液體浸漬曝光。
7. 在該第6項所記載的半導體積體電路裝置的製造方法中，該液體浸漬曝光所使用的液體以水為主要成分。
8. 在該第1至7項中任一項所記載的半導體積體電路裝置的製造方法中，該縮小投影曝光使用半色調遮罩進行。
9. 在該第5或9項所記載的半導體積體電路裝置的製造方法中，該步驟（g）的該基準光之中，侵入到該第1氧化矽系絶緣膜的比例，就該基準光的中心波長的光而言，在38.7％以下。
10. 一種包含以下步驟的半導體積體電路裝置的製造方法：（a）在半導體晶圓的第1主面上，形成第1氮化矽系絶緣膜的步驟；（b）在該第1氮化矽系絶緣膜上，形成第1氧化矽系絶緣膜的步驟；（c）在該第1氧化矽系絶緣膜上，塗布富碳膜的步驟；（d）在該富碳膜上，塗布包含碳以及矽為主要成分的含矽膜的步驟；（e）在該含矽膜上，塗布光阻膜的步驟；（f）藉由使用紫外線曝光光線的縮小投影曝光，使該光阻膜曝光的步驟；（g）在該步驟（f）之後，藉由使該光阻膜顯影，於該光阻膜形成圖案，將該圖案依序轉印到該含矽膜以及該富碳膜的步驟；（h）將經過加工的該富碳膜當作遮罩，藉由第1乾蝕刻，於該第1氧化矽系絶緣膜形成貫通孔的步驟；（i）在該步驟（h）之後，將該富碳膜除去的步驟；以及（j）在該步驟（i）之後，將該貫通孔內的該第1氮化矽系絶緣膜除去的步驟；在此，（1）於該步驟（f）中，藉由使用可見範圍的寬頻基準光的離軸型且斜入射方式的自動聚焦光學系統，朝向該半導體晶圓的該第1主面，從斜方向使該基準光入射，並根據其反射光，實行自動對焦；（2）此時，該基準光之中，侵入到該第1氧化矽系絶緣膜的比例，就該基準光的中心波長的光而言，在38.7％以下。
11. 在該第10項所記載的半導體積體電路裝置的製造方法中，該紫外線曝光光線為ArF準分子雷射的波長193nm的曝光光線。
12. 在該第10或11項所記載的半導體積體電路裝置的製造方法中，該縮小投影曝光為液體浸漬曝光。
13. 在該第12項所記載的半導體積體電路裝置的製造方法中，該縮小投影曝光使用半色調遮罩進行。
14. 在該第10至13項中任一項所記載的半導體積體電路裝置的製造方法中，該步驟（g）的該基準光之中，侵入到該第1氧化矽系絶緣膜的比例，就波長680nm的光而言，在38.7％以下。
15. 在該第10至14項中任一項所記載的半導體積體電路裝置的製造方法中，至少，在該步驟（f）中，於該第1氮化矽系絶緣膜與該富碳膜之間，並未設置氮化矽系絶緣膜。
〔本案的記載形式、基本用語、用法的説明〕 1. 在本案中，實施態樣的記載，有時會因應需要，便宜分成複數個段落記載，惟除了特別明示並非如此的情況之外，該等態樣並非相互獨立個別的態樣，單一實施例的各部分，其中一方可為另一方的部分詳細內容或是部分或全部的變化實施例等。另外，原則上，同樣的部分省略重複說明。另外，實施態樣中的各構成要件，除了特別明示並非如此的情況、理論上限定於該數值的情況以及從文章脈絡可知明顯並非如此的情況之外，均非必要構件。
再者，在本案中，當稱「半導體裝置」或是「半導體積體電路裝置」時，主要是指各種電晶體（主動元件）單體，以及，以該等構件為中心，在半導體晶片等（例如單結晶矽基板）上堆積電阻、電容等的裝置，以及，封裝半導體晶片等所得到的裝置。在此，作為各種電晶體的代表性電晶體，例如代表MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體）的MISFET（Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣半導體場效電晶體）。此時，作為積體電路構造的代表性積體電路，例如代表組合N通道型MISFET與P通道型MISFET的CMOS（Complementary Metal Oxide Semiconductor，互補式金氧半導體）型積體電路的CMIS（Complementary Metal Insulator Semiconductor，互補式金屬絕緣半導體）型積體電路。
現今的半導體積體電路裝置，亦即，LSI（Large Scale Integration，大型積體電路）的晶圓製程，通常，可分為二個部分。亦即，第一部分，係從作為原材料的矽晶圓的搬入到前金屬（Premetal）製程（由M1配線層下端與閘極電極構造之間的層間絶緣膜等的形成、接觸孔的形成、鎢栓入、埋入等所構成的製程）為止的FEOL（Front End of Line，前段）製程。第二部分，係從M1配線層的形成開始，到鋁系襯墊電極上的最後保護膜的襯墊開口的形成為止（在晶圓等級封裝處理程序中，亦包含該處理程序）的BEOL（Back End of Line，後段）製程。
另外，在本案中，便宜上，著眼於層間絶緣膜該層，將屬於同一層間絶緣膜的配線與介層附上相同的層名。亦即，第1層埋入配線與第2層埋入配線之間的介層為第2層介層。
2. 同樣地在實施態樣等的記載中，針對材料、組成等，即使稱「由A所構成的X」等，除了特別明示並非如此的情況以及從文章脈絡可知明顯並非如此的情況之外，亦並非排除以A以外的要件為主要構成要件之一的情況。例如，若針對成分來說，則意味著「包含A為主要成分的X」等。例如，即使稱「矽構件」等，亦並非僅限於純粹的矽，也包含SiGe合金、其他以矽為主要成分的多元合金或包含其他添加物等的構件，自不待言。
同樣地，即使稱「氧化矽膜」、「氧化矽系絶緣膜」等，除了比較純粹的非摻雜氧化矽（Undoped Silicon Dioxide）之外，也包含其他以氧化矽為主要成分的絶緣膜。例如，摻雜了TEOS基底氧化矽（TEOS－based silicon oxide，以四乙氧基矽烷為基礎的氧化矽）、PSG（Phosphorus Silicate Glass，磷矽酸鹽玻璃）、BPSG（Borophosphosilicate Glass，硼磷矽玻璃）等雜質的氧化矽系絶緣膜亦為氧化矽膜。另外，除了熱氧化膜、CVD氧化膜之外，SOG（Spin On Glass，旋塗式玻璃）、奈米群集二氧化矽（NSC：Nano Clustering Silica）等的塗布系膜亦為氧化矽膜或是氧化矽系絶緣膜。此外，FSG（Fluorosilicate Glass，氟矽玻璃）、SiOC（Silicon Oxicarbide，碳氧化矽）或是碳摻雜氧化矽（Carbon－doped Silicon oxide）或是OSG（Organosilicate Glass，有機矽酸鹽玻璃）等的Low－k絶緣膜亦同樣為氧化矽膜或是氧化矽系絶緣膜。再者，將空孔導入與該等構件相同之構件的二氧化矽系Low－k絶緣膜（多孔系絶緣膜，當稱「多孔性或是多孔質」時，包含分子性多孔質）亦為氧化矽膜或是氧化矽系絶緣膜。
另外，與氧化矽系絶緣膜並列，在半導體技術領域常用的矽系絶緣膜，為氮化矽系絶緣膜。屬於該系統的材料，有SiN、SiCN、SiNH、SiCNH等。在此，當稱「氮化矽」時，除了特別明示並非如此的情況之外，係包含SiN以及SiNH二者。同樣地，當稱「SiCN」時，除了特別明示並非如此的情況之外，係包含SiCN以及SiCNH二者。
另外，SiC，具有與SiN類似的性質，SiON（SiOC、SiOCN），雖然多被分類為氧化矽系絶緣膜，然而在作為蝕刻停止膜或參考光反射促進膜的情況下，係比較接近SiC、SiN等。因此，該等氧化物與氮化物（碳化物、碳氮化物）的分類，係以其中任一個元素為主要元素來分類。
氮化矽膜等的氮化矽系絶緣膜，多使用作為SAC（Self－Aligned Contact，自我對準接觸）技術中的蝕刻停止膜，亦即，CESL（Contact Etch－Stop Layer，接觸蝕刻停止層），此外亦可使用作為SMT（Stress Memorization Technique，應力記憶技術）中的應力施加膜。
3. 當稱「晶圓」時，通常係指半導體積體電路裝置（半導體裝置、電子裝置亦同）形成於其上的單結晶矽晶圓，亦包含磊晶晶圓、SOI基板、LCD玻璃基板等的絶緣基板與半導體層等的複合晶圓等，自不待言。
4. 關於圖形、位置、屬性等，雖作出較佳的例示，惟除了特別明示並非如此的情況以及從文章脈絡可知明顯並非如此的情況之外，並非嚴謹地僅限於該等態樣，自不待言。因此，例如，所謂「正方形」，亦包含幾近正方形，所謂「正交」，亦包含幾近正交的情況，所謂「一致」，亦包含幾乎一致的情況。此點，就「平行」、「直角」而言也是同樣。因此，例如，偏離完全平行10度左右的偏差，仍屬於平行。另外，就以下所説明的斜入射自動聚焦系統的入射角度而言，並無此限定（因為主要是在偏離直角10度左右的區域進行操作）。
另外，就某範圍而言，當稱「全體」、「全部」、「全部範圍」等時，亦包含「幾乎全體」、「幾乎全部」、「幾乎全部範圍」等的情況。因此，例如，某範圍的80％以上，亦可稱為「全體」、「全部」、「全部範圍」。此點，就「全周」、「全長」等而言也是同樣。
再者，就某一構件的形狀而言，當稱「矩形」時，亦包含「幾乎矩形」。因此，例如，若與矩形不同之部分的面積，未達整體的20％，則仍可稱為矩形。在此情況下，其就「環狀」等而言也是同樣。在此情況下，當環狀體斷開時，內插或是外插該斷開要件部分的部分係環狀體的一部分。
另外，就周期性而言，所謂「周期性地」，亦包含幾乎周期性地，就各個要件而言，例如，若周期的偏差未達20％，則各個要件仍可稱為「周期性地」。再者，雖在該範圍之外，惟若未達該周期性對象的全部要件的例如20％，則仍可稱全體為「周期性地」。
另外，本節的定義，為一般性定義，當在以下的個別記載中有不同的定義時，就該部分而言，以個別記載為優先。其中，就該個別記載部分中並未限定的部分而言，只要並未明確否定，本節的定義、限定等仍為有效。
5. 再者，當提及特定的數値、數量時，除了特別明示並非如此的情況、理論上限定於該數值的情況以及從文章脈絡可知明顯並非如此的情況之外，亦可為超越該特定數値的數値，或是未達該特定數値的數値。
6. 在本案中，所謂「多層抗蝕劑膜」，主要係指堆疊複數層之膜層為一體，而作為光阻膜之用的膜層，各層主要藉由塗布成膜。另外，所謂「塗布」並非僅限於「旋轉塗布」。在以下的例子中，多層抗蝕劑膜，主要係由至少構成中間層的含矽膜（至少包含碳以及矽為主要成分的膜層）、位於其下層的富碳膜（包含碳為主要成分，且不包含矽為主要成分的膜）以及位於上層且具有感光性的光阻膜所構成。其中，並未排除於中間、下層或上層插設其他膜層的情況。例如，亦可於最上層形成液體浸漬曝光用的上塗（Top Coat）膜等。
另外，在提及「多層抗蝕劑膜基底氮化矽系絶緣膜」或是「多層抗蝕劑膜基底膜」等時的「基底膜」，係指插設於多層抗蝕劑膜與被加工膜之間的光學特性調整膜，其為除去多層抗蝕劑膜之後立刻被除去的膜層。
另外，在本案中，所謂「寬頻光」，係指合計帶域寬度在100nm以上的光。
〔實施態樣的詳細內容〕 針對實施態樣更進一步詳述。在各圖中，同一或是同樣的部分以同一或是類似的記號或參照符號表示，説明原則上不重複。
另外，在所附的圖式中，當反而會變得繁雜時或是與空隙的區別很明確時，即使是剖面有時也會省略影線等。與此相關，當根據説明等明確可知時，即使是平面上封閉的孔，有時也會省略背景的輪廓線。再者，即使並非剖面，為了明示其並非空隙，有時也會附上影線。
另外，關於二者擇一的情況下的稱呼，在一方稱為「第1」等，另一方稱為「第2」等的情況下，雖有時係順著代表性實施態樣依序對應例示，然而即使稱為例如「第1」，也並非僅限於所例示的該選擇項，自不待言。
1. 本案的一實施態樣的半導體積體電路裝置的製造方法中所使用的曝光裝置的一例的主要部位等的説明（主要為圖1）。圖1係本案的該一實施態樣的半導體積體電路裝置的製造方法中所使用的曝光裝置的一例的主要部位等的示意剖面圖。據此，說明本案的該一實施態樣的半導體積體電路裝置的製造方法中所使用的曝光裝置的一例的主要部位等。
首先，根據圖1，作為液體浸漬縮小投影曝光裝置的一例，以步進及掃描型液體浸漬縮小投影曝光裝置（例如縮小率4：1）為例，説明離軸（Off－Axis）型斜入射方式的自動聚焦光學系統65的概要內容。另外，在此，係取以包含波長680nm的光在內的可見範圍的寬頻光（光源54例如為鹵素燈）為基準光64的例子具體説明，惟亦可為不含波長680nm的光在內的寬頻光，另外，無論波長680nm的光是否包含在內或是不包含在內，亦可不是寬頻光（亦即單色光或是狹帶域光）。另外，基準光，亦可為紫外範圍的光（寬頻光、單色光或是狹帶域光），或者亦可為包含可見範圍與紫外範圍雙方在內的寬頻光。在使用寬頻光的情況下，具有可排除干涉的好處。另外，在此，作為寬頻光的基準光源54，係以鹵素燈為例具體説明，惟亦可為鹵素燈以外的連續光譜光源，自不待言。另外，在使用可見範圍光的情況下，具有光學系統的構造較簡單（光學系統的單價也較低廉），選擇的範圍也較廣的好處。
如圖1所示的，半導體晶圓1，例如，以表面1a（第1主面）向上的方式，放置於晶圓平台51上。自動聚焦光學系統65，例如，以鹵素燈為光源54，例如，透過光學濾鏡60（帶通濾光片），以包含波長680nm的光在內的可見範圍的寬頻光為基準光64。基準光64的波長範圍，例如，可為從波長560nm到800nm左右的較佳範圍。斜入射方式的基準光64的入射角θ，例如，為85度（較佳範圍為例如80度到89度），被半導體晶圓1的表面1a（正確來說，主要是表面上的多層膜分界）所反射的基準光64，射入位置檢出用光電轉換元件55，轉換成電子信號分布，由聚焦控制裝置53進行資料處理。根據該資料處理結果，聚焦控制裝置53，例如，控制平台控制裝置52，藉此控制晶圓平台51的上下位置以及傾斜，實行自動對焦。該自動對焦，因應需要，在一枚晶圓1曝光之前，以及在曝光的途中（在步進掃描中的適當時機）實行。此時，晶圓上的觀測點，例如，係由分布於晶圓整個表面的複數個（例如數十點）觀測點所構成。
接著簡單説明關於曝光。如圖1所示的，沿著曝光系統光軸56（一般不限於直線），設置了曝光光學系統58，例如，從ArF準分子雷射等的曝光光源61所射出的曝光光線57（例如波長193nm的單色光），藉由曝光用照明裝置62成為具備既定特性（例如σ：0.7的圓形照明）的照明光束。該照明光束（曝光光線57），穿透形成了所欲轉印之電路圖案的光學遮罩59（在反射遮罩的情況下為反射），藉由曝光光學系統58（例如NA：1.3），透過液體浸漬用液體63（例如純水），聚焦於半導體晶圓1上。亦即，基本上，光學遮罩59上的電路圖案的實像，投影並成像於半導體晶圓1上的光阻膜上。在此，光學遮罩59，例如，宜為透光率6％左右的半色調遮罩。曝光，例如，適用該自動對焦，以步進掃描等方式（當然亦可為步進方式等其他的方式）實行。曝光光線，除了波長193nm之外，亦可使用各種光源（KrF、F2 ）以及波長的光，自不待言。然而，在實用上，ArF準分子雷射的波長193nm的曝光光線，從波長較短（比起KrF準分子雷射而言）、光源價格、防塵薄膜組件的藉由性等的觀點來看，為最佳選擇。
另外，液體浸漬用液體63，除了純水（或是以水為主要成分的液體）之外，亦可使用同等或是更高介電常數的液體，自不待言。然而，純水等（亦即以純水或是水為主要成分的液體），在容易使用此點有利於處理程序。而且，單價也較低廉。
另外，曝光手段，除了液體浸漬曝光之外，亦可使用非液體浸漬曝光。然而，若使用液體浸漬曝光，便具有能夠獲得更高解析度的好處。
再者，光學遮罩，除了半色調遮罩之外，亦可使用二元式遮罩、雷文生型相位偏移遮罩、其他相位偏移遮罩。然而，半色調遮罩，可用與二元式遮罩幾乎同樣的遮罩作成步驟製成，其單價也比較低廉（比起半色調遮罩以外的相位偏移遮罩而言），亦可獲得一定程度的相位偏移效果（改良改善效果），具有該等好處。
2. 本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的説明（主要從圖2到圖14）。以下，多層抗蝕劑製程，係以無上塗層的3層製程為例具體説明，惟多層抗蝕劑製程，不限於3層，亦可為2層，或是4層以上，自不待言。另外，亦可使用上塗層。另外，無上塗層的製程，具有製程組成較單純的好處。另外，3層製程，作為多層抗蝕劑製程，成本效率非常良好。另外，如以下所説明的，3層製程中的中間層膜以及下層膜，2層製程中的下層膜等，在功能上，亦可視為反射防止膜。
在該段落中，基準光反射促進膜（圖4的氮化矽系絶緣膜12），係以使用氮化矽膜等的氮化矽系絶緣膜者為例，具體説明。使用氮化矽系絶緣膜，係因為成膜以及除去均容易，光學特性也良好的關係。然而，在該例中，不限於氮化矽系絶緣膜，只要是設置在多層抗蝕劑與下層被加工膜之間，使該部分的反射率提高的膜層，且成膜以及除去比較簡單的膜層即可，故亦可使用其他包含氮或是碳為主要成分之一，且包含矽為另一主要成分的膜層，自不待言。另外，基準光反射促進膜，並不排除含有氧，自不待言。另外，基準光反射促進膜，亦可為氮化矽系絶緣膜以外的具有同等屈折率的無機膜或是有機膜。
圖2係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的主要晶圓製程的方塊流程圖。圖3係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（基底氮化矽膜成膜步驟）中的晶圓主要部位剖面圖。圖4係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（多層抗蝕劑塗布步驟）中的晶圓主要部位剖面圖。圖5係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（感光性抗蝕劑膜加工步驟）中的晶圓主要部位剖面圖。圖6係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（含中間矽膜加工步驟）中的晶圓主要部位剖面圖。圖7係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（下層富碳膜加工步驟）中的晶圓主要部位剖面圖。圖8係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（到基底氮化矽膜的貫通孔形成步驟）中的晶圓主要部位剖面圖。圖9係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（到氧化矽系絶緣膜底面的貫通孔延長步驟）中的晶圓主要部位剖面圖。圖10係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（富碳膜除去步驟）中的晶圓主要部位剖面圖。圖11係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（氮化矽膜除去步驟）中的晶圓主要部位剖面圖。圖12係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（接觸栓埋入步驟）中的晶圓主要部位剖面圖。圖13係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（接觸栓CMP步驟）中的晶圓主要部位剖面圖。圖14係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（第1層埋入配線形成步驟）中的晶圓主要部位剖面圖。根據該等圖式，說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程。
首先，根據圖2以及圖3，説明藉由接觸製程先行的製程所形成的裝置構造的一例。如圖3所示的，裝置構造，例如，形成於半導體晶圓1的P型單結晶矽半導體基板部1s的表面1a（第1主面）側。亦即，於半導體基板部1s的表面1a，形成了源極汲極區域3（例如N＋ 型源極汲極區域），於源極汲極區域3之間的半導體基板部1s的表面1a，形成了閘極絶緣膜4（例如快閃型記憶體元件的穿隧絕緣膜）。在閘極絶緣膜4上，形成了閘極電極5，於其周邊，形成了側壁絶緣膜6。於源極汲極區域3的表面以及閘極電極5的頂面，分別形成了矽化物膜7（例如鎳鉑矽化物膜）。
在包含該等構造的半導體基板部1s的表面1a上，例如，更進一步形成了比較薄的基板表面氮化矽系絶緣膜8（第1氮化矽系絶緣膜）作為蝕刻停止膜（圖2的氮化矽系絶緣膜成膜步驟101）。在該基板表面氮化矽系絶緣膜8（例如氮化矽膜）上，例如，形成了比其更厚（例如300nm左右）的下層前金屬氧化矽系絶緣膜9（例如臭氧TEOS氧化矽膜）。在下層前金屬氧化矽系絶緣膜9上，例如，形成了比基板表面氮化矽系絶緣膜8更厚（例如300nm左右）的上層前金屬氧化矽系絶緣膜10（例如電漿TEOS氧化矽膜）。另外，在該例中，上層前金屬氧化矽系絶緣膜10，因應需要，因為CMP、藉由乾回蝕所進行的膜厚減少處理以及根據膜厚減少處理後的膜厚檢査所追加的CVD處理（例如追加的電漿TEOS氧化矽膜的成膜）等，最終形成例如100nm左右的厚度（到此為圖2的氧化矽系絶緣膜成膜步驟102）。另外，在該例中，下層前金屬氧化矽系絶緣膜9與上層前金屬氧化矽系絶緣膜10，構成前金屬氧化矽系絶緣膜11（第1氧化矽系絶緣膜）。然而，前金屬氧化矽系絶緣膜11，並非必須為2層，亦可為單層，或是構成3層以上。另外，CMP、乾回蝕、膜厚減少處理、膜厚檢査、追加的CVD處理等，並非必須，自不待言。
接著，如圖3所示的，在前金屬氧化矽系絶緣膜11上，藉由例如CVD，形成多層抗蝕劑膜基底氮化矽系絶緣膜12（第2氮化矽系絶緣膜）（圖2的氮化矽系絶緣膜成膜步驟103）。多層抗蝕劑膜基底氮化矽系絶緣膜12，宜為例如氮化矽膜，且對波長680nm的光的屈折率為例如2.2左右，膜厚為例如25nm左右。
接著，如圖4所示的，在多層抗蝕劑膜基底氮化矽系絶緣膜12上，藉由例如旋轉塗布法等，塗布富碳膜14c（例如厚度為200nm左右），作為構成三層抗蝕劑膜的下層膜（圖2的富碳膜塗布步驟104）。之後，因應需要，實行交聯用的熱處理（例如在攝氏250度下進行90秒左右）。另外，富碳膜14c，宜為包含碳為主要成分，且不包含矽為主要成分（最好是不含，惟不排除含有少量）有機聚合物系塗布膜。
接著，在富碳膜14c上，藉由例如旋轉塗布法等，塗布含矽膜14s（例如厚度為80nm左右）（圖2的含矽膜塗布步驟105）。之後，因應需要，實行交聯用的熱處理（例如在攝氏250度下進行90秒左右）。另外，含矽膜14s，宜為包含碳以及矽為主要成分的有機聚合物系塗布膜（例如包含聚矽氧烷等的有機聚合物系塗布膜）。
接著，在含矽膜14s上，藉由例如旋轉塗布法等，塗布光阻膜14p（例如厚度為200nm左右）（圖2的光阻膜塗布步驟106）。之後，因應需要，實行使溶劑揮發用的熱處理，亦即預烤處理（例如在攝氏100度下進行60秒左右）。光阻膜14p，宜為例如無上塗層（Top Coat Less）的ArF曝光用正型化學增幅抗蝕劑膜等。像這樣，在該例中，以富碳膜14c、含矽膜14s以及光阻膜14p的三層堆疊膜，構成多層抗蝕劑膜14。
之後，如在段落1所説明的，實行縮小投影曝光（圖2的縮小投影曝光步驟107），並因應需要，例如，在攝氏100度下實行60秒左右的曝光後烘烤，亦即PEB（Post Exposure Bake）。
接著，如圖5所示的，例如，以鹼性顯影液進行30秒左右的顯影，藉此使光阻膜14p形成圖案，亦即，對光阻膜14p進行加工，形成抗蝕劑膜開口15。
接著，將經過加工的光阻膜14p當作遮罩，藉由例如RIE（Reactive Ion Etching，反應式離子蝕刻）等的異向性乾蝕刻，實行乾蝕刻等的蝕刻處理，藉此將光阻膜14p的圖案轉印到含矽膜14s。另外，通常，如圖6所示的，在該轉印完成時點，光阻膜14p會消失（另外，該條件當然並非必須）。該蝕刻條件，宜為例如，蝕刻氣體：CF4 （流量例如為150sccm左右），晶圓平台設定溫度：攝氏60度左右，處理室內壓力：15帕斯卡左右。
接著，如圖6所示的，將經過加工的含矽膜14s當作遮罩，藉由例如RIE等的異向性乾蝕刻，實行乾蝕刻等的蝕刻處理，藉此將含矽膜14s的圖案轉印到富碳膜14c。另外，通常，如圖7所示的，在該轉印完成時點，含矽膜14s會消失（另外，該條件當然並非必須）。該蝕刻條件，宜為例如，蝕刻氣體：H2 /N2 （流量例如為100sccm/300sccm左右），晶圓平台設定溫度：攝氏60度左右，處理室內壓力：15帕斯卡左右。如以上所述的，將光阻膜14p的顯影步驟所形成的包含開口在內的圖案依序轉印到下層的多層抗蝕劑膜的步驟，為圖2的多層抗蝕劑膜加工步驟108。
接著，如圖8所示的，將富碳膜14c當作遮罩，藉由例如RIE等的異向性乾蝕刻，實行乾蝕刻等的蝕刻處理，藉此於多層抗蝕劑膜基底氮化矽系絶緣膜12（第2氮化矽系絶緣膜），形成對應富碳膜14c的抗蝕劑膜開口15的貫通孔16。此為圖2的基底膜貫通孔形成步驟109（第1乾蝕刻步驟）。該蝕刻條件，宜為例如，蝕刻氣體：CF4 （流量例如為150sccm左右），晶圓平台設定溫度：攝氏60度左右，處理室內壓力：15帕斯卡左右。
接著，如圖9所示的，將富碳膜14c當作遮罩，藉由例如RIE等的異向性乾蝕刻，實行乾蝕刻等的蝕刻處理，藉此使形成於多層抗蝕劑膜基底氮化矽系絶緣膜12的貫通孔16延長到前金屬氧化矽系絶緣膜11（第1氧化矽系絶緣膜）的底面。該蝕刻條件，例如，蝕刻氣體：C4 F6 /Ar/O2 （流量例如為20sccm/500sccm/20sccm左右），晶圓平台設定溫度：攝氏60度左右，處理室內壓力：15帕斯卡左右。此為圖2的貫通孔延長步驟110（第2乾蝕刻步驟）。
接著，將所殘留的富碳膜14c，藉由例如灰化處理等除去（圖2的富碳膜除去步驟111），形成如圖10所示的樣子。
接著，在圖10的狀態下，藉由例如RIE等的異向性乾蝕刻等，實行乾蝕刻等的蝕刻處理。藉此，貫通孔16，亦即接觸孔的底部的基板表面氮化矽系絶緣膜8（第1氮化矽系絶緣膜）以及，接觸孔外的多層抗蝕劑膜基底氮化矽系絶緣膜12（第2氮化矽系絶緣膜）被除去（圖2的氮化矽系絶緣膜除去步驟112），形成如圖11所示的樣子。該蝕刻條件，宜為例如，蝕刻氣體：CHF3 /Ar/O2 （流量例如為20sccm/800sccm/20sccm左右），晶圓平台設定溫度：攝氏60度左右，處理室內壓力：3帕斯卡左右。
另外，在該例中，從圖5所説明的將光阻膜14p的圖案轉印到含矽膜14s的步驟到圖10以及圖11所説明的氮化矽系絶緣膜除去步驟為止的全部處理（亦包含灰化處理），均在同一處理室的同一晶圓平台上實行（以後稱為「多層膜就地氣相處理」）。該等作法並非必須，惟藉由該等就地（In－Situ）處理，可使處理效率大幅提高。另外，在該例中，在多層膜就地氣相處理之間（亦包含在灰化處理中），晶圓平台設定溫度，設定在幾乎相同的溫度（所謂「幾乎相同的溫度」，係指中心溫度附近上下各自若干度左右的範圍）。像這樣，將晶圓平台設定溫度保持在幾乎一定的溫度，並非必須，惟具有可縮短處理時間的好處。
接著，如圖12所示的，於接觸孔的內外，例如，形成鈦系障壁金屬膜17（亦可因應需要而形成其他系統的障壁金屬膜）。鈦系障壁金屬膜17，宜為例如由下層的鈦膜與上層的氮化鈦膜所構成的堆疊膜。鈦膜的成膜方法，宜為例如IMP（Ionized Metal Plasma，離子化金屬電漿）濺鍍等，氮化鈦膜的成膜方法，宜為例如MOCVD（Metal Organic Chemical Vapor Deposition，有機金屬化學汽相沈積法）等。另外，鈦系障壁金屬膜17等的成膜方法，除了在此所揭示的方法之外，亦可適用其他濺鍍法、CVD法、ALD（Atomic Layer Deposition，原子層沈積）法等。
再者，例如，以藉由CVD法埋入接觸孔的方式，於接觸孔的內外形成鎢膜18。之後，例如，藉由CMP（Chemical Mechanical Polishing，化學機械研磨）等，將接觸孔外的鎢膜18以及鈦系障壁金屬膜17除去，藉此如圖13所示的，完成鎢栓塞18。
接著，如圖14所示的，在前金屬氧化矽系絶緣膜11上，形成例如氮化矽系絶緣性障壁膜19，更在其上，形成例如第1層配線層間氧化矽系絶緣膜21。在由第1層配線層間氧化矽系絶緣膜21、氮化矽系絶緣性障壁膜19等所構成的第1層層間絶緣膜，藉由例如通常的微影步驟形成配線溝等，並於該配線溝，形成例如由鉭系障壁金屬膜22、第1層銅系埋入配線23等所構成的金屬埋入配線。另外，障壁金屬膜，不限於鉭系，亦可為鈦系、釕系或其他系統的金屬膜。
之後，重複該等製程，因應需要，堆疊必要的配線層，在其上，因應需要，形成襯墊層。之後，形成最後保護膜等膜層，經過晶圓測試等程序，藉由切割等方式，將晶圓1分割成各個晶片，並因應需要，實行封裝。
3. 本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化態樣的主要製程的説明（主要是從圖15到圖21）。在本段落所説明的製程，由於是段落1以及2所説明的製程的變化實施例，故以下原則上僅說明相異的部分。例如，圖21對應圖10，圖21以後的製程，例如，與圖11到圖14基本上相同，故其記載原則上不重複。
圖15係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（上層前金屬氧化矽系絶緣膜成膜步驟）中的晶圓主要部位剖面圖。圖16係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（多層抗蝕劑塗布步驟）中的晶圓主要部位剖面圖。圖17係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（感光性抗蝕劑膜加工步驟）中的晶圓主要部位剖面圖。圖18係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（中間含矽膜加工步驟）中的晶圓主要部位剖面圖。圖19係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（下層富碳膜加工步驟）中的晶圓主要部位剖面圖。圖20係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（到氧化矽系絶緣膜的貫通孔形成步驟）中的晶圓主要部位剖面圖。圖21係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（富碳膜除去步驟）中的晶圓主要部位剖面圖。根據該等圖式，説明本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化態樣的主要製程。
與段落2同樣地，首先，根據圖15，說明藉由接觸製程先行的製程所形成的裝置構造的一例。如圖15所示的，裝置構造，例如，形成於半導體晶圓1的P型單結晶矽半導體基板部1s的表面1a（第1主面）側。亦即，於半導體基板部1s的表面1a，形成了源極汲極區域3（例如N＋ 型源極汲極區域），並於源極汲極區域3之間的半導體基板部1s的表面1a，形成了閘極絶緣膜4（例如快閃型記憶體元件的穿隧絕緣膜）。在閘極絶緣膜4上，形成了閘極電極5，於其周邊，形成了側壁絶緣膜6。於源極汲極區域3的表面以及閘極電極5的頂面，分別形成了矽化物膜7（例如鎳鉑矽化物膜）。
在包含該等構造的半導體基板部1s的表面1a上，更進一步形成了例如比較薄的基板表面氮化矽系絶緣膜8（第1氮化矽系絶緣膜）作為蝕刻停止膜。在該基板表面氮化矽系絶緣膜8（例如氮化矽膜）上，形成了例如比其更厚（例如300nm左右）的下層前金屬氧化矽系絶緣膜9（例如臭氧TEOS氧化矽膜）。在下層前金屬氧化矽系絶緣膜9上，形成了例如比基板表面氮化矽系絶緣膜8更厚（例如300nm左右）的上層前金屬氧化矽系絶緣膜10（例如電漿TEOS氧化矽膜）。另外，在該例中，上層前金屬氧化矽系絶緣膜10，因應需要，因為CMP、藉由乾回蝕所進行的膜厚減少處理以及根據膜厚減少處理後的膜厚檢査所追加的CVD處理（例如追加的電漿TEOS氧化矽膜的成膜）等，最終形成例如100nm左右的厚度。另外，在該例中，下層前金屬氧化矽系絶緣膜9與上層前金屬氧化矽系絶緣膜10，構成前金屬氧化矽系絶緣膜11（第1氧化矽系絶緣膜）。然而，前金屬氧化矽系絶緣膜11，並非必須為2層，亦可為單層，或是構成3層以上。
接著，如圖16所示的，在前金屬氧化矽系絶緣膜11上，藉由例如旋轉塗布法等，塗布富碳膜14c（例如厚度為200nm左右），作為構成三層抗蝕劑膜的下層膜。之後，因應需要，實行交聯用的熱處理（例如在攝氏250度下進行90秒左右）。另外，富碳膜14c，宜為包含碳為主要成分，且不包含矽為主要成分（最好是不包含，惟並不排除含有少量）的有機聚合物系塗布膜。
接著，在富碳膜14c上，藉由例如旋轉塗布法等，塗布含矽膜14s（例如厚度為80nm左右）。之後，因應需要，實行交聯用的熱處理（例如在攝氏250度下進行90秒左右）。另外，含矽膜14s，宜為包含碳以及矽為主要成分的有機聚合物系塗布膜（例如包含聚矽氧烷等的有機聚合物系塗布膜）。
接著，在含矽膜14s上，藉由例如旋轉塗布法等，塗布光阻膜14p（例如厚度為200nm左右）。之後，因應需要，實行使溶劑揮發用的熱處理，亦即預烤處理（例如在攝氏100度下進行60秒左右）。光阻膜14p，宜為例如無上塗層（Top Coat Less）的ArF曝光用正型化學增幅抗蝕劑膜等。然而，其光學特性，與段落2所説明的不同（參照圖25）。像這樣，在該例中，以富碳膜14c、含矽膜14s以及光阻膜14p的三層堆疊膜構成多層抗蝕劑膜14。
之後，如段落1所説明的，實行縮小投影曝光，並因應需要，例如，在攝氏100度下實行60秒左右的曝光後烘烤，亦即PEB（Post Exposure Bake）。
接著，如圖17所示的，例如，以鹼性顯影液進行30秒左右的顯影，藉此使光阻膜14p形成圖案，亦即，對光阻膜14p進行加工，形成抗蝕劑膜開口15。接著，將經過加工的光阻膜14p當作遮罩，例如，藉由RIE（Reactive Ion Etching）等的異向性乾蝕刻，實行乾蝕刻等的蝕刻處理，藉此將光阻膜14p的圖案轉印到含矽膜14s。另外，通常，如圖18所示的，在該轉印完成的時點，光阻膜14p會消失（另外，該條件當然並非必須）。該蝕刻條件，宜為例如，蝕刻氣體：CF4 （流量例如為150sccm左右），晶圓平台設定溫度：攝氏60度左右，處理室內壓力：15帕斯卡左右。
接著，如圖18所示的，將經過加工的含矽膜14s當作遮罩，例如，藉由RIE等的異向性乾蝕刻，實行乾蝕刻等的蝕刻處理，藉此將含矽膜14s的圖案轉印到富碳膜14c。另外，通常，如圖19所示的，在該轉印完成時點，含矽膜14s會消失（另外，該條件當然並非必須）。該蝕刻條件，宜為例如，蝕刻氣體：H2 /N2 （流量例如為100sccm/300sccm左右），晶圓平台設定溫度：攝氏60度左右，處理室內壓力：15帕斯卡左右。
接著，如圖19所示的，將富碳膜14c當作遮罩，例如，藉由RIE等的異向性乾蝕刻，實行乾蝕刻等的蝕刻處理，藉此於前金屬氧化矽系絶緣膜11（第1氧化矽系絶緣膜），形成對應富碳膜14c的抗蝕劑膜開口15的貫通孔16，進而成為如圖20的樣子。該蝕刻條件，宜為例如，蝕刻氣體：C4 F6 /Ar/O2 （流量例如為20sccm/500sccm/20sccm左右），晶圓平台設定溫度：攝氏60度左右，處理室內壓力：15帕斯卡左右。
接著，將所殘留的富碳膜14c，藉由例如灰化處理等除去，進而成為圖21所示的樣子。
接著，在圖21的狀態下，例如，藉由RIE等的異向性乾蝕刻等，實行乾蝕刻等的蝕刻處理。藉此，貫通孔16，亦即接觸孔的底部的基板表面氮化矽系絶緣膜8（第1氮化矽系絶緣膜）被除去，成為如圖11所示的樣子。該蝕刻條件，宜為例如，蝕刻氣體：CHF3 /Ar/O2 （流量例如為20sccm/800sccm/20sccm左右），晶圓平台設定溫度：攝氏60度左右，處理室內壓力：3帕斯卡左右。
另外，在該例中，從圖17所説明的將光阻膜14p的圖案轉印到含矽膜14s的步驟到圖21以及圖11所説明的氮化矽系絶緣膜除去步驟為止的全部處理（亦包含灰化處理），在同一處理室的同一晶圓平台上實行（多層膜就地氣相處理）。該等作法並非必須，惟藉由該等就地（In－Situ）處理，可使處理效率大幅提高。
其以後的處理，與在段落2中針對從圖12到圖14等圖式所説明的內容相同。
4. 關於該實施態樣（包含變化實施例）的補充説明以及針對整體內容的觀察（主要是從圖22到圖26）。圖22係本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的補充說明用的各層主要參數例示圖。圖23係本案的該一實施的態樣的半導體積體電路裝置的製造方法中的主要製程的補充説明用的各種實驗結果的統整數値資料表示圖。圖24係表示本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的補充説明用的層間膜侵入光比例與圖案尺寸不一致的關係的實驗結果點圖。圖25係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的各層主要參數例示圖。圖26係表示用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的多層抗蝕劑下層膜的基準光（中心波長680nm）的屈折率與層間膜侵入光比例的模擬結果點圖。圖27係在本案的該一實施態樣的半導體積體電路裝置的製造方法的主要製程（主要製程以及變化製程）中所使用的多層膜就地氣相處理用晶圓處理裝置的示意剖面圖。圖28係圖1的光學遮罩的周邊的示意擴大剖面圖。根據該等圖式，進行關於該實施態樣（包含變化實施例）的補充説明以及針對整體內容的觀察。
（1）關於技術問題等的補充説明：如先前所説明的，在40nm技術節點以後的高NA的ArF液體浸漬曝光中，特別是在接觸步驟等的細微加工步驟中，接觸孔徑等的不一致常常發生。
本案發明人檢討該原因，發現所謂層間絶緣膜，亦即，前金屬氧化矽系絶緣膜11（參照圖3等）的厚度的晶圓內不一致會造成影響。具體而言，如以下所述的。前金屬氧化矽系絶緣膜等，容易因為CMP等的晶圓內分布的不均一性，而伴隨著也分布不一致。另一方面，多層抗蝕劑膜等在前金屬氧化矽系絶緣膜等之上以比較均勻的厚度塗布。吾人認為，只要基準光在多層抗蝕劑膜的底面與前金屬氧化矽系絶緣膜的頂面的界面（稱為「多層抗蝕劑膜等下端界面」）反射，即使前金屬氧化矽系絶緣膜等的膜厚不一致，也不會對晶圓面（實際上曝光光線的焦點所欲對準的抗蝕劑表面）的高度測定造成太大的不良影響。
然而，當基準光之中，一定量以上越過多層抗蝕劑膜等下端界面，侵入到前金屬氧化矽系絶緣膜等，在半導體基板等的表面被反射時，會造成前金屬氧化矽系絶緣膜等的厚度不一致反映到晶圓面的高度測定系統中的結果。亦即，前金屬氧化矽系絶緣膜等的較薄部分與較厚部分，於晶圓面的高度測定系統中顯現出對應前金屬氧化矽系絶緣膜等的厚度不一致的測定誤差。其結果，曝光光線的焦點位置在前金屬氧化矽系絶緣膜等的厚度變化的部位有所偏移，光學影像無法聚焦，造成抗蝕劑圖案的尺寸變動或形狀劣化。
（2）本案的該一實施態樣的半導體積體電路裝置的製造方法的輪廓的説明（主要參照圖2）：在此，在本案的該一實施態樣的半導體積體電路裝置的製造方法（主要製程）中，例如，如圖2（參照圖4）所示的，在多層抗蝕劑膜14（富碳膜）的下端面與前金屬氧化矽系絶緣膜11（第1氧化矽系絶緣膜）的上端面之間，鋪設了基準光反射促進膜12（第2氮化矽系絶緣膜）。
藉由該基準光反射促進膜12的存在，侵入到前金屬氧化矽系絶緣膜11的基準光的比例，亦即基準光侵入率受到抑制，其結果，可減少接觸孔徑等的不一致等情況。
另外，該基準光反射促進膜12（自動聚焦光學系統探照光的反射膜），不會妨礙到曝光本身，且成膜或除膜不需要很大的工夫。而且，在該例中，關於成膜，可使用CVD等的通用手段，曝光波長的光學特性沒有問題的氮化矽系絶緣膜（例如氮化矽膜）可作為基準光反射促進膜12使用。像這樣，由於氮化矽系絶緣膜作為基準光反射促進膜12使用，其除去亦可與下層的基板表面氮化矽系絶緣膜8（第1氮化矽系絶緣膜）亦即蝕刻停止膜的除去同時處理，故具有製程的整合性較高，製程成本亦可降低的好處。
（3）關於本案的該一實施態樣的半導體積體電路裝置的製造方法的主要製程（主要處理程序）的補充説明以及針對整體內容的觀察（主要是從圖22到圖24）：將關於段落1以及2所説明的本案的該一實施態樣的半導體積體電路裝置的製造方法的主要製程（主要處理程序）的各層主要參數等整理成表格形式顯示於圖22。
針對曝光光線，以中間層與下層這二層防止反射，藉此即使加入基準光反射促進膜，亦可獲得在N.A. 0.3～1.3的範圍內最大反射率在0.8％以下的充分反射防止效果。亦即，基準光反射促進膜的附加，並不會對曝光造成不良影響。
接著，將變更各種條件所得到的實驗資料顯示於圖23以及圖24。由圖24可知，當横軸的基準光侵入率在38.7％以下時，圖案尺寸不一致會大幅減少。因此，基準光侵入率（侵入到被加工膜，亦即前金屬氧化矽系絶緣膜11的基準光的比例）宜在38.7％以下。另外，侵入率的理論下限為0％，惟現實上會因為材料而有其限制，實際的下限觀察到為30％左右。另外，基準光，係使用波長680nm的光作為一例，惟當基準光為寬頻光時，其侵入率視為其中心波長的侵入率（因為效果相同的關係）。另外，作為基準光的寬頻光，可為包含波長680nm在內的帶域，亦可為不包含該波長在內的帶域。再者，基準光，亦可為單色光等其他非寬頻光的光線。
（4）關於本案的該一實施態樣的半導體積體電路裝置的製造方法的輪廓以及主要製程（變化製程）的補充説明以及針對整體內容的觀察（主要為圖25以及圖26）：段落3所説明的變化實施例，係多層抗蝕劑膜的富碳膜14c本身負擔段落2所説明的例子的基準光反射促進膜12（圖4）的作用的態樣（圖16）。因此，具有無須形成或除去基準光反射促進膜12的好處。另一方面，也因為如此，由於有必要使富碳膜14c具有曝光光線的反射防止效果與基準光的反射促進效果這二個功能，故選擇的範圍會受到限制。
接著，圖26係表示宜選擇作為富碳膜14c的材料其相對於基準光的屈折率的範圍的模擬結果點圖。由圖26可知，為了使基準光侵入率在38.7％以下，宜選擇相對於基準光的屈折率的範圍在1.30以下或是在2.00以上且2.65以下的材料。
另外，該變化實施例（段落3），為段落1以及2所説明的主要製程的變化實施例，在主要製程中所説明的好處等，除了明顯並非如此的情況之外，基本上，本變化實施例明顯亦可享有。該等好處等，在該附屬段落以及段落3中，原則上並不重複説明。
（5）針對在本案的該一實施態樣的半導體積體電路裝置的製造方法的主要製程（主要製程以及變化製程）中所使用的多層膜就地氣相處理用晶圓處理裝置的一例的補充説明（主要為圖27）：將使用於段落2以及段落3所説明的多層膜就地氣相處理的晶圓處理裝置的一例與處理時的晶圓配置狀態例示於圖27。如圖27所示的，於蝕刻等晶圓氣相處理裝置71的晶圓處理室72內，設置了下部電極73（晶圓平台、靜電夾頭），在其上，形成了多層抗蝕劑膜14的晶圓1，以其表面1a（第1主面）向上的方式放置。在下部電極73的上方，上部電極74互相對向著（電極間隔例如從25到30毫米左右），上部電極74例如接地（此點當然並非必須）。下部電極73，例如，可因應需要，與高頻電源75（例如從27MHz到60MHz左右）以及低頻電源76（從800kHz到2MHz左右）連接，該等電源的另一端例如各自接地。
在此，係以CCP（Capacitively Coupled Plasma，電容耦合電漿）型乾蝕刻裝置為例具體説明，惟亦可因應需要使用ICP（Inductively Coupled Plasma，感應耦合電漿）型乾蝕刻裝置或ECR（Electron Cyclotron Resonance，電子迴旋共振）型乾蝕刻裝置，自不待言。
（6）本案的該一實施態樣的半導體積體電路裝置的製造方法（包含變化實施例）的曝光步驟中的曝光裝置內的光學遮罩周邊的補充説明（主要參照圖28、圖1等）：以下補充説明段落1的曝光時的光學遮罩以及其周邊的情況。亦即，以半色調遮罩進行説明，作為在段落1所説明的曝光步驟中使用的光學遮罩59的一例。如圖1以及圖28所示的，於石英玻璃遮罩基板81的一側主面（曝光光學系統58側，亦即，曝光用照明裝置62的相反側），設置了半透明相位偏移膜82（賦予180度或與其等價之相位偏移的半透明相位偏移膜）。然後，於石英玻璃遮罩基板81的該一側主面的內部區域，設置了電路圖案區域80（在此，電路圖案區域80係表示與例如圖5的剖面圖對應的部分）。於電路圖案區域80的半透明相位偏移膜82，例如，設置了對應圖5的抗蝕劑膜開口15的遮罩開口85。在半透明相位偏移膜82上，例如，由防塵薄膜組件框體83與防塵薄膜84所構成的防塵薄膜組件86，以覆蓋電路圖案區域80的整個區域的方式貼合（防塵薄膜組件框體83貼合於遮罩周邊區域89）。
（7）關於本案的該一實施態樣的半導體積體電路裝置的製造方法的主要製程（主要處理程序）的另一態樣的補充説明以及觀察（主要參照圖4等）：段落2的圖4等所説明的基準光反射促進膜，宜為氮化矽膜等的無機系絶緣膜等，惟除了氮化矽膜等的氮化矽系絶緣膜之外，亦可適用氮化矽系絶緣膜以外的絶緣膜、導電膜等。由於3層抗蝕劑膜等的多層抗蝕劑膜的感光性抗蝕劑膜下的中間膜、下層膜，一體視為BARC（Bottom Anti－Reflection Coating，底部抗反射層），故該實施態樣（包含變化實施例），不僅3層抗蝕劑膜，同樣亦可適用於2層抗蝕劑、4層抗蝕劑等其他的多層抗蝕劑製程。另外，由於該實施態樣，係於抗蝕劑膜的基底，鋪設促進基準光反射的基準光反射促進膜，而促進基準光反射的態樣，故不僅多層抗蝕劑製程，同樣亦可適用於單層抗蝕劑製程。
5. 總結：以上係根據實施態樣具體説明本發明人的發明，惟本發明並非僅限於此，在不超出其發明精神的範圍內可作出各種變化，自不待言。
例如，該實施態樣，主要係以液體浸漬曝光為例具體説明，惟本案發明並非僅限於此，亦可適用於非液體浸漬曝光，自不待言。同樣地，該實施態樣，係以液體浸漬曝光的液狀媒體主要使用水等液體的態樣為例具體説明，惟本案發明並非僅限於此，亦可適用更高屈折率的液狀媒體，自不待言。
另外，該實施態樣，主要係以鎳鉑矽化物作為矽化物，並以此為例具體説明，惟本案發明並非僅限於此，矽化物，除了鎳鉑矽化物之外，亦可使用鈦矽化物、鈷矽化物、鎳矽化物等其他矽化物，自不待言。
1‧‧‧半導體晶圓
1a‧‧‧晶圓的表面（第1主面）
1b‧‧‧晶圓的背面（第2主面）
1s‧‧‧晶圓的半導體基板部
3‧‧‧源極汲極區域
4‧‧‧閘極絶緣膜
5‧‧‧閘極電極
6‧‧‧側壁絶緣膜
7‧‧‧矽化物膜
7g‧‧‧閘極電極上的矽化物膜
7s‧‧‧源極汲極區域上的矽化物膜
8‧‧‧基板表面氮化矽系絶緣膜（第1氮化矽系絶緣膜）
9‧‧‧下層前金屬氧化矽系絶緣膜
10‧‧‧上層前金屬氧化矽系絶緣膜
11‧‧‧前金屬氧化矽系絶緣膜（第1氧化矽系絶緣膜）
12‧‧‧多層抗蝕劑膜基底氮化矽系絶緣膜（第2氮化矽系絶緣膜）
14‧‧‧多層抗蝕劑膜
14c‧‧‧（多層抗蝕劑膜的）下層抗蝕劑膜（富碳膜）
14p‧‧‧（多層抗蝕劑膜的）上層抗蝕劑膜（光阻膜）
14s‧‧‧（多層抗蝕劑膜的）中層抗蝕劑膜（含矽膜）
15‧‧‧抗蝕劑膜開口
16‧‧‧貫通孔
17‧‧‧鈦系障壁金屬膜
18‧‧‧鎢膜（鎢栓塞）
19‧‧‧氮化矽系絶緣性障壁膜
21‧‧‧第1層配線層間氧化矽系絶緣膜
22‧‧‧鉭系障壁金屬膜
23‧‧‧第1層銅系埋入配線
51‧‧‧晶圓平台
52‧‧‧平台控制裝置
53‧‧‧聚焦控制裝置
54‧‧‧基準光光源
55‧‧‧位置檢出用光電轉換元件
56‧‧‧曝光系統光軸
57‧‧‧曝光光線
58‧‧‧曝光光學系統
59‧‧‧光學遮罩
60‧‧‧光學濾鏡
61‧‧‧曝光光源
62‧‧‧曝光用照明裝置
63‧‧‧液體浸漬用液體（純水）
64‧‧‧基準光
65‧‧‧自動聚焦光學系統
71‧‧‧蝕刻等晶圓氣相處理裝置
72‧‧‧晶圓處理室
73‧‧‧下部電極（晶圓平台、靜電夾頭）
74‧‧‧上部電極
75‧‧‧高頻電源
76‧‧‧低頻電源
80‧‧‧遮罩電路圖案區域
81‧‧‧石英遮罩基板
82‧‧‧半透明相位偏移膜
83‧‧‧防塵薄膜組件框體
84‧‧‧防塵薄膜
85‧‧‧對應抗蝕劑膜開口的遮罩開口
86‧‧‧防塵薄膜組件
89‧‧‧遮罩周邊區域
101‧‧‧氮化矽系絶緣膜成膜步驟
102‧‧‧氧化矽系絶緣膜成膜步驟
103‧‧‧氮化矽系絶緣膜成膜步驟
104‧‧‧富碳膜塗布步驟
105‧‧‧含矽膜塗布步驟
106‧‧‧光阻膜塗布步驟
107‧‧‧縮小投影曝光步驟
108‧‧‧多層抗蝕劑膜加工步驟
109‧‧‧基底膜貫通孔形成步驟（第1乾蝕刻步驟）
110‧‧‧貫通孔延長步驟（第2乾蝕刻步驟）
111‧‧‧富碳膜除去步驟
112‧‧‧氮化矽系絶緣膜除去步驟
θ‧‧‧基準光入射角
【圖1】係本案的一實施態樣的半導體積體電路裝置的製造方法中所使用的曝光裝置的一例的主要部位等的示意剖面圖。 【圖2】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的主要晶圓製程的方塊流程圖。 【圖3】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（基底氮化矽膜成膜步驟）中的晶圓主要部位剖面圖。 【圖4】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（多層抗蝕劑塗布步驟）中的晶圓主要部位剖面圖。 【圖5】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（感光性抗蝕劑膜加工步驟）中的晶圓主要部位剖面圖。 【圖6】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（中間含矽膜加工步驟）中的晶圓主要部位剖面圖。 【圖7】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（下層富碳膜加工步驟）中的晶圓主要部位剖面圖。 【圖8】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（到基底氮化矽膜的貫通孔形成步驟）中的晶圓主要部位剖面圖。 【圖9】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（到氧化矽系絶緣膜的底面的貫通孔延長步驟）中的晶圓主要部位剖面圖。 【圖10】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（富碳膜除去步驟）中的晶圓主要部位剖面圖。 【圖11】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（氮化矽膜除去步驟）中的晶圓主要部位剖面圖。 【圖12】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（接觸栓埋入步驟）中的晶圓主要部位剖面圖。 【圖13】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（接觸栓CMP步驟）中的晶圓主要部位剖面圖。 【圖14】係用來說明本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的晶圓製程（第1層埋入配線形成步驟）中的晶圓主要部位剖面圖。 【圖15】係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（上層前金屬氧化矽系絶緣膜成膜步驟）中的晶圓主要部位剖面圖。 【圖16】係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（多層抗蝕劑塗布步驟）中的晶圓主要部位剖面圖。 【圖17】係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（感光性抗蝕劑膜加工步驟）中的晶圓主要部位剖面圖。 【圖18】係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（中間含矽膜加工步驟）中的晶圓主要部位剖面圖。 【圖19】係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（下層富碳膜加工步驟）中的晶圓主要部位剖面圖。 【圖20】係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（對氧化矽系絶緣膜的貫通孔形成步驟）中的晶圓主要部位剖面圖。 【圖21】係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的晶圓製程（富碳膜除去步驟）中的晶圓主要部位剖面圖。 【圖22】係本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的補充説明用的各層的主要參數例示圖。 【圖23】係本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的補充説明用的各種實驗結果的統整數値資料表示圖。 【圖24】係表示本案的該一實施態樣的半導體積體電路裝置的製造方法中的主要製程的補充説明用的侵入層間膜的光的比例與圖案尺寸不一致的關係的實驗結果點圖。 【圖25】係用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的各層的主要參數例示圖。 【圖26】係表示用來說明關於本案的該一實施態樣的半導體積體電路裝置的製造方法中的變化實施例的主要製程的關於多層抗蝕劑下層膜的基準光（中心波長680nm）的屈折率與侵入層間膜的光的比例的模擬結果點圖。 【圖27】係本案的該一實施態樣的半導體積體電路裝置的製造方法的主要製程（主要製程以及變化製程）中所使用的多層膜就地氣相處理用晶圓處理裝置的示意剖面圖。 【圖28】係圖1的光學遮罩的周邊的示意擴大剖面圖。

Claims (8)

  1. 一種半導體積體電路裝置的製造方法，其特徵為包含以下步驟：(a)在半導體晶圓的第1主面上，形成第1氮化矽系絶緣膜的步驟；(b)在該第1氮化矽系絶緣膜上，形成第1氧化矽系絶緣膜的步驟；(c)於該第1氧化矽系絶緣膜上，形成第2氮化矽系絶緣膜的步驟；(d)在該第2氮化矽系絶緣膜上，塗布富碳膜的步驟；(e)在該富碳膜上，塗布包含碳以及矽為主要成分的含矽膜的步驟；(f)在該含矽膜上，塗布光阻膜的步驟；(g)藉由使用紫外線曝光光線的縮小投影曝光，使該光阻膜曝光的步驟；(h)在該步驟(g)之後，藉由使該光阻膜顯影，於該光阻膜形成圖案，並將該圖案依序轉印到該含矽膜以及該富碳膜的步驟；(i)將經過加工的該富碳膜當作遮罩，藉由第1乾蝕刻，於該第2氮化矽系絶緣膜形成貫通孔的步驟；(j)在該步驟(i)之後，將該富碳膜當作遮罩，藉由第2乾蝕刻，使該貫通孔延長到該第1氧化矽系絶緣膜的底面的步驟；(k)在該步驟(j)之後，將該富碳膜除去的步驟；以及(l)在該步驟(k)之後，將該貫通孔外的該第2氮化矽系絶緣膜以及該貫通孔內的該第1氮化矽系絶緣膜除去的步驟；在此，於該步驟(g)中，藉由使用波長比該紫外線曝光光線更長的基準光的離軸型且斜入射方式的自動聚焦光學系統，朝向該半導體晶圓的該第1主面，從斜方向使該基準光入射，並根據其反射光，實行自動對焦；該第2氮化矽系絶緣膜為氮化矽膜；該紫外線曝光光線為ArF準分子雷射之波長193nm的曝光光線；該基準光為可見範圍的寬頻光；該縮小投影曝光為液體浸漬曝光；該液體浸漬曝光所使用的液體，以水為主要成分；該縮小投影曝光，使用半色調遮罩進行。
  2. 如申請專利範圍第1項之半導體積體電路裝置的製造方法，其中，該步驟(g)的該基準光之中，侵入到該第1氧化矽系絶緣膜的比例，就該基準光的中心波長的光而言，在38.7%以下。
  3. 一種半導體積體電路裝置的製造方法，其特徵為包含以下步驟：(a)在半導體晶圓的第1主面上，形成第1氮化矽系絶緣膜的步驟；(b)在該第1氮化矽系絶緣膜上，形成第1氧化矽系絶緣膜的步驟；(c)在該第1氧化矽系絶緣膜上，塗布富碳膜的步驟；(d)在該富碳膜上，塗布包含碳以及矽為主要成分的含矽膜的步驟；(e)在該含矽膜上，塗布光阻膜的步驟；(f)藉由使用紫外線曝光光線的縮小投影曝光，使該光阻膜曝光的步驟；(g)在該步驟(f)之後，藉由使該光阻膜顯影，於該光阻膜形成圖案，並將該圖案依序轉印到該含矽膜以及該富碳膜的步驟；(h)將經過加工的該富碳膜當作遮罩，藉由第1乾蝕刻，於該第1氧化矽系絶緣膜形成貫通孔的步驟；(i)在該步驟(h)之後，將該富碳膜除去的步驟；以及(j)在該步驟(i)之後，將該貫通孔內的該第1氮化矽系絶緣膜除去的步驟；在此，(1)於該步驟(f)中，藉由使用可見範圍的寬頻基準光的離軸型且斜入射方式的自動聚焦光學系統，朝向該半導體晶圓的該第1主面，從斜方向使該基準光入射，並根據其反射光，實行自動對焦；(2)此時，該基準光之中，侵入到該第1氧化矽系絶緣膜的比例，就該基準光的中心波長的光而言，在38.7%以下。
  4. 如申請專利範圍第3項之半導體積體電路裝置的製造方法，其中，該紫外線曝光光線，為ArF準分子雷射的波長193nm的曝光光線。
  5. 如申請專利範圍第4項之半導體積體電路裝置的製造方法，其中，該縮小投影曝光為液體浸漬曝光。
  6. 如申請專利範圍第5項之半導體積體電路裝置的製造方法，其中，該液體浸漬曝光所使用的液體，以水為主要成分。
  7. 如申請專利範圍第6項之半導體積體電路裝置的製造方法，其中，該縮小投影曝光使用半色調遮罩進行。
  8. 如申請專利範圍第7項之半導體積體電路裝置的製造方法，其中，至少，在該步驟(f)中，於該第1氮化矽系絶緣膜與該富碳膜之間，並未設置氮化矽系絶緣膜。
TW104100007A 2014-01-07 2015-01-05 半導體積體電路裝置之製造方法 TWI643245B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-000866 2014-01-07
JP2014000866A JP6284369B2 (ja) 2014-01-07 2014-01-07 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
TW201532123A TW201532123A (zh) 2015-08-16
TWI643245B true TWI643245B (zh) 2018-12-01

Family

ID=53495772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104100007A TWI643245B (zh) 2014-01-07 2015-01-05 半導體積體電路裝置之製造方法

Country Status (5)

Country Link
US (1) US9502282B2 (zh)
JP (1) JP6284369B2 (zh)
KR (1) KR20150083027A (zh)
CN (1) CN104766787B (zh)
TW (1) TWI643245B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217626B1 (en) * 2017-12-15 2019-02-26 Mattson Technology, Inc. Surface treatment of substrates using passivation layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309801B1 (en) * 1998-11-18 2001-10-30 U.S. Philips Corporation Method of manufacturing an electronic device comprising two layers of organic-containing material
JP2005166997A (ja) * 2003-12-03 2005-06-23 Nikon Corp 露光装置及び露光方法、デバイス製造方法
JP2012004170A (ja) * 2010-06-14 2012-01-05 Renesas Electronics Corp 半導体集積回路装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851302A (en) * 1997-02-19 1998-12-22 Vlsi Technology, Inc. Method for dry etching sidewall polymer
TW497165B (en) * 1999-06-30 2002-08-01 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP2002131883A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd フォトマスクの製造方法およびフォトマスク
JP2003209167A (ja) * 2002-01-10 2003-07-25 Sony Corp 半導体装置の製造方法および半導体装置
JP2005191254A (ja) * 2003-12-25 2005-07-14 Fujitsu Ltd 半導体装置の製造方法
JP4160569B2 (ja) * 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
JP2007096089A (ja) * 2005-09-29 2007-04-12 Renesas Technology Corp 露光装置
JP2009010139A (ja) * 2007-06-27 2009-01-15 Canon Inc 露光装置及びデバイス製造方法
JP2009141155A (ja) * 2007-12-06 2009-06-25 Nikon Corp 露光装置、露光方法、及びデバイス製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309801B1 (en) * 1998-11-18 2001-10-30 U.S. Philips Corporation Method of manufacturing an electronic device comprising two layers of organic-containing material
JP2005166997A (ja) * 2003-12-03 2005-06-23 Nikon Corp 露光装置及び露光方法、デバイス製造方法
JP2012004170A (ja) * 2010-06-14 2012-01-05 Renesas Electronics Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US20150194340A1 (en) 2015-07-09
CN104766787B (zh) 2019-09-27
US9502282B2 (en) 2016-11-22
TW201532123A (zh) 2015-08-16
KR20150083027A (ko) 2015-07-16
JP6284369B2 (ja) 2018-02-28
CN104766787A (zh) 2015-07-08
JP2015130390A (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
US9583594B2 (en) Method of fabricating semiconductor device
US10522463B2 (en) Semiconductor structure
US7563719B2 (en) Dual damascene process
US6191030B1 (en) Anti-reflective coating layer for semiconductor device
US8058175B2 (en) Method for planarization of wafer and method for formation of isolation structure in top metal layer
TWI567870B (zh) 內連接結構及其製造方法
US20070134917A1 (en) Partial-via-first dual-damascene process with tri-layer resist approach
TW201906008A (zh) 半導體裝置的形成方法
CN105097663A (zh) 具有气隙结构的半导体器件及其制造方法
TW202109618A (zh) 圖案化半導體裝置的方法
US7544623B2 (en) Method for fabricating a contact hole
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
US20030096496A1 (en) Method of forming dual damascene structure
TWI643245B (zh) 半導體積體電路裝置之製造方法
CN109494149B (zh) 半导体结构的制作方法
US9312170B2 (en) Metal on elongated contacts
JP2012004170A (ja) 半導体集積回路装置の製造方法
US9252048B2 (en) Metal and via definition scheme
US6833318B2 (en) Gap-filling process
US20110130008A1 (en) Method to control critical dimension
TW202414530A (zh) 製造半導體裝置的方法
TW494534B (en) Method of fabricating a dual damascene structure
KR100972888B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US20050142872A1 (en) Method of forming fine pattern for semiconductor device
KR100827489B1 (ko) 반도체 소자의 제조방법