[go: up one dir, main page]

CN104766787A - 制造半导体集成电路器件的方法 - Google Patents

制造半导体集成电路器件的方法 Download PDF

Info

Publication number
CN104766787A
CN104766787A CN201510005100.8A CN201510005100A CN104766787A CN 104766787 A CN104766787 A CN 104766787A CN 201510005100 A CN201510005100 A CN 201510005100A CN 104766787 A CN104766787 A CN 104766787A
Authority
CN
China
Prior art keywords
film
insulating film
silicon
silicon nitride
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510005100.8A
Other languages
English (en)
Other versions
CN104766787B (zh
Inventor
萩原琢也
村田龙纪
田所昌洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104766787A publication Critical patent/CN104766787A/zh
Application granted granted Critical
Publication of CN104766787B publication Critical patent/CN104766787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026—Focusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明的各个实施例涉及制造半导体集成电路器件的方法。在45nm技术节点之后的高NA的ArF液体浸没式曝光中，特别是在诸如接触步骤的微细加工步骤中，经常发生接触孔等的直径的变化。在多层抗蚀剂与待在接触步骤等步骤中被处理的绝缘膜之间插入基于氮化硅绝缘膜。这可以减少接触孔在接触步骤等步骤中的直径变化。

Description

制造半导体集成电路器件的方法
相关申请的交叉引用
2014年1月7日提交的日本专利申请No.2014-000866的公开的包括说明书、附图和摘要的全文以引用的方式全部并入本文。
技术领域
本申请涉及一种制造半导体集成电路器件(或者半导体器件)的方法，例如，一种可以适用于曝光技术的方法。
背景技术
日本特开2012-4170号公报(专利文件1)涉及一种多层抗蚀剂的曝光技术，该多层抗蚀剂具有例如富碳膜作为下部(lower)层、富硅膜作为中部(intermediate)层、和光致抗蚀剂膜作为上部(upper)层。在文中公开了一种处理该多层抗蚀剂的技术，其中在去除于返工工艺中充当中部层的富硅膜之前使用臭氧，然后使用化学液体进行湿法处理。
日本特开2005-166997号公报(专利文件2)涉及一种液体浸没式曝光装置，该装置使用倾斜入射型聚焦检测(focus detection)系统。在文中公开了一种技术，其将入射角增加至大于84°，从而在抗蚀剂表面处实现对倾斜入射的检测光的充分反射。
[专利文件1]日本特开2012-4170号公报
[专利文件2]日本特开2005-166997号公报
发明内容
例如在45nm技术节点之后的高NA的ArF液体浸没式曝光中，特别是在诸如接触步骤等微细加工步骤中，接触孔等的直径变化经常发生。
在下文中将对用于克服这类问题的手段进行描述。其它问题和新颖特征将通过本文的说明书和对应附图而变得显而易见。
在下文中将对在本文中公开的那些实施例中的典型实施例进行简要概述。
在本文中描述的一个实施例的概要中，在接触步骤等步骤中，基于氮化硅的绝缘膜插入在多层抗蚀剂与待被加工的绝缘膜之间。
接下来将对在本文中公开的该典型实施例存在的优点进行简要描述。
根据在本文中描述的一个实施例，可以减少接触孔等在接触步骤等步骤中的直径变化。
附图说明
图1是示出了在根据本申请的第一实施例的制造半导体集成电路器件的方法中需要使用的曝光装置的一个示例的主要部分的示意性截面视图；
图2是主要部分晶片工艺(wafer process)的方框流程图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺；
图3是在晶片工艺期间(形成多层抗蚀剂膜的基底(underlying)氮化硅膜的步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺；
图4是在晶片工艺期间(多层抗蚀剂涂覆步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例在制造半导体集成电路器件的方法中的主要部分工艺；
图5是在晶片工艺期间(光致抗蚀剂膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺；
图6是在晶片工艺期间(中部含硅膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺；
图7是在晶片工艺期间(以获得下部富碳膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺；
图8是在晶片工艺期间(在多层抗蚀剂膜的下部层氮化硅膜中形成通孔的步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例在制造半导体集成电路器件的方法中的主要部分工艺；
图9是在晶片工艺期间(使通孔延伸至基于氧化硅的绝缘膜的下表面的步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的描述主要部分工艺；
图10是在晶片工艺期间(富碳膜去除步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺；
图11是在晶片工艺期间(氮化硅膜去除步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例在制造半导体集成电路器件的方法中的主要部分工艺；
图12是在晶片工艺期间(接触塞形成步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺；
图13是在晶片工艺期间(接触塞CMP步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺；
图14是在晶片工艺期间(第一层掩埋布线(buried wiring)形成步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺；
图15是在晶片工艺期间(上部金属前(premetal)基于氧化硅的绝缘膜形成步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的修改示例的主要部分工艺；
图16是在晶片工艺期间(多层抗蚀剂涂覆步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的修改示例的主要部分工艺；
图17是在晶片工艺期间(光致抗蚀剂膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法的修改示例的主要部分工艺；
图18是在晶片工艺期间(中部含硅膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法的修改示例的主要部分工艺；
图19是在晶片工艺期间(下部富碳膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的修改示例的主要部分工艺；
图20是在晶片工艺期间(在基于氧化硅的绝缘膜中形成通孔的步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例在制造半导体集成电路器件的方法中的修改示例的主要部分工艺；
图21是在晶片工艺期间(富碳膜去除步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的修改示例的主要部分工艺；
图22示出了各层的基本参数的示例，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺；
图23示出了各种测试结果的数值数据，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺；
图24是示出了进入层间膜中的光的百分比与图案大小变化之间的关系的测试结果的曲线，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件方法的主要部分工艺；
图25示出了各层的基本参数的一个示例，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件的方法的修改示例的主要部分工艺；
图26是示出了多层抗蚀剂下部膜的参考光束(中心波长：680nm)与进入层间膜中的光的百分比的模拟结果的曲线图，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件的方法的修改示例的主要部分工艺；
图27是在根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺(主要工艺和修改工艺)中需要使用的多层膜原位气相处理的晶片处理装置的示意性截面视图；以及
图28是图1中示出的光学掩模及其附近的示意性放大截面视图。
具体实施方式
[实施例的概要]
首先，将对在本文中公开的典型实施例的概要进行描述。
1.一种用于制造半导体集成电路器件的方法，包括以下步骤：(a)在半导体晶片的第一主表面之上形成第一基于氮化硅绝缘膜；(b)在第一基于氮化硅绝缘膜之上形成第一基于氧化硅绝缘膜；(c)在第一基于氧化硅绝缘膜之上形成第二基于氮化硅绝缘膜；(d)将富碳膜涂覆(apply)到第二基于氮化硅绝缘膜上；(e)将含有碳和硅作为其主要成分的含硅膜涂覆到富碳膜上；(f)将光致抗蚀剂膜涂覆到含硅膜上；(g)使用紫外曝光光(ultraviolet exposure light)通过缩小式投影曝光(reduction projection exposure)将光致抗蚀剂曝光；(h)在步骤(g)之后，将光致抗蚀剂膜显影从而将光致抗蚀剂膜图案化并且将由此产生的图案顺次地转移至含硅膜和富碳膜；(i)将由此产生的富碳膜用作掩模，通过第一干法蚀刻在第二基于氮化硅绝缘膜中形成通孔；(j)在步骤(i)之后，将富碳膜用作掩模，通过第二干法蚀刻使通孔延伸至第一基于氧化硅绝缘膜的底表面；(k)在步骤(j)之后，去除富碳膜；以及(l)在步骤(k)之后，去除在通孔外部的第二基于氮化硅绝缘膜和在通孔内部的第一基于氮化硅绝缘膜。在步骤(g)中，通过使用具有比紫外曝光光的波长更长的波长的参考光束的离轴型倾斜入射自动聚焦光学系统，使参考光束倾斜地入射至半导体晶片的第一主表面，并且基于反射光执行自动聚焦。
2.在如上面在1中所描述的制造半导体集成电路器件的方法中，第二基于氮化硅绝缘膜是氮化硅膜。
3.在如上面在1或者2中所描述的制造半导体集成电路器件的方法中，紫外曝光光是来自ArF准分子激光器的具有波长为193nm的曝光光。
4.在如上面在1至3中任一项所描述的制造半导体集成电路器件的方法中，参考光束是可见光。
5.在如上面在1至3中任一项所描述的制造半导体集成电路器件的方法中，参考光束是在可见区域中的宽带光(broadband light)。
6.在如上面在1至5中任一项所描述的制造半导体集成电路器件的方法中，缩小式投影曝光是液体浸没式曝光。
7.在如上面在6中所描述的制造半导体集成电路器件的方法中，在液体浸没式曝光中使用的液体含有水作为其主要成分。
8.在如上面在1至7中任一项所描述的制造半导体集成电路器件的方法中，使用半色调掩模(halftone mask)来执行缩小式投影曝光。
9.在如上面在5或者8中所描述的制造半导体集成电路器件的方法中，在步骤(g)中进入第一基于氧化硅绝缘膜的参考光束的百分比，用中心波长参考光束的进入百分比来表示，是38.7％或者更少。
10.一种用于制造半导体集成电路器件的方法，包括以下步骤：(a)在半导体晶片的第一主表面之上形成第一基于氮化硅绝缘膜；(b)在第一基于氮化硅绝缘膜之上形成第一基于氧化硅绝缘膜；(c)将富碳膜涂覆到第一基于氧化硅绝缘膜上；(d)将含有碳和硅作为其主要成分的含硅膜涂覆到富碳膜上；(e)将光致抗蚀剂膜涂覆到含硅膜上；(f)通过使用紫外曝光光的缩小式投影曝光将光致抗蚀剂曝光；(g)在步骤(f)之后，将光致抗蚀剂显影从而将光致抗蚀剂膜图案化，并且将由此产生的图案顺次地转移至含硅膜和富碳膜；(h)将由此产生的富碳膜用作掩模，通过第一干法蚀刻在第一基于氧化硅绝缘膜中形成通孔；(i)在步骤(h)之后，去除富碳膜；以及(j)在步骤(i)之后，去除在通孔内部的第一基于氮化硅绝缘膜。在上面所提及的方法中，(1)在步骤(f)中，通过使用作为在可见区域中的宽带光的参考光束的离轴型倾斜入射自动聚焦光学系统，使参考光束倾斜地入射至半导体晶片的第一主表面，并且基于反射光执行自动聚焦；以及(2)，此时，进入第一基于氧化硅绝缘膜的参考光束的百分比，用中心波长参考光束的进入百分比来表示，是38.7％或者更少。
11.在如上面在10中所描述的制造半导体集成电路器件的方法中，紫外曝光光是来自ArF准分子激光器的具有波长为193nm的曝光光。
12.在如上面在10或者11中任一项所描述的制造半导体集成电路器件的方法中，缩小式投影曝光是液体浸没式曝光。
13.在如上面在12中任一项所描述的制造半导体集成电路器件的方法中，使用半色调掩模来执行缩小式投影曝光。
14.在如上面在10至13中所描述的制造半导体集成电路器件的方法中，在步骤(g)中进入第一基于氧化硅绝缘膜的所述参考光束的百分比，用中心波长参考光束的进入百分比来表示，是38.7％或者更少。
15.在如上面在10至14中所描述的制造半导体集成电路器件的方法中，至少在步骤(f)中没有在所述第一基于氮化硅绝缘膜与所述富碳膜之间提供基于氮化硅的绝缘膜。
[对在本申请中的说明方式、基本术语和用途的阐释]
1.在本申请中，出于方便，必要时在将对实施例的说明分成多个部分之后对实施例进行说明。这些部分不是互无关系的，除非另有明确说明，而这些部分中的每一个都可以是单个示例的一部分，或者这些部分中的一个部分可以是其它部分的部分细节或者另一部分的一部分或者整体修改示例。在原则上，省略了对与之前描述的部分相似的部分的说明。此外，在各个模式中的构成部件并非是必须的，除非另有明确说明、从理论上受限于数量、或者通过上下文显而易见是必须的。
在本文中使用的术语“半导体器件”或者“半导体集成电路器件”主要指：单独的各种晶体管(有源元件)，通过将作为主要部分的这类晶体管、电阻器、电容器和其他部件集成在半导体芯片(例如，单晶硅衬底)上得到的器件，和通过封装半导体芯片等得到的器件。该各种晶体管的代表性示例包括，以MOSFET(金属氧化物半导体场效应晶体管)为代表的MISFET(金属绝缘体半导体场效应晶体管)。在这种情况下的集成电路的代表性示例包括，以CMOS(互补金属氧化物半导体)为代表的、具有组合的N沟道型MISFET和P沟道型MISFET的CMIS(互补金属绝缘体半导体)集成电路。
如今的半导体集成电路器件的晶片工艺(即，LSI(大规模集成))通常划分成两个部分：FEOL(前段处理)过程和BEOL(后段处理)过程。FEOL过程的范围大概从加载入作为原材料的硅晶片的步骤到金属前步骤(premetal step)(该金属前步骤包括：在M1布线层与栅极电极结构之间形成层间绝缘膜等，形成接触孔，嵌入钨塞，等等)。BEOL过程的范围大概从形成M1布线层到在基于铝的(aluminum-based)焊盘电极上的最终钝化膜中形成焊盘开口(在晶片级封装工艺中，也包括该过程)。
在本申请中，当提及属于相同层间绝缘膜的布线和过孔时，需要注意层间绝缘膜该层，并且它们以相同层的名字命名。这意味着，在第一层掩埋布线与第二层掩埋布线之间的过孔称为“第二层过孔”。
2.相似地，甚至在对实施例等的说明中将这类术语“X由A组成”用于材料、组分等的情况下，也不排除材料、组分等含有除了A之外的成分作为其中一种主要构成成分，除非另有明确说明，或者通过上下文显而易见地排除了这类材料、组分等。例如，关于某种成分，该术语指“X含有A作为主要成分”等。不言自明的，甚至术语“硅构件”也不限于纯硅，而是包含多元素合金，诸如SiGe合金、或者含有硅作为主要成分的其它多元素合金，以及额外含有添加物等的构件。
相似地，不言自明的，术语“氧化硅膜”、“基于氧化硅的绝缘膜”等不仅仅指较纯的无掺杂氧化硅(无掺杂二氧化硅)膜，还指其它具有氧化硅作为其主要成分的绝缘膜。例如，掺杂有诸如基于TEOS的氧化硅、PSG(磷硅酸玻璃)、或者BPSG(硼磷硅酸玻璃)等杂质的基于氧化硅绝缘膜，也是氧化硅膜。氧化硅膜或者基于氧化硅绝缘膜的附加示例包括热氧化膜、CVD氧化膜、和通过涂覆诸如SOG(旋涂(spin on)玻璃)和纳米簇二氧化硅(NSC)等方法获得的膜。进一步地，诸如FSG(氟硅酸玻璃)、SiOC(碳氧化硅)、碳掺杂的氧化硅、和OSG(有机硅酸玻璃)等低k绝缘膜也是氧化硅膜或者基于氧化硅绝缘膜。再进一步地，通过将空隙引入到与上面所提及的那些构件相似的构件中而得到的基于硅石的(silica-based)低k绝缘膜(多孔绝缘膜，其中术语“多孔”包含分子多孔(molecularly porous))，是氧化硅膜或者基于氧化硅绝缘膜。
不仅基于氧化硅绝缘膜，而且基于氮化硅绝缘膜也是在半导体领域中普遍使用的基于硅的绝缘膜。属于这类膜的材料的示例包括SiN、SiCN、SiNH和SiCNH。在本文中使用的术语“氮化硅”指SiN和SiNH两者，除非另有明确表示其非如此。相似地，术语“SiCN”指SiCN和SiCNH两者，除非另有明确表示其非如此。
要注意，虽然SiC具有与SiN的属性相似的属性，但是SiON(SiOC、SiOCN)在许多情况下应该归类为基于氧化硅绝缘膜。当将SiON用作蚀刻停止膜或者参考光束的反射促进膜(reflectionaccelerating film)时，其具有与SiC、SiN等的属性相似的属性。因此，这些氧化物和氮化物(碳化物、氮碳化物)根据其主要成分进行分类。
诸如氮化硅膜等基于氮化硅的绝缘膜经常在SAC(自对准接触)技术中用作蚀刻停止膜，即，CESL(接触蚀刻停止层)。它们也可以在SMT(应力记忆技术)中用作应力给予膜(stress imparting film)。
3.术语“晶片(wafer)”通常指其上形成有半导体集成电路器件(其同样适用于半导体器件或者电子器件)的单晶硅晶片。不言自明的，其还包含绝缘衬底和半导体层等的复合晶片，诸如外延晶片、SOI衬底或者LCD玻璃衬底。
4.形状、位置、属性等的优选示例将在下面示出，然而，不言自明的，形状、位置、属性等并不严格限于这些优选示例，除非另有特定说明，或者从上下文中显而易见的是严格限于这些优选示例。因此，例如，术语“正方形”包含“基本上正方形”；术语“正交”包含“基本上正交”；以及，术语“与……一致”包含“与……基本上一致”。这也适用于术语“平行”和“直角”。例如，从完全平行位置偏离10°的位置属于术语“平行”。这不适用于将在下文中描述的倾斜入射自动聚焦光学系统的入射角(因为该系统主要就是处理从直角到偏离其约10°的区域)。
术语“整个区域”、“整体区域”、“全部区域”等包含“基本上整个区域”、“基本上整体区域”、“基本上全部区域”等。例如，术语“整个区域”、“整体区域”或者“全部区域”包含该区域的占该区域面积的80％或者更多的一部分区域。这也适用于“整个周长”、“整个长度”等。
进一步地，关于构件等的形状，术语“矩形”包含“基本上矩形”。例如，当构件具有矩形部和非矩形部并且后者的面积小于整个面积的约20％时，该构件视为矩形。这也适用于术语“圆形”等。在这种情况下，当圆形主体被划分时，具有插入其中或者从其伸出的被划分的元件部的部分是圆形主体的一部分。
关于术语“周期性的”，术语“周期性的”包含“基本上周期性的”。当在部件之间的周期性差异小于约20％时，这些部件视为“周期性的”。进一步地，当处于上述范围之外的被分析的部件小于约20％时，这些部件将整体视为“周期性的”。
本部分中的定义是一般定义。当将不同定义应用于以下各个说明例时，优先考虑在各个说明例中使用的定义。关于未在各个说明例中明确的部分，本部分中的定义或者说明是有效的，除非另有明确否定。
5.当提及任何具体数值或者量时，具体数值或者量可以超出或者可以不足，除非另有具体说明、从理论上受限于该数量、或者从上下文显而易见未超出或者不足。
6.如在本文中使用的术语“多层抗蚀剂膜”主要指通过堆叠多个膜而得到的并且用作单个膜作为光致抗蚀剂膜的集成膜(integrate)。每层主要通过涂覆形成。术语“涂覆(application)”不限于“旋转涂布(spin coating)”。在以下示例中，多层抗蚀剂膜主要由至少三种膜组成，即：构成中部层的含硅膜(含有至少碳和硅作为主要成分的膜)、位于含硅膜下的富碳膜(含有碳作为主要成分并且不含有硅作为主要成分的膜)、和位于含碳膜上的光敏的光致抗蚀剂膜。多层抗蚀剂膜不排除存在另一膜作为中部层、下部或者上部层。例如，其可以具有作为最上层的、用于液体浸没式曝光的顶涂层膜(top coat film)。
“多层抗蚀剂膜的基底基于氮化硅绝缘膜”或者“多层抗蚀剂膜的基底膜”中的术语“基底膜”指插入在多层抗蚀剂膜与需要处理的膜之间的光学特性控制膜。在去除多层抗蚀剂膜之后，立即去除基底膜。
如在本文中使用的术语“宽带光”指具有100nm或以上的总带宽的光。
[实施例的细节]
接着，将对实施例进行更加具体地描述。在实施例中的所有附图中，相同或者相似的构件将通过相同或者相似的符号或者附图标记来识别，并且原则上将省略重复的说明。
在附图中，当影像等使附图变得复杂时或者当构件可以从空置空间清楚地区分开来时，即使是截面视图，有时也省略影线等。与此有关的，当由说明等孔明显地平面闭合时，即使是平面闭合的孔，也可以不带其背景轮廓地示出。另一方面，即使附图不是截面视图，也可以将影线添加至附图，以便清晰地示出其不是空置空间。
关于二选一的场合的命名，当两个构件等中的一个构件称为“第一”并且另一个构件称为“第二”时，它们有时是根据典型实施例命名的，但是不言自明的，它们的命名不限于该选择。
1.对根据本申请的第一实施例的制造半导体集成电路器件的方法中需要使用的曝光装置的一个示例的主要部分的说明(主要是从图1)
图1是示出了在根据本申请的第一实施例的制造半导体集成电路器件的方法中需要使用的曝光装置的一个示例的主要部分的示意性截面视图。参考图1，将对在根据本申请的第一实施例的制造半导体集成电路器件的方法中需要使用的曝光装置的一个示例的主要部分等进行描述。
首先，参考图1，离轴型倾斜入射自动聚焦光学系统的概要，将与作为液体浸没缩小式投影曝光装置的一个示例的步进扫描液体浸没缩小式投影曝光装置(例如，缩小比例：4:1)一起，进行描述。将在使用可见区域的含有具有波长为680nm的光的宽带光(例如使用卤素灯作为光源54)作为参考光束64的情况下，进行具体说明。其也可以是不含有具有波长为680nm的光的宽带光，或者其可以不是宽带光(意味着是单色光或者窄带光)，不论其是否含有具有波长为680nm的光。参考光束可以是紫外区域的光(宽带光、单色光或者窄带光)，或者参考光束可以是含有可见区域的光和紫外区域的光两者的宽带光。使用宽带光是有利的，这是因为宽带光可以排除干扰。在下文中将用卤素灯作为宽带参考光束的光源54的示例进行具体说明。不言自明的，除了卤素灯之外的连续光谱光源也可以是可用的。使用可见区域的光是有利的，这是因为其方便了光学系统的构成(还降低了光学系统的单价)、并且扩展了选择范围。
如图1所示，例如，将半导体晶片1放置在晶片台51上，其中表面1a(第一主表面)向上。自动聚焦光学系统65将例如卤素灯用作光源54，并且经由光学过滤器60(带通过滤器)将例如可见区域的含有具有波长为680nm的光的宽带光用作参考光束64。参考光束64的波长区域优选地为例如约560nm至800nm。参考光束64在倾斜入射系统中的入射角θ为例如85°(优选地在例如80°至89°范围内)。在半导体晶片1的表面1a(确切地，主要是在表面上的多层膜边界)处反射的参考光束64入射到检测光电转换元件55的位置，然后转换为电子信号分布，并且通过聚焦控制器53进行数据处理。基于数据处理结果，聚焦控制器53控制台控制器52，以控制晶片台51的垂直位置和倾斜度，以实现自动聚焦。该自动聚焦在曝光单个晶片1之前或者期间(在步进扫描期间的适当定时(timing)处)执行。在这种情况下，在晶片上的观察点由在整个晶片表面上分布的大量(例如，数十个)观察点构成。
接下来，将对曝光进行简单说明。如图1所示，曝光光学系统58沿着光学系统的光轴56(通常，该光轴不必为直线)设置。例如，将从诸如ArF准分子激光器等曝光光源61发出的曝光光57(例如，具有波长为193nm的单色光)，被提供为配备为具有由曝光照明系统62预定的特性(例如，具有σ：0.7的圆形照明)的光通量。该光通量(曝光光57)穿过具有需要被转移(或者当掩模是反射掩模时被反射)的电路图案的光学掩模59，并且通过曝光光学系统58(例如，NA：1.3)经由用于液体浸没的液体63(例如，纯水)聚集在半导体晶片1上。这意味着，基本上，投影了在光学掩模59上的电路图案的实像，从而在半导体晶片1上的光致抗蚀剂膜上形成图像。此处优选使用的光学掩模59例如是具有约6％的透射率的半色调掩模。在执行上面提及的自动聚焦的同时，可以通过例如步进扫描系统(当然，也可以采用诸如步进系统等其他系统)执行曝光。不言自明的，作为曝光光，可以使用来自各种光源(KrE、F2)的光或者具有各种波长的光以及具有波长为193nm的光。然而，从短波长(与来自KrF准分子激光器的波长相比)、光源价格、胶片(pellicle)的可用性等观点出发，最优选的是来自ArF准分子激光器的具有波长为193nm的曝光光。
不言自明的，作为用于液体浸没的液体63，不仅可以使用纯水(或者具有水作为其主要成分的液体)，也可以使用具有等于或者大于纯水的介电常数的介电常数的液体。然而，纯水等(即，纯水和具有水作为其主要成分的液体)是有利的，这是因为在工艺中易于处理并且单价低。
作为曝光方式，可以使用非液体浸没式曝光和液体浸没式曝光。然而，液体浸没式曝光具有提供更高分辨率的优点。
作为光学掩模和半色调掩模，可以使用二元掩模或者诸如Levenson相移掩模的其它相移掩模。然而，半色调掩模是有利的，这是因为其可以使用几乎与二元掩模的步骤相似的步骤来形成，可以按照较低的单价提供(与除半色调掩模之外的相移掩模相比)，并且可以带来一定程度的相移效果(分辨率改善的效果)。
2.对根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺的说明(主要是从图2至图14)
接下来将利用作为多层抗蚀剂工艺的示例的无顶涂层的三层工艺(top coat less three-layer process)的进行具体说明。不言自明的，多层抗蚀剂工艺不限于三层抗蚀剂工艺，而是可以是两层或者四层或者更多层工艺。作为替代方案，可以使用顶涂层。无顶涂层工艺是有利的，这是因为其具有简单的工艺配置。作为多层抗蚀剂工艺，三层工艺提供了出色的性价比。如下文将描述的，在三层工艺中的中部层膜和下部膜、或者在两层工艺中的下部膜，也可以视为用作抗反射膜。
在本部分中，将利用基于氮化硅的绝缘膜诸如氮化硅膜作为参考光束反射促进膜(在图4中的基于氮化硅绝缘膜12)进行具体说明，因为基于氮化硅的绝缘膜可以容易地形成或者去除并且具有良好的光学特性。然而，不言自明的，与基于氮化硅的绝缘膜一样，也可以使用含有氮或者碳作为其主要成分中的一种并且与此同时含有硅作为其另一主要成分的其它膜，只要其位于多层抗蚀剂与需要处理的基底膜之间，能够改善该处的反射率，并且可以较容易地形成和去除。不言自明的，不应该排除含有氧的参考光束反射促进膜。参考光束反射促进膜可以是除了基于氮化硅绝缘膜之外的无机膜或者有机膜，并且具有与基于氮化硅绝缘膜的折射率相差无几的折射率。
图2是主要部分晶片工艺的方框流程图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图3是在晶片工艺期间(基底氮化硅膜形成步骤)的晶片局部截面视图，用于描述了根据本申请的第一实施例在制造半导体集成电路器件的方法中的主要部分工艺。图4是在晶片工艺期间(多层抗蚀剂涂覆步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例在制造半导体集成电路器件的方法中的主要部分工艺。图5是在晶片工艺期间(光致抗蚀剂膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图6是在晶片工艺期间(中部含硅膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图7是在晶片工艺期间(下部碳膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图8是在晶片工艺期间(在多层抗蚀剂膜的基底氮化硅膜中形成通孔的步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图9是在晶片工艺期间(使通孔延伸至基于氧化硅绝缘膜的下表面的步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图10是在晶片工艺期间(富碳膜去除步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图11是在晶片工艺期间(氮化硅膜去除步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图12是在晶片工艺期间(接触塞形成步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图13是在晶片工艺期间(接触塞CMP步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。图14是在晶片工艺期间(第一层掩埋布线形成步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺。基于这些附图，将对在根据本申请的第一实施例的制造半导体集成电路器件的方法中的主要部分工艺进行描述。
基于图2和图3，将对通过在接触工艺之前执行的工艺而形成的器件结构的一个示例进行描述。如图3所示，例如，半导体晶片1的P型单晶硅半导体衬底部1s在其表面1a(第一主表面)之侧具有器件结构。这意味着，半导体衬底部1s在其表面1a上具有源极/漏极区域3(例如，N+型源极/漏极区域)，并且半导体衬底1s在源极/漏极区域3之间的表面1a中具有栅极绝缘膜4(例如，闪速存储器元件的隧道绝缘膜)。栅极绝缘膜4具有栅极电极5，并且栅极电极在其周围具有侧壁绝缘膜6。源极/漏极区域3在其表面上、并且栅极电极5在其上表面上，分别具有硅化物膜7(例如，镍铂硅化物膜)。
半导体衬底部1s的包括上面提及的结构的表面1a在其之上具有作为蚀刻停止膜的例如较薄的衬底表面基于氮化硅绝缘膜8(第一基于氮化硅绝缘膜)(在图2中的基于氮化硅绝缘膜形成步骤101)。该衬底表面基于氮化硅绝缘膜8(例如，氮化硅膜)在其上具有例如比衬底表面基于氮化硅绝缘膜厚的(例如，约300nm)下部金属前基于氧化硅绝缘膜9(例如，臭氧TEOS氧化硅膜)。下部金属前基于氧化硅绝缘膜9在其上具有比衬底表面基于氮化硅绝缘膜8厚的(例如，约300nm)上部金属前基于氧化硅绝缘膜10(例如，等离子体TEOS氧化硅膜)。在该示例中，若必要，通过膜减薄处理诸如CMP或者干法回蚀刻、以及在膜减薄处理之后基于膜厚度测试进行的附加CVD处理(例如，形成附加等离子体TEOS氧化硅膜)，将上部金属前基于氧化硅绝缘膜10的厚度最终调节为例如约100nm(在图2中的基于氧化硅绝缘膜形成步骤102)。在该示例中，下部金属前基于氧化硅绝缘膜9和上部金属前基于氧化硅绝缘膜10构成了金属前基于氧化硅绝缘膜11(第一基于氧化硅绝缘膜)。金属前基于氧化硅绝缘膜11不必由两层组成。其可以是单层或者由三层或者更多层组成。然而，不言自明的，CMP、干法回蚀刻、膜减薄处理、膜厚度测试、附加CVD处理等都并非是必须的。
接下来，如图3所示，例如通过CVD，在金属前基于氧化硅绝缘膜11上形成多层抗蚀剂膜的基底基于氮化硅绝缘膜12(第二基于氮化硅绝缘膜)(在图2中的基于氮化硅绝缘膜形成步骤103)。作为多层抗蚀剂膜的基底基于氮化硅绝缘膜12，例如，优选的是对具有波长为680nm的光具有例如约2.2的折射率并且具有厚度为例如约25nm的氮化硅膜。
接下来，如图4所示，通过旋转涂布或者相似方法，将作为构成了三层抗蚀剂膜的下部膜的富碳膜14c(例如，约200nm厚)涂覆至多层抗蚀剂膜的基底基于氮化硅绝缘膜12(在图2中的富碳膜涂覆步骤104)。然后，根据需要，执行交联热处理(rosslinking heattreatment)(例如，在250℃下处理约90秒)。富碳膜14c优选是含有碳作为主要成分并且不含有硅作为主要成分的基于有机聚合物的涂层膜(最优选的是无硅的基于有机聚合物涂层膜，但是也不排除含有少量硅的基于有机聚合物涂层膜)。
接下来，通过旋转涂布或者相似方法，将含硅膜14s(例如，约80nm厚)涂覆到富碳膜14c上(在图2中的含硅膜涂覆步骤105)。然后，根据需要，执行交联热处理(例如，在250℃下处理约90秒)。作为含硅膜14s的示例，优选的是含有碳和硅作为其主要成分的基于有机聚合物涂层膜(例如，含有聚硅氧烷等的基于有机聚合物涂层构件)。
接下来，例如通过旋转涂布或者相似方法，将光致抗蚀剂膜14p(例如，约200nm厚)涂覆到含硅膜14s上(在图2中的光致抗蚀剂膜涂覆步骤106)。然后，根据需要，实行用于使溶剂蒸发的热处理，即，前烘(prebake)处理(例如，在100℃下处理约60秒)。光致抗蚀剂膜14p的优选示例包括用于ArF曝光等的无顶涂层正性化学放大抗蚀剂膜(top coat less positive chemical amplification resistfilm)。由此，在该示例中，多层抗蚀剂膜14由富碳膜14c、含硅膜14s和光致抗蚀剂膜14p的三层堆叠膜组成。
然后，执行如在部分1中所描述的缩小式投影曝光(缩小式投影曝光步骤107)，若必要，随后执行PEB(曝光后烘烤(post exposurebake))，例如在100℃下处理约60秒。
接下来，如图5所示，例如使用碱性显影液执行显影约30秒，以将光致抗蚀剂膜14p图案化，换言之，处理光致抗蚀剂膜14p以在其中形成抗蚀剂膜开口15。
接下来，将处理后的光致抗蚀剂膜14p用作掩模，通过实行蚀刻处理诸如干法蚀刻，例如各向异性干法蚀刻诸如RIE(反应离子蚀刻))，将光致抗蚀剂膜14p的图案转移至含硅膜14s。在完成该转移时，光致抗蚀剂膜14p通常已经消失，如图6所示(该条件当然并非是不可缺少的)。作为蚀刻条件，优选以下示例：蚀刻气体：CF4(流速：例如约150sccm)，晶片台预设温度：约60℃，以及，在处理腔室中的压力：约15Pa。
接下来，将处理后的含硅膜14s用作掩模，通过实行蚀刻处理诸如干法蚀刻，例如各向异性干法蚀刻诸如RIE，将含硅膜14s的图案转移至富碳膜14c。在完成该转移时，含硅膜14s通常已经消失，如图7所示(该条件当然并非是不可缺少的)。作为蚀刻条件，优选以下示例：蚀刻气体：H2/N2(流速：例如约100sccm/300sccm)，晶片台预设温度：约60℃，以及，在处理腔室中的压力：约15Pa。由此，在图2中的多层抗蚀剂膜处理步骤108的范围为，从将光致抗蚀剂膜14p显影的步骤，到将含有开口的图案顺次地转移至位于其下方的多层抗蚀剂膜的步骤。
接下来，如图8所示，将富碳膜14c用作掩模，通过实行蚀刻处理诸如干法蚀刻，例如各向异性干法蚀刻诸如RIE，在多层抗蚀剂膜的基底基于氮化硅绝缘膜12(第二基于氮化硅绝缘膜)中形成对应于富碳膜14c的抗蚀剂膜开口15的通孔16。该步骤是在图2中示出的基底膜通孔形成步骤109(第一干法蚀刻步骤)。作为蚀刻条件，优选以下示例：蚀刻气体：CF4(流速：例如约150sccm)，晶片台预设温度：约60℃，以及，在处理腔室中的压力：约15Pa。
接下来，如图9所示，将富碳膜14c用作掩模，通过实行蚀刻处理诸如干法蚀刻，例如各向异性干法蚀刻诸如RIE，使形成在多层抗蚀剂膜的基底基于氮化硅绝缘膜12中的通孔16延伸至金属前基于氧化硅绝缘膜11(第一基于氧化硅绝缘膜)的下表面。作为蚀刻条件，优选以下示例：蚀刻气体：C4F6/Ar/O2(流速：例如约20sccm/500sccm/20sccm)，晶片台预设温度：约60℃，以及，在处理腔室中的压力：约15Pa。这是在图2中示出的通孔延伸步骤110(第二干法蚀刻步骤)。
接下来，例如通过如图10所示的灰化(ashing)等(在图2中的富碳膜去除步骤111)，去除剩余的富碳膜14c。
接下来，在图10的状态下，实行蚀刻处理诸如干法蚀刻，例如各向异性干法蚀刻诸如RIE。通过该处理，在通孔16(即，接触孔)的底部上的衬底表面基于氮化硅绝缘膜8(第一基于氮化硅绝缘膜)，以及多层抗蚀剂膜的在该接触孔外部的基底基于氮化硅绝缘膜12
(第二基于氮化硅绝缘膜)，被去除(在图2中示出的基于氮化硅绝缘膜去除步骤113)，如图11所示。作为蚀刻条件，优选以下示例：蚀刻气体：CHF3/Ar/O2(流速：例如约20sccm/800sccm/20sccm)，晶片台预设温度：约60℃，以及，在处理腔室中的压力：约3Pa。
从参考图5所描述的将光致抗蚀剂膜14p的图案转移至含硅膜14s的步骤到参考图10和图11所描述的基于氮化硅绝缘膜的去除步骤的所有处理，在相同的处理腔室的相同晶片台上实行(在下文中将称为“多层膜原位气相处理”)。原位处理并非是必须的，但是，其可以显著改善处理效率。在该示例中，在多层膜原位气相处理期间(包括灰化)，晶片台预设温度设置为几乎相同的温度(术语“几乎相同的温度”指落入以预设温度为中心的多个度数范围内的温度)。将晶片台预设温度保持在几乎相同的温度不是必要的，但是具有减少处理时间的优点。
接下来，如图12所示，根据需要，例如可以使用基于钛的阻挡金属膜17(基于其它材料的阻挡金属膜)。基于钛阻挡金属膜17的优选示例包括由下部钛膜和上部氮化钛膜组成的堆叠膜。钛膜优选地例如通过IMP(离子化金属等离子体)溅射形成，而氮化钛膜优选地例如通过MOCVD(金属有机化学气相沉积)形成。除了上面提及的方法之外，也可以采用其它溅射方法，CVD、ALD(原子层沉积)等，以便形成基于钛阻挡金属膜17。
进一步地，例如通过CVD在接触孔内部和外部形成钨膜18，从而使用钨膜18来填充接触孔。然后，例如通过CMP(化学机械抛光)去除在接触孔外部的钨膜18和基于钛阻挡金属膜17，以完成钨塞18的形成，如图13所示。
接下来，如图14所示，例如，在金属前基于氧化硅绝缘膜11上形成基于氮化硅绝缘阻挡膜19，随后在其上形成例如第一层布线层间基于氧化硅绝缘膜21。在由第一层布线层间基于氧化硅绝缘膜21、基于氮化硅绝缘停止膜19等组成的第一层层间绝缘膜中，使用例如典型的光刻技术形成布线沟槽等，并且在该沟槽中形成由例如基于钽阻挡金属膜22、第一层基于铜掩埋布线23等组成的金属掩埋布线。作为阻挡金属膜，不仅可以使用基于钽阻挡金属膜，也可以使用基于其它材料诸如钛或钌的阻挡金属膜。
之后，重复该工艺，根据需要，堆叠所需量的布线层，并且根据需要，在其上形成焊盘层。然后，形成最终钝化膜等。在晶片测试等之后，通过划片等将晶片1划分为单独的芯片，然后根据需要，实行封装。
3.对根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺的说明(主要是从图15至图21)
在该部分中将描述的工艺是在部分1和2中所描述的工艺的修改示例，所以在下文中将仅仅描述它们之间的不同之处。例如，图21对应于图10，并且在图21之后的工艺与参考图11至图14所描述的工艺基本上相同，所以原则上将省略重复说明。
图15是在晶片工艺期间(上部金属前基于氧化硅绝缘膜形成步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的修改示例的主要部分工艺。图16是在晶片工艺期间(多层抗蚀剂涂覆步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的修改示例的主要部分工艺。图17是在晶片工艺期间(光致抗蚀剂膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法的修改示例的主要部分工艺。图18是在晶片工艺期间(中部含硅膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法的修改示例的主要部分工艺。图19是在晶片工艺期间(下部富碳膜处理步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的修改示例的主要部分工艺。图20是在晶片工艺期间(在基于氧化硅绝缘膜中形成通孔的步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例在制造半导体集成电路器件的方法中的修改示例的主要部分工艺。图21是在晶片工艺期间(富碳膜去除步骤)的晶片局部截面视图，用于描述在根据本申请的第一实施例的制造半导体集成电路器件的方法中的修改示例的主要部分工艺。基于这些附图，将对根据本申请的第一实施例的制造半导体集成电路器件的方法的修改的主要部分工艺进行描述。
与部分2相似，将参考图15对通过在接触工艺之前的工艺而形成的器件结构的一个示例进行描述。如图15所示，例如，半导体晶片1的P型单晶硅半导体衬底部1s在其表面1a(第一主表面)之侧具有器件结构。这意味着，半导体衬底部1s在其表面1a中具有源极/漏极区域3(例如，N+型源极/漏极区域)，并且半导体衬底1s在源极/漏极区域3之间的表面1a中具有栅极绝缘膜4(例如，闪速存储器元件的隧道绝缘膜)。栅极绝缘膜4在其上具有栅极电极5，并且栅极电极在其周围具有侧壁绝缘膜6。源极/漏极区域3在其表面上、并且栅极电极5在其上表面上，分别具有硅化物膜7(例如，镍铂硅化物膜)。
例如，半导体衬底部1s的包括上面提及的结构的表面1a在其之上具有作为蚀刻停止膜的例如较薄的衬底表面基于氮化硅绝缘膜8(第一基于氮化硅绝缘膜)。该衬底表面基于氮化硅绝缘膜8(例如，氮化硅膜)在其上具有例如比衬底表面基于氮化硅绝缘膜厚的(例如，约300nm)下部金属前基于氧化硅绝缘膜9(例如，臭氧TEOS氧化硅膜)。下部金属前基于氧化硅绝缘膜9在其上具有比衬底表面基于氮化硅绝缘膜8厚的(例如，约300nm)上部金属前基于氧化硅绝缘膜10(例如，等离子体TEOS氧化硅膜)。在该示例中，若必要，通过膜减薄处理诸如CMP或者干法回蚀刻、以及在膜减薄处理之后基于膜厚度测试进行的附加CVD处理(例如，形成附加等离子体TEOS氧化硅膜)，将上部金属前基于氧化硅绝缘膜10的厚度最终调节为例如约100nm。在该示例中，下部金属前基于氧化硅绝缘膜9和上部金属前基于氧化硅绝缘膜10构成了金属前基于氧化硅绝缘膜11(第一基于氧化硅绝缘膜)。金属前基于氧化硅绝缘膜11不必须由两层组成。其可以是单层或者由三层或者更多层组成。
接下来，如图16所示，通过旋转涂布或者相似方法，将富碳膜14c(例如，约200nm厚)涂覆到作为构成了三层抗蚀剂膜的下部膜的金属前基于氧化硅绝缘膜11上。然后，根据需要，执行交联热处理(例如，在250℃下处理约90秒)。富碳膜14c优选是含有碳作为主要成分并且不含有硅作为主要成分的基于有机聚合物涂层膜(最优选的是不含硅的基于有机聚合物涂层膜，但是也不排除含有少量硅的基于有机聚合物涂层膜)。
接下来，例如，通过旋转涂布将含硅膜14s(例如，约80nm厚)涂覆到富碳膜14上。然后，根据需要，执行交联热处理(例如，在250℃下处理约90秒)。含硅膜14s优选是含有碳和硅作为其主要成分的基于有机聚合物涂层膜(例如，含有聚硅氧烷等的基于有机聚合物涂层构件)。
接下来，例如通过旋转涂布将光致抗蚀剂膜14p(例如，约200nm厚)涂覆到含硅膜14s上。然后，根据需要，实行用于使溶剂蒸发的热处理，即，前烘处理(例如，在100℃下处理约60秒)。作为光致抗蚀剂膜14p，例如，优选的是用于ArF曝光的无顶涂层正性化学放大抗蚀剂膜。然而，光学特性与在部分2中描述的光学特性不同(参考图25)。由此，在该示例中，多层抗蚀剂膜14由富碳膜14c、含硅膜14s和光致抗蚀剂膜14p的三层堆叠膜组成。
然后，执行如在部分1中所描述的缩小式投影曝光，若必要，随后执行PEB(曝光后烘烤)，例如在100℃下处理约60秒。
接下来，如图17所示，例如使用碱性显影液执行显影约30秒，以将光致抗蚀剂膜14p图案化，换言之，处理光致抗蚀剂膜14p以在其中形成抗蚀剂膜开口15。接下来，将处理后的光致抗蚀剂膜14p用作掩模，通过实行蚀刻处理诸如干法蚀刻，例如各向异性干法蚀刻诸如RIE(反应离子蚀刻)，将光致抗蚀剂膜14p的图案转移至含硅膜14s。在完成该转移时，光致抗蚀剂膜14p通常已经消失，如图18所示(该条件当然是不必要的)。作为蚀刻条件，优选以下示例：蚀刻气体：CF4(流速：例如约150sccm)，晶片台预设温度：约60℃，以及，在处理腔室中的压力：约15Pa。
接下来，如图18所示，将处理后的含硅膜14s用作掩模，通过实行蚀刻处理诸如干法蚀刻，例如各向异性干法蚀刻诸如RIE，将含硅膜14s的图案转移至富碳膜14c。在完成该转移时，含硅膜14s通常已经消失，如图19所示(该条件当然是不必要的)。作为蚀刻条件，优选以下示例：蚀刻气体：H2/N2(流速：例如约100sccm/300sccm)，晶片台预设温度：约60℃，以及，在处理腔室中的压力：约15Pa。
接下来，如图19所示，将富碳膜14c用作掩模，执行蚀刻处理诸如干法蚀刻，例如各向异性干法蚀刻诸如RIE，从而在金属前基于氧化硅绝缘膜11(第一基于氧化硅绝缘膜)中形成对应于富碳膜14c的抗蚀剂膜开口15的通孔16，如图20所示。作为蚀刻条件，优选以下示例：蚀刻气体：C4F6/Ar/O2(流速：例如约20sccm/500sccm/20sccm)，晶片台预设温度：约60℃，以及，在处理腔室中的压力：约15Pa。
接下来，例如通过如图21所示的灰化去除剩余的富碳膜14c。
接下来，在图21的状态之下，实行蚀刻处理诸如干法蚀刻，例如各向异性干法蚀刻诸如RIE。通过该处理，在通孔16(即，接触孔)的底部上的衬底表面基于氮化硅绝缘膜8(第一基于氮化硅绝缘膜)被去除，如图11所示。作为蚀刻条件，优选以下示例：蚀刻气体：CHF3/Ar/O2(流速：例如约20sccm/800sccm/20sccm)，晶片台预设温度：约60℃，以及，在处理腔室中的压力：约3Pa。
从参考图17所描述的将光致抗蚀剂膜14p的图案转移至含硅膜14s的步骤到参考图21和图11所描述的基于氮化硅绝缘膜的去除步骤的所有处理，均在相同的处理腔室的相同晶片台上实行(在下文中将称为“多层膜原位气相处理”)。原位处理并非是必须的，但是，其可以显著提高处理效率。
在上面提及的步骤之后的处理与在参考图12至图14的部分2中描述的处理相似。
4.对第一实施例(包括修改示例)的补充说明和一般考虑(主要是从图22至图26)
图22示出了每个层的基本参数的示例，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺。图23示出了各种测试结果的数值数据，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺。图24是示出了进入层间膜中的光的百分比与图案大小变化之间的关系的测试结果的曲线图，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件方法的主要部分工艺。图25示出了每个层的基本参数的一个示例，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件的方法的修改示例的主要部分工艺。图26是示出了多层抗蚀剂下部膜的参考光束(中心波长：680nm)与进入层间膜中的光的百分比的模拟结果的曲线图，用于补充性描述根据本申请的第一实施例的制造半导体集成电路器件的方法的修改示例的主要部分工艺。图27是在根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺(主要工艺和修改工艺)中需要使用的多层膜原位气相处理的晶片处理装置的示意性截面视图。图28是图1中示出的光学掩模及其附近的示意性放大截面视图。基于这些附图，将对第一实施例(包括其修改示例)做出补充说明和一般考虑。
(1)对技术问题等的补充说明
如上面所描述的，在45nm技术节点之后的高NA ArF液体浸没式曝光中，特别是在诸如接触步骤的微细加工步骤中，接触孔等的直径变化经常发生。
本发明人调查了引起变化的原因。结果，已经发现，所谓层间绝缘膜(即，金属前基于氧化硅绝缘膜11(参考图3))的晶片内(in-wafer)厚度变化具有一定的影响。具体描述如下，由于受到CMP等的不均匀晶片内分布的影响，金属前基于氧化硅绝缘膜有可能具有分布变化。另一方面，将多层抗蚀剂膜等涂覆到具有较均匀厚度的金属前基于氧化硅绝缘膜等上。金属前基于氧化硅绝缘膜等的厚度变化据推测不会对晶片表面(曝光光需要聚焦于其上的抗蚀剂表面)的高度的测量产生严重的不良影响，只要参考光束是在多层抗蚀剂膜的下表面与金属前基于氧化硅绝缘膜的上表面之间的界面(其在下文中将称为“多层抗蚀剂膜等的下端界面”)处反射。
当进入金属前基于氧化硅绝缘膜等、通过多层抗蚀剂的下端界面等、并且在半导体衬底等的表面处被反射的参考光束的百分比超过特定水平时，金属前基于氧化硅绝缘膜等的厚度变化会对晶片表面的高度的测量系统产生影响。这意味着，在金属前基于氧化硅绝缘膜等的薄部分与厚部分之间，由于受到金属前基于氧化硅绝缘膜的厚度变化的影响，在晶片表面的高度的测量系统中出现了测量误差。结果，在金属前基于氧化硅绝缘膜等的厚度发生改变的位置处，发生曝光光的失焦(out of focus)和光学图像的散焦(defocus)，从而引起抗蚀剂图案的尺寸变化或者形状劣化。
(2)对根据本申请的第一实施例的制造半导体集成电路器件的方法的概要的说明(主要参考图2)
因此，例如，如图2所示(参考图4)，在根据本发明的第一实施例的制造半导体集成电路器件的方法(主要工艺)中，多层抗蚀剂膜14(富碳膜)的下端表面和金属前基于氧化硅绝缘膜11(第一基于氧化硅绝缘膜)的上端表面，在其之间具有参考光束反射促进膜12(第二基于氮化硅绝缘膜)。
参考光束反射促进膜12的存在抑制了进入金属前基于氧化硅绝缘膜11的参考光束的百分比，即参考光束的进入百分比，从而减少了接触孔等的直径变化。
该参考光束反射促进膜12(自动聚焦光学系统探测光的反射膜)不应该阻碍曝光本身，并且不应该要求巨大的努力用于形成膜或者去除膜。然而，在该示例中，使用一般手段诸如CVD来形成膜，并且将在曝光波长下无光学特性问题的基于氮化硅绝缘膜(例如，氮化硅膜)用作参考光束促进膜12。由此，由于将基于氮化硅绝缘膜用作参考光束促进膜12，所以参考光束促进膜的去除，可以与衬底表面基于氮化硅绝缘膜8(第一基于氮化硅绝缘膜)即位于其下方的蚀刻停止膜)的去除同时进行。因此，该示例具有改善关于工艺的一致性并且减少工艺成本的优点。
(3)对根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺(主要工艺)的补充说明和一般考虑(主要是从图22至图24)
关于根据上面在部分1和部分2中描述的本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺(主要工艺)的每层主要参数以表格的形式列出并且在图22中示出。
关于曝光光，通过使用两层(即，中部层和下部层)来防止反射，在0.3至1.3范围内的N.A.下的最大反射率为0.8％或者更少，从而即使是在设置了参考光束反射促进膜的情况下，也可以实现充分的抗反射效果。这意味着，参考光束反射促进膜的添加据推测不会对曝光具有不良影响。
接下来，在图23和图24中示出了在变化条件下的测试数据。如通过图24显而易见的，从在横坐标上绘制的38.7％或者更少的参考光束进入百分比，图案大小的变化大幅降低。因此，参考光束进入百分比(进入需要处理的膜(即，金属前基于氧化硅绝缘膜11)的参考光束的百分比)优选为38.7％或者更少。进入百分比的理论下限是0％，但是从所使用材料带来的限制的观点出发，实际下限据推测为约30％。作为参考光束的一个示例，使用具有波长为680nm的光。然而当参考光束是宽带光时，进入百分比由中心波长光的进入百分比确定(因为效果彼此相等)。作为参考光束的宽带光可以是包括680nm波长的带的光，或者可以是不包括680nm波长的带的光。进一步地，参考光束可以是非宽带光，诸如彩色光。
(4)对根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺(修改工艺)的概要的补充说明和一般考虑(主要是图25和图26)
在部分3中描述的修改示例中，多层抗蚀剂膜(图16)的富碳膜14c自身扮演了在部分2中描述的示例中的参考光束反射促进膜12(图4)。因此，该修改示例具有省略了参考光束反射促进膜12的形成或者去除的优点。另一方面，富碳膜14c应该具有对曝光光的抗反射效果和对参考光束的反射促进效果，这就缩小了选择空间。
接下来，在图26中，相对于参考光束进入百分比，绘制了示出所选择的富碳膜14c的折射率的范围的模拟结果。如通过图26显而易见的，为了满足参考光束进入百分比不大于38.7％，优选的是选择相对于参考光束进入百分比具有1.30或者更少的折射率或者2.00或者更多但是不大于2.65的折射率的材料。
该修改示例(部分3)是在部分1和部分2中描述的主要工艺的修改示例，并且显而易见的是，在主要工艺中描述的优点基本上也可以在本修改示例中获得，除非另有说明实在不能获得这些优点。因此，在该子部分和部分3中原则上省略对这些指标的重复说明。
(5)对在根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺(主要工艺和修改工艺)中需要使用的多层膜原位气相处理的晶片处理装置的一个示例的补充说明(主要是图27)
在图27中将示出需要在部分2和部分3中描述的多层膜原位气相处理中使用的晶片处理装置和在处理期间放置的晶片。如图27所示，在用于蚀刻等的晶片气相处理装置71中的晶片处理腔室72在其中具有下电极73(晶片台、静电吸盘)，并且在下电极上放置了在其上具有多层抗蚀剂膜14的晶片1，其中表面1a(第一主表面)向上。下电极73在其之上具有面对其(在这些电极之间的距离例如在约25mm至30mm范围内)的上电极74。上电极74例如是接地的(当然，这并非是必须的)。若必要，可以将例如高频电源75(从约27MHz至60MHz)和低频电源76(例如，从800KHz至2MHz)耦合至下电极73，并且将这些电源的另一端接地。
在本文中已经利用CCP(电容耦合等离子体)型干法蚀刻装置作为示例做出了具体说明，但是，不言自明的，也可以使用ICP(电感耦合等离子体)型干法蚀刻装置或者ECR(电子回旋共振)型干法蚀刻装置。
(6)对在根据本申请的第一实施例的制造半导体集成电路器件的方法(包括修改示例)的曝光步骤中的曝光装置中的光学掩模及其周围的补充说明(主要参考图28、图1等)
在下文中将对在部分1中的曝光期间的光学掩模及其周围进行补充描述。具体描述如下，将对作为在部分1中描述的曝光步骤中使用的光学掩模59的一个示例的半色调掩模进行描述。如图1和图28所示，石英玻璃掩模衬底81在其主表面中的一个上(在曝光光学系统58之侧，即在相对于曝光照明装置62的一侧)，具有半透明相移掩模82(提供了180°相移或者等价的相移的半透明相移膜)。石英玻璃掩模衬底81在其主表面中的一个的内部区域中，具有电路图案区域80(此处，电路图案区域80例如是对应于图5的截面视图的部分)。在电路图案区域80中的半透明相移膜82具有例如对应于图5的抗蚀剂膜开口15的掩模开口85。将由胶片框架83和胶片84组成的胶片86附接到半透明相移膜82上，从而覆盖住整个电路图案区域80(胶片框架83附接至掩模外围区域89)。
(7)对根据本申请的第一实施例的制造半导体集成电路器件的方法的主要部分工艺(主要工艺)的另一模式的补充说明和考虑(主要参考图4等)
作为在参考图4等的部分2中描述的参考光束反射促进膜，优选的是无机绝缘膜诸如氮化硅膜，但是除了基于氮化硅绝缘膜诸如氮化硅膜之外，也可以使用除基于氮化硅绝缘膜之外的绝缘膜、导电膜等。在由三层抗蚀剂膜组成的多层抗蚀剂膜中，在光致抗蚀剂膜下方的中部膜和下部膜可以一起视为BARC(底部抗反射涂层)，从而上面提及的实施例(包括修改示例)不仅可以适用于三层抗蚀剂膜，也可以适用于两层抗蚀剂、四层抗蚀剂、和其它多层抗蚀剂的工艺。在上面提及的实施例中，通过放置参考光束反射促进膜作为抗蚀剂膜的基底膜以便促进参考光束反射，来促进参考光束的反射，从而使其不仅可以适用于多层抗蚀剂工艺，也可以适用于单层抗蚀剂工艺。
5.总结
已经基于实施例对本发明人做出的本发明进行了具体描述。本发明不限于此或者受其限制，而是在不背离本发明的范围的情况下，可以按照多种方式改变本发明。
例如，已经将液体浸没式曝光用作主要示例对本实施例进行了描述。然而，本发明不限于液体浸没式曝光并且可以适用于非液体浸没式曝光。相似地，已经将主要由水构成的液体作为用于液体浸没式曝光的液体介质的示例对实施例进行了具体描述。然而，本发明不限于主要由水构成的液体，并且不言自明的，本发明也可以适用于使用具有更高折射率的液体介质的液体浸没式曝光。
在上面提及的实施例中，已经将镍铂硅化物主要作为硅化物的示例进行了具体说明。然而，本发明不限于镍铂硅化物，并且不言自明的，除了镍铂硅化物之外，也可以将钛硅化物、钴硅化物、镍硅化物、或者其它硅化物用作硅化物。

Claims (15)

1.一种制造半导体集成电路器件的方法，包括以下步骤：
(a)在半导体晶片的第一主表面之上，形成第一基于氮化硅绝缘膜；
(b)在所述第一基于氮化硅绝缘膜之上，形成第一基于氧化硅绝缘膜；
(c)在所述第一基于氧化硅绝缘膜之上，形成第二基于氮化硅绝缘膜；
(d)将富碳膜涂覆到所述第二基于氮化硅绝缘膜上；
(e)将含有碳和硅作为其主要成分的含硅膜涂覆到所述富碳膜上；
(f)将光致抗蚀剂膜涂覆到所述含硅膜上；
(g)通过采用紫外曝光光的缩小式投影曝光，将所述光致抗蚀剂膜曝光；
(h)在所述步骤(g)之后，将所述光致抗蚀剂膜显影以将所述光致抗蚀剂膜图案化，并且将由此产生的图案顺次地转移至所述含硅膜和所述富碳膜；
(i)将由此产生的所述富碳膜用作掩模，通过第一干法蚀刻在所述第二基于氮化硅绝缘膜中形成通孔；
(j)在所述步骤(i)之后，将所述富碳膜用作掩模，通过第二干法蚀刻使所述通孔延伸至所述第一基于氧化硅绝缘膜的所述底表面；
(k)在所述步骤(j)之后，去除所述富碳膜；以及
(l)在所述步骤(k)之后，去除在所述通孔外部的所述第二基于氮化硅绝缘膜以及在所述通孔内部的所述第一基于氮化硅绝缘膜，
其中在所述步骤(g)中，通过采用具有比所述紫外曝光光的波长更长的波长的参考光束的离轴型倾斜入射自动聚焦光学系统，使所述参考光束倾斜地入射至所述半导体晶片的所述第一主表面，并且基于反射光执行自动聚焦。
2.根据权利要求1所述的制造半导体集成电路器件的方法，
其中所述第二基于氮化硅绝缘膜是氮化硅膜。
3.根据权利要求2所述的制造半导体集成电路器件的方法，
其中所述紫外曝光光是来自ArF准分子激光器的具有193nm波长的曝光光。
4.根据权利要求3所述的制造半导体集成电路器件的方法，
其中所述参考光束是可见光。
5.根据权利要求3所述的制造半导体集成电路器件的方法，
其中所述参考光束是在所述可见区域中的宽带光。
6.根据权利要求5所述的制造半导体集成电路器件的方法，
其中所述缩小式投影曝光是液体浸没式曝光。
7.根据权利要求6所述的制造半导体集成电路器件的方法，
其中在所述液体浸没式曝光中所使用的液体含有水作为其主要成分。
8.根据权利要求7所述的制造半导体集成电路器件的方法，
其中所述缩小式投影曝光是使用半色调掩模执行的。
9.根据权利要求8所述的制造半导体集成电路器件的方法，
其中在所述步骤(g)中进入所述第一基于氧化硅绝缘膜的所述参考光束的百分比，用中心波长参考光束的进入百分比来表示，是38.7％或者更少。
10.一种制造半导体集成电路器件的方法，包括以下步骤：
(a)在半导体晶片的第一主表面之上，形成第一基于氮化硅绝缘膜；
(b)在所述第一基于氮化硅绝缘膜之上，形成第一基于氧化硅绝缘膜；
(c)将富碳膜涂覆到所述第一基于氧化硅绝缘膜上；
(d)将含有碳和硅作为其主要成分的含硅膜涂覆到所述富碳膜上；
(e)将光致抗蚀剂膜涂覆到所述含硅膜上；
(f)通过采用紫外曝光光的缩小式投影曝光，将所述光致抗蚀剂膜曝光；
(g)在所述步骤(f)之后，将所述光致抗蚀剂膜显影从而将所述光致抗蚀剂膜图案化，并且将由此产生的图案顺次地转移至所述含硅膜和所述富碳膜；
(h)将由此产生的所述富碳膜用作掩模，通过第一干法蚀刻在所述第一基于氧化硅绝缘膜中形成通孔；
(i)在所述步骤(h)之后，去除所述富碳膜；以及
(j)在所述步骤(i)之后，去除在所述通孔内部的所述第一基于氮化硅绝缘膜，
其中(1)在所述步骤(f)中，通过采用作为在所述可见区域中的宽带光的参考光束的离轴型倾斜入射自动聚焦光学系统，使所述参考光束倾斜地入射至所述半导体晶片的所述第一主表面，并且基于反射光执行自动聚焦，以及
其中(2)此时，进入所述第一基于氧化硅绝缘膜的所述参考光束的百分比，用中心波长参考光束的进入百分比来表示，是38.7％或者更少。
11.根据权利要求10所述的制造半导体集成电路器件的方法，
其中所述紫外曝光光是来自ArF准分子激光器的具有193nm波长的曝光光。
12.根据权利要求11所述的制造半导体集成电路器件的方法，
其中所述缩小式投影曝光是液体浸没式曝光。
13.根据权利要求12所述的制造半导体集成电路器件的方法，
其中在所述液体浸没式曝光中所使用的液体含有水作为其主要成分。
14.根据权利要求13所述的制造半导体集成电路器件的方法，
其中所述缩小式投影曝光是使用半色调掩模执行的。
15.根据权利要求14所述的制造半导体集成电路器件的方法，
其中至少在所述步骤(f)中，没有在所述第一基于氮化硅绝缘膜与所述富碳膜之间设置基于氮化硅绝缘膜。
CN201510005100.8A 2014-01-07 2015-01-06 制造半导体集成电路器件的方法 Active CN104766787B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-000866 2014-01-07
JP2014000866A JP6284369B2 (ja) 2014-01-07 2014-01-07 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
CN104766787A true CN104766787A (zh) 2015-07-08
CN104766787B CN104766787B (zh) 2019-09-27

Family

ID=53495772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510005100.8A Active CN104766787B (zh) 2014-01-07 2015-01-06 制造半导体集成电路器件的方法

Country Status (5)

Country Link
US (1) US9502282B2 (zh)
JP (1) JP6284369B2 (zh)
KR (1) KR20150083027A (zh)
CN (1) CN104766787B (zh)
TW (1) TWI643245B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217626B1 (en) * 2017-12-15 2019-02-26 Mattson Technology, Inc. Surface treatment of substrates using passivation layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309801B1 (en) * 1998-11-18 2001-10-30 U.S. Philips Corporation Method of manufacturing an electronic device comprising two layers of organic-containing material
US20020001778A1 (en) * 2000-06-08 2002-01-03 Applied Materials, Inc. Photolithography scheme using a silicon containing resist
CN1364246A (zh) * 1999-06-30 2002-08-14 株式会社日立制作所 半导体集成电路器件制备方法,其光掩膜和它的制备方法及掩膜胚
JP2005166997A (ja) * 2003-12-03 2005-06-23 Nikon Corp 露光装置及び露光方法、デバイス製造方法
JP2012004170A (ja) * 2010-06-14 2012-01-05 Renesas Electronics Corp 半導体集積回路装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851302A (en) * 1997-02-19 1998-12-22 Vlsi Technology, Inc. Method for dry etching sidewall polymer
JP2002131883A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd フォトマスクの製造方法およびフォトマスク
JP2003209167A (ja) * 2002-01-10 2003-07-25 Sony Corp 半導体装置の製造方法および半導体装置
JP2005191254A (ja) * 2003-12-25 2005-07-14 Fujitsu Ltd 半導体装置の製造方法
JP4160569B2 (ja) * 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
JP2007096089A (ja) * 2005-09-29 2007-04-12 Renesas Technology Corp 露光装置
JP2009010139A (ja) * 2007-06-27 2009-01-15 Canon Inc 露光装置及びデバイス製造方法
JP2009141155A (ja) * 2007-12-06 2009-06-25 Nikon Corp 露光装置、露光方法、及びデバイス製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309801B1 (en) * 1998-11-18 2001-10-30 U.S. Philips Corporation Method of manufacturing an electronic device comprising two layers of organic-containing material
CN1364246A (zh) * 1999-06-30 2002-08-14 株式会社日立制作所 半导体集成电路器件制备方法,其光掩膜和它的制备方法及掩膜胚
CN1209682C (zh) * 1999-06-30 2005-07-06 株式会社日立制作所 半导体集成电路器件制备方法,其光掩膜和它的制备方法及掩膜胚
US20020001778A1 (en) * 2000-06-08 2002-01-03 Applied Materials, Inc. Photolithography scheme using a silicon containing resist
JP2005166997A (ja) * 2003-12-03 2005-06-23 Nikon Corp 露光装置及び露光方法、デバイス製造方法
JP2012004170A (ja) * 2010-06-14 2012-01-05 Renesas Electronics Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JP6284369B2 (ja) 2018-02-28
TW201532123A (zh) 2015-08-16
CN104766787B (zh) 2019-09-27
JP2015130390A (ja) 2015-07-16
US9502282B2 (en) 2016-11-22
US20150194340A1 (en) 2015-07-09
TWI643245B (zh) 2018-12-01
KR20150083027A (ko) 2015-07-16

Similar Documents

Publication Publication Date Title
US7563719B2 (en) Dual damascene process
US6319821B1 (en) Dual damascene approach for small geometry dimension
US9583594B2 (en) Method of fabricating semiconductor device
US5986344A (en) Anti-reflective coating layer for semiconductor device
US20070134917A1 (en) Partial-via-first dual-damascene process with tri-layer resist approach
US20030087518A1 (en) Method for preventing photoresist poisoning
KR20060090449A (ko) 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US20190067008A1 (en) Semiconductor structures and fabrication methods thereof
US8008200B2 (en) Poison-free and low ULK damage integration scheme for damascene interconnects
TWI772693B (zh) 積體電路結構的形成方法及積體電路結構
CN105742235A (zh) 互连结构及其制造方法
TW202109618A (zh) 圖案化半導體裝置的方法
JP2000299380A (ja) 半導体素子のコンタクト形成方法
US11131919B2 (en) Extreme ultraviolet (EUV) mask stack processing
TWI744897B (zh) 形成半導體裝置結構的方法
US20170365561A1 (en) Method for preventing bottom layer wrinkling in a semiconductor device
TWI780581B (zh) 半導體元件的形成方法
US7001847B2 (en) Micro pattern forming method and semiconductor device manufacturing method
US20030096496A1 (en) Method of forming dual damascene structure
US20060240639A1 (en) Fine patterning method for semiconductor device
US20040099954A1 (en) Method for reducing amine based contaminants
CN100376026C (zh) 微电子器件的双镶嵌互连的制造方法
CN104766787B (zh) 制造半导体集成电路器件的方法
CN101431063A (zh) 半导体器件及其制造方法
JP2012004170A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant