[go: up one dir, main page]

TWI485774B - 半導體元件之製造方法、基板處理裝置及半導體元件 - Google Patents

半導體元件之製造方法、基板處理裝置及半導體元件 Download PDF

Info

Publication number
TWI485774B
TWI485774B TW099104682A TW99104682A TWI485774B TW I485774 B TWI485774 B TW I485774B TW 099104682 A TW099104682 A TW 099104682A TW 99104682 A TW99104682 A TW 99104682A TW I485774 B TWI485774 B TW I485774B
Authority
TW
Taiwan
Prior art keywords
gas
catalyst
substrate
processing chamber
exposing
Prior art date
Application number
TW099104682A
Other languages
English (en)
Other versions
TW201041036A (en
Inventor
Norikazu Mizuno
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201041036A publication Critical patent/TW201041036A/zh
Application granted granted Critical
Publication of TWI485774B publication Critical patent/TWI485774B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體元件之製造方法、基板處理裝置及半導體元件
本發明係關於一種半導體元件之製造方法及基板處理裝置，特別是關於一種為以低溫對基板進行處理而有效的技術。
在基板上形成所希望之膜的情況，可使用將包含構成形成之膜的複數元素的複數種類原料同時供給至載置於處理室內的基板的CVD(Chemical Vapor Deposition；化學氣相沉積)法、或交替供給的ALD(Atomic Layer Deposition；原子層沉積)法等(例如參閱專利文獻1)。然而，在此成膜方法方面，為了得到實用的成長速度，需要在700℃程度的高溫環境下進行成膜，但若以高溫進行處理，則擔心雜質再擴散，近幾年一直在要求處理溫度的低溫化。
[先前技術文獻] [專利文獻]
[專利文獻1]特開2006-66587號公報
就達成處理低溫化的手段而言，考慮使用觸媒。觸媒會因作用而在基板上降低原料氣體的活性化能量，所以可使處理溫度更加降低。就使用觸媒形成膜之例而言，可列舉美國專利第6,090,442號公報、特開2004-40110號公報、特開2008-141191號公報。然而，此等專利文獻中雖然記載關於選擇吡啶(C5 H5 N)作為觸媒之例，但吡啶會使大氣污染等的環境污染產生，所以使用之際受到法律限制。
因此，本發明之主要目的係解決上述問題，並且提供一種以低溫在基板上形成薄膜的半導體元件之製造方法、具備該膜的半導體元件及基板處理裝置。
為了解決上述課題，依據本發明之一態樣，可提供一種半導體元件之製造方法，其係藉由進行將基板暴露於原料氣體中的原料氣體暴露步驟、將基板暴露於為具有電負度不同的原子的氧化氣體或氮化氣體之任一者之改質氣體中的改質氣體暴露步驟、及將基板暴露於觸媒中的觸媒暴露步驟，而於基板的表面形成氧化膜或氮化膜的半導體元件之製造方法，並且在觸媒暴露步驟中使用酸解離常數pKa 為5～7的觸媒(但吡啶除外)。
依據本發明之其他態樣，可提供一種半導體元件之製造方法，其係具有：將載置於處理室內的基板暴露於原料氣體中的原料氣體暴露步驟、將載置於處理室內的基板暴露於為氧化氣體或氮化氣體之任一者並具有電負度不同的原子的改質氣體中之改質氣體暴露步驟、及將載置於處理室內的基板暴露於觸媒中的觸媒暴露步驟，藉由一面加熱基板一面進行各步驟，而於基板的表面形成氧化膜或氮化膜的半導體元件之製造方法，並且具有：副產物排出步驟，其係將觸媒暴露步驟中的處理室內的壓力設定成低於用以將副產物從基板的表面昇華的蒸氣壓，並且將昇華的副產物排出於處理室外，該副產物係在暴露於該觸媒中基板的表面溫度下，由原料氣體與觸媒的反應所生成。
依據本發明之其他態樣，可提供一種基板處理裝置，其係具有：處理室，其係收容基板；第1氣體供給系統，其係供給原料氣體至處理室內；第2氣體供給系統，其係供給具有電負度不同的原子的氧化氣體或氮化氣體的至少一方至處理室內；第3氣體供給系統，其係供給酸解離常數pKa 為約5～7的觸媒(但吡啶除外)至處理室內；及控制部，其係控制第1氣體供給系統、第2氣體供給系統、第3氣體供給系統；控制部係控制第1氣體供給系統、第2氣體供給系統、第3氣體供給系統，將基板的表面暴露於包含原料氣體及觸媒的混合物中，其後將該表面暴露於包含氧化氣體或氮化氣體的至少一方及觸媒的混合物中，藉此於基板的表面形成氧化膜或氮化膜。
依據本發明之其他態樣，可提供一種半導體元件，其係藉由進行將基板暴露於原料氣體中的原料氣體暴露步驟、將基板暴露於為具有電負度不同的原子的氧化氣體或氮化氣體之任一者之改質氣體中的改質氣體暴露步驟、及將基板暴露於酸解離常數pKa 為5～7的觸媒(但吡啶除外)中的觸媒暴露步驟，而具有形成於基板表面的氧化膜或氮化膜。
依據本發明之一態樣，可提供一種半導體元件之製造方法，其係藉由依序進行將載置於處理室內的基板暴露於原料氣體及觸媒中的第1步驟、去除殘留的原料氣體及觸媒的第2步驟、將基板暴露於為具有電負度不同的原子的氧化氣體或氮化氣體之任一者的改質氣體及觸媒中的第3步驟、及去除殘留的改質氣體及觸媒的第4步驟，而於基板的表面形成氧化膜或氮化膜，並且在第2步驟及第4步驟中使用酸解離常數pKa 為5～7的觸媒(但吡啶除外)。
依據本發明，對載置於處理室內的基板暴露原料氣體、氧化氣體或氮化氣體之任一者及觸媒，於各基板的表面形成氧化膜或氮化膜之際，藉由根據酸解離常數pKa (5～7左右)選定使用的觸媒，可以低溫在基板上形成薄膜。
就可使用的觸媒種類而言，有各式各樣的觸媒，但本發明者等考慮根據為用以定量表示酸強度的指標的酸解離常數(pKa )而選定使用的觸媒。考慮從酸釋放氫離子的解離反應，由其平衡常數Ka或其負的常用對數pKa 所表示，但在本發明中，統一記成負的常用對數pKa 。並且，pKa 越小表示越是強的酸。
例如，可舉NH3 (氨)作為觸媒之一例。使用NH3 的理由，是因為NH3 分子中的N(氮)原子的孤立電子對具有吸引H(氫)原子的作用。吸引此H之力為酸解離常數(pKa )，NH3 的情況為約11。pKa 越大，吸引H之力越強。
本發明係基於發明者等得到的此種見解所完成。以下，就為本發明一實施形態的第1實施形態，一面參閱圖面，一面進行說明。
[裝置全體結構]
在用以實施本發明的形態中，以基板處理裝置作為一例，係構成作為實施半導體裝置(IC)之製造方法中的處理步驟的半導體製造裝置。又，在以下的說明中，係就作為基板處理裝置，適用對基板進行氧化、擴散處理或CVD處理等的縱型裝置的情況加以敘述。第1圖為顯示在本發明的一實施形態適合使用的基板處理裝置的概略結構的斜透視圖。再者，本發明不限於關於本實施形態的基板處理裝置，亦可適用於具有單片式、Hot Wall(熱壁)型、Cold Wall(冷壁)型的處理爐的基板處理裝置。
如第1圖所示，在基板處理裝置101中，使用收納成為基板一例的晶圓200的盒110，晶圓200係由矽等的材料所構成。基板處理裝置101具備殼體111，在殼體111內部設有盒台114。盒110為步驟內搬運裝置(圖示省略)所搬入到盒台114上，或由盒台114上所搬出。
盒台114以盒110內的晶圓200保持垂直姿勢且盒110的晶圓存取口朝向上方的方式，為步驟內搬運裝置所載置。盒台114構成如下：可以將盒110向殼體111後方縱向旋轉90°，盒110內的晶圓200成為水平姿勢，盒110的晶圓存取口朝向殼體111後方的方式動作。
在殼體111內的前後方向的大致中央部設有盒架105，盒架105構成如下：以複數層複數行保管複數個盒110。
在盒架105上設有收納成為晶圓移載機構125的搬運對象的盒110的移載架123。
在盒台114上方設有預備盒架107，其構成如下：預備保管盒110。
在盒台114與盒架105之間設有盒搬運裝置118。盒搬運裝置118係由可在保持盒110的狀態下升降的盒升降機118a、及作為搬運機構的盒搬運機構118b所構成。盒搬運裝置118構成如下：藉由盒升降機118a與盒搬運機構118b的連續動作，在盒台114、盒架105與預備盒架107之間搬運盒110。
在盒架105後方設有晶圓移載機構125。晶圓移載機構125係由可將晶圓200在水平方向旋轉或直動的晶圓移載裝置125a、及用以使晶圓移載裝置125a升降的晶圓移載裝置升降機125b所構成。晶圓移載裝置125a上設有用以拾起晶圓200的鑷子125c。晶圓移載機構125構成如下：藉由晶圓移載裝置125a與晶圓移載裝置升降機125b的連續動作，以鑷子125c為晶圓200的載置部，將晶圓200對於舟皿217裝填(charging)，或從舟皿217卸裝(discharging)。
在殼體111的後部上方設有將晶圓200進行熱處理的處理爐202，處理爐202的下端部構成如下：由爐口閘門147所開關。
在處理爐202的下方設有對於處理爐202，使舟皿217升降的舟皿升降機115。臂128連結於舟皿升降機115的升降台，臂128上水平地裝有密封蓋219。密封蓋219構成如下：可垂直地支持舟皿217，並且可閉塞處理爐202的下端部。
舟皿217具備複數個保持構件，構成如下：將複數片(例如50～150片程度)的晶圓200在使其中心一致地排列於垂直方向的狀態下，分別水平地保持。
在盒架105的上方設有供給為經淨化之大氣的淨化空氣的淨化系統134a。淨化系統134a係由供給風扇及防塵過濾器所構成，並構成如下：使淨化空氣在殼體111的內部流通。
在殼體111的左側端部設有供給淨化空氣的淨化系統134b。淨化系統134b亦由供給風扇及防塵過濾器所構成，並構成如下：使淨化空氣在晶圓移載裝置125a或舟皿217等的附近流通。該淨化空氣在晶圓移載裝置125a或舟皿217等的附近流通後，被排出到殼體111的外部。
接著，就基板處理裝置101的主要動作進行說明。
利用步驟內搬運裝置(圖示省略)將盒110搬入到盒台114上，盒110就以晶圓200在盒台114上保持垂直姿勢，盒110的晶圓存取口朝向上方的方式所載置。其後，盒110利用盒台114，以盒110內的晶圓200成為水平姿勢，盒110的晶圓存取口朝向殼體111後方的方式，在殼體111後方縱向旋轉90°。
其後，盒110利用盒搬運裝置118往盒架105或預備盒架107指定的架位置被自動地搬運、交付，暫時保管後，利用盒搬運裝置118從盒架105或預備盒架107被移載到移載架123上，或被直接搬運到移載架123上。
將盒110移載到移載架123上時，晶圓200就從盒110通過晶圓存取口，被晶圓移載裝置125a的鑷子125c拾起，裝填(charging)於舟皿217。將晶圓200交付至舟皿217的晶圓移載裝置125a回到盒110，將後續的盒110裝填於舟皿217。
將預先指定片數的晶圓200裝填於舟皿217，關閉處理爐202下端部的爐口閘門147就打開，開放處理爐202的下端部。其後，利用舟皿升降機115的上升動作，將保持有晶圓200群的舟皿217搬入(裝入)到處理爐202內，以密封蓋219閉塞處理爐202的下部。
裝入後以處理爐202對於晶圓200實施任意的處理。該處理後，按照上述相反的程序，將晶圓200及盒110搬出到殼體111的外部。
[處理爐結構]
其次，就處理爐的結構進行說明。第2圖為在本實施形態適合使用的處理爐的一例與附帶於其的構件的概略結構圖，特別是以縱剖面顯示處理爐部分的圖，第3圖為第2圖所示的處理爐的A-A線剖面圖。
如第2圖及第3圖所示，處理爐202上設有用以加熱晶圓200的加熱器207。加熱器207具備閉塞上方的圓筒形狀的隔熱構件與複數條加熱素線，並具有對於隔熱構件設有加熱素線的系統結構。
在加熱器207的內側設有用以處理晶圓200的石英製的反應管203。
在反應管203的下端，經由為氣密構件的O型環220而設有以不銹鋼等構成的歧管209。歧管209的下端開口經由O型環220而為作為蓋體的密封蓋219所氣密地閉塞。密封蓋219係由例如不銹鋼等的金屬所構成，形成為圓盤狀。在處理爐202中，至少利用反應管203、歧管209及密封蓋219形成處理室201。
在密封蓋219設有支持舟皿217的舟皿支持台218。舟皿支持台218係由例如石英或碳化矽等的耐熱性材料所構成，起作用作為支持舟皿的支持體，並且成為隔熱部。如第1圖所示，舟皿217具有以下結構：具有固定於舟皿支持台218的底板210與配置於其上方的頂板211，並且在底板210與頂板211之間架設有複數根支柱212。將複數片晶圓200保持於舟皿217上。複數片的晶圓200在一面互相空開一定的間隔，一面保持水平姿勢的狀態下，支持於舟皿217的支柱212上。
在以上的處理爐202方面，係在對於舟皿217多層層積被分批處理的複數片晶圓200的狀態下，將舟皿217一面以舟皿支持台218支持一面插入處理室201，加熱器207將插入處理室201的晶圓200加熱到預定的溫度。
如第2圖及第3圖所示，用以供給原料氣體的2支原料氣體供給管310、320與用以供給觸媒的觸媒供給管330連接於處理室201。
原料氣體供給管310上設有質流控制器(mass flow controller)312及閥314。噴嘴410連結於原料氣體供給管310的前端部。噴嘴410係以貫通構成處理室201的歧管209的方式設置，在反應管203的內壁與晶圓200之間的圓弧狀空間，延伸於沿著反應管203的內壁的上下方向。在噴嘴410的側面設有供給原料氣體的多數氣體供給孔410a。氣體供給孔410a係從下部遍及上部，分別具有在相同或大小附加傾斜的開口面積，並且以相同的開口間距設置。此外，用以供給載氣(carrier gas)的載氣供給管510連接於原料氣體供給管310。載氣供給管510上設有質流控制器(mass flow controller)512及閥514。主要利用原料氣體供給管310、質流控制器312、閥314、噴嘴410構成第1原料氣體供給系統。
此外，主要利用載氣供給管510、質流控制器512、閥514構成第1載氣供給系統。
原料氣體供給管320上設有質流控制器(mass flow controller)322及閥324。噴嘴420連結於原料氣體供給管320的前端部。噴嘴420亦與噴嘴410同樣，以貫通構成處理室201的歧管209的方式設置，在反應管203的內壁與晶圓200之間的圓弧狀空間，沿著反應管203的內壁延伸於上下方向。在噴嘴420的側面設有供給原料氣體的多數氣體供給孔420a。氣體供給孔420a亦與氣體供給孔410a同樣，從下部遍及上部，分別具有在相同或大小附加傾斜的開口面積，並且以相同的開口間距設置。此外，用以供給載氣(carrier gas)的載氣供給管520連結於原料氣體供給管320。載氣供給管520上設有質流控制器(mass flow controller)522及閥524。主要利用原料氣體供給管320、質流控制器322、閥324、噴嘴420構成第2原料氣體供給系統。此外，主要利用載氣供給管520、質流控制器522、閥524構成第2載氣供給系統。
觸媒供給管330上設有質流控制器(mass flow controller)332及閥334。噴嘴430連結於觸媒供給管330的前端部。噴嘴430亦與噴嘴410同樣，以貫通構成處理室201的歧管209的方式設置，在反應管203的內壁與晶圓200之間的圓弧狀空間，沿著反應管203的內壁延伸於上下方向。在噴嘴430的側面設有供給觸媒的多數觸媒供給孔430a。觸媒供給孔430a亦與氣體供給孔410a同樣，從下部遍及上部，分別具有在相同或大小附加傾斜的開口面積，並且以相同的開口間距設置。用以供給載氣(carrier gas)的載氣供給管530連結於觸媒供給管330。載氣供給管530上設有質流控制器(mass flow controller)532及閥534。主要利用觸媒供給管330、質流控制器332、閥334、噴嘴430構成觸媒供給系統。此外，主要利用載氣供給管530、質流控制器532、閥534構成第3載氣供給系統。
作為關於上述結構的一例，將Si原料(TCS：四氯矽烷(SiHCl4 )、HCD：六氯乙矽烷(Si2 Cl6 )等)作為為金屬物質的原料氣體的一例導入原料氣體供給管310。將為氧化氣體的H2 O或H2 O2 等作為一例導入原料氣體供給管320。將NH3 等作為觸媒的一例導入觸媒供給管330。
用以將處理室201內排氣的排氣管231連接於處理室201。經由作為檢測處理室201內的壓力的壓力檢測器(壓力檢測部)的壓力感測器245及作為壓力調整器(壓力調整部)的APC(Auto Pressure Controller；自動壓力控制器)閥243e，作為真空排氣裝置的真空泵246連接於排氣管231，構成如下：可真空排氣，以便處理室201內的壓力成為預定的壓力(真空度)。APC閥243e為除了可利用開關動作進行處理室201的真空排氣的啟動與其停止之外，還可調節其閥開度，並且亦可調整處理室201內部的壓力的開關閥。主要利用排氣管231、APC閥243e、真空泵246、壓力感測器245構成排氣系統。
在反應管203內的中央部設有舟皿217。舟皿217利用舟皿升降機115，可對於反應管203進行升降(出入)。在支持舟皿217的舟皿支持台218的下端部，為了提高處理的均勻性，設有使舟皿217旋轉的舟皿旋轉機構267。旋轉機構267的旋轉軸255貫通密封蓋，連接於舟皿217，構成如下：藉由使舟皿旋轉機構267驅動，可使支持於舟皿支持台218的舟皿217旋轉，進而使晶圓200旋轉。
在反應管203內設有作為溫度檢測器的溫度感測器263，構成如下：根據由溫度感測器263所檢測出的溫度資訊，調整往加熱器207的通電情況，藉此處理室201內的溫度成為所希望的溫度分布。溫度感測器263與噴嘴410、420、430同樣地構成為L字型，沿著反應管203的內壁設置。
以上的質流控制器312、322、332、512、522、532、閥314、324、334、514、524、534、APC閥243e、加熱器207、溫度感測器263、壓力感測器245、真空泵246、舟皿旋轉機構267、舟皿升降機115等的各構件連接於控制器280。控制器280為控制基板處理裝置101全體動作的控制部的一例，分別控制質流控制器312、322、332、512、522、532的流量調整、閥314、324、334、514、524、534的開關動作、APC閥243e的開關及壓力調整動作、加熱器207的溫度調整、溫度感測器263及壓力感測器245的控制、真空泵246的啟動、停止、舟皿旋轉機構267的旋轉速度調節、舟皿升降機115的升降動作等。
[半導體元件之製造方法]
其次，就使用上述基板處理裝置的處理爐202，作為半導體裝置(元件)的製造步驟的一步驟，於製造大規模積體電路(Large Scale Integration；LSI)之際等，在基板上形成絕緣膜的方法之例進行說明。
再者，在以下的說明中，構成基板處理裝置的各部的動作為控制器280所控制。
在本實施形態，將就使用ALD法在基板上進行成膜之例加以說明。所謂ALD法，係CVD(Chemical Vapor Deposition；化學氣相沉積)法之一，係在某成膜條件(溫度、時間等)之下，將成為用於成膜的至少兩種原料的原料氣體各一種交替地供給至基板上，以1原子單位使其吸附於基板上，利用表面反應進行成膜的手法。此時，膜厚的控制係按供給原料氣體的周期數進行(例如設成膜速度為1/周期，則形成20之膜的情況，進行20周期)。
(1)第1實施形態
在本實施形態，將就使用作為含矽的氣體的SiCl4 (四氯矽烷)、作為氧化氣體的H2 O(水)、作為觸媒的NH3 (氨)，在基板上形成氧化矽膜作為絕緣膜之例進行說明。使用NH3 作為觸媒的理由，是因為NH3 分子的N原子的孤立電子對具有吸引H的作用。吸引此H之力為酸解離常數(也稱為pKa )，NH3 的情況為約11。pKa 越大，吸引H之力越強，NH3 符合該性質。第4圖顯示對於使用NH3 作為觸媒時的氧化矽膜的成膜溫度的成膜速度。此處所謂成膜溫度，係指處理室201內的溫度。由第4圖得知，具有以下特徵：可在大致200℃以下成膜，越低溫成膜速度越快。
第5圖顯示使用NH3 作為觸媒時的氧化矽膜的成膜順序，第6圖顯示使用NH3 作為觸媒時的成膜模式之例。此外，第7圖顯示成膜中的處理室201內的壓力變化。以下，使用第5圖及第6圖具體地說明關於本實施形態的成膜方法。
在成膜製程中，控制器280如下控制基板處理裝置101。即，控制加熱器207而將處理室201內保持在例如室溫～200℃的範圍的溫度，較好為室溫～150℃，更好為100℃。其後，將複數片的晶圓200裝填於舟皿217，將舟皿217搬入處理室201。
其後，利用舟皿驅動機構267使舟皿217旋轉，使晶圓200旋轉。其後，使真空泵246動作，並且打開APC閥243e，將處理室201內抽真空，晶圓200的溫度達到100℃，溫度等穩定後，在將處理室201內的溫度保持於100℃的狀態下，依次實行後述的4個步驟。
(步驟11)
在使SiCl4 導入(流入)原料氣體供給管310、使H2 O導入(流入)原料氣體供給管320、使NH3 觸媒導入(流入)觸媒供給管330、使N2 導入(流入)載氣供給管510、520、530的狀態下，適當打開閥314、334、514、524、534。然而，閥324仍然關閉。
其結果，如第5圖，SiCl4 一面與N2 混合，一面在原料氣體供給管310流通，流出到噴嘴410，從氣體供給孔410a供至處理室201。此外，NH3 觸媒也一面與N2 混合，一面在觸媒供給管330流通，流出到噴嘴430，從觸媒供給孔430a供給至處理室201。再者，N2 在載氣供給管520流通，流出到噴嘴420，從氣體供給孔420a供給至處理室201。供給至處理室201的SiCl4 、NH3 觸媒通過晶圓200的表面上而從排氣管231被排氣。
在步驟11中，控制閥314、334，以供給SiCl4 、NH3 觸媒的時間為例如1秒～100秒之間，更好為5秒～30秒。並且，以SiCl4 與NH3 觸媒的供給量(體積流量)之比為一定比率的方式控制閥314、334，例如以SiCl4 (sccm)/NH3 (sccm)的比率表現的情況，為0.01～100之間，更好為0.05～10。同時，適當地調整APC閥243e，使處理室201內的壓力成為一定範圍內的最佳值(例如10Torr、第7圖)。
在以上的步驟11中，將SiCl4 、NH3 觸媒供給至處理室201內，藉此如第6圖A所示，NH3 觸媒作用於吸附於Si基板(晶圓200)的OH結合，抽出H。即，OH結合力變弱，藉由SiCl4 的Cl與H反應，HCl氣體脫離，鹵化物吸附於Si基板上。
(步驟12)
關閉閥314、334，使SiCl4 、NH3 觸媒的供給停止，並且從載氣供給管510、520、530繼續供給N2 至處理室201，以N2 清除處理室201內。清除時間例如為15秒。此外，也可以在15秒內有清除與抽真空的2步驟。其結果，從處理室201內去除殘留於處理室201內的SiCl4 、NH3 觸媒。
(步驟13)
在打開閥514、524、534的狀態下，適當打開閥324、334。閥314仍然關閉。其結果，如第5圖，H2 O一面與N2 混合，一面在原料氣體供給管320流通，流出到噴嘴420，從氣體供給孔420a供給至處理室201。此外，NH3 觸媒也一面與N2 混合，一面在觸媒供給管330流通，流出到噴嘴430，從觸媒供給孔430a供給至處理室201。
再者，N2 在載氣供給管510流通，流出到噴嘴410，從氣體供給孔410a供給至處理室201。供給至處理室201的H2 O、NH3 觸媒通過晶圓200的表面上而從排氣管231被排氣。
在步驟13中，控制閥324、334，以供給H2 O、NH3 觸媒的時間為例如1秒～100秒之間，更好為5秒～30秒。並且，以H2 O與NH3 觸媒的供給量(體積流量)之比為一定比率的方式控制閥324、334，例如以H2 O(sccm)/NH3 (sccm)的比率表現的情況，為0.01～100之間，更好為0.05～10。同時，適當地調整APC閥243e，使處理室201內的壓力成為一定範圍內的最佳值(例如10Torr、第7圖)。在以上的步驟13中，將H2 O、NH3 觸媒供給至處理室201內，藉此如第6圖B，NH3 觸媒作用於H2 O中的OH結合。同樣地，OH結合力變弱，藉此與吸附於基板(晶圓200)的Cl反應，HCl脫離而O吸附。再者，若H2 O及NH3 觸媒的質量百分比濃度為相同程度，則更好。
(步驟14)
關閉閥324、334，使H2 O、NH3 觸媒的供給停止，並且從載氣供給管510、520、530繼續供給N2 至處理室201，以N2 清除處理室201內。清除時間例如為15秒。此外，也可以在15秒內有清除與抽真空的2步驟。其結果，從處理室201內排除殘留於處理室201內的H2 O、NH3 觸媒。
以後，以步驟11～14為1周期，重複此周期複數次，在晶圓200上形成預定膜厚的氧化矽膜。此情況，要注意在各周期中，如上所述，以步驟11的由含矽的氣體與觸媒所構成的大氣及步驟13的由氧化氣體與觸媒所構成的大氣的各大氣在處理室201內不混合的方式成膜。藉此，在晶圓200上形成氧化矽膜。
其後，將處理室201內抽真空，排出殘留於處理室201內的SiCl4 、H2 O、NH3 觸媒，控制APC閥243e，使處理室201內成為大氣壓，從處理室201搬出舟皿217。藉此，1次的成膜處理(分批處理)結束。
在上述說明中，舉使用SiCl4 作為為金屬物質的含矽的氣體之例，但亦可使用其他的原料氣體，例如若是Cl系原料氣體，則也可以是HCD(六氯乙矽烷、Si2 Cl6 )、TCS(三氯矽烷、SiHCl3 )、TDMAS(參(二甲胺基)矽烷、SiH(N(CH3 )2 )3 )、DCS(二氯矽烷、SiH2 Cl2 )、八氯丙矽烷(Si3 Cl8 )、甲基三氯矽烷((CH3 )SiCl3 )等，若是F系原料氣體，則也可以是SiF4 、Si2 F6 等，其他也可以是SiI4 、SiBr4 等。如此，就含矽的氣體而言，可以是矽系氟化物、溴化物、碘化物。然而，如SiCl3 (CH3 )，氯與烷基攙混的化合物，由於烷基會引起位阻，成膜速度變慢，並不理想。就化合物的特徵而言，若為氯化物、氟化物、溴化物、碘化物，並且H部分地結合的矽化合物較好。例如SiH2 Cl2 為其例。金屬元素可以是雙重結合，例如Si2 Cl2 之類的形態。
此外，雖然舉使用H2 O作為氧化氣體之例，但亦可使用其他的氧化氣體。當時，作為氧化氣體所需的特性，係在分子中含有電負度不同的原子，電氣上具有偏壓。其理由是因為觸媒會作用於電氣上具有偏壓的分子，降低原料氣體的活性化能量，促進反應。因此，就氧化氣體而言，亦可使用具有OH結合的H2 O或H2 O2 、H2 +O2 混合電漿、H2 +O3 等。另一方面，O2 或O3 等的電氣上無偏壓的分子不適當。
就觸媒而言，雖然舉使用NH3 之例，但亦可使用其他的原料氣體，例如也可以是N(CH3 )3 (三甲胺、pKa =9.8)或H2 N(CH3 )(甲胺、pKa =10.6)、N(C2 H5 ))3 (三乙胺、pKa =10.7)等。第8圖顯示此等的構造圖。各個酸解離常數pKa =9.8～10.7，NH3 的pKa =接近9.2之值。
然而，如上所述，藉由使用NH3 觸媒的優點，可低溫成膜，但如第6圖A所示，在步驟11中，藉由同時供給SiCl4 與觸媒，NH3 觸媒本身會與和SiCl4 的Cl反應，產生NH4 Cl作為反應副產物。此反應副產物會成為粒子，所以在半導體元件製造上並不理想。
作為NH3 觸媒的代替，即使使用三甲胺(N(CH3 )3 、pKa =9.8)或甲胺(H2 N(CH3 )、pKa =10.6)、三乙胺(N(C2 H5 ))3 、pKa =10.7)等，對抑制粒子也不能得到大的效果。這是起因於NH4 Cl的蒸氣壓低。
第9圖顯示NH4 Cl的蒸氣壓。一般在低於蒸氣壓的壓力環境下，NH4 Cl會作為氣體(蒸氣)存在，而不作為粒子存在。此外，在高於蒸氣壓的壓力環境下，NH4 Cl會作為固體存在，成為粒子。此處，固體視為粒子的存在即可。
另一方面，如第7圖所示，步驟11及步驟13的處理室201內的壓力高，為10Torr程度，處理溫度為室溫～200℃之間，較好為100℃。在100℃的NH4 Cl的蒸氣壓由第9圖，為5Pa(0.04Torr)，為成膜時的壓力的10Torr高於蒸氣壓，所以NH4 Cl會作為固體吸附。即，固體物質會作為粒子產生而成為問題。
由此種事例，雖然藉由使用NH3 觸媒，低溫成膜成為可能，但需要解決粒子問題。
其次，就解決第1實施形態的問題點，使用粒子產生少的觸媒形成低溫氧化膜的手段進行說明。
(2)第2實施形態
作為避免粒子產生的手段，有避免Cl(氯)與觸媒的直接反應的必要性。一般酸解離常數大的物質有與具有Cl等17族元素的物質強烈反應的傾向。因此，為了抑制粒子，需要選擇酸解離常數小者。作為一例，選擇吡啶(C5 H5 N、pKa =5.7)。此外，就使用作為含矽的氣體的SiCl4 (三氯矽烷)、作為氧化氣體的H2 O(水)之例進行說明。
此外，將處理室201內的壓力設定成低於成膜後所生成的副產物的蒸氣壓的壓力，藉此可使粒子的產生減低。然而，若處理室201內的壓力過低，則成膜速度變慢，也有產能降低之虞。因此，選擇成膜後所生成的副產物的蒸氣壓不給予產能影響的程度地高的觸媒而使用較好。
第10圖顯示本實施形態的成膜順序，第15圖顯示使用吡啶觸媒作為觸媒時的成膜模式。
在成膜製程中，控制器280如下控制基板處理裝置101。即，控制加熱器207而將處理室201內保持在例如室溫～200℃的範圍的溫度，較好為室溫～150℃，更好為100℃。其後，將複數片的晶圓200裝填於舟皿217，將舟皿217搬入處理室201。其後，利用舟皿驅動機構267使舟皿217旋轉，使晶圓200旋轉。其後，使真空泵246動作，並且打開APC閥243e，將處理室201內抽真空，晶圓200的溫度達到100℃，溫度等穩定後，在將處理室201內的溫度保持於100℃的狀態下，依次實行後述的4個步驟。
(步驟21)
在使SiCl4 導入(流入)原料氣體供給管310、使H2 O導入(流入)原料氣體供給管320、使吡啶導入(流入)觸媒供給管330、使N2 導入(流入)載氣供給管510、520、530的狀態下，適當打開閥314、334、514、524、534。然而，閥324仍然關閉。
其結果，如第10圖，SiCl4 一面與N2 混合，一面在原料氣體供給管310流通，流出到噴嘴410，從氣體供給孔410a供給至處理室201。此外，吡啶也一面與N2 混合，一面在觸媒供給管330流通，流出到噴嘴430，從觸媒供給孔430a供給至處理室201。再者，N2 在載氣供給管520流通，流出到噴嘴420，從氣體供給孔420a供給至處理室201。供給至處理室201的SiCl4 、吡啶通過晶圓200的表面上而從排氣管231被排氣。
在步驟21中，控制閥314、334，以供給SiCl4 、吡啶的時間為例如1秒～100秒之間，更好為5秒～30秒。此處，第11圖顯示SiCl4 及吡啶的供給時間與膜厚的關係。若加長SiCl4 的供給時間，則顯出膜厚上升傾向，但若供給時間達到15秒以上，則膜厚不變動。這是起因於表面吸附反應達到飽和狀態。因此，此情況係即使供給15秒以上也會消耗掉多餘的原料氣體，在成本方面不是有效率的。再者，表面吸附反應達到飽和狀態的供給時間取決於處理室201的大小或晶圓200的處理片數，15秒未必最適合，需要適當微調，5秒～30秒為適當。
並且，以SiCl4 與吡啶觸媒的供給量(體積流量)之比為一定比率的方式控制閥314、334，例如以SiCl4 (sccm)/吡啶(sccm)的比率表現的情況，為0.01～100之間，更好為0.05～10。第12圖顯示將SiCl4 的供給量設定成500sccm並為一定，使吡啶的供給量變動之際所得到的膜厚。若吡啶更多，則膜厚顯示上升傾向，但即使吡啶的供給量增量到750sccm以上，也不能期望膜厚的增加。在本實驗中，SiCl4 與吡啶的比率500/750=0.66的情況最適合，但根據處理室201的大小或晶圓200的處理片數，需要適當微調，0.05～10為適當。同時，適當地調整APC閥243e，使處理室201內的壓力成為一定範圍內的最佳值(例如10Torr)。此處，處理室201內的壓力係以低於成膜後所得到的副產物的蒸氣壓的方式設定。
在以上的步驟21中，將SiCl4 、吡啶供給至處理室201內，藉此如第15圖所示，吡啶作用於吸附於Si基板(晶圓200)的OH結合，抽出H。即，OH結合力變弱，藉由SiCl4 的Cl與H反應，HCl氣體脫離，鹵化物吸附。
(步驟22)
關閉閥314、334，使SiCl4 、吡啶的供給停止，並且從載氣供給管510、520、530繼續供給N2 至處理室201，以N2 清除處理室201內。清除時間例如為15秒。此外，也可以在15秒內有清除與抽真空的2步驟。其結果，從處理室201內去除殘留於處理室201內的SiCl4 、吡啶。
(步驟23)
在打開閥514、524、534的狀態下，適當打開閥324、334。閥314仍然關閉。其結果，如第10圖，H2 O一面與N2 混合，一面在原料氣體供給管320流通，流出到噴嘴420，從氣體供給孔420a供給至處理室201。此外，吡啶也一面與N2 混合，一面在觸媒供給管330流通，流出到噴嘴430，從觸媒供給孔430a供給至處理室201。再者，N2 在載氣供給管510流通，流出到噴嘴410，從氣體供給孔410a供給至處理室201。供給至處理室201的H2 O、吡啶通過晶圓200的表面上而從排氣管231被排氣。
在步驟23中，控制閥324、334，以供給H2 O、吡啶的時間為例如1秒～100秒之間，更好為5秒～30秒。此處，第13圖顯示H2 O及吡啶的供給時間與膜厚的關係。若加長H2 O的供給時間，則顯出膜厚上升傾向，但若供給時間達到14秒以上，則膜厚不變動。這是起因於表面吸附反應達到飽和狀態。因此，此情況係即使供給14秒以上也會消耗掉多餘的原料氣體，在成本方面不是有效率的。
再者，表面吸附反應達到飽和狀態的供給時間取決於處理室201的大小或晶圓200的處理片數，14秒未必最適合，需要適當微調，5秒～30秒為適當。
並且，以H2 O與吡啶觸媒的供給量(體積流量)之比為一定比率的方式控制閥324、334，例如以H2 O(sccm)/吡啶(sccm)的比率表現的情況，為0.01～100之間，更好為0.05～10。此處，第14圖顯示將H2 O的供給量設定成2000sccm並為一定，使吡啶的供給量變動之際所得到的膜厚。若吡啶更多，則膜厚顯示上升傾向，但即使吡啶的供給量增量到800sccm以上，也不能期望膜厚的增加。在本實驗中，H2 O與吡啶的比率2000/800=2.5的情況最適合，但根據處理室201的大小或晶圓200的處理片數，需要適當微調，0.05～10為適當。
同時，適當地調整APC閥243e，使處理室201內的壓力成為一定範圍內的最佳值(例如10Torr)。在以上的步驟23中，將H2 O、吡啶供給至處理室201內，藉此如第15圖所示，吡啶作用於H2 O中的OH結合。同樣地，OH結合力變弱，藉此與吸附於基板(晶圓200)的Cl反應，HCl脫離，在脫離後O吸附。再者，若H2 O及吡啶的質量百分比濃度為相同程度，則更好。
(步驟24)
關閉閥324、334，使H2 O、吡啶的供給停止，並且從載氣供給管510、520、530繼續供給N2 至處理室201，以N2 清除處理室201內。清除時間例如為15秒。此外，也可以在15秒內有清除與抽真空的2步驟。其結果，從處理室201內排除殘留於處理室201內的H2 O、吡啶。
以後，以步驟21～24為1周期，重複此周期複數次，在晶圓200上形成預定膜厚的氧化矽膜。此情況，要注意在各周期中，如上所述，以步驟21的由含矽的氣體與觸媒所構成的大氣及步驟23的由氧化氣體與觸媒所構成的大氣的各大氣在處理室201內不混合的方式成膜。藉此，在晶圓200上形成氧化矽膜。
在晶圓200上形成預定膜厚的氧化矽膜後，控制APC閥243e，使處理室201內成為大氣壓，從處理室201搬出舟皿217。藉此，1次的成膜處理(分批處理)結束。
在上述說明中，雖然舉使用SiCl4 作為含矽的氣體、使用H2 O作為氧化氣體之例，但亦可使用如在第1實施形態所述的其他的原料氣體及氧化氣體。
此處，第16圖顯示對於作為觸媒使用NH3 的情況與使用吡啶的情況的各個，比較晶圓200上的粒子數的圖。成膜順序中的處理溫度為100℃。由第16圖得知，藉由選擇酸解離常數小的吡啶作為觸媒，可抑制粒子。
就作為觸媒使用吡啶的情況所產生的粒子而言，被認為是為反應副產物的吡啶鹽固體化。第17圖顯示吡啶鹽的蒸氣壓曲線。得知吡啶鹽的蒸氣壓在100℃為14Torr，高於為成膜壓力的10Torr。具有高於成膜壓力的蒸氣壓的反應副產物作為粒子，被認為不會受到不利。是因為被認為藉由將產生此粒子的晶圓在10Torr的壓力下熱處理(加熱)到100℃，吡啶鹽會昇華，所以粒子減少。
由此點亦得知，最好選定在100℃反應副產物的蒸氣壓為10Torr以上之類的觸媒。
第18圖顯示對於作為觸媒使用NH3 觸媒的情況與使用吡啶的情況的各個，比較氧化矽膜的成膜速度的圖。由第18圖得知，使用吡啶的情況比使用NH3 觸媒的情況可得到更快的成膜速度。成膜速度變快的理由，被認為是因為阻礙反應的NH4 Cl之類的固體反應副產物不存在於晶圓200的表面上。
如上所述，藉由使用酸解離常數pKa 小於NH3 觸媒的吡啶觸媒作為觸媒，可在低溫下進行成膜處理，並可抑制晶圓表面上的粒子。
(3)第3實施形態
在第2實施形態中，使用吡啶作為觸媒，但吡啶會使大氣污染等的環境污染產生，所以當使用之際，就需要受到法律限制或申報。另一方面，作為酸解離常數pKa 與吡啶相同程度且已放寬限制的物質，例如有甲基吡啶。觸媒的種類以外與第2實施形態同樣，所以詳細省略。
再者，若是酸解離常數pKa 為大約5～7程度的物質，則觸媒也可以是其他的物質。例如可列舉吡啶、胺基吡啶、甲基吡啶、哌、二甲基吡啶等。此等物質的構造非常相似，在N結合於雜環有特徵。第19圖顯示構造圖的一覽表。
此外，在非常相似的物質，例如有吡咯啶、哌啶，但酸解離常數pKa 為約11，容易產生氯化物，並不理想。第20圖顯示構造圖的一覽表。
再者，吡、三的酸解離常數pKa 為1程度，極端地小，吸引H之力弱，所以對氧化矽膜的成膜並不理想。第21圖顯示構造圖的一覽表。
如以上，發明者等見識到為了抑制對基板的損傷，使處理室內成為低溫，在成膜壓力為10Torr之類的環境下，為了抑制副產物的氯化物等的產生，觸媒的酸解離常數pKa 大於7的情況並不理想。
此外，見識到觸媒的酸解離常數pKa 小於5的情況，吸引H之力弱，所以對氧化矽膜的成膜並不理想。
如上所述，藉由選定酸解離常數pKa 之值包含於容許範圍之類的觸媒而使用，可形成在低溫下抑制粒子之膜。
(4)第4實施形態
在第2實施形態中，將就以處理溫度為20℃的情況進行說明。處理溫度以外全部與第2實施形態同樣，所以詳細省略。第22圖顯示成膜模式，第23圖顯示比較本實施形態與第2實施形態的晶圓200上的粒子數的圖。得知以處理溫度為20℃，粒子會增加。這是因為使其降低到20℃，為反應副產物的吡啶鹽已固體化。
(5)第5實施形態
在上述第1～第4實施形態中，係就在晶圓200上形成氧化矽膜作為金屬薄膜之例進行了說明，但在本實施形態中，將就在晶圓200上形成氮化矽膜之例進行說明。與第2實施形態不同的部分，主要是使用氮化氣體作為改質氣體而形成氮化矽膜之點，詳細省略。
在本實施形態中，使用NH3 作為氮化氣體，形成氮化矽膜以取代氧化矽膜。使用吡啶作為觸媒，同時供給含矽的氣體與吡啶，並且同時供給氧化氣體與吡啶，藉此即使是100℃以下的低溫，亦可形成氮化矽膜。
此外，作為氮化氣體，若是具有NH結合的含N的氣體，則也可以是NH3 以外，例如也可以從N2 H4 、(CH3 )H2 H3 、(CH3 )2 N2 H2 的物質中選擇。
在上述第1～第5實施形態中，係就分別同時僅相同時間供給原料氣體或改質氣體與觸媒之例進行了說明，但未必需要分別以相同定時供給至處理室內，預定時間將晶圓200暴露於原料氣體或改質氣體與觸媒混合的大氣中即可。即，可將觸媒供給至已先供給有原料氣體或改質氣體的處理室，亦可將原料氣體或改質氣體供給至已先供給有觸媒的處理室。此外，可從分別供給原料氣體或改質氣體與觸媒的狀態先停止原料氣體或改質氣體的供給，經過預定時間後，停止觸媒的供給，亦可先停止觸媒的供給，經過預定時間後，停止原料氣體或改質氣體的供給。
此外，所謂同時供給原料氣體或改質氣體與觸媒，若以至少僅一定時間混合的方式供給即可，供給開始與停止的定時可以相同，也可以分開。此外，所謂對於將原料氣體暴露於基板中的原料氣體暴露步驟、將氧化氣體或氮化氣體等的改質氣體暴露於基板中的改質氣體暴露步驟、及將觸媒暴露於基板中的觸媒暴露步驟，同時進行原料氣體暴露步驟與觸媒暴露步驟，或者改質氣體暴露步驟與觸媒暴露步驟，若至少僅一定時間各氣體及觸媒混合而暴露於基板中即可，開始各步驟的定時及停止的定時可以相同，也可以分開。
在上述第1～第5實施形態中，係就使用含矽的氣體作為為薄膜的原料氣體的金屬物質而在晶圓200上形成氧化矽膜及氮化矽膜之例進行了說明，但金屬物質不僅為含矽的氣體，而且為其他的金屬物質亦可適用。例如可適用含有元素周期表的4族及14族的元素等的物質，為Ge、Hf、Zr、Ti、Ga等亦可得到同等的效果。對於各元素，可適用由與在第1實施形態敘述的含矽的氣體的化合物同樣的組合所示的化合物。
藉由使用此等金屬物質，可使用觸媒以低溫在晶圓200上形成氧化矽膜(SiO)、氧化鍺膜(GeO)、氧化鈦膜(TiO)、氧化鋯膜(ZrO)、氧化鉿膜(HfO)、氧化鎵膜(GaO)、氮化矽膜(SiN)、氮化鍺膜(GeN)、氮化鈦膜(TiN)、氮化鋯膜(ZrN)、氮化鉿膜(HfN)、氮化鎵膜(GaN)等。
[本發明之較佳態樣]
以下，就本發明之較佳態樣進行附記。
(附記1)
依據本發明之一態樣，提供一種半導體元件之製造方法，其係藉由進行：將基板暴露於原料氣體中的原料氣體暴露步驟、將基板暴露於為氧化氣體或氮化氣體之任一者並具有電負度不同的原子的改質氣體中的改質氣體暴露步驟、及將基板暴露於觸媒中的觸媒暴露步驟，而於基板的表面形成氧化膜或氮化膜的半導體元件之製造方法，並且在觸媒暴露步驟中使用酸解離常數pKa 為5～7的觸媒(但吡啶除外)。
(附記2)
較佳係同時進行原料氣體暴露步驟與觸媒暴露步驟，同時進行原料氣體改質氣體暴露步驟與觸媒暴露步驟。
(附記3)
較佳係具有去除殘留的原料氣體或者氧化氣體或氮化氣體的去除步驟，並且原料氣體與氧化氣體或氮化氣體在不互相混合的狀態下暴露基板。
(附記4)
較佳係觸媒為含氮(N)的雜環化合物。
(附記5)
較佳係觸媒為胺基吡啶、甲基吡啶、哌、二甲基吡啶之任一者。
(附記6)
較佳係原料氣體為含有4族元素或14族元素之任一元素的化合物。
(附記7)
較佳係原料氣體為含有矽(Si)、鍺(Ge)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鎵(Ga)之任一元素的化合物。
(附記8)
較佳係氧化氣體為具有OH結合的物質，前述氮化氣體為具有NH結合的物質。
(附記9)
較佳係從H2 O、H2 O2 、H2 與O2 的混合電漿、O2 電漿、H2 與O3 之任一物質中選擇氧化氣體。
(附記10)
較佳係形成於基板表面的氧化膜或氮化膜為氧化矽膜(SiO)、氧化鍺膜(GeO)、氧化鈦膜(TiO)、氧化鋯膜(ZrO)、氧化鉿膜(HfO)、氧化鎵膜(GaO)、氮化矽膜(SiN)、氮化鍺膜(GeN)、氮化鈦膜(TiN)、氮化鋯膜(ZrN)、氮化鉿膜(HfN)、氮化鎵膜(GaN)或其混合物膜之任一者。
(附記11)
較佳係原料氣體為含有17族元素的化合物。
(附記12)
較佳係原料氣體為含有Cl、F、Br、I之任一元素的化合物。
(附記13)
依據本發明之其他態樣，提供一種半導體元件之製造方法，其係具有：將載置於處理室內的基板暴露於原料氣體中的原料氣體暴露步驟、將載置於處理室內的基板暴露於為氧化氣體或氮化氣體之任一者並具有電負度不同的原子的改質氣體中的改質氣體暴露步驟、及將載置於處理室內的基板暴露於觸媒中的觸媒暴露步驟，藉由一面加熱基板一面進行各步驟，而於基板的表面形成氧化膜或氮化膜的半導體元件之製造方法，並且具有：副產物排出步驟，其係將該觸媒暴露步驟中的該處理室內的壓力設定成低於用以將副產物從基板的表面昇華的蒸氣壓，並且將昇華的副產物排出於處理室外，該副產物係在暴露於該觸媒中的基板的表面溫度下，由原料氣體與觸媒的反應所生成。
(附記14)
較佳係處理室內的溫度為200℃以下。
(附記15)
較佳係處理室內的溫度為約100℃。
(附記16)
較佳係藉由同時進行原料氣體暴露步驟與觸媒暴露步驟，同時進行改質氣體暴露步驟與觸媒暴露步驟，而於基板的表面形成氧化膜或氮化膜。
(附記17)
較佳係具有去除處理室內的大氣的去除步驟，並且原料氣體與氧化氣體或氮化氣體以不互相混合的方式暴露載置於處理室內的基板。
(附記18)
依據本發明之其他態樣，提供一種基板處理裝置，其係具有：處理室，其係收容基板；第1氣體供給系統，其係供給原料氣體至處理室內；第2氣體供給系統，其係供給具有電負度不同的原子的氧化氣體或氮化氣體的至少一方至處理室內；第3氣體供給系統，其係供給酸解離常數pKa 為約5～7的觸媒(但吡啶除外)至處理室內；及控制部，其係控制第1氣體供給系統、第2氣體供給系統、第3氣體供給系統；控制部係控制第1氣體供給系統、第2氣體供給系統、第3氣體供給系統，將基板的表面暴露於包含原料氣體及觸媒的混合物中，其後將該表面暴露於包含氧化氣體或氮化氣體的至少一方及觸媒的混合物中，藉此於基板的表面形成氧化膜或氮化膜。
(附記19)
依據本發明之其他態樣，提供一種基板處理裝置，其係具有：處理室，其係收容基板；加熱系統，其係將基板加熱至預定的處理溫度；第1氣體供給系統，其係供給原料氣體至處理室內；第2氣體供給系統，其係供給具有電負度不同的原子的氧化氣體或氮化氣體的至少一方至處理室內；第3氣體供給系統，其係供給觸媒至處理室內；及控制部，其係控制前述加熱系統、第1氣體供給系統、第2氣體供給系統、第3氣體供給系統；控制部係控制加熱系統、第1氣體供給系統、第2氣體供給系統、第3氣體供給系統，以預定的處理溫度加熱基板，一面將處理室內的壓力設定成低於用以將副產物從基板的表面昇華的蒸氣壓，該副產物係在基板的表面溫度下，由原料氣體與觸媒的反應所生成，一面將基板的表面暴露於包含原料氣體及觸媒的混合物中，其後將該表面暴露於包含氧化氣體或氮化氣體的至少一方及觸媒的混合物中，藉此於基板的表面形成氧化膜或氮化膜。
(附記20)
依據本發明之其他態樣，提供一種半導體元件，其係藉由進行：將基板暴露於原料氣體中的原料氣體暴露步驟、將基板暴露於為具有電負度不同的原子的氧化氣體或氮化氣體之任一者的改質氣體中的改質氣體暴露步驟、及將基板暴露於酸解離常數pKa 為5～7的觸媒(但吡啶除外)中的觸媒暴露步驟，而具有形成於基板表面的氧化膜或氮化膜。
(附記21)
依據本發明之一態樣，提供一種半導體元件之製造方法，其係具有：將基板暴露於原料氣體中的原料氣體暴露步驟、將基板暴露於具有電負度不同的原子的氧化氣體或氮化氣體之任一者的改質氣體中的改質氣體暴露步驟、及將基板暴露於觸媒中的觸媒暴露步驟，藉由進行各步驟，而於基板的表面形成氧化膜或氮化膜的半導體元件之製造方法，並且選定酸解離常數pKa 包含於容許範圍中的觸媒而使用。
(附記22)
依據本發明之一態樣，提供一種半導體元件之製造方法，其係藉由依序進行將載置於處理室內的基板暴露於原料氣體及觸媒中的第1步驟、將處理室內的大氣排氣的第2步驟、將基板暴露於具有電負度不同的原子的氧化氣體或氮化氣體及觸媒中的第3步驟、及去除處理室內的大氣的第4步驟，而於基板的表面形成氧化膜或氮化膜，並且在第2步驟及第4步驟中使用酸解離常數pKa 為5～7的觸媒(但吡啶除外)。
本發明雖然主要就縱型分批裝置進行了說明，但並不限於此，亦可適用於單片裝置、橫型裝置。
此外，本發明可以不給予光阻損傷之類的低溫形成膜，所以亦可適用於使用為微影技術之一，進行圖案化兩次以上而形成光阻圖案的雙圖案化(double patterning)法的基板處理。
101．．．基板處理裝置
105．．．盒架
107．．．預備盒架
110．．．預備保管盒
111．．．殼體
114．．．盒台
115．．．舟皿升降機
118．．．盒搬運裝置
118a．．．盒升降機
118b．．．盒搬運機構
123．．．移載架
125．．．晶圓移載機構
125a．．．晶圓移載裝置
125b．．．晶圓移載裝置升降機
125c．．．鑷子
128．．．臂
134a．．．淨化系統
134b．．．淨化系統
147．．．爐口閘門
200．．．晶圓
201．．．處理室
202．．．處理爐
203．．．反應管
207．．．加熱器
209．．．歧管
211．．．頂板
212．．．支柱
217．．．舟皿
218．．．舟皿支持台
219．．．密封蓋
210．．．底板
220．．．O型環
231．．．排氣管
243e．．．APC閥
245．．．壓力感測器
246．．．真空泵
255．．．旋轉軸
267．．．舟皿旋轉機構
280．．．控制器
310、320．．．原料氣體供給管
330．．．觸媒供給管
312、322、332．．．質流控制器
314、324、334．．．閥
410、420、430．．．噴嘴
410a、420a．．．氣體供給孔
430a．．．觸媒供給孔
510 520 530．．．載氣供給管
512 522 532．．．質流控制器
514 524 534．．．閥
第1圖為顯示在本發明的一實施形態適合使用的基板處理裝置的概略結構的斜透視圖。
第2圖為在本發明的一實施形態適合使用的處理爐的一例與附帶於其的構件的概略結構圖，特別是以縱剖面顯示處理爐部分的圖。
第3圖為在本發明的一實施形態適合使用的第2圖所示的處理爐的A-A線剖面圖。
第4圖為顯示對於使用NH3 作為觸媒時的氧化矽膜的成膜溫度的成膜速度的圖。
第5圖為顯示第1實施形態的氧化矽膜的成膜順序的圖。
第6圖為顯示第1實施形態的氧化矽膜的成膜模式的圖。
第7圖為顯示第1實施形態的成膜順序的壓力變化的圖。
第8圖為具有NH3 及接近NH3 的pKa 的觸媒的構造圖。
第9圖為顯示NH4 Cl的蒸氣壓曲線的圖。
第10圖為顯示第2實施形態的氧化矽膜的成膜順序的圖。
第11圖為顯示SiCl4 及吡啶的供給時間與膜厚的關係的圖。
第12圖為顯示一面供給一定量的SiCl4 ，一面使吡啶的供給量變動之際所得到的膜厚的圖。
第13圖為顯示H2 O及吡啶的供給時間與膜厚的關係的圖。
第14圖為顯示一面供給一定量的H2 O，一面使吡啶的供給量變動之際所得到的膜厚的圖。
第15圖為顯示第2實施形態的氧化矽膜的成膜模式的圖。
第16圖為比較晶圓上的粒子數的圖。
第17圖為顯示吡啶鹽的蒸氣壓曲線的圖。
第18圖為比較成膜速度的圖。
第19圖為具有5～7的pKa 的觸媒的構造圖。
第20圖為具有大的pKa 的觸媒的構造圖。
第21圖為具有小的pKa 的觸媒的構造圖。
第22圖為顯示第4實施形態的氧化矽膜的成膜模式的圖。
第23圖為按照使用吡啶作為觸媒時的處理溫度比較粒子數的圖。
101．．．基板處理裝置
105．．．盒架
107．．．預備盒架
110．．．預備保管盒
111．．．殼體
114．．．盒台
115．．．舟皿升降機
118．．．盒搬運裝置
118a．．．盒升降機
118b．．．盒搬運機構
123．．．移載架
125a．．．晶圓移載裝置
125b．．．晶圓移載裝置升降機
125c．．．鑷子
128．．．臂
134a．．．淨化系統
134b．．．淨化系統
147．．．爐口閘門
200．．．晶圓
202．．．處理爐
210．．．底板
211．．．頂板
212．．．支柱
217．．．舟皿
219．．．密封蓋

Claims (10)

  1. 一種半導體元件之製造方法，其係藉由進行：將表面上具有光阻的基板暴露於原料氣體中的原料氣體暴露步驟、將基板暴露於為氧化氣體或氮化氣體之任一者並具有電負度不同的原子的改質氣體中的改質氣體暴露步驟、及將基板暴露於觸媒中的觸媒暴露步驟，而於基板的表面形成氧化膜或氮化膜的半導體元件之製造方法，並且在該觸媒暴露步驟中使用酸解離常數pKa 為5~7的觸媒(但吡啶除外)。
  2. 如申請專利範圍第1項之半導體元件之製造方法，其係同時進行原料氣體暴露步驟與觸媒暴露步驟，同時進行改質氣體暴露步驟與觸媒暴露步驟。
  3. 如申請專利範圍第1項之半導體元件之製造方法，其係具有去除殘留的原料氣體或者氧化氣體或氮化氣體的去除步驟，並且原料氣體與氧化氣體或氮化氣體在不互相混合的狀態下暴露基板。
  4. 如申請專利範圍第1項之半導體元件之製造方法，其中觸媒為含氮(N)的雜環化合物。
  5. 如申請專利範圍第4項之半導體元件之製造方法，其中觸媒為胺基吡啶、甲基吡啶、哌、二甲基吡啶之任一者。
  6. 如申請專利範圍第1項之半導體元件之製造方法，其中氧化氣體為具有OH結合的物質，該氮化氣體為具有NH結合的物質。
  7. 一種半導體元件之製造方法，其係具有：將表面上具有光阻的基板暴露於原料氣體中的原料氣體暴露步驟、將載置於處理室內的基板暴露於為氧化氣體或氮化氣體之任一者並具有電負度不同的原子的改質氣體中的改質氣體暴露步驟、及將載置於處理室內的基板暴露於觸媒中的觸媒暴露步驟，藉由一面加熱基板一面進行各步驟，而於基板的表面形成氧化膜或氮化膜的半導體元件之製造方法，並且具有：副產物排出步驟，其係將該觸媒暴露步驟中的該處理室內的壓力設定成低於用以將副產物從該基板的表面昇華的蒸氣壓，並且將昇華的該副產物排出於該處理室外，該副產物係在暴露於該觸媒中的基板的表面溫度下，由該原料氣體與該觸媒的反應所生成。
  8. 如申請專利範圍第7項之半導體元件之製造方法，其中處理室內的溫度為200℃以下。
  9. 如申請專利範圍第8項之半導體元件之製造方法，其中處理室內的溫度為約100℃。
  10. 一種基板處理裝置，其係具有：處理室，其係收容基板； 第1氣體供給系統，其係供給原料氣體至處理室內；第2氣體供給系統，其係供給具有電負度不同的原子的氧化氣體或氮化氣體的至少一方至處理室內；第3氣體供給系統，其係供給酸解離常數pKa 為約5~7的觸媒(但吡啶除外)至處理室內；及控制部，其係控制第1氣體供給系統、第2氣體供給系統、第3氣體供給系統；控制部係控制第1氣體供給系統、第2氣體供給系統、第3氣體供給系統，將基板的表面暴露於包含原料氣體及觸媒的混合物中，其後將該表面暴露於包含氧化氣體或氮化氣體的至少一方及觸媒的混合物中，藉此於基板的表面形成氧化膜或氮化膜。
TW099104682A 2009-02-17 2010-02-12 半導體元件之製造方法、基板處理裝置及半導體元件 TWI485774B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009034256 2009-02-17
JP2010007961A JP5518499B2 (ja) 2009-02-17 2010-01-18 半導体デバイスの製造方法および基板処理装置

Publications (2)

Publication Number Publication Date
TW201041036A TW201041036A (en) 2010-11-16
TWI485774B true TWI485774B (zh) 2015-05-21

Family

ID=42560323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099104682A TWI485774B (zh) 2009-02-17 2010-02-12 半導體元件之製造方法、基板處理裝置及半導體元件

Country Status (5)

Country Link
US (1) US8557716B2 (zh)
JP (1) JP5518499B2 (zh)
KR (2) KR101063854B1 (zh)
CN (1) CN101807524B (zh)
TW (1) TWI485774B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070292974A1 (en) * 2005-02-17 2007-12-20 Hitachi Kokusai Electric Inc Substrate Processing Method and Substrate Processing Apparatus
JP5813303B2 (ja) * 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5722008B2 (ja) * 2010-11-24 2015-05-20 株式会社日立国際電気 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
TWI674625B (zh) * 2011-10-05 2019-10-11 應用材料股份有限公司 原位羥化裝置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6080253B2 (ja) 2011-12-26 2017-02-15 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6035161B2 (ja) 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5959907B2 (ja) 2012-04-12 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2014021220A1 (ja) * 2012-07-30 2014-02-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
KR101575406B1 (ko) 2012-10-23 2015-12-07 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 퍼지 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20140059107A (ko) 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘 질화물 박막 제조 방법
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10573511B2 (en) * 2013-03-13 2020-02-25 Asm Ip Holding B.V. Methods for forming silicon nitride thin films
JP6111317B2 (ja) * 2013-03-19 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび記録媒体
JP6155063B2 (ja) 2013-03-19 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5864637B2 (ja) 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP2015069987A (ja) 2013-09-26 2015-04-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理方法
WO2015136673A1 (ja) * 2014-03-13 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
WO2015140933A1 (ja) * 2014-03-18 2015-09-24 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
JP5886381B2 (ja) 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP5957128B2 (ja) * 2015-07-29 2016-07-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
KR102324630B1 (ko) 2017-03-29 2021-11-10 삼성전자주식회사 집적회로 소자의 제조 방법
JP7061935B2 (ja) * 2018-06-21 2022-05-02 東京エレクトロン株式会社 制御装置、成膜装置、制御方法、成膜方法、および制御プログラム
JP7090513B2 (ja) * 2018-09-06 2022-06-24 東京エレクトロン株式会社 基板処理装置及びパージ方法
JP6608516B2 (ja) * 2018-12-19 2019-11-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6783888B2 (ja) * 2019-03-15 2020-11-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体
JP7240946B2 (ja) * 2019-04-26 2023-03-16 株式会社トリケミカル研究所 酸化珪素膜形成方法
US12142479B2 (en) * 2020-01-17 2024-11-12 Asm Ip Holding B.V. Formation of SiOCN thin films
US12341005B2 (en) 2020-01-17 2025-06-24 Asm Ip Holding B.V. Formation of SiCN thin films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818250B2 (en) * 2000-06-29 2004-11-16 The Regents Of The University Of Colorado Method for forming SIO2 by chemical vapor deposition at room temperature
US20080241358A1 (en) * 2007-03-30 2008-10-02 Tokyo Electon Limited Catalyst-assisted atomic layer deposition of silicon-containing films with integrated in-situ reactive treatment

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090442A (en) * 1997-04-14 2000-07-18 University Technology Corporation Method of growing films on substrates at room temperatures using catalyzed binary reaction sequence chemistry
KR100505668B1 (ko) 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
KR100513719B1 (ko) * 2002-08-12 2005-09-07 삼성전자주식회사 하프늄 산화막 형성용 전구체 및 상기 전구체를 이용한하프늄 산화막의 형성방법
US20040040110A1 (en) * 2002-08-29 2004-03-04 Fletcher John Daniel Scum kicker
KR100513810B1 (ko) 2003-12-23 2005-09-13 주식회사 하이닉스반도체 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법
TWI242121B (en) * 2004-08-20 2005-10-21 Via Tech Inc Testing method for reconstructing unit
JP4563113B2 (ja) 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP4975414B2 (ja) * 2005-11-16 2012-07-11 エーエスエム インターナショナル エヌ．ヴェー． Ｃｖｄ又はａｌｄによる膜の堆積のための方法
US7749574B2 (en) 2006-11-14 2010-07-06 Applied Materials, Inc. Low temperature ALD SiO2
US7776395B2 (en) * 2006-11-14 2010-08-17 Applied Materials, Inc. Method of depositing catalyst assisted silicates of high-k materials
US7858535B2 (en) * 2008-05-02 2010-12-28 Micron Technology, Inc. Methods of reducing defect formation on silicon dioxide formed by atomic layer deposition (ALD) processes and methods of fabricating semiconductor structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818250B2 (en) * 2000-06-29 2004-11-16 The Regents Of The University Of Colorado Method for forming SIO2 by chemical vapor deposition at room temperature
US20080241358A1 (en) * 2007-03-30 2008-10-02 Tokyo Electon Limited Catalyst-assisted atomic layer deposition of silicon-containing films with integrated in-situ reactive treatment

Also Published As

Publication number Publication date
JP2010219500A (ja) 2010-09-30
JP5518499B2 (ja) 2014-06-11
KR20100094408A (ko) 2010-08-26
KR101063854B1 (ko) 2011-09-08
CN101807524A (zh) 2010-08-18
CN101807524B (zh) 2012-02-29
TW201041036A (en) 2010-11-16
US20100210118A1 (en) 2010-08-19
KR20110089117A (ko) 2011-08-04
US8557716B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
TWI485774B (zh) 半導體元件之製造方法、基板處理裝置及半導體元件
JP5692842B2 (ja) 半導体装置の製造方法及び基板処理装置
TWI446404B (zh) 半導體裝置的製造方法、清潔方法及基板處理裝置
JP7561896B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP4994197B2 (ja) 半導体装置の製造方法及び基板処理装置
TWI483313B (zh) 半導體裝置之製造方法及基板處理裝置
US20090163037A1 (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP5963456B2 (ja) 半導体装置の製造方法、基板処理装置、及び基板処理方法
JP5902073B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2010206050A (ja) 半導体装置の製造方法及び基板処理装置
TWI827871B (zh) 基板處理裝置、半導體裝置之製造方法、基板處理程式及記錄媒體
JP5718031B2 (ja) 基板処理装置および半導体装置の製造方法
JP2009295729A (ja) 基板処理装置
JP2012169668A (ja) 半導体装置の製造方法
TWI578384B (zh) A semiconductor device manufacturing method, a substrate processing method, and a substrate processing apparatus
JP5546654B2 (ja) 基板処理装置、半導体製造方法、基板処理方法、及び異物除去方法
JP4836761B2 (ja) 半導体デバイスの製造方法
JPWO2017199570A1 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
JP2009272367A (ja) 基板処理装置
JP5356552B2 (ja) クリーニング方法、半導体装置の製造方法及び基板処理装置
JP2014143421A (ja) 基板処理装置、半導体製造方法、基板処理方法
JP4112591B2 (ja) 半導体装置の製造方法および基板処理装置
JP2017220526A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2007049046A (ja) 半導体装置の製造方法
JP2009027011A (ja) 基板処理装置