TWI456766B - 薄膜電晶體基板及薄膜電晶體基板之製造方法 - Google Patents
薄膜電晶體基板及薄膜電晶體基板之製造方法 Download PDFInfo
- Publication number
- TWI456766B TWI456766B TW095144909A TW95144909A TWI456766B TW I456766 B TWI456766 B TW I456766B TW 095144909 A TW095144909 A TW 095144909A TW 95144909 A TW95144909 A TW 95144909A TW I456766 B TWI456766 B TW I456766B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- barrier layer
- wiring
- forming
- gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims 65
- 238000000034 method Methods 0.000 title claims 10
- 238000004519 manufacturing process Methods 0.000 title claims 8
- 239000010409 thin film Substances 0.000 title 2
- 239000010410 layer Substances 0.000 claims 281
- 230000004888 barrier function Effects 0.000 claims 113
- 238000005530 etching Methods 0.000 claims 74
- 230000001681 protective effect Effects 0.000 claims 21
- 239000000243 solution Substances 0.000 claims 20
- 239000000463 material Substances 0.000 claims 12
- 239000007788 liquid Substances 0.000 claims 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims 6
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 5
- 238000010030 laminating Methods 0.000 claims 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims 2
- 239000002253 acid Substances 0.000 claims 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims 2
- 239000007864 aqueous solution Substances 0.000 claims 2
- HKVFISRIUUGTIB-UHFFFAOYSA-O azanium;cerium;nitrate Chemical compound [NH4+].[Ce].[O-][N+]([O-])=O HKVFISRIUUGTIB-UHFFFAOYSA-O 0.000 claims 2
- 229910017604 nitric acid Inorganic materials 0.000 claims 2
- 235000006408 oxalic acid Nutrition 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 238000010422 painting Methods 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000003466 welding Methods 0.000 claims 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/04—Networks or arrays of similar microstructural devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Claims (31)
- 一種TFT基板，其特徵係具備：基板；形成於該基板上的第一氧化物層；在該第一氧化物層上，藉由通道部而隔開形成的第二氧化物層；形成於上述基板，上述第一氧化物層及上述第二氧化物層上的閘極絕緣膜；及形成於該閘極絕緣膜上的閘極配線及閘極電極；上述第一氧化物層為n型氧化物半導體層，且上述第二氧化物層為氧化物導電體層。
- 如申請專利範圍第1項之TFT基板，其中，具備保護用絕緣膜，其係形成於上述閘極絕緣膜，閘極配線及閘極電極上，具有閘極配線焊墊用開口部、源極‧汲極配線焊墊用開口部及畫素電極用開口部。
- 如申請專利範圍第2項之TFT基板，其中，上述第一氧化物層係以能夠覆蓋上述基板的方式來形成於上述基板上。
- 如申請專利範圍第1~3項中任一項所記載之TFT基板，其中，藉由上述第二氧化物層來形成源極配線，汲極配線，源極電極，汲極電極及畫素電極的至少一個。
- 如申請專利範圍第1~3項中任一項所記載之TFT基板，其中，具備由上述第一氧化物層與第二氧化物層的積層膜所構成的畫素電極。
- 如申請專利範圍第1~3項中任一項所記載之TFT基板，其中，至少在上述第二氧化物層的基板側形成有上述第一氧化物層。
- 如申請專利範圍第1~3項中任一項所記載之TFT基板，其中，上述第二氧化物層的材料對上述第一氧化物層的材料具有選擇蝕刻性。
- 如申請專利範圍第1~3項中任一項所記載之TFT基板，其中，上述第二氧化物層的材料及上述第一氧化物層的材料的至少一方，藉由結晶化，上述第二氧化物層的材料對上述第一氧化物層的材料具有選擇蝕刻性。
- 如申請專利範圍第1~3項中任一項所記載之TFT基板，其中，上述第一氧化物層及上述第二氧化物層的能隙為3.0eV以上。
- 如申請專利範圍第1~3項中任一項所記載之TFT基板，其中，上述閘極絕緣膜為使用氧化物絕緣體。
- 如申請專利範圍第1~3項中任一項所記載之TFT基板，其中，在源極配線，汲極配線，源極電極，汲極電極及畫素電極的至少一個形成輔助導電層。
- 如申請專利範圍第11項之TFT基板，其中，上述輔助導電層的材料對上述第二氧化物層的材料具有選擇蝕刻性。
- 如申請專利範圍第11項之TFT基板，其中，藉由上述輔助導電層的材料及上述第二氧化物層的材料的至少一方被結晶化，上述輔助導電層的材料對上述第二氧化 物層的材料具有選擇蝕刻性。
- 如申請專利範圍第11項之TFT基板，其中，在上述輔助導電層的上方形成導電性保護膜。
- 如申請專利範圍第1~3項所記載之TFT基板，其中，在上述閘極電極或閘極配線的至少一個的上方形成導電性保護膜。
- 如申請專利範圍第1~3項中任一項所記載之TFT基板，其中，在源極配線，汲極配線，源極電極及汲極電極的至少一個的上方具備絕緣膜。
- 一種TFT基板的製造方法，其特徵係具有：在基板上，依序積層第一氧化物層，第二氧化物層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層來蝕刻上述第二氧化物層及第一氧化物層，而形成源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層之後，利用該第一阻絕層來選擇性蝕刻上述第二氧化物層，形成通道部之步驟；在上述基板，第一氧化物層及第二氧化物層上，依序積層閘極絕緣膜，閘極電極‧配線層及第二阻絕層，且藉由半色調曝光來將上述第二阻絕層形成所定的形狀之步驟；利用上述第二阻絕層來蝕刻上述閘極電極‧配線層及閘極絕緣膜，使源極‧汲極配線焊墊及上述畫素電極露出 之步驟；及再形成上述第二阻絕層之後，利用該第二阻絕層來選擇性蝕刻上述閘極電極‧配線層，形成閘極電極及閘極配線之步驟。
- 一種TFT基板的製造方法，其特徵係具有：在基板上，依序積層第一氧化物層，第二氧化物層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層來蝕刻上述第二氧化物層及第一氧化物層，而形成源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層之後，利用該第一阻絕層來選擇性蝕刻上述第二氧化物層，形成通道部之步驟；在上述基板，第一氧化物層及第二氧化物層上，依序積層輔助導電層及第二阻絕層，且利用第二光罩，對上述源極配線，汲極配線，源極電極及汲極電極的至少一個以上，形成由上述輔助導電層所構成的輔助配線及/或輔助電極之步驟；在上述基板，第一氧化物層，第二氧化物層及輔助導電層上，依序積層閘極絕緣膜，閘極電極‧配線層及第三阻絕層，且藉由半色調曝光來將上述第三阻絕層形成所定的形狀之步驟；利用上述第三阻絕層來蝕刻上述閘極電極‧配線層及閘極絕緣膜，使源極‧汲極配線焊墊及上述畫素電極露 出之步驟；及再形成上述第三阻絕層之後，利用該第三阻絕層來選擇性蝕刻上述閘極電極‧配線層，形成閘極電極及閘極配線之步驟。
- 一種TFT基板的製造方法，其特徵係具有：在基板上，依序積層第一氧化物層，第二氧化物層，輔助導電層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層來蝕刻上述輔助導電層，接著，利用上述第一阻絕層來蝕刻上述第二氧化物層及第一氧化物層，而形成上述輔助導電層所被積層的源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層之後，利用該第一阻絕層來選擇性蝕刻上述輔助導電層及上述第二氧化物層，形成通道部之步驟；在上述基板，第一氧化物層及輔助導電層上，依序積層閘極絕緣膜，閘極電極‧配線層及第二阻絕層，且藉由半色調曝光來將上述第二阻絕層形成所定的形狀之步驟；利用上述第二阻絕層來蝕刻源極‧汲極配線焊墊及上述畫素電極上的上述閘極電極‧配線層及閘極絕緣膜之步驟；及再形成上述第二阻絕層之後，利用該第二阻絕層來選擇性蝕刻上述閘極電極‧配線層，形成閘極電極及閘極配線，且使上述源極‧汲極配線焊墊及畫素電極露出之步 驟。
- 一種TFT基板的製造方法，其特徵係具有：在基板上，依序積層第一氧化物層，第二氧化物層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層，以所定的蝕刻液(A)來蝕刻上述第二氧化物層及第一氧化物層，而形成源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層，利用該再形成的第一阻絕層來選擇性蝕刻上述第二氧化物層，形成通道部之步驟；在上述基板，第一氧化物層及第二氧化物層上，依序積層閘極絕緣膜，閘極電極‧配線層及第二阻絕層，且藉由半色調曝光來將上述第二阻絕層形成所定的形狀之步驟；利用上述第二阻絕層來蝕刻上述閘極電極‧配線層及閘極絕緣膜，使源極‧汲極配線焊墊及上述畫素電極露出之步驟；再形成上述第二阻絕層，利用該再形成的第二阻絕層，以所定的蝕刻液(B)來選擇性蝕刻上述閘極電極‧配線層，形成閘極電極及閘極配線之步驟；在上述閘極電極及閘極配線所被形成的上述基板的上方，依序積層保護用絕緣膜及第三阻絕層，且將上述第三阻絕層形成所定的形狀之步驟；及利用上述第三阻絕層來蝕刻保護用絕緣膜，使上述畫 素電極、上述源極‧汲極配線焊墊及閘極配線焊墊露出之步驟。
- 一種TFT基板的製造方法，其特徵係具有：在基板上，依序積層第一氧化物層，第二氧化物層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層，以所定的蝕刻液(A)來蝕刻上述第二氧化物層及第一氧化物層，而形成源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層，利用該再形成的第一阻絕層來選擇性蝕刻上述第二氧化物層，形成通道部之步驟；在上述基板，第一氧化物層及第二氧化物層上，依序積層閘極絕緣膜，閘極電極‧配線層及第二阻絕層，且將上述第二阻絕層形成所定的形狀之步驟；利用上述第二阻絕層，以所定的蝕刻液(B)來蝕刻上述閘極電極‧配線層，形成閘極電極及閘極配線之步驟；在上述閘極電極及閘極配線所被形成的上述基板的上方，依序積層保護用絕緣膜及第三阻絕層，且將上述第三阻絕層形成所定的形狀之步驟；及利用上述第三阻絕層來蝕刻上述保護用絕緣膜及閘極絕緣膜，使上述畫素電極、上述源極‧汲極配線焊墊及閘極配線焊墊露出之步驟。
- 一種TFT基板的製造方法，其特徵係具有： 在基板上，依序積層第一氧化物層，第二氧化物層，輔助導電層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層，藉由所定的蝕刻液(B)來蝕刻上述輔助導電層，更以所定的蝕刻液(A)來蝕刻上述第二氧化物層及第一氧化物層，而形成源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層，利用該再形成的第一阻絕層，藉由上述所定的蝕刻液(B)來蝕刻上述輔助導電層，更選擇性蝕刻上述第二氧化物層，形成通道部之步驟；在上述基板，第一氧化物層及輔助導電層上，依序積層閘極絕緣膜，閘極電極‧配線層及第二阻絕層，且藉由半色調曝光來將上述第二阻絕層形成所定的形狀之步驟；利用上述第二阻絕層來蝕刻上述閘極電極‧配線層及閘極絕緣膜，使源極‧汲極配線焊墊及上述畫素電極上的上述輔助導電層露出之步驟；再形成上述第二阻絕層，利用該再形成的第二阻絕層及上述所定的蝕刻液(B)來蝕刻上述閘極電極‧配線層，形成閘極電極及閘極配線，且選擇蝕刻露出的上述輔助導電層，使上述源極‧汲極配線焊墊及畫素電極露出之步驟；在形成上述閘極電極及閘極配線，且上述源極‧汲極配線焊墊及畫素電極露出的上述基板的上方，依序積層保 護用絕緣膜及第三阻絕層，且將上述第三阻絕層形成所定的形狀之步驟；及利用上述第三阻絕層來蝕刻保護用絕緣膜，使上述畫素電極、上述源極‧汲極配線焊墊及閘極配線焊墊露出之步驟。
- 一種TFT基板的製造方法，其特徵係具有：在基板上，依序積層第一氧化物層，第二氧化物層，輔助導電層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層，藉由所定的蝕刻液(B)來蝕刻上述輔助導電層，更以所定的蝕刻液(A)來蝕刻上述第二氧化物層及第一氧化物層，而形成源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層，利用該再形成的第一阻絕層，藉由上述所定的蝕刻液(B)來蝕刻上述輔助導電層，更選擇性蝕刻上述第二氧化物層，形成通道部之步驟；在上述基板，第一氧化物層及輔助導電層上，依序積層閘極絕緣膜，閘極電極‧配線層及第二阻絕層，且藉由半色調曝光來將上述第二阻絕層形成所定的形狀之步驟；利用上述第二阻絕層來蝕刻上述閘極電極‧配線層及閘極絕緣膜，使上述畫素電極上的上述輔助導電層露出之步驟；再形成上述第二阻絕層，利用該再形成的第二阻絕層 及上述所定的蝕刻液(B)來蝕刻上述閘極電極‧配線層，形成閘極電極及閘極配線，且選擇蝕刻露出的上述輔助導電層，使上述畫素電極露出之步驟；在上述畫素電極露出的上述基板的上方，依序積層保護用絕緣膜及第三阻絕層，且將上述第三阻絕層形成所定的形狀之步驟；及利用上述第三阻絕層來蝕刻上述保護用絕緣膜，使閘極配線焊墊及上述畫素電極露出，且蝕刻源極‧汲極配線焊墊上的上述保護用絕緣膜及閘極絕緣膜，使上述源極‧汲極配線焊墊露出之步驟。
- 一種TFT基板的製造方法，其特徵係具有：在基板上，依序積層第一氧化物層，第二氧化物層，輔助導電層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層，藉由所定的蝕刻液(B)來蝕刻上述輔助導電層，更以所定的蝕刻液(A)來蝕刻上述第二氧化物層及第一氧化物層，而形成源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層，利用該再形成的第一阻絕層，藉由上述所定的蝕刻液(B)來蝕刻上述輔助導電層，更選擇性蝕刻上述第二氧化物層，形成通道部之步驟；在上述基板，第一氧化物層及輔助導電層上，依序積層閘極絕緣膜，閘極電極‧配線層及第二阻絕層，且將上 述第二阻絕層形成所定的形狀之步驟；利用上述第二阻絕層來蝕刻上述閘極電極‧配線層，形成閘極電極及閘極配線之步驟；在上述閘極電極及閘極配線所被形成的上述基板的上方，依序積層保護用絕緣膜及第三阻絕層，藉由半色調曝光來將上述第三阻絕層形成所定的形狀之步驟；利用上述第三阻絕層來蝕刻上述保護用絕緣膜，閘極絕緣膜及輔助導電層，使上述畫素電極露出之步驟；及再形成上述第三阻絕層，利用該再形成的第三阻絕層來蝕刻上述保護用絕緣膜及閘極絕緣膜，使閘極配線焊墊及汲極配線焊墊露出之步驟。
- 如申請專利範圍第20~24項中的任一項所記載之TFT基板的製造方法，其中，在上述閘極電極，閘極配線或輔助導電層的至少一個的上方形成導電性保護膜。
- 如申請專利範圍第20~24項中的任一項所記載之TFT基板的製造方法，其中，將上述所定的蝕刻液(A)設為草酸水溶液，將上述所定的蝕刻液(B)設為磷酸，醋酸及硝酸所構成的混酸，或硝酸鈰銨及雙氧水所構成的水溶液。
- 一種TFT基板的製造方法，其特徵係具有：在基板上，依序積層第一氧化物層，第二氧化物層，輔助導電層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層，藉由所定的蝕刻液(B')來蝕 刻上述輔助導電層，更藉由所定的蝕刻液(A')來蝕刻上述第二氧化物層，而形成通道部，源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層，利用該再形成的第一阻絕層，藉由上述所定的蝕刻液(B')來選擇性蝕刻上述畫素電極上的上述輔助導電層，使上述畫素電極露出之步驟；在上述第一氧化物層，第二氧化物層及輔助導電層上，依序積層閘極絕緣膜，閘極電極‧配線層及第二阻絕層，且藉由半色調曝光來將上述第二阻絕層形成所定的形狀之步驟；利用上述第二阻絕層來蝕刻上述閘極電極‧配線層及閘極絕緣膜，使上述畫素電露出之步驟；再形成上述第二阻絕層，利用該再形成的第二阻絕層及上述所定的蝕刻液(B')來選擇性蝕刻上述閘極電極‧配線層，形成閘極電極及閘極配線之步驟；在形成上述閘極電極及閘極配線，且上述畫素電極露出的上述基板的上方，依序積層保護用絕緣膜及第三阻絕層，且將上述第三阻絕層形成所定的形狀之步驟；及利用上述第三阻絕層來蝕刻上述保護用絕緣膜，使閘極配線焊墊及上述畫素電極露出，且蝕刻源極‧汲極配線焊墊上的上述保護用絕緣膜及閘極絕緣膜，使上述源極‧汲極配線焊墊露出之步驟。
- 一種TFT基板的製造方法，其特徵係具有：在基板上，依序積層第一氧化物層，第二氧化物層， 輔助導電層及第一阻絕層，且藉由半色調曝光來將上述第一阻絕層形成所定的形狀之步驟；利用上述第一阻絕層，藉由所定的蝕刻液(B')來蝕刻上述輔助導電層，更藉由所定的蝕刻液(A')來蝕刻上述第二氧化物層，而形成通道部，源極配線，汲極配線，源極電極，汲極電極及畫素電極之步驟；再形成上述第一阻絕層，利用該再形成的第一阻絕層，藉由上述所定的蝕刻液(B')來選擇性蝕刻上述畫素電極上的上述輔助導電層，使上述畫素電極露出之步驟；在上述第一氧化物層，第二氧化物層及輔助導電層上，依序積層閘極絕緣膜，閘極電極‧配線層及第二阻絕層，且將上述第二阻絕層形成所定的形狀之步驟；利用上述第二阻絕層，以所定的蝕刻液(B')來蝕刻上述閘極電極‧配線層，而形成閘極電極及閘極配線之步驟；在上述閘極電極及閘極配線所被形成的上述基板的上方，依序積層保護用絕緣膜及第三阻絕層，且將上述第三阻絕層形成所定的形狀之步驟；及利用上述第三阻絕層來蝕刻上述保護用絕緣膜，使閘極配線焊墊露出，且蝕刻源極‧汲極配線焊墊及上述畫素電極上的上述保護用絕緣膜及閘極絕緣膜，使上述源極‧汲極配線焊墊及畫素電極露出之步驟。
- 如申請專利範圍第27或28項之TFT基板的製造方法，其中，具有藉由熱處理來使所被積層的上述第一氧 化物層及/或第二氧化物層的蝕刻耐性變化之步驟。
- 如申請專利範圍第27或28項所記載之TFT基板的製造方法，其中，在上述閘極電極，閘極配線或輔助導電層的至少一個的上方形成導電性保護膜。
- 如申請專利範圍第27或28項所記載之TFT基板的製造方法，其中，將上述所定的蝕刻液(A')設為草酸水溶液，將上述所定的蝕刻液(B')設為磷酸，醋酸及硝酸所構成的混酸，或硝酸鈰銨及雙氧水所構成的水溶液。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005349403 | 2005-12-02 | ||
| JP2005378902 | 2005-12-28 | ||
| JP2005378901 | 2005-12-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200735371A TW200735371A (en) | 2007-09-16 |
| TWI456766B true TWI456766B (zh) | 2014-10-11 |
Family
ID=38092299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095144909A TWI456766B (zh) | 2005-12-02 | 2006-12-01 | 薄膜電晶體基板及薄膜電晶體基板之製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8263977B2 (zh) |
| JP (1) | JP5171258B2 (zh) |
| KR (1) | KR101345527B1 (zh) |
| CN (1) | CN101336485B (zh) |
| TW (1) | TWI456766B (zh) |
| WO (1) | WO2007063966A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI663586B (zh) * | 2014-12-05 | 2019-06-21 | Toppan Printing Co., Ltd. | 顯示裝置基板、顯示裝置基板的製造方法及使用其之顯示裝置 |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE490560T1 (de) * | 2007-05-31 | 2010-12-15 | Canon Kk | Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter |
| KR101376073B1 (ko) * | 2007-06-14 | 2014-03-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법 |
| JPWO2009034953A1 (ja) * | 2007-09-10 | 2010-12-24 | 出光興産株式会社 | 薄膜トランジスタ |
| KR20090075554A (ko) * | 2008-01-04 | 2009-07-08 | 삼성전자주식회사 | 액정 표시 장치와 그 제조 방법 |
| WO2009093625A1 (ja) * | 2008-01-23 | 2009-07-30 | Idemitsu Kosan Co., Ltd. | 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置 |
| JP5244439B2 (ja) * | 2008-04-08 | 2013-07-24 | 三菱電機株式会社 | 透明導電膜、表示装置、及びこれらの製造方法 |
| WO2010029885A1 (en) * | 2008-09-12 | 2010-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101889287B1 (ko) | 2008-09-19 | 2018-08-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| EP2172804B1 (en) * | 2008-10-03 | 2016-05-11 | Semiconductor Energy Laboratory Co, Ltd. | Display device |
| JP5361651B2 (ja) | 2008-10-22 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP2180518B1 (en) | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
| KR101667909B1 (ko) | 2008-10-24 | 2016-10-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| US8741702B2 (en) | 2008-10-24 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR101432764B1 (ko) | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| US7691701B1 (en) | 2009-01-05 | 2010-04-06 | International Business Machines Corporation | Method of forming gate stack and structure thereof |
| TW201044088A (en) | 2009-06-15 | 2010-12-16 | Chunghwa Picture Tubes Ltd | Pixel structure and manufacturing method thereof and display panel |
| CN104835850B (zh) | 2009-07-10 | 2018-10-26 | 株式会社半导体能源研究所 | 半导体器件 |
| WO2011010541A1 (en) | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN104992984B (zh) | 2009-07-31 | 2019-08-16 | 株式会社半导体能源研究所 | 半导体装置、显示模块及电子装置 |
| KR20220038542A (ko) | 2009-10-21 | 2022-03-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 아날로그 회로 및 반도체 장치 |
| WO2011048923A1 (en) * | 2009-10-21 | 2011-04-28 | Semiconductor Energy Laboratory Co., Ltd. | E-book reader |
| KR101825345B1 (ko) | 2009-11-28 | 2018-02-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법 |
| WO2011065210A1 (en) | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| KR102304078B1 (ko) | 2009-11-28 | 2021-09-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| WO2011108374A1 (en) * | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR102341927B1 (ko) * | 2010-03-05 | 2021-12-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| WO2011108346A1 (en) | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor film and manufacturing method of transistor |
| US8558960B2 (en) | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US8664097B2 (en) * | 2010-09-13 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2012256012A (ja) * | 2010-09-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP5658978B2 (ja) * | 2010-11-10 | 2015-01-28 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ回路基板及びその製造方法 |
| TWI525818B (zh) | 2010-11-30 | 2016-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
| CN102487041B (zh) * | 2010-12-02 | 2014-07-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和电子纸显示器 |
| CN102487043A (zh) * | 2010-12-03 | 2012-06-06 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和电子纸显示器 |
| TWI602303B (zh) * | 2011-01-26 | 2017-10-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP5743064B2 (ja) * | 2011-02-17 | 2015-07-01 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| JP2012178493A (ja) * | 2011-02-28 | 2012-09-13 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| JP5788701B2 (ja) * | 2011-04-11 | 2015-10-07 | 関東化学株式会社 | 透明導電膜用エッチング液組成物 |
| US8952377B2 (en) | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5981711B2 (ja) | 2011-12-16 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| CN102629590B (zh) * | 2012-02-23 | 2014-10-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| JP2014027263A (ja) * | 2012-06-15 | 2014-02-06 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP5779161B2 (ja) | 2012-09-26 | 2015-09-16 | 株式会社東芝 | 薄膜トランジスタおよび表示装置 |
| DE102013004940A1 (de) | 2012-10-15 | 2014-04-17 | Voxeljet Ag | Verfahren und Vorrichtung zum Herstellen von dreidimensionalen Modellen mit temperiertem Druckkopf |
| EP2927977B1 (en) * | 2012-11-30 | 2018-08-22 | LG Display Co., Ltd. | Conductive substrate and method for manufacturing same |
| CN103021942B (zh) * | 2012-12-14 | 2015-08-12 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US9806198B2 (en) * | 2013-06-05 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2015012048A (ja) * | 2013-06-27 | 2015-01-19 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
| CN103489828B (zh) * | 2013-09-30 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板的制造方法 |
| CN103489894B (zh) * | 2013-10-09 | 2016-08-17 | 合肥京东方光电科技有限公司 | 有源矩阵有机电致发光显示器件、显示装置及其制作方法 |
| CN103545378B (zh) * | 2013-11-05 | 2016-09-07 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 |
| JP6252903B2 (ja) * | 2014-01-31 | 2017-12-27 | 国立研究開発法人物質・材料研究機構 | 薄膜トランジスタおよびその製造方法 |
| WO2015115330A1 (ja) * | 2014-01-31 | 2015-08-06 | 独立行政法人物質・材料研究機構 | 薄膜トランジスタ、酸化物半導体、およびその製造方法 |
| KR20160021943A (ko) | 2014-08-18 | 2016-02-29 | 충북대학교 산학협력단 | 산화물 박막 트랜지스터 및 그 제조 방법 |
| KR101753974B1 (ko) | 2015-08-26 | 2017-07-19 | 충북대학교 산학협력단 | 프리어닐링 공정을 이용한 산화물 트랜지스터 및 그 제조 방법 |
| JP6907512B2 (ja) * | 2015-12-15 | 2021-07-21 | 株式会社リコー | 電界効果型トランジスタの製造方法 |
| KR101872421B1 (ko) | 2016-04-12 | 2018-06-28 | 충북대학교 산학협력단 | 산화물 반도체 기반의 트랜지스터 및 그 제조 방법 |
| JP2018098313A (ja) * | 2016-12-12 | 2018-06-21 | 株式会社ブイ・テクノロジー | 酸化物半導体装置の製造方法 |
| KR102154477B1 (ko) | 2018-12-07 | 2020-09-10 | 충북대학교 산학협력단 | 용액 공정 기반의 다층 채널 구조 izo 저항 변화형 메모리 및 그 제작 방법 |
| KR102174384B1 (ko) | 2018-12-10 | 2020-11-04 | 충북대학교 산학협력단 | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 |
| KR102245154B1 (ko) | 2019-06-20 | 2021-04-26 | 충북대학교 산학협력단 | 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법 |
| KR102290124B1 (ko) | 2019-06-20 | 2021-08-31 | 충북대학교 산학협력단 | Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법 |
| TWI717820B (zh) * | 2019-09-03 | 2021-02-01 | 友達光電股份有限公司 | 元件基板及其製造方法 |
| KR20210151279A (ko) | 2020-06-04 | 2021-12-14 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102431921B1 (ko) | 2020-08-12 | 2022-08-11 | 김성진 | 산소 플라즈마 처리 기반의 산화물 박막 트랜지스터 및 그 제작 방법 |
| KR102431924B1 (ko) | 2020-08-12 | 2022-08-11 | 김성진 | 패시베이션층을 구비하는 박막 트랜지스터 및 그 제조 방법 |
| KR102431925B1 (ko) | 2020-08-12 | 2022-08-11 | 김성진 | 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법 |
| KR102439996B1 (ko) | 2020-10-28 | 2022-09-05 | 충북대학교 산학협력단 | 산화물 반도체에서 산화물층 제조 장치 및 방법 |
| KR102439995B1 (ko) | 2020-10-28 | 2022-09-05 | 충북대학교 산학협력단 | ReRAM 제조 방법 |
| KR102439998B1 (ko) | 2020-10-28 | 2022-09-05 | 충북대학교 산학협력단 | 후 열처리 공정을 이용한 저항 변화형 메모리 제조 방법 |
| KR102439994B1 (ko) | 2020-10-28 | 2022-09-14 | 충북대학교 산학협력단 | 비정질 산화물 박막을 갖는 저항 변화형 메모리 |
| KR102439997B1 (ko) | 2020-10-28 | 2022-09-05 | 충북대학교 산학협력단 | 산화물 반도체에서 상부 전극 제조 장치 및 방법 |
| KR102431926B1 (ko) | 2020-11-23 | 2022-08-11 | 김성진 | 산화물 박막 트랜지스터 |
| KR102431927B1 (ko) | 2020-11-23 | 2022-08-11 | 김성진 | 패시베이션막을 구비하는 박막 트랜지스터 |
| KR102431922B1 (ko) | 2020-11-30 | 2022-08-11 | 김성진 | 펨토초 레이저를 이용한 트랜지스터 제작 방법 |
| KR102431923B1 (ko) | 2020-11-30 | 2022-08-11 | 김성진 | Tft 제작 방법 |
| KR20220080408A (ko) | 2020-12-07 | 2022-06-14 | 충북대학교 산학협력단 | 전도성 고분자를 이용한 저항성 랜덤 액세스 메모리 및 그 제조 방법 |
| KR102574530B1 (ko) | 2021-08-23 | 2023-09-06 | 충북대학교 산학협력단 | 투명 산화물 멤리스터 |
| KR102592055B1 (ko) | 2021-08-23 | 2023-10-23 | 충북대학교 산학협력단 | 투명 산화물 비휘발성 저항 변화형 메모리 제작 방법 |
| KR102537632B1 (ko) | 2021-09-17 | 2023-05-26 | 충북대학교 산학협력단 | 전류 어닐링 공정을 포함하는 전계효과 트랜지스터 제조 방법 |
| KR102501386B1 (ko) | 2021-10-21 | 2023-02-17 | 충북대학교 산학협력단 | 소비전력 감소를 위한 나노시트 fet 소자 및 그 제조 방법 |
| KR102827473B1 (ko) | 2022-01-03 | 2025-06-30 | 충북대학교 산학협력단 | 인클로즈드 게이트 fet 및 그 구동 방법 |
| KR102651185B1 (ko) | 2022-03-22 | 2024-03-25 | 충북대학교 산학협력단 | 기생채널에 의한 누설전류를 개선하기 위한 나노시트 반도체 소자 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200603234A (en) * | 2004-06-14 | 2006-01-16 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07159806A (ja) | 1993-12-03 | 1995-06-23 | Hitachi Ltd | アクティブマトリックス型液晶表示装置 |
| EP0855614A4 (en) | 1996-05-15 | 2001-12-19 | Seiko Epson Corp | THIN FILM COMPONENT WITH COATING FILM, LIQUID CRYSTAL FIELD, ELECTRONIC DEVICE AND MANUFACTURING METHOD OF THE THIN FILM COMPONENT |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| JP2002190598A (ja) * | 2000-12-20 | 2002-07-05 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ基板およびその製造方法 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP4522660B2 (ja) | 2003-03-14 | 2010-08-11 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
| JP2004319655A (ja) | 2003-04-15 | 2004-11-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2004317685A (ja) | 2003-04-15 | 2004-11-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2005017669A (ja) | 2003-06-26 | 2005-01-20 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2005019664A (ja) | 2003-06-26 | 2005-01-20 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2005049667A (ja) | 2003-07-30 | 2005-02-24 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2005106881A (ja) | 2003-09-29 | 2005-04-21 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2005108912A (ja) | 2003-09-29 | 2005-04-21 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP3923462B2 (ja) | 2003-10-02 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| JP5093985B2 (ja) | 2004-01-16 | 2012-12-12 | 株式会社半導体エネルギー研究所 | 膜パターンの形成方法 |
| JP2005302808A (ja) * | 2004-04-07 | 2005-10-27 | Sharp Corp | 薄膜トランジスタアレイ基板の製造方法 |
-
2006
- 2006-11-30 CN CN2006800522630A patent/CN101336485B/zh not_active Expired - Fee Related
- 2006-11-30 US US12/095,681 patent/US8263977B2/en not_active Expired - Fee Related
- 2006-11-30 JP JP2007548011A patent/JP5171258B2/ja not_active Expired - Fee Related
- 2006-11-30 WO PCT/JP2006/324002 patent/WO2007063966A1/ja not_active Ceased
- 2006-12-01 TW TW095144909A patent/TWI456766B/zh not_active IP Right Cessation
-
2008
- 2008-05-30 KR KR1020087013100A patent/KR101345527B1/ko not_active Expired - Fee Related
-
2011
- 2011-08-24 US US13/216,583 patent/US8778722B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200603234A (en) * | 2004-06-14 | 2006-01-16 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI663586B (zh) * | 2014-12-05 | 2019-06-21 | Toppan Printing Co., Ltd. | 顯示裝置基板、顯示裝置基板的製造方法及使用其之顯示裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007063966A1 (ja) | 2007-06-07 |
| US8263977B2 (en) | 2012-09-11 |
| US20100283055A1 (en) | 2010-11-11 |
| CN101336485B (zh) | 2012-09-26 |
| CN101336485A (zh) | 2008-12-31 |
| JPWO2007063966A1 (ja) | 2009-05-07 |
| KR20080082616A (ko) | 2008-09-11 |
| US8778722B2 (en) | 2014-07-15 |
| JP5171258B2 (ja) | 2013-03-27 |
| KR101345527B1 (ko) | 2013-12-27 |
| TW200735371A (en) | 2007-09-16 |
| US20120009725A1 (en) | 2012-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI456766B (zh) | 薄膜電晶體基板及薄膜電晶體基板之製造方法 | |
| JP5572290B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2010123937A5 (zh) | ||
| JP2008235866A (ja) | 半導体素子及びその製造方法 | |
| JP2007212699A (ja) | 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法 | |
| JP5244295B2 (ja) | Ｔｆｔ基板及びｔｆｔ基板の製造方法 | |
| KR100953034B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2006173432A5 (zh) | ||
| JP2004172150A (ja) | 積層構造配線の製造方法 | |
| US20090093093A1 (en) | Method of fabricating thin film transistor | |
| JP2005167207A (ja) | 薄膜トランジスタ | |
| CN102738243B (zh) | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 | |
| TWI434353B (zh) | 形成自對準接觸物之方法及具有自對準接觸物之積體電路 | |
| CN106653767A (zh) | 一种阵列基板及其制作方法 | |
| TW200919092A (en) | Process for forming pattern | |
| TWI662330B (zh) | 主動元件基板及其製法 | |
| JP2004111479A5 (zh) | ||
| JP2005109389A5 (zh) | ||
| KR20160129160A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| TW200918992A (en) | Display device and method of manufacturing the same | |
| TW200828594A (en) | A method for manufacturing a thin film transistor | |
| JP2013021262A (ja) | 半導体装置の製造方法 | |
| JP2010177325A (ja) | 薄膜トランジスターの製造方法 | |
| TWI496220B (zh) | 薄膜電晶體及其製造方法 | |
| CN107170806A (zh) | 栅电极及其制作方法、阵列基板制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |