[go: up one dir, main page]

TWI336111B - Method for in-situ repairing plasma damage on substrate and method for fabricating transistor device - Google Patents

Method for in-situ repairing plasma damage on substrate and method for fabricating transistor device Download PDF

Info

Publication number
TWI336111B
TWI336111B TW96116847A TW96116847A TWI336111B TW I336111 B TWI336111 B TW I336111B TW 96116847 A TW96116847 A TW 96116847A TW 96116847 A TW96116847 A TW 96116847A TW I336111 B TWI336111 B TW I336111B
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
soft
gas
repairing
Prior art date
Application number
TW96116847A
Other languages
English (en)
Other versions
TW200845226A (en
Inventor
Hsin Fang Su
Shih Chang Tsai
Chun Hung Lee
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW96116847A priority Critical patent/TWI336111B/zh
Publication of TW200845226A publication Critical patent/TW200845226A/zh
Application granted granted Critical
Publication of TWI336111B publication Critical patent/TWI336111B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

1336111 P950239 22550twf.doc/006 九、發明說明: ‘ 【發明所屬之技術領域】 本發明是有關於一種電晶體元件的製造方法,且特別 是有關於一種臨場修補電漿損害基底的方法。 【先前技術】 由於積體電路產業的蓬勃發展’元件的積集度也隨之 a益提高。在這樣的趨勢之下’如何避免元件微縮所導致 % 的短通道效應’以及元件間彼此緊鄰所造成的漏電與短路 等問題,一直是業界研究的重點。 一般來說,為了讓相鄰電晶體的閘極可以隔離開來, 閘極的兩側會設置有間隙壁(Spacer)。而且,間隙壁也可以 用來作為形成t €體之_/祕㈣雜(heavy doping) 罩幕。以目則的製程進程看來,間隙壁已經可以稱得上是 母個電晶體的必備構件之一了。 迄今常見的間隙壁形成作法為,先在已經形成閘極的 f底上沈積-層_壁材料層。然後,在電㈣刻反應腔 室中’進行非等向性餘刻製程。非等向性姓刻製程的原理 為’對於基底所在的基板施以偏壓,此偏壓會吸引帶正電 的離子並且使其加速,而後義擊基底,以去除部分間隙壁 t料層並於閘極的侧壁形成-關隙壁。然而,電漿侧 衣权部也同時伴隨著_些問題,其中之一就是電漿損害 (plasma damage)的發生。 電聚飯刻的特性就是以高能量粒子轟擊基底,這些粒 子除了大部分帶正電的離子之外,還包括了微量的紫外光 5 P950239 22550twf.doc/〇〇5 二合二射。當這些具有高能量的粒子撞擊基底時’ ϊ基表面並且會對元件特性造成魅。因此,如 塑害的基底’使得電晶體效能所受到的影 響降到敢低,是值得研究的問題。 【發明内容】 =發=的目的就是在提供—種臨場修補錢損害基底 41=:法可以用來移除在間隙壁形成的過程當中, 又到电漿轟擊而受損的基底表面。 體元件的製造 的基底表面, 本發明的另—目的就是在提供一種電晶 方法,此方法可以修整受到電漿轟擊而損害 以確保電晶體元件的效能。 本發明提出-種臨場修補電漿财基底的方法,此方 法適用已形成構件,且形成此構件的步驟包括-含電漿之 ^钱刻衣程。此方法包括,在進行主似彳製程之機台進行 軟式電漿侧製程,轉除部份基底。軟式電_刻製程 所使用之電力為低於戰之該含德之絲刻製程 力。 依照本發明的實施例所述之臨場修補電聚損害基底的 方法’上,之軟式電漿蝕刻製程是用以形成間“。依照 本發明的實施例所狀臨場修㈣聚損害基底的方法,: 述之間隙壁之材質包括—氧化/^或氮化⑦且上述之軟式 漿蝕刻製程所使用之電力例如是50至150w。 依照本發明的實施例所述之臨場修補電漿損宏美底 方法,其中該主侧製程是用以形成·結構且^式電 1336111 P950239 22550twf.doc/006 裝钱刻製程較狀電力為G至蕭。 依照本發明的實施例所 方法,上述之軟式電讓钱刻製 讓損害基底的 物、氧氣與惰性氣體。 的氣體例如是氟化 依的實施例所述之臨場修 方去’上述之氟化物例如是氟烴化物。成基底的 依照本發明的實施例所述之臨場 方法,上述之氟煙化物例如是咖= 貝告基底的 方法^述之氣烴化物的流量範圍例如基底的 方法之臨場修補電漿損害基底的 範圍例如是30〜50s_。 方法所述之臨場修補電浆損害基底的 在上述之惰性氣體例如是氬氣。 - 依,本發明的實施例所述之臨場修補電聚損害基底的 太级述之乳氣的流量範圍例如是100〜200sccm。 括下提Γ種電晶體""件的製造方法,此方法包 結提!基底。然後,於基底上形成閘極 之側壁形成:漿之主韻刻製程於問極結構 杆仙=3氣或氧化石夕的間隙壁。之後,在進 底Λ機台進行軟式電衆钱刻製程,以移除部份基 列,式電水钱刻製程所使用之電力為低於鳩之該主 刻製程之電力。繼之,於基底上形成源極Λ及極區。 依照本發明的實施例所述之電晶體元件的製造方法, 7 1336111 P950239 22550twf.doc/006 上述之軟式電漿蝕刻製程所使用之電力例如是5〇 150W。 依照本發明的實施例所述之電晶體元件的製造方法, 上述之軟式電漿蝕刻製程所使用的氣體例如是氟化物、 氣與惰性氣體。 依照本發明的實施例所述之電晶體元件製造方 上述之氟化物例如是氟烴化物。 衣 依照本發明的實施例所述之電晶體元件的製造方法, 上述之氟烴化物例如是CJ?4、CHF>3 ' CH2F2或。 依照本發明的實施例所述之電晶體元件的製造方法, 上述之氟烴化物的流量範圍例如是piOsccm。 依照本發明的實施例所述之電晶體元件的製造方法, 上述之氧氣的流量範圍例如是3〇〜5〇sccm。 、依照本發明的實施例所述之電晶體元件的製造方法, 上述之惰性氣體例如是氬氣。 依照本發明的實施例所述之電晶體元件的製造方法, 上述之氬氣的流量範圍例如是1〇〇〜2〇〇sccm。 本,明利用軟式電驗刻製程來移除於贿壁蚀刻製程 番曰又觸害的基底表面’以確保經過接續製程後所形成的 電曰曰體元件可以具有高可#性與的效能。 為讓本發明之上述和其他目的、特徵和優點能更明顯 下文特舉只施例,並配合所附圖式,作詳細說明如 下0 【實施方式】 8 P950239 22550twf.d〇c/〇〇6 圖1A至圖ic是依照本發明實施例所繪示之電晶體元 件的製造流程剖面示意圖。 請參照圖1Α,提供基底100,基底100例如是矽基底 或其他合適之半導體材料。然後,於基底100上形成閘極 結構102。閘極結構1〇2是由閘介電層1〇4與閘極導體層 所組成。在一實施例中’閘介電層1〇4之材質例如^ 氧化矽;閘極導體層106例如是由多晶矽層與金屬矽化物 層所組成。上述,閘極結構102的形成方法例如是,先在 基底100上形成氧化矽材料層(未繪示),其形成方法例如 是熱氧化法。然後,在氧化材料層上先後形成多晶矽材料 層(未繪示)與金屬矽化物材料層(未繪示)。接著,進行微影 製权與餘刻製程,以圖案化氧化材料層、多晶石夕材料層與 金屬矽化物材料層,而分別形成閘介電層1〇4與閘極導體 層 106。 再來’請參照圖1Β,於閘極結構1〇2之側壁形成一對 間隙壁108。間隙壁1〇8的材質例如是二氧化矽或是氮化 石夕。間隙壁108的形成方法例如是先在基底1〇〇上形成一 層間隙壁材料層(未繪示)。間隙壁材料層的形成方法例如 是化學氣相沉積法。繼之’移除部份間隙壁材料層,以於 閘極結構102之側壁形成一對間隙壁108。移除部份間隙 壁材料層的方法例如是進行非等向性主蝕刻製程。其中, 非等向性蝕刻製程例如是電漿蝕刻製程。舉例來說,電衆 钱刻製程的步驟例如是,首先,將基底100置於電衆麵刻 反應腔室(未繪示)中,然後,對基底1〇〇施加偏壓,以於 P950239 22550twf.d〇c/006 反應,室内形成一外加電場。電漿當中帶正電的離子,會 f為這個與基底1GG相垂直的電場的驅動以及加速,而義 辇基底100。部份間隙壁材料層因此被移除而形成間隙壁 Γ/ί—實施例中’間隙壁材料層之材質為氧化石夕;反應 =例如是氟烴化物如CF4、CHF3、舰,或卿、氧 =2)以及雜氣體如氬氣之混合氣體;電 _ 瓦(W);壓力為10毫托。 門隙,除了可以是單層結構外,在-實施例中, =::=是雙層的結構’例如是由氧切補償間 卻也同時破壞;=戶=面=,上述的編刻製程 吸晨Γ基底100表面的原子鍵結,使得邱柃 = 的電漿損害,尤其是:= 中,在形成間隙壁心^ :::110的移除方法例如是進行軟式電 :伤二 工“水餘刻製程是指對基底10 :玉人 漿蝕刻製程中所使用的雷六、〜衣:二微的蝕刻。軟式電 ⑽之姓刻力的電在力餘刻形成間隙壁 程所使用的電力二 =例中,軟式電漿蝕刻製程所使用 7力。在一實 用的電力範圍:艺,=中瓦=電3刻製程所使 製財所使用的反應氣體例如是含有稀薄 P950239 22550twf.doc/006 氣體如氟化物、氧氣以及惰氣所混合的氣體,或是氧氣以 及惰氣所混合的氣體。氟化物例如是氟烴化物氣體,例如 疋CF4、CHF3、CHJ2或CH#。惰氣可以是氬氣。軟式電 漿姓刻製程的壓力係大於先前钱刻形成間隙壁之姓刻 製程者,以減少轟擊基底1〇〇之粒子的方向性。在一實施 例當中,氟烴化物氣體的流量範圍例如是beseem ;氧氣 的,量範圍例如是在30〜50Sccm之間;氬氣的流量範圍例 如疋在100〜200sccm之間;其壓力為100毫托至2〇〇毫托。 由於在形成間隙壁108的钱刻步驟中,未被閘極結構 所覆盍的部伤基底表面HQ會受到電漿的.轟擊而受到 才貝害,此軟式電漿蝕刻製程即可以輕微蝕刻基底表面 110,以移除受損的基絲面HO,確保後續製程完成的電 f2件效能以及可靠度。此外,值得一提的是,此乾式 程與賴_壁⑽的倾,是在同—麵刻反應 t虽中完成。如此的設計’―方面可以降低製程的成本, =面也避免了“在各解導體設備之_運送過程 受微塵粒子等不潔物污染的可能性β 接著,於基底1〇〇上形成源極/没極區112 如是進行離子植入製程。後續完成ϊ 曰曰體;°件之製程為習知技術者所周知,在此不再贅述。 軌m时糊巾’ 随製歡魏行軟式雷 並不二=漿=之軟式電_製程 刻形成_構之主 1336111 P950239 22550twf.doc/006 $只把例巾’軟式電驗刻製 %之主蝕刻製程之畲士 ^ ^ 』电刀疋低於川 程所+ θ力。在一貝施例尹,軟式電漿蝕刻製 疋吻收之主姓刻製程之電力。在一實 瓦之5式/^刻製程所使用的電力範圍例如是在 如^財所使_反應氣體例 a疋3有稀㈣統物的混合氣體如氟化物、氧氣以及惰
St的^體,或是氧氣以及惰氣所混合的氣體。氟化 ,例如疋氣煙化物氣體,例如是CF4、CHF3、CH2f2或 H3F。惰乳可以是氬氣。軟式電漿敍刻製程的壓力係大於 先前形成祕結構之絲㈣程者,喊少縣基底腦 it子的方向性。在—實施例當中,氟烴化物氣體的流量 =圍例如{ 1〜10sccm ; Λ氣的流量範圍例如是在 50sccm之間,氯氣的流量範圍例如是在刚〜細sccm 之間;其壓力為100毫托至2〇〇毫托。 本發明之電晶體元件的製造方法,係以軟式電祕刻 製程修補於閘極結構或間隙壁製程中所造成之破損基底表 面,以確保經過後續製程所完成的電晶體元件效能不受影 響0 、此外,由於修補基底的電漿蝕刻製程與閘極結構蝕刻 或間隙壁形成製程係於同一個電漿蝕刻反應腔室當中即可 先後完成’因此,可以節省製程成本。 雖然本發明已以實施例揭露如上,然其並非用以限定 本發明,任何熟習此技藝者,在不脫離本發明之精神和範 圍内,當可作些許之更動與潤傅,因此本發明之保護範圍 12 1336111 P950239 22550twf.doc/006 當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1A至圖1C是依照本發明實施例所繪示之電晶體元 件的製造流程剖面示意圖。 【主要元件符號說明】 100 .基底 102 :閘極結構
104 :閘介電層 106:閘極導體層 108 :間隙壁 110 :受損之基底表面 112 :源極/汲極
13

Claims (1)

1336111 2255〇twf.doc/0〇6 P950239 十'申請專利範圍: 1·一種臨場修補電漿損害基底的方法,其中,該基底 上已形成一構件,且形成該構件的步驟包括一含電漿之主 姓刻製程,該方法包括: 。在進行該主蝕刻製程之機台進行一軟式電漿蝕刻製 私’以移除部份該基底’其巾該軟式電㈣刻製程所使兩 之電力為低於30%之該含電漿之主蝕刻製程之電力。 2, 如申請專利範圍第1項所述之臨場修補電漿損害基 底的方法,其中該主蝕刻製程是用以形成間隙壁。 3. 如申請專利範圍第1項所述之臨場修補電漿損害基 ,的方法’其中.該間隙壁之材質包括二氧化梦或氮化石夕; 該軟式電漿钱刻製程所使用之電力為5〇至l5〇w。 广、4.如申请專利範圍第1項所述之臨場修補電漿損害基 ’其中該錄刻製程是用以形成閘極結構且該軟 J水餘刻製程所使用之電力為0至50W。 底的5·如巾請專利範圍第1項所述之臨場修補钱損害基 t方ί,其中錄式錢制肋所使㈣氣體包括氟 化物、氣氣與惰性氣體。 齓 底的巾請專利_第5顿述之臨補絲損害基 ~ 、’其中該氟化物包括氟烴化物。 底的請專利範圍第6項所述之臨場修補電賴害基 ch3f。,其中該氟烴化物包括cf4、chf3、ch2F2或 8.如申請專利範圍第6項所述之臨場修補電漿損害基 14 1336111 P950239 22550twf.doc/006 16. 如申請專利範圍第15項所述之電晶體元件的製造 方法,其中該氟烴化物包括CF4、CHF3、CH2F2或CH3F。 17. 如申請專利範圍第16項所述之電晶體元件的製造 方法,其中該氟烴化物的流量範圍為1〜lOsccm。 18. 如申請專利範圍第14項所述之電晶體元件的製造 方法,其中該氧氣的流量範圍為30〜50sccm。
19. 如申請專利範圍第14項所述之電晶體元件的製造 方法,其中該惰性氣體包括氬氣。 20. 如申請專利範圍第19項所述之電晶體元件的製造 方法,其中該氬氣的流量範圍為100〜200sccm。
16
TW96116847A 2007-05-11 2007-05-11 Method for in-situ repairing plasma damage on substrate and method for fabricating transistor device TWI336111B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW96116847A TWI336111B (en) 2007-05-11 2007-05-11 Method for in-situ repairing plasma damage on substrate and method for fabricating transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW96116847A TWI336111B (en) 2007-05-11 2007-05-11 Method for in-situ repairing plasma damage on substrate and method for fabricating transistor device

Publications (2)

Publication Number Publication Date
TW200845226A TW200845226A (en) 2008-11-16
TWI336111B true TWI336111B (en) 2011-01-11

Family

ID=44822821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96116847A TWI336111B (en) 2007-05-11 2007-05-11 Method for in-situ repairing plasma damage on substrate and method for fabricating transistor device

Country Status (1)

Country Link
TW (1) TWI336111B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6246664B2 (ja) * 2014-06-04 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200845226A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
JP3027951B2 (ja) 半導体装置の製造方法
CN100407407C (zh) 用于制造半导体装置的晶体管的方法
TW200402102A (en) Two stage etching of silicon nitride to form a nitride spacer
CN101762993B (zh) 光刻胶的去除方法及连接孔的制造方法
JP4961668B2 (ja) 半導体装置の製造方法
TWI261864B (en) Recess gate and method for fabricating semiconductor device with the same
CN104616979A (zh) 半导体器件的形成方法
CN102073227A (zh) 光刻胶的去除方法
TWI336111B (en) Method for in-situ repairing plasma damage on substrate and method for fabricating transistor device
CN115513051B (zh) 硬掩模层返工方法及dmos形成方法
US6924217B2 (en) Method of forming trench in semiconductor device
Ahn et al. Etch challenges for 1xnm NAND flash
KR100365741B1 (ko) 반도체장치제조방법
TW200828433A (en) Method of manufacturing gate dielectric layer
CN101308767B (zh) 临场修补等离子体损害基底的方法与晶体管元件的制造方法
JP3305270B2 (ja) 半導体装置の製造方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
JP3079656B2 (ja) ドライエッチング方法
US8334205B2 (en) Method for removing polymer after etching gate stack structure of high-K gate dielectric/metal gate
CN100517652C (zh) Cmos器件应力膜的形成方法和cmos器件
CN1286161C (zh) 浅沟渠隔离区的制造方法
CN1892989A (zh) 用于制作具有栅的半导体器件的方法
CN117012701A (zh) 填充沟槽的方法
KR20030001954A (ko) 반도체 소자의 제조방법
KR100351911B1 (ko) 반도체 소자의 게이트 스페이서 형성 방법