[go: up one dir, main page]

TW200527669A - Semiconductor device comprising a heterojunction - Google Patents

Semiconductor device comprising a heterojunction Download PDF

Info

Publication number
TW200527669A
TW200527669A TW093139698A TW93139698A TW200527669A TW 200527669 A TW200527669 A TW 200527669A TW 093139698 A TW093139698 A TW 093139698A TW 93139698 A TW93139698 A TW 93139698A TW 200527669 A TW200527669 A TW 200527669A
Authority
TW
Taiwan
Prior art keywords
substrate
dielectric
nanostructure
layer
item
Prior art date
Application number
TW093139698A
Other languages
English (en)
Inventor
Erik Petrus Antonius Maria Bakkers
Robertus Adrianus Maria Wolters
Johan Hendrik Klootwijk
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW200527669A publication Critical patent/TW200527669A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

200527669 九、發明說明： 【發明所屬之技術領域】 、本發明是有關於在單一電子裝置中對不同材料的整合。 尤其本發明是有關於電子裝置中數個材料之間的異質接合 面尤其疋在一第二材料之基板上成長出—第一材料的一 個或多個奈米結構。 【先前技術】 半導體工業可以依據三種應用最廣的半導體技術分成三 個主要次工業：矽（Si)、砷化鎵（GaA幼與磷化銦Gnp)。以 應用與成熟度而言，石夕技術是最主要的技術，然而石夕的物 理特性限制其高頻應用與光學應用，而石申化鎵與磷化銦都 是最適當的材料。IV族半導體材料的矽以及111-¥族半導體 材料的砷化鎵與磷化銦，其間大的晶格不匹配與熱不匹配 造成很難將這三種材料整合到一單一晶片中。 將m-v族半導體材料整合到石夕基m經引起很大的興 趣，因為如光電子與高頻裝置之叩-v裝置技術與性能以及 如CMOS技術的矽技術，這二種互補的技術有被結合在一 起的潛力。 III-V族半導體材料可以使用一個或多個緩衝層而被容納 到IV族半導體材料上，或與IV族半導體材料整合在一起。 在美國專利申請案2003/0038299中，單晶GaAs層可以使 用二連續緩衝層，比如氧化矽與鈦酸鳃，而在矽基板上成 長出來。這些緩衝層是用來容納某些各層間的晶格不匹 配0 98247.doc 200527669 5上述*用技術，使用緩衝層的缺點包括在上層盘義 板間沒有電氣接觸區、為了形成這些缓衝層所需的獨= 理步驟數目、成長出緩衝層相當昂貴等。 【發明内容】 本發明在尋求提供_插 ，、種改良的電氣裝置。最佳情形是， 本發明減輕或緩和—伽+夕 個或夕個以上的缺點或其它的缺點， 或疋減輕或緩和這些缺點的任何組合。 因此二在第—特點中提供—電氣裝置，其係包括： -—基板’具有-第—材料的主要表面，以及 ' 一第二材料的奈米結構， :中该弟一與第二材料具有相互間的晶格不匹配，而且 1米結構是被基板支#住，並與基㈣Μ晶關係。 ” 括週期表第一族元素中的至少-元素，而 该第二材料包括週期表篦— — 表弟—私兀素中的至少一元素，第- 私元素是不同於第一族元素。 弟— 該電氣裝置可以是電子裝置 ^ , θ 仙 知710我置，比如發光二極 豆或頒不4置，或其它形式的電氣裝置。 忒第一與第二材料可以選 盥II VT姑枓匕括1材料、III-V材料 :广材：的群組。該第一與第二材料可以是絕緣材料， ’、Ρ具低導電性而流過的電流可以忽略不計的材 一與第二材料可以是導電材料 '’、以卓 楚… 亦即具金屬導電性，或該 弟一與第二材料可以是半I冑 金八Ρ 、 導體材科’亦即具有介於絕緣體 人盃屬間之導電性的材料，而且其 姓k 导冤丨生疋取決於不同的 特性，比如雜質程度。該第一與第二 何枓不需有相同的導 98247.doc 200527669 亦即其中一個可以是絕緣體，而另一個是半導體， 但是這二種材料也可以是具相同導電性的材料，比如這二 種材料都是半導體材料。 每個第-與第二材料都可以包括週期表中一種以上的元 素，亦即該第-及/或第二材料可以是二元、三元、四元 :合物，或是包含有超過五種元素的化合物。比如，該第 -材料可以是IV族半導體材料，如石夕或石夕鍺(si_Ge)，】而 第二材料可以是ΠΙ-ν族半導體材料，如InP或GaAs。該基 板不需要是本體材料的基板。該基板可以是第—材料的頂 層:被相同或不同材料的本體材料切住。該基板甚至可 疋薄層堆豐，被本體材料支撐住，其中該薄層堆疊的 頂層是第—材料。例如’該基板可以是SiGe的頂層，被Si 基板支撐住，比如Si晶圓。 错供第二材料的奈米結構，而非第二材料的覆蓋層， 使得二材料間晶格不匹配的問題可以降低。第—材料二第 -材料間可能的晶格不匹配不會在奈米結構中建立應變。 奈未結構表面上的應變可以獲得減輕，藉以讓奈米結構具 有很少的缺陷，或其牵、、夺古土 媒&14 有且可能進一步在奈米結 構/、基板間建立磊晶關係。 本發明是基於了解到不可能在某些基板頂部成長出某一 :度材料的蟲晶覆蓋層。例如，因晶格不匹配所產生的庫 -’不可能在如siGe的1¥族基板上成長出厚度約 7的1ηρ蟲晶覆蓋層。藉提供與基板形成蟲晶關係的夺f 結構，可能成長出具有比相同材料之覆蓋層所得到的= 98247.doc 200527669 的結構。縱向尺寸女 • 寸大於20 結構之奈米線，會與 2基板形成蠢晶關係，因為應變會因受限的橫向尺寸而 、艾付很小，且在奈米結構的表面上會被釋放掉。 奈米結構可以是由基板延伸開的加長結構掉加長的奈米 結構具有特定的縱橫比，亦即具有特定的長度·直徑比。 該縱橫比可以大於10,比如大於25、大於5〇、大於_、 大於250。可以得到垂直於奈米結構縱向上的直徑。 奈米結構可以是電氣方式接觸到基板。電氣接觸必須出 現在第一與第二材料之間，以便得到電氣裝置内第一與第 二材料的完全整合。 該電氣接觸可以是所謂的歐姆接觸，在習用技術中是表 示的低電阻接觸。奈米結構與基板之間的電阻於室溫下是 低到 l(T5Ohm cm2，比如低到 10-6〇hm em2，1〇_7〇hm 咖2、 10_8Ohm cm2、10_9〇hm cm2、或甚至更低。其優點是，得 到越低的電阻以降低接觸區内的熱散逸。 基板與奈米結構之間的晶格不匹配可以小於1 〇 %，比如 小於8%、6%、4%、2%。晶格不匹配可以大於〇1%、1〇/。 及/或2%。當作III-V族與IV族半導體材料間晶格不匹配的 實例，InP與Ge以及Si間的晶格不匹配分別是3·7%與 8 · 1 %。其優點疋’月b k供一具相當大晶格不匹配之材料間 的蠢晶關係。預期的疋’在與基板成蠢晶關係中的得到， 晶格不匹配愈大，奈米結構便愈薄。 該奈米結構可以是奈米管或奈米線的形式，或是同時出 現奈米管或奈米線之混合物的形式。奈米管可以是具有中 98247.doc 200527669 空核心的加長奈米結構，而奈米線是具有與外皮相同材料 之實心核心的加長奈米結構。亦即，如果因晶格不匹配所 產生的應變在奈米線表面上會被減輕掉，奈米線的核心與 外皮可以具有不同的結構。該奈米線也可以是具有與外皮 不同材料之實心核心的加長奈米結構。 π該奈米結構可以是本質的單晶奈米結構。其優點是提供 單晶奈米結構’比如，理論上實現穿過奈米結構的電流傳 送，或其它形式的理論支撐，或洞察到奈米結構的特點。 進一步，本質單晶奈米結構的其它優點包括可以達成具有 更加定義完整之操作的裝置，比如，比起非單晶奈米結構 的裝置，可以得到具有更好定義電麼臨界值、具有較低漏 電流、具有較佳導電度等的電晶體裝置。 該奈米結構可以是本f半㈣，被摻雜成p型半導體或 換雜成η型半導體。進一步，奈米結構可以包括至少二區 段’其中每個區段是―本質半導體，或—η型半導體或一ρ 型半導體。因此可以提供不同型的半導體裝置組件，比如 包括ρη接面、ρηρ接面、ηρη接面的組件，等等。比如，可 以使用氣相沉積法得到縱向長度上的區段，並在成 改變氣相的組成。 該奈米結構可以是一装置的功能性的組件，該裝置是選 取自由聲子能隙裝置、量子點裝置、熱電裝置、光子裝 ，、奈米電子機械制動器、奈米電子機械感測器、場效電 晶體、紅外線偵測器、共振穿歲二極體、單電子電曰體 紅外線偵測器、磁性感測器、發光裝置、光學調變：、光 98247.doc -J0- 200527669 光學開關與雷射所組 學伯測器、光學波導、光學叙合器 成的群組。 :數個奈米結構可以配置成矩陣狀。 矩陣狀，可以得到包括大批電 广。構成 包丁、、且仵的積體電路裝置 如大批的電“組件。可以結合數個選取 :::結奈米結構的矩陣，用以定址出個別的奈= 或奈米結構之群組。 該電氣裝置可以是—電晶體，比如閘極圍繞型 體。因此該電氣裝置可m括一源極、一沒極、—電流 通道、-閘極-介電質與一閘極。比如，可以藉至少一基L 板選取而得到該汲極。 第一介電質可以出現在電子裝置中。該第一介電質可 2接觸到至少一奈米結構選取線。該奈米結構可以在某些 貫施例中當作電流承載通道，比如電晶體裝置中的電流通 道。該第一介電質可以是或提供介電質阻障層，分離開基 板與一個或多個閘極。第一介電質可以是適當的材料，比 如Si〇2或旋轉玻璃（S0G)。該第一介電質可以是某一厚度 的薄層，比如10-1000 nm範圍内、50-500 nm範圍内、100-250 nm範圍内。該第一介電質可以具有介電質耦合作用， 以便在基板與閘極之間得到低、可忽略或沒有寄生電容。 該第一介電質可以具有比Si〇2介電常數還低的介電常數， 该苐一介電質層可以是低K材料，比如習用技術中已知的 材料。用來當作這些材料的低K材料之實例是：SiLK(Dow Chemical的商標）、Black Diamond(Applied Materials 的商標）、 98247.doc -11 - 200527669
Aurora(ASMI的商標）。 該裝置進一步包括—第—導電材料，其中該第一導電材 料是接觸到至少-該第—介電質的選取線。該第一導電特 料可以是一電極，比如閘極。 «亥衣置可以進-步包括—第二導電材料，其中該第二導 電材料是接觸到至少一奈米結構。該第二導電材料可以當 作一頂部接觸區用。該頂卹 頁。P接觸£可以當作一電晶體的源 極或汲極用。 該第-與第二導電材料可以是適當的材料，比如金屬、 導電聚合物或另一型的導電材料，比如銦錫氧化物 二：第-與第二導電材料可以是相同的 1000 nm乾圍内、50-500 ”⑺梦岡七 随觀圍内、100-250麵範圍内。 ;第：與弟二導電材料可以藉奈米結構而電氣連接在一 起亚取决於奈米結構的導電性，而彳曰 導體性連接。 “料電性連接或半 該裝置可以進一步包括—第二介電材料，其二入 電材枓是分離開該$ —導電㈣與奈米結構。 絕=Γ::可以提供該第—導電材料與基板之間的 、.-色，，象阻Ρ早層，在本發明某些 提供閘極介電質。第入二例中，該第二介電質可以 S办。該第二二 電質可以是適當的材料，比如 圍内、10 575 ;丨二可以具有某—厚度，比如i_l〇〇 nm範 m Π 卜575 nm範圍内、20 二介電質的厚度，以便在繁 _範圍内。可以選取第 以便在第-導電材料與奈米結構之間得 98247.doc -12- 200527669 到Μ的電氣絕緣。尤其’該第：介電材料厚度下限可取 決於所獲得之足夠的電氣絕緣。該第二介電質可以具有高 於si〇2介電常數的介電常數’該第二介電質層可以是高κ 材料比如習用技術中已知的材料。用來當作這些材料的 高K材料之實例是如氧化鈕或氧化銓的材料。 、可以it纟包括至少—第三介電質。該至少第三 介電質可以是一薄層堆疊。該至少第三介電質可以分離開 =第^導電材料與第—導電材料。該至少第三介電質可以 是適當的材料，比如sio2、S0G或旋轉玻璃聚合物，如光 阻層。光阻層的優點是，可以當作自我組合的垂直光罩 用。該至少第三介電質可以具有某-厚度，比如一 5 :未乾圍内、刚至2微米範圍内、25〇 _至i微米範圍 料。6亥至少第三介電質類似於第-介電質是屬於低K材 料0 綠弟一介電質與該至少第 筮-入办& $』w脚卻丹,人m 弟一介電質的厚度。苴差昱 r 5l, . ^ /、差/、了以疋10或更大的因數。可以 付到相對於幾何厚度的第一 ^ ^ )ι电貝層與第二介電質層間之 及/或該至少第三介電質層與第二介電質層間之 得二严Π與相對應薄層的介電輕合常數正規化後可以 付到的厚度比為何。 依據本發明的第二特 成蟲晶關传之第1 成長出與第-材料形 有相互晶林不方法，該第二材料與第-材料具 09 匹配，该方法包括的步驟有： -提供第一材料的基板， 98247.doc 200527669 -藉成長法而形成第二材料的奈米結構， 、其中第—材料包括週期表t第—族元素的至少一元素， 以及週期表中第二族元素的至少—元素，該第二族元素是 μ於忒第一族元素’而且該奈米結構是被基板支撐住並 舆基板形成磊晶關係。 可以依據氣態-液態·固態成長（VLS)機構成長出奈米結 才。在VLS成長法中’可以將金屬顆粒配置到基板上要成 長出奈米結構的地方。該金屬顆粒可以是金屬或合金，包 括選取自由以下材料所構成的群組：以士、C。,、
Ni、pd、Pt、Cu、Ag、Au。 然而可以使用+ @的成長法來成長出&米結構。例如， 可以從氣相或液相，在接觸孔中磊晶成長出奈米結構，亦 即-介電質層中的孔洞，其中該介電質層覆蓋住除了奈米 結構位置以外的基板。 對一奈米結構、該奈米結構、一種奈米結構等等的參考 並不只表示一個單一奈米結構，比如複數個奈米結構也可 以被這些參考數號所涵蓋。 k在此所說明的貫施例中，本發明的這些特點、特性及 或k點以及其它特點、特性及/或優點都將更為明顯與清 ^ 〇 …、 【實施方式】 在整個本段文章中，所參考的是奈米線而非本文中其它 也方所使用到的奈米結構。奈米線一詞是用來連接該段文 章中特定實施例的說明，並且必須被視為奈米結構的實 98247.doc 200527669 例，而非限制奈米結構的用詞。 圖1至3中’顯示出在Ge⑴1)(1乂族）上成長之Inp奈米線 (III-V族）的不同特點。 該奈米線是使用VLS成長法成長出來。在清潔的Ge⑴υ 基板上沉積出相對等的2埃（Α)金層。該基板是在金沉積之 前被浸泡到緩衝HF溶液中進行清洗處理。該基板保持在溫 度450至495 c範圍Θ，而工讀卩的濃度則使用雷射剝離來 建立，並在奈米線成長期間保持住。 fUa)是掃描式電子顯微鏡（SEM)影像的頂視圖。奈米 線疋明党影冑，而且很清楚的，I米線具有》吉晶學的三疊 子稱向位纟® 1 (b)中，提供—側視圖，並且可以看出 來，大部分的奈米線是垂直成長於基板上，即使有某些奈 米線相對於基板成35。度角。在圖i(c)中，顯示出單一奈米 線1 〇 在圖2中，顯示出Ge(111)基板2上111?線1的高解析度穿透 式電子顯微鏡（HRTEM)影像。很容易了解到該奈米線與基 板=間的原子級清析度界面3。有些堆疊斷層4(3至$個成 對平面）會出現，然而該等堆疊斷層是在後才成長出 來進一步可以觀察到，Ge晶格（方向）持續在Inp晶格 内’意指已經以磊晶方式成長出奈米線。 進-步用圖3來詳細說明奈米線與基板間的磊晶關係。 在圖3中，顯不出在Ge(lll)上成長的Inp奈米結構的X光繞 射（XRD)極圖。 在圖式中顯示出五組壳點，該等（lu)、（22〇)與（2〇〇)亮 98247.doc -15· 200527669 點是顯示給InP 30、31、32，其中只有（111)與（22〇)亮點是 顯示G2 33、34。inP晶體的反射顯示出相對Ge反射的相同 向位。因此’該等奈米線實際上是以磊晶方式成長出來。 除了相同向位以外，還可以觀察到18〇度同平面的旋轉。 這疋因為InP晶體是由二原子構成，而且該等奈米線可以 朝Ge上的二向位成長出來，或是因為在[111]方向上出現 旋轉雙生物。 在Ge(lll)上成長出來的Inp奈米線當作實例，可以在本 %明範圍内而於相同或不同的基板上成長出不同形式的奈 米線。特定的實例是，奈米線也可以在Si(100)或Ge(l〇〇) 的技術重要表面上成長出來。此時，奈米線是沿著[⑽]方 向成長。 曰在圖4中以不意圖的方式解釋牽涉到提供閘極圍繞電 日日體陣列中⑷至⑷四步驟。左側（4〇a、4⑽、々OC與4⑽） 的§亥等圖式提供—頂視圖’而右側（41A、41B、41C與 41D)的該等圖式顯示出處理步驟中的相對應側視圖。 在第=理步驟⑽⑷）中，首先提供基板材料的橫列 "亥等列可以使用微影钱刻步驟。基板可以& 材料或IV族材料，比如咖 在沿著基板橫列的陣列中，配置金屬顆㈣，比如 顆粒。可以換雜該等㈣，以增加其導電度。 在圖4(b)所示的處理步驟中，使 如InP或另一半導體 取负凌成長出 位置上之…* 奈米線。藉以得到從金屬材料 位置上之基板突出的奈米線44。 98247.doc 200527669 θ ()所不的處理步驟中，提供一第一介電質材料 4〜:即:吏沒有明顯的顯示出來，也會在沿著奈米線上提供 笛=弟—介電質層（以下將會詳細解釋）。在橫列46内的 ^電材料是在第—介電材料的頂部。可以使用適當的 微影#刻法提供該等橫 ^ 斤一 寺七、。在弟一導電材料上也會提供一 弟二介電質層47。 在^⑷的處理步驟中，提供第二導電材料的橫列I 一 V電材料可以當作—頂部接觸區用。 因此，緊接在圖4所示處理步驟之後，藉控制何組橫列 ' 46' ^會被定址’來對個別的奈米線進行電氣連接處 ，貝知例中，只有一單一奈米線會出現在覆蓋住橫 1父又處的區域内。然而，有-個以上的奈米線，比如一 捆奈米線’也可以現在覆蓋住個別交又處的區域内。 一 ί圖5與圖6中’顯示出牵涉到製造出閉極圍繞電晶體的 一貫細例處理步驟。首先’說明圖5所示的實施例，接著 祝明圖6的實施例。該等實施例是 曰骑ΑΑ制ί 平閑極圍繞電 =福’然而’藉結合那些圖4所說明的處理步 、供—陣列的閘極圍繞電晶體。然而，用以提供一陣 列奈米結構的其它設計也是可以預見的。 中，在半導體基板50上，以本質上垂直方向的 方式成長出奈米線5卜可錢用VLS成長法成長出奈米 線，造成奈米線是被金屬顆粒52終止於其自由端上 在後續如圖5⑻所示的處理步驟中，—第一介電質層 W疋在基板上。該薄層覆住未與奈米線接觸的部分基板。 98247.doc 200527669 該薄層鄰接到至少-段的奈米線。例#，第—介電質声可 以是旋轉玻璃（S〇G)。該薄層的厚度是⑽麵的數量級。 如以下將變得更加清楚，加上s 月足加上S〇G而以電氣方式絕緣開該 基板5 0以及閘極5 5 A。兮s Π Γ· 3 —、丄 4 S〇G疋在沉積出來後以熱方式在 30(TC下進行退火處理。例如， J 。亥S0G可以是由Tokyo ohka 或Allied Signal所提供的型式。 在後續如圖5⑷所示的處理步驟中，提供—第二介電質 層54。該薄層具有wo nm數量級的厚度％。例如，該薄 層可以是以電漿強化化氣相沉積(pEcvD)或原子層沉積 (ALD)所沉積的Si〇2層。沉積出該薄層，而樣品溫度是保 持在T=3G(TC。以這種方式，所有的樣品會被—薄層覆蓋 住，然而在邊緣上’有更多的材料會被沉積出來，因為材
料傳送特性。已知該效庫為羽田A 双應在白用技術中是被稱作遮蔽效應 (例如，見Silicon Processing in 此 VLSI 抑，s w〇if _ R. N. Tauber，0 ed.，1986, p 186, ρ_，―如
Beach，California)。該介電質層是直接接觸到該第一介電 質層。 在後續如圖5⑷所*的處理步驟中，以薄（5〇 nm)金屬層 的形式’提供-第一導電層55。該第一導電層在本實施例 中是鋁，但可以是 Pt、Zr、Hf、TiW、Cr、Ta 或 Zn、IT〇 或任何其它適當的材料。該薄層可以藉使用濺鍍技術或任 何其它相關技術而沉積出來。 々在下個處理步驟（圖5(e))中，提一第三介電質層％。該 第二介電質層可以是如同第一介電質層的類似厚度。第三 98247.doc 200527669 介電質層可以是一第二SOG層，或旋轉灌鑄在金屬層上的 一層 PMMA、PIQ或 BCB。 可以用一底層，例如HMDS，來對介電質.金屬界面72進 行改質處理’以調整該表面與下一層之間的接觸角。另一 方式是’一薄（比如50 nm)的Si〇2層可以直接藉pEcvD而 沉積在金屬上。 突出到第二介電質層56上的部分第一導電層會在 5(f)所不之後續步驟中被蝕刻掉。第三介電質層的厚度71 大於第一導電層的厚度70。該厚度差異是1〇或更大的因 數。該厚度差異會造成，在突出到第三介電質層上之部分 第一導電層的蝕刻處理後，該第一導電層會得到一乙形 55A 55B。可以使用pESf^A1層進行姓刻處理，而可以使 用H2〇2/NH4〇H混合物對Tiw進行蝕刻處理，可以使用 卿簡03混合物#Pt進行#刻處理，可以使用⑽對以進 行姓刻處理’可以使用h2〇2/H2S〇4混合物對⑽犯進行姑 刻處理，可錢賴靖Ta、z#Hm錢刻處理。 :以在蝕刻處理之前’便先將第三介電質層旋轉灌鑄到 :的表面上。該第三介電質層可以在金屬飯刻處理期 ^作—垂直光預期的是，該第三介電質層不只覆 ^主水平部分的金屬薄膜。㈣三介電制可以是 政影钱刻處理過但是卻被 子 胃 表面結構本身處理過的光阻層， 此可以是自我組合的光 . 沸騰“… ^。在餘刻後’可以藉溶解在 弗騰的丙酮中而去除掉該光阻層。 隹 圖5(g)所不’所有的樣品隨後會被一第四介電質層 98247.doc 200527669 57(〜2微米厚）覆蓋住。 Θ /專層可以是藉PECVD在 T=300 C下沉積出來的Sl〇2層。 然後抛光該樣品，直到太半 々θ古一 m線的頂部表面58到達為止’ 或疋直到传到所需厚度（圖 丄a ⑺⑻)為止，而且第四介電質層 的頂邛被去除掉，使得部 刀的不水線沒有第四介電質層 二:？ ’去除掉已乓光薄層的頂部可以是藉餘刻 nt.r。可以在緩衝氧化物_劑中，比如腿邮或 HF，對Si〇2層進行蝕刻處理。 在圖5(j)中，提供一第二 ..^ ^ ^ 層 當作一頂層用，亦 即在奈未線上沉積出一頂 钱觸孟屬。可以在該第二導電 層的頂邛上旋轉灌鑄一光 嘈邊先阻層可以依據第二導 電層的所需圖案而定義出圖 龎银_ ㈡業比如可以提供一袼線或金 屬墊。當作頂部金屬接觸塾 τ η— ， 7貫例疋，可以沉積出給η型
InP奈米線用的a1/Au声， M…^、 曰 及a Ρ型1ηΡ奈米線用的Ζη/Αιι 層。逛可以提供一透明雷太 ^ . 極，比如給光學電子應用的1丁〇 電極’如Si晶片的LED。 因此’如圖5(j)所示的電子奘 η 于表置疋一閘極圍繞電晶體。 该閘極圍繞電晶體包括一 匕秸/及極50、一電流通道51、一源炻 59、一閘極55，該閘極包括 ’、 括一饋入部55Α、圍繞奈米管的 口Ρ刀5 5 Β、以及一分離開本 ]不水官與電極的閘極介電質54 〇 在圖6(a)至（h)中，出現 杳 、 “、 貝施例與另一製程圖。圖 6(a)至（c)是類似於圖5( 圖 （c)所§兄明的處理步驟。 在圖6(d)所說明的處理击 ^驟中，藉熱氣相沉積而沉積+ 電極65。例如，可以沉 L積出 、出厚的鋁層（50 nm)。在氣相沉 98247.doc •20- 200527669 積處理中，在奈米線頂部上的鐘形61之以〇2沉積物，當作 一遮蔽光罩用。 後續的步驟（e)至（h)是類似於圖5(g)至5(j)所說明的步 驟。 因此，由圖5說明過之處理所產生的閘極圍繞電晶體， 以及由圖6說明過之處理所產生的閘極圍繞電晶體，其二 者間的主要結構差異是閘極的幾何特性。 圖6(h)所示的電子裝置也是—閘極圍繞電晶體。該閉極 圍繞電晶體包括一汲極50、一電流通道51、一源極59、一 閘極65以及一分離開奈米管與電極的閘極介電質54。 利用心照不宣的結構特點來說明圖4_6所示的處理步 驟，其中奈米線的材料包括至少一組件，是與基板材料的 至少-組件不。進-步，在這些實施例中，使用vls成 長法來成長出奈米、線。然而，很重要的是要注意到，這些 處理步驟可以提供-與如何提供奈来線無關的閘極圍繞電 晶體。對提供一閘極圍繞電晶體之處理步驟的唯一要求是 要提供當作起始點料本質垂直的®柱單元，纟中該圓柱 單元是突出於基板。該等接線也可以是以均態蟲晶方式成 長的實例，比如在Si上的Si接線。 上述圖5與6所揭示的該等處理步驟提供對傳統刪fet 縮小到超過50 nm技術節點的問題之解決方案。5〇賊的阻 障層是基本的物理阻障層。有二個最常被提出的問題是， 電荷承載體穿過薄閘極介電質層的穿隨作用，以及㈣主 動通道内的電荷密度。對目前平面型m〇sfet結構的改善 98247.doc 200527669 是實現開極圍繞FET。在間極圍繞幾何中，閘極電容會增 加，對通道有較佳的靜電控制。 、〜本發明’對單—半導體I置中縮小化半導體裝 、1 σ如πι_ν族與IV族材料之不同半導體材料的組合 問題，提供一解決方案。 一 j 般，以垂直奈米線為基礎來製造閘極圍繞結構 會提：一些優點。可以得到相對於閘極圍繞幾何的強化閘 :電♦ Λ外’可以依據給定組件的要求來選取奈米線單 J如果而要對通道中的電荷密度有較佳的控制， 則可以成長出如InGaAS的高游動率的材料，來當作通道 用0 雖然本發明已經以較佳實施例做了說明，但是並不受限 於在此所提出的特定形式。而是，本發明的範圍只受限於 所附的申請專利範圍。 本發明是-種具有異質接面的半導體裝置。該裝置包括 -基板以及至少—奈米結構。該基板與奈米結構是屬於不 同的材料。例如’該基板可以是1¥族半導體材料，而奈米 結構可以是III.V族半導體材料。該奈米結構由基板支樓 住，並與基板形成磊晶關係。奈米結構可以是電子裝置的 功能性組件，比如間極圍繞電晶體裝置。在間極圍繞電晶 體裝置的實施”，奈米線51是被—基㈣切住，該基 板是汲極’該奈米線是電流通道，而頂部金屬接觸區圾 源極。-薄閘極介電質層54分離開該奈米線與閘極55入、 55B。 98247.doc -22- 200527669 要注意的是，上述的實施例是要解釋本發明，而非限定 本發明，而那些熟知技術領域的人士能在不偏離所附申請 專利範圍下設計出許多其它的實施例。在該等申請專利範 圍中，任何安置在括弧中的參考符號都必須不能被視為限 定申請專利範圍。，，包括，，的用字並不排除掉那些條列於申 請專利範圍中以外的其它單元或步驟之出現。冠在某一單 元之前的，，一，，或，，一個，，的用字並不排除掉複數個這種單元 的出現。 【圖式簡單說明】 參考圖式而只以實例的方式說明本發明的實施例，其 中： 圖1，包含la、lb、及lc顯示出在Ge(111)上形成之Inp奈 米結構的SEM影像， 圖2顯示出接觸到Ge(l 11)之Inp奈米結構間界面的 HRTEM影像， 圖3顯示出在Ge(l 11)上形成之InP奈米結構的XRD極圖， 圖4,包含4a至4d，是解釋牽涉到提供閘極圍繞電晶體 陣列之處理步驟的示意圖， 圖5，包含5a至5j，解釋牵涉到提供第一實施例閘極圍 繞電晶體陣列之處理步驟的示意圖，及 圖6,包含6a至6h，及解釋牽涉到提供第二實施例閘極 圍繞電晶體陣列之處理步驟的示意圖。 【主要元件符號說明】 1，44, 51 奈米結構 98247.doc -23- 200527669 2, 42, 50 基板 3 界面 4 堆疊斷層 43, 52 金屬顆粒 45, 53 第一介電質 46, 55, 65 第一導電材料 48, 59 第二導電材料 47, 56, 57 第三介電質 50 汲極 51 電流通道 54 第二介電質 55, 65 閘極 55A 饋入部 55B 部分 58 頂部表面 59 源極 70, 71 厚度 72 界面 98247.doc -24-

Claims (1)

  1. 200527669 、申請專利範圍： 一種電氣裝置，其係包括： 以及 -一純（2、42、50)，具有—第—材料的主要表面 -一第~材料的奈米結構（1、44、5 1J， 其中該第-與第二材料具有相互晶格不匹酉己，…中 =奈米結毅被該基板支撐住，並與該基板具有蟲晶關 係0 2 ·如請求項1之裝置，JL中續太半姓姓Μ /、Τ以不未、、、口構（1、44、51)是電氣 接觸到該基板（2、42、50)。 3·如明求項2之裝置，其中該奈米結構（1、44、51)與基板 (2、42、5〇)之間的電阻是低於10_5Ohm cm2。 长員1之裝置，其中該奈米結構（1、44、5 1)是一奈 米管及/或該奈米結構是一奈米線。 5 · 如目月求項〗驻' S2 、 、置’其中該基板（2、42、50)與奈米結構 51)之間的晶格不匹配是小於1 〇%。 6·如請求項1之奘 衣夏，其中該奈米結構（1、44、51)是一實 為上單晶奈米結構。 7 ·如請求項1之萝 i置’其中該等複數個奈米結構是被配置 在一陣列中。 8 ·如睛求項1之萝番 衣置’其中該電氣裝置是一閘極圍繞電晶 體0 9。 如請求項8之梦番 衣罝’進一步包括一第一介電質（45、53)， 以及其中号Γ楚_入 ΛΛ ^ W電質接觸到至少一段的奈米結構（1、 44 、 51)。 98247.doc 200527669 10.如請求項9之裝置’進一步包括_第一導電材料(46、 以及其中該第一導電材料是藉該第一介電質 (45、53)而與該基板以電氣絕緣開。 η.如請求項:〇之裝置，進一步包括—第二介電綱，以 及其中该第二介電質是以電氣絕緣開該第一導電材料 (46 ' 55、65)與該奈米結構（1、44、51)。 12. 如請求項11之褒置’其"亥第-介電質比該第二介電質 還厚。 不 迅貝 13. 如晴未項1之裝置’進-步包括-第二導電材料(48、 59)，以及其中該第二導電材料接觸到至少—奈米結構 (1 、 44 、 51) 〇 14. 如請求項13之裝置，進-步包括至少-第三介電質(47、 7) °亥至少第三介電質，絕緣開該第二導電材料 (48、59)與該第一導電材料（46、55、65)。 15·「種成長出與—第一材料成磊晶關係之—第二材料的方 法，^第二材料與第一材料具有相互晶格不匹配，該方 法包括的步驟有： _提供一該第一材料的基板（2、42、50)， —成長去，形成一該第二材料的奈米結構（丨、44、 51)， 其中該第-材料包括週期表中第一族元素的至少一元 素’以及包括週期表中第二族元素的至少一元素，該第 是不同於該第—族元素’而且其中該奈米結構 /土板支撐住並與該基板形成磊晶關係。 98247.doc 200527669 16.如請求項15之方法，其中該奈米結構是依據氣態-液態-固態（VLS)成長法而成長出來。
    98247.doc
TW093139698A 2003-12-23 2004-12-20 Semiconductor device comprising a heterojunction TW200527669A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP03104933 2003-12-23

Publications (1)

Publication Number Publication Date
TW200527669A true TW200527669A (en) 2005-08-16

Family

ID=34717243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093139698A TW200527669A (en) 2003-12-23 2004-12-20 Semiconductor device comprising a heterojunction

Country Status (7)

Country Link
US (1) US20080230802A1 (zh)
EP (1) EP1700336A1 (zh)
JP (1) JP2007520877A (zh)
KR (1) KR20060109956A (zh)
CN (2) CN1898784A (zh)
TW (1) TW200527669A (zh)
WO (1) WO2005064664A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5255437B2 (ja) 2005-06-16 2013-08-07 クナノ アーベー 半導体ナノワイヤトランジスタ
FR2897204B1 (fr) 2006-02-07 2008-05-30 Ecole Polytechnique Etablissem Structure de transistor vertical et procede de fabrication
JP2010500773A (ja) * 2006-08-16 2010-01-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスを製造する方法及びそのような方法で得られる半導体デバイス
EP2064745A1 (en) * 2006-09-18 2009-06-03 QuNano AB Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
JP2010511886A (ja) * 2006-12-08 2010-04-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体センサ装置、そのような装置を有する診断機器、およびそのような装置を製造する方法
KR101361129B1 (ko) * 2007-07-03 2014-02-13 삼성전자주식회사 발광소자 및 그 제조방법
KR101631043B1 (ko) 2007-08-21 2016-06-24 더 리전트 오브 더 유니버시티 오브 캘리포니아 고성능 열전 속성을 갖는 나노구조체
FR2922685B1 (fr) * 2007-10-22 2011-02-25 Commissariat Energie Atomique Dispositif optoelectronique a base de nanofils et procedes correspondants
US8229255B2 (en) 2008-09-04 2012-07-24 Zena Technologies, Inc. Optical waveguides in image sensors
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US8748799B2 (en) * 2010-12-14 2014-06-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet si nanowires for image sensors
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US20100148221A1 (en) * 2008-11-13 2010-06-17 Zena Technologies, Inc. Vertical photogate (vpg) pixel structure with nanowires
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8299472B2 (en) * 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US8866065B2 (en) 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US8546742B2 (en) 2009-06-04 2013-10-01 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US8274039B2 (en) 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US8835831B2 (en) 2010-06-22 2014-09-16 Zena Technologies, Inc. Polarized light detecting device and fabrication methods of the same
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
CN102239538A (zh) * 2008-09-24 2011-11-09 S.O.I.探测硅绝缘技术公司 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
EP2345060B1 (en) 2008-10-30 2013-12-04 Soitec Methods of forming layers of semiconductor material having reduced lattice strain and engineered substrates including same
US9005548B2 (en) * 2009-02-25 2015-04-14 California Institute Of Technology Methods for fabricating high aspect ratio probes and deforming high aspect ratio nanopillars and micropillars
JP4530098B1 (ja) * 2009-05-29 2010-08-25 日本ユニサンティスエレクトロニクス株式会社 半導体装置
JP5763629B2 (ja) * 2009-06-26 2015-08-12 カリフォルニア インスティチュート オブ テクノロジー パッシベートされたシリコンナノワイヤーの製造方法およびこれにより得られるデバイス
EP2502264A4 (en) * 2009-11-19 2015-09-16 California Inst Of Techn METHOD FOR PRODUCING SELF-ORIENTAL ARRANGEMENTS ON SEMICONDUCTORS
US9018684B2 (en) 2009-11-23 2015-04-28 California Institute Of Technology Chemical sensing and/or measuring devices and methods
US9240328B2 (en) 2010-11-19 2016-01-19 Alphabet Energy, Inc. Arrays of long nanostructures in semiconductor materials and methods thereof
FR2968125B1 (fr) * 2010-11-26 2013-11-29 Centre Nat Rech Scient Procédé de fabrication d'un dispositif de transistor a effet de champ implémenté sur un réseau de nanofils verticaux, dispositif de transistor résultant, dispositif électronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif électronique
US8736011B2 (en) 2010-12-03 2014-05-27 Alphabet Energy, Inc. Low thermal conductivity matrices with embedded nanostructures and methods thereof
CN102259833B (zh) * 2011-05-24 2014-11-05 黄辉 一种基于纳米线交叉互联的纳米线器件制备方法
US9051175B2 (en) 2012-03-07 2015-06-09 Alphabet Energy, Inc. Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US9257627B2 (en) 2012-07-23 2016-02-09 Alphabet Energy, Inc. Method and structure for thermoelectric unicouple assembly
US9082930B1 (en) * 2012-10-25 2015-07-14 Alphabet Energy, Inc. Nanostructured thermolectric elements and methods of making the same
US9136343B2 (en) * 2013-01-24 2015-09-15 Intel Corporation Deep gate-all-around semiconductor device having germanium or group III-V active layer
WO2015157501A1 (en) 2014-04-10 2015-10-15 Alphabet Energy, Inc. Ultra-long silicon nanostructures, and methods of forming and transferring the same
EP2947045B1 (en) 2014-05-19 2019-08-28 IMEC vzw Low defect-density vertical nanowire semiconductor structures and method for making such structures
DE102014108913B4 (de) 2014-06-25 2021-09-30 Infineon Technologies Ag Bipolartransistorvorrichtung mit isoliertem Gate und Halbleitervorrichtung
US9515179B2 (en) 2015-04-20 2016-12-06 Semiconductor Components Industries, Llc Electronic devices including a III-V transistor having a homostructure and a process of forming the same
WO2016181391A1 (en) * 2015-05-11 2016-11-17 Technion Research & Development Foundation Limited Image sensor and method of fabricating the same
SE1530097A1 (en) * 2015-06-22 2016-12-23 Method for Vertical Gate-Last Process
KR102456121B1 (ko) * 2015-12-15 2022-10-17 엘지디스플레이 주식회사 광 제어 장치, 그를 포함한 투명표시장치, 및 그의 제조방법
US9917171B2 (en) * 2016-07-21 2018-03-13 International Business Machines Corporation Low-resistive, CMOS-compatible, Au-free ohmic contact to N—InP
JP7039857B2 (ja) 2017-04-24 2022-03-23 セイコーエプソン株式会社 発光装置およびプロジェクター
CN109473398B (zh) * 2017-09-07 2022-06-07 联华电子股份有限公司 半导体元件及其制造方法
CN111146320A (zh) * 2018-11-02 2020-05-12 华为技术有限公司 硅基衬底、衬底基板及其制造方法、光电器件
CN110400862B (zh) * 2019-07-29 2021-04-02 中国科学院长春光学精密机械与物理研究所 一种红外热辐射光源及红外传感器
CN110379846A (zh) * 2019-07-29 2019-10-25 上海科技大学 一种氮化镓增强型垂直型晶体管组件及其制作方法
CN113163091B (zh) 2021-04-27 2023-04-18 台湾立讯精密有限公司 影像补偿装置及其棱镜承载机构
GB2632395A (en) * 2023-07-17 2025-02-12 Quantum Advanced Solutions Ltd A photoactive material for absorbing infrared radiation, a device incorporating such photoactive material, and a method of making the photoactive material

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
US6656573B2 (en) * 2001-06-26 2003-12-02 Hewlett-Packard Development Company, L.P. Method to grow self-assembled epitaxial nanowires
US6773616B1 (en) * 2001-11-13 2004-08-10 Hewlett-Packard Development Company, L.P. Formation of nanoscale wires
TWI224079B (en) * 2002-10-25 2004-11-21 Ind Tech Res Inst Material with nanometric functional structure on its surface and method for producing such a material
DE10250984A1 (de) * 2002-10-29 2004-05-19 Hahn-Meitner-Institut Berlin Gmbh Feldeffekttransistor sowie Verfahren zu seiner Herstellung
DE10250830B4 (de) * 2002-10-31 2015-02-26 Qimonda Ag Verfahren zum Herstellung eines Schaltkreis-Arrays

Also Published As

Publication number Publication date
US20080230802A1 (en) 2008-09-25
WO2005064664A1 (en) 2005-07-14
EP1700336A1 (en) 2006-09-13
CN1898803A (zh) 2007-01-17
JP2007520877A (ja) 2007-07-26
KR20060109956A (ko) 2006-10-23
CN1898784A (zh) 2007-01-17

Similar Documents

Publication Publication Date Title
TW200527669A (en) Semiconductor device comprising a heterojunction
US7586130B2 (en) Vertical field effect transistor using linear structure as a channel region and method for fabricating the same
US9087896B2 (en) Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
US8089073B2 (en) Front and backside processed thin film electronic devices
JP6035245B2 (ja) 電界効果トランジスタデバイスを製造する方法
CN109392313B (zh) 一种通过使用荫罩来制造纳米结构化的器件的方法
US8759824B2 (en) Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
TWI280661B (en) CMOS fabricated on different crystallographic orientation substrates
US20090117741A1 (en) Method for fabricating monolithic two-dimensional nanostructures
CN1997588A (zh) 具有(111)垂直侧壁的纳米线装置及其制造方法
CN107039236B (zh) 形成纳米结构的方法、半导体器件制造方法和半导体器件
TW200527668A (en) Method of manufacturing and semiconductor device comprising a pn-heterojunction
CN107849727A (zh) 生长在衬底上的纳米结构的网络
CN107086180B (zh) 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
JP2008500719A (ja) 縦型部品を具備する電気デバイス
Liao et al. High-Performance Gate-All-Around Field Effect Transistors Based on Orderly Arrays of Catalytic Si Nanowire Channels
TWI622181B (zh) 奈米異質結構
JP2005197612A (ja) 集積型量子細線トランジスタおよびその製造方法ならびに集積型細線トランジスタおよびその製造方法ならびに電子応用装置
US9570299B1 (en) Formation of SiGe nanotubes
US20110260325A1 (en) Semiconductor device
CN101399167B (zh) 硅纳米线装配的方法
JP2015130451A (ja) 半導体装置およびその製造方法
TW200816369A (en) Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
TW201811663A (zh) 奈米異質結構的製備方法
Oda Silicon nanodevices for intelligent communications