[go: up one dir, main page]

TW200524169A - Thin film transistor integrated circuit device, active matrix display device and methods of producing the devices - Google Patents

Thin film transistor integrated circuit device, active matrix display device and methods of producing the devices Download PDF

Info

Publication number
TW200524169A
TW200524169A TW093136712A TW93136712A TW200524169A TW 200524169 A TW200524169 A TW 200524169A TW 093136712 A TW093136712 A TW 093136712A TW 93136712 A TW93136712 A TW 93136712A TW 200524169 A TW200524169 A TW 200524169A
Authority
TW
Taiwan
Prior art keywords
layer
wiring
electrode
display device
active matrix
Prior art date
Application number
TW093136712A
Other languages
English (en)
Inventor
Tadahiro Ohmi
Akihiro Morimoto
Teruhiko Suzuki
Takeyoshi Kato
Original Assignee
Tadahiro Ohmi
Zeon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tadahiro Ohmi, Zeon Corp filed Critical Tadahiro Ohmi
Publication of TW200524169A publication Critical patent/TW200524169A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

200524169 九、發明說明： 【發明所屬之技術領域】 本發明係關於薄膜電晶體積體 電晶體（TFT)駐動式矩陣顯示裝置^其置製造使用桃 【先前技術】 i知技術 薄膜電晶_體電崎置，係在 少表面為絕緣體的基板上，璃4的'%緣脰基板、或至 線層係將多數的薄膜層或多數層的配線層，該配 it，，處理器或系統lsi (ι卿_ 置或有機EL ( Γ路Λ。其貫施熊樣之—有絲式矩_晶顯示裝 示裝置。主^；；；^111：1^^)顯示裝置等之_式矩陣顯 素，用央伟L Γ為），配置成矩陣狀並使其對應於各像 計睹 W使用作為㈣線’该掃描線將傳達信號之寫入 的線使用的掃描信號’施加至各1^之問極電極；列方向 切換供給至又線，该信號線將因應顯示影像的信號經由TFT 極的;，素。因此，信號線係連接於抓的源電極或汲電 由從掃喊電極錢f極的另—相連接於像素電極。藉 传號極的計時信號’ TFT切換會變成⑽而將 類成像這樣的主動式矩陣顯示裝置，因應像素的種 含掃描1 夜 =示裝/ T有機EL顯示裳置等。包 板的表ί卜2'「的基板全體稱為主動式矩陣基板，係於基 層的電^安環境中，利用成膜或微影等製程，形成若干 構成的。從減低顯示裝置的成本的觀點來看，係 。了則，減壓環境中的成膜製程或微影製程等。 特別是利用濺鍍成膜配線的製程，係利用微影法對已整面成 200524169 材料進行加工’而形成配線部，並對材料的大 糾1=除去，且為了確保膜厚的均—性，使用比基板面積大白I 板的ί造成用效率顯著地低落，變成主動式矩陣基 門2_上=成轉’提高材料利用效率。例如，如日本特 ί黑r · f 號公報（專利文獻1)所記載的方法，揭示了使用 =(inkjet)法，在既定的場所形成配 :樣的印刷法’可以削減減壓工程，爛 TFT元\ ======元件而動作的 非晶石夕層及作為接觸層的:型非；接j二疊層 與崎非晶峨分:⑵色;電極及 msl) ^ ，(sllt mask) 4來變调曝光量，調整顯 CVDCche^ ° 法形成通道部的保護膜。 aP〇r deposition) 專利文獻1 :特開2〇〇2-026014號公報 專利文獻2 ··特開2002-98994號公報 專利文獻3 :特開2003-159315號說明查 專利文獻4 :特開2002-324966號公報曰 【發明内容】 登里的揭示 200524169 發明所欲解決的 在利用喷墨法等的印刷法要來形成配線的情況，於描 示I置般微細的圖案時，如直刹今赴〗私莽 …、貝 不泰要專敝獻所載，於配線的形成所 不而要的‘I成斥水M，藉此將配線墨 位，’而可以形成微細的_。_，專敝獻丨針對Γ含酉ΐί 以外之雜化區域的主動式矩陣TFT的應用，完全沒有教示。 又，專利文獻2揭示了於形成源、沒電極等的主要部分後， 利用塗布感光性丙麟（aeryUe)樹絲進行平坦化 專敝獻2辦了利解色調法形極、汲極之接觸部的方法 6而’專利文獻2針對包含源、㈣極配線之主要部分 ，1有任何的，。又’專利文獻2針對伴隨著顯示器的大 ，匕，= 虎線上的信號損失或遲延的發生，沒有任何的討論。因 此，予^專敝獻2會產生無法將錢十分地寫人至像素的問題。 題考慮到了 ： 增大配線的寬度、或增厚配線 的厚又’來減少配線的電阻，減小信號損失或遲延。不過，增大 S己、，的寬度?，會线—器的全體，顯示之有效部分的面積會 =，造成⑨度低下的問題。另_方面，增厚配線的厚度的方法 f思^ 了，如專利文獻1所記載般，利用平坦化層覆蓋在信號線 丄精此於該平坦化層表面才不會產生段差。不過，隨著顯示器 尺寸的大型化，配線的厚膜化會有限界。 本，發明人等提出了於專利文獻3巾，在基板表面形成透明 γ亚祕地將配_埋設在該透賴巾，藉以將表面平坦化的 it。於!?技術中、，湘透明膜將形成於基板上的閘極配線的周 l匕圍’藉此可以消除閘極配線與透明膜間的段差。在此，透明 膜所具有的功能，係作為吸收因閘極配線所產生的段差的平坦化 層。 然而，專利文獻3僅揭示藉由將直接形成於玻璃基板的表面 的極配、㈣’電極，埋人於透日月膜巾，企圖將表面平坦化， 但疋針對形成於該已平坦化之表面的TFT的源極及没極部的表面 200524169 的平坦化’並沒有揭示。再者，專做獻3 源極配線、汲極配線的平坦化，也完全沒有言及、。及及電極' 2外中任—個，針對源電極配線及汲電極、 ，、卜郝域魅的段輯造成_題點，也沒有任何的指示。 解決問題的手段 平坦在於提供-種具備 式矩ϋ:ίί他目的在於’提供具有平坦化的電極配線的主動 電晶體_線’該薄膜電晶體積體電^ ^ 面，形成實質上m 該平坦化層的表 線及沒極配線，該間極配線連接於至少極配 極電極，該源極配線連接於至少—個之該薄膜^日;日日=的間 ίΓΐ^ίΓΐ^ 層已ίικ亥源電極、该汲電極、該源極配線、 卞-化 源電極、該汲電極、該源極配線 二二：，且將該 層的表面，形成實質上同—平面也可以魏、_表面與該平坦化 晋ίίίϊ:之另一態樣，係會得到-種主動式矩陣顯干壯 的為表:備;】;;^ 極配線娜配線，該問極配線係構成連接於該“二： 200524169 極電極的掃滅，簡極崎及職極配線分別連接於 晶體的源電極減電極，該源極崎及該汲極配線的—盖= 將信號供給至該薄膜電晶體的信號線，同時另_方連接於像 =該平坦化層包_源電極、該汲電極、該源極配線及Hi 配線’且賴源_、魏電極、該源触線及概極配線才 面與該平坦化層的表面，形成實質上同一平面也可以。、、 依據本發明之更另-態樣，會得到一種薄膜電晶體 1置或主動式矩陣顯示裝置的製造方法，其特徵 、 =及閘極配線形成在、絕緣性基板上的製程；形成將該閘極= 導體層的製程;於該半導體層上形成平坦化層的製 思該溝槽係為選擇地將該平坦化層的—部分除去並^達^ 半導，；於該溝槽内，形成到達該半導體層的配線部， 該配線部的表面與該平坦化層的表面，形成實質上同 = 程。在此，該形成配線部的製程，也可以包含 ^ 層，離⑴請)層、觸媒層、斥水層中任 的十月況係斥水層。藉由將斥水層軸在配線之形成仏 位’而可以將配線材料精度良好地收納在既定的位^^ 好的微細_。又，也將娜層形成在配線 2良 =也塗概細後:卿謂闕溶解 去藉以可以將配線材料僅殘留在既定的位置。又，承 也可以兼作為該配線形成補助層。較佳的情==匕， 異^亥弟1半導體層的第2半導體層，疊層在該第 體^目 將光阻疊層在第i半導體層及第2半導體層的疊 的衣私’於該光阻當中，將已預定的元件區域上以外 曰、☆ 度全體、與成為該元件區勒之通道的區域上的那 二尸= -部分’加以除去的製程；將殘餘的光阻t作遮罩，於 10 200524169 層的疊層膜當令’將該元件區域以外的部分、及成為 於該第1半導體ρί擇地加關刻去除的製程； 的光嶋存厚度’薄於元件區域之其他g 進Si ί麥以曝光的製程’·對曝光後的該光阻 形成保護膜的製程，係使用圖案狀的光阻 Κίίΐΐϊ之選擇除去製程並殘存的部分，當作遮罩。又， Μ保4版可以用直接氮化法來形成。 带朽2 出之主動式矩陣顯示裝置’信號線、源電極及沒 包圍該等之區域的表面之間，不可避免地ί產3 f不使如I置的⑨餅低，並減少配線電阻時 Ϊ配Ϊ的厚度（厚膜的配線），但增加配線的厚度時也會增大^曰 差。本發明中，平坦化層係設置在包圍 曰 之巴財^二/:麟、源％極及汲電極的表面與包圍該等 、广研九’ 6知道較佳的情況係，殘留段差愈小，上層配線的 =el元件的壽命惡化等的影ΐ愈小。具體而 二下大心為較仏的情況係於1 _以下；更較佳的情況係於〇. 5 _ 因此，於本發明實質上同一平面係指：传沪後. g極Ζ、源電極、及汲電極的各表面二=層=:: 差係在l//m以下，較佳的情況係於〇 5以爪以下。 又，該平坦化層較佳的情況係由樹脂所形成的，該 ，係為選自丙烯酸樹脂、矽氧樹脂、氟樹脂(f 一。‘i乂 土、 ^亞胺樹脂（Polylmide resin)、聚稀煙樹脂、脂 及環氧樹辆《群_脂。^，轉馳氣純具有工^ 200524169 ^的機。又’平坦化層也可以係由感光性樹脂组成物所 可以係使用含有丙烯酸可溶性脂轉烴樹脂與感放射線成 刀的树脂組成物來形成的。再者，該平坦化層也可以包含 再者於本發明，信號線等的配線、源電極及沒電極，'也 含有有機物。 成的又’本發明之該絕雜基板，也可以由㈣或轉材料來形 壯晋再^，本發明^裝置，也可以是液晶顯示裝置、有機EL顯示 衣置、CPU、及微處理器中的任一種。 發明的製造方法，該將配線材料充填至溝槽内的製程， 況係由濺鍍法、CVD法、電鍍法、印刷法中任一種來# 、、兄在於该印刷法中，從充填位置的精確度的觀點來看，較佳的 况係賀墨印刷法或網版印刷（Screen Printing)法。 本發明之裝置，由於配線、與源電極及沒電極的表面， 广人匕，该等的平坦化層形成實質上同一平面，所以即使 旦化層疊層在信號線上也可以得到平扫的配^^^ 由於該 成本要CVD專之減壓製程而可以成膜，所以可以減低裝置的製造 極的S，=本發明之製造方法’因為於配線或源電極、没電 兒又，，斤以可以低成本地製造良率良好的顯示裝置。 二 枚又L依據本發明之主動式矩陣顯示裝置，由於沒有掃》 f:':所造成的段差形狀，變成平坦的構造，所以ΐ以= 不凡件惡化少騎好_示。 以件到顯 裝置於矩陣顯示裝置’係為-種主動式矩陣顯示 體，位於兮扩浐，至少具有：掃描線；信號線；薄膜電晶 該掃ίϊ 線與該信號線之交差近，且閘極電極連= 田源Ί極歧電極連接於該信號線。由於信號線與源電 200524169 極及沒電極的表面，係、與包圍該等的平坦化層，形成實質上同一 平面，所以即使不將平坦化層疊層在信號線上也可以得到平坦的 配線構造’也可以容祕得解膜的配線。再者，由於該平坦化 層係由樹脂所構成時，不f #GVD等之減壓製程 「 以可以減低裝置的製造成本。 所 、另一方面，依據本發明之主動式矩陣顯示裝置的製造方法， 因為於信麟或源電極、沒電極的形成，係可以使 =版印刷法等的印刷法、或電鑛法，所以可以低成本“造良 率良好的顯示裝置。 又 配綠所、之絲式矩陣顯林置，由於沒有掃描線及閘極 件亞仆=日輯狀，變成平坦的構造，所以可以得到顯示元 ' / 重® (overlap)，而可以使像素電極擴大的效果。 【實施方式】 ㈣之最 以下，參照圖式來說明實施例。 (實施例1) 置 tiHi明依本發明實施例1之主動式矩陣液晶顯示裝 μ二=本，例1之主動式矩陣液晶顯示裝置之剖面的 該矩陣基板⑽。Μ慮义50對向於 4轉基板1QQ具備：玻璃基板10 ;設 置於玻璃基板10上的掃赠U; 線11的閘極電極12。再者m心n nBa丨刀連接於°湖田 搞奶緣胺^ 者知描線11及閘極電極12上形成閘 ΪίίΪ本ΐί 緣膜13之薄膜電晶體（TFT)形成區域， =成有第1 +導體層14及第2半導體層15。該等之中，第2半導 體層15係由導電率相显於筮道触a 1/( ^予^甲弟/牛^ 隸贫m乂^相/、於弟1 +導體層14之半導體所形成的， 、’1有火刀離區域而設置成互相隔離的源極區域及沒極區 13 200524169 域。 於沒極配線19。在此，沒電極18。該沒電極18連接 上之掃描線丨1與=線^=，設置在形成於玻璃基板1〇 18)連接於錢線17，藉此附近’源電極16 (或汲電極 、及電S T、ff間?緣膜&，以使得覆蓋信_ 17、源電極16、 4卜黑色陣列42濾的玻，板4。、彩色濾光片 成係與通常被使用的相同，所/=；的略了由 =光基板嶋構 没極區域*祕域極區域及 平坦化層30及32與信號線17 n / — a 32。该等 極ΐδ，係形成實質上同—i面7。源屯極16、及極配線μ及汲電 於所圖示之示例，在藉由形成平扫 ==層_膜22來配置像素電而件= 由於在轉所職的溝槽充填配騎 形成配線，所以也可以稱為配線形成補助層而了以在既疋的位置 在此，平坦化層30及32也可以包含益嬙榀/±二 係由樹脂所形成的。作為形成平坦化層3Q及3佳的情況 選自丙稀酸樹脂、魏樹脂、_脂、贿f旨，使用 層30及32的樹脂可以係為感光性樹 形成平坦化 14 200524169 脂組成物。再者，形成平坦化層3〇及32的樹脂，可以使用透明 或不透明的。又，信號線17、源電極16、汲電極18及汲極配 19也可以含有有機物。 、 苓照圖2〜圖4，對依本發明實施例丨之主動式矩陣液晶 裝置的製造方法，加以說明。首先，如圖2 (a)所示，利用微^ 法在玻璃基板10上連續地形成掃描線及閘極電極12 (在此，僅g 不連接於掃描線的閘極電極〇。閘極電極12的厚度（依 線的配線厚度）設為〇.2//m。 $田 、，接著，如圖2 (b)所示，藉由使用微波激發電漿的電漿CVD， =使氣體、h2氣體、n2氣體及Ar氣體，來成膜石夕氮化膜(SiNx ':作,為閘極絕緣膜13。使用通常之高頻微波激發電聚也可以對 膜進行成膜，但是使用微波激發電漿，能夠在更低溫下對SiNx 胺、仃成膜1成膜溫度設為3〇〇。〇;膜厚設為〇. 。 丰導微波激發電_電漿™)，依順序對作為第1 ί 的非曰曰石夕層、及作為第2半導體層15的n+型非晶石夕 f用ίΐΐ非晶碎層14係使用SiH4氣體；n+型非晶石夕層b係 f(c))U3氣體及Ar氣體，並在默的溫度進行成膜(圖 執板1職轉塗布（柳GQat)於整面塗布正型光阻，在 熱板（hot Plate)上於 100。〇乾 ^ ίI II，1存於元件區域 域的部分：光阻。，1 膜厚里變纟使=^ f (puddle develop.；) 7 示形狀的光_ 35。亦即，如圖2 ⑷所 上厚、但在通道區域上薄的光^膜^所不般，形成在元件區域 ，著，使用電漿侧裝置，進行非晶石夕層i4、n+ 刻。此時’由於光_35也被_了若干量而減^了膜: 200524169 厚，所以光阻膜35當中，丄甬洁「A L v 一 蝕刻去除，η.型非晶石夕声j 5 + 上膜厚薄的抗儀劑膜一部分被 在通道區域。 也會被餘刻。但是非晶石夕層Η會殘留 層14兩方的膜全體將η+型非晶石夕層Β及非晶石夕 15, 構造。於該狀態，如從圖3 ()=日侍顧3⑷所不之 源電極16及汲電極18的n+型非曰 ^在分別應於其上形成 膜35。 i非曰日矽層15的區域上，殘留著光阻 #t Ηζ (b))。雖铁使用一㈣古瓶曰曰东干j表面直接形成氛化膜36 (圖3 用，發因= 時，因為來形成氮化膜36，但是使用cvd法 非晶:们4及15的側面直接形成=又膜::痛域的端部，在 者’將殘f於源電極區域及没電極區域上的光阻膜35 (圖 除，細^匕後’利用抗蝕劑剝離液等，加以去 丨示糟以侍到如圖3 (c)的形狀。 物），1吏著用’Λ布开感^透明樹脂膜前驅體（感光性透明樹脂域 道巴如所7賴域上至源、汲電極區域的通 圖所不，在包圍“號線17、源電極16、汲電極18 16 200524169 :及，線19的區域，也形成配線 所不般，糟由形成該等配線形成補助層力=30。如圖3⑷ 線17、源電極16、沒電極1S及汲極配線]9邮，應該形成信號 形，助層3。及32所包圍的溝槽洲。如同:仏：《配線 =2:例’雜料㈣絲樹驗雜料崎 法，喷·ξ：，法等的印刷法或電錄 在配線寬度微細時，為电提18及汲極配線19。 線形成補助層）30及32 ^在透曰月樹脂層（配 可以舉出來當作示例的右丁/、斥水性的處理。具體而言， 對表面進行氣處理，並於二等的氟系氣體的電漿， 浸於樹脂前驅體等等。接著事，烤前，將氟魏化劑含 法，於該溝槽38=配用:^印刷法等的印刷法或麵 配線形成方法較佳的情況^為^^^使日用的效率的觀對來看， 可以。於本實施例，使盥真、旦疋使用網版印刷法等也 號公報）所揭示者相同: = 4 (日本特開2002-324966 3〇分鐘的燒成，形’在咖度的溫度進行 線19 (圖4及圖！)虎線17、源電極16、沒電極1δ及沒極配 依此來形成TFT，該TFT得s e 口告a π 18及;及極配線19的表面，與配17、源電極16、没電極 成實質上同一平面。 、…^成補助層30、32的表面，形 ^ 18^^^ 17 ' 膜22 (參照圖1)。作為該声間纟=^ 30、32上，成膜層間絕緣 32相同，可以使用感曰曰:月吴22，與配線形成補助層3〇、 樹脂作為層間絕緣^ 22時透如此方式，賴感光性透明 可峨嶋電極^ 200524169 孔。接續上述，在已曝現出的表面整面，對IT〇(indiumtin〇xide) 進订滅鑛成膜，並圖案化而形成像素電極24 以使用Sn〇2等的透明導雷腺姑赳曰代1川也」 曰材枓。在该表面上形成聚醯亞胺膜作 ίί== 二板2。〇之間夾有液晶15。， 來付到主動式矩陣液晶顯示襄置。 依據依本實施例1之主動式矩陣液晶顯示裝置，由 18及祕配線19係與平坦化層3〇 ^， ^。貝貝5 、，，而可以得到液晶配向混亂少、高品質的顯 (實施例2) 茶照圖5，說明依本發明實施例2之 置。於圖5，與圖1所示之谅日-牡里似广广平從日日,M丁衣 的灸者㈣。R w 夜日日顯作置對應的部分，表示成相同 10 1的回η爲ρΓ之主動式液晶顯示裝置，形成於玻璃基板 上的^線11及間極電極12係埋設於絕緣膜&内，此點與圖 所不之液晶顯不裝置相異’這樣的結果 12 ; 成在该平坦化的表面。 ㈣ΐζϋ，/閘極電極12連接於（未圖示）掃描線11與信 ΐϋ的父差顧近的掃描線11，將源電極16或沒電極18連接 =緣月吴13上的信號線17，藉此，形成朝薄膜電晶體（TFT) 的配線連接。 17 ^圖1相同’形成平坦化層30、32，以使得將信號線 17J, 16、及電極18歧極配線19包圍，並將信號線17、 f包極16、汲電極18及汲極配線19與平坦化層3〇、32，形成實 質上同-平面。、隔著層間絕緣膜22將像素電極24配置在該平面 广’構成主動式矩陣基板。在其與濾光基板·之間夾有液晶 50 ’構成液晶顯不裝置。又於圖5中，於將源極區域與没極區域 $離的分離區域，也形成平坦化層32，但是該分離區域的段差比 ，、他區域的段差更低〇· 1至〇· Mm，所以也可以不必設置平坦化 18 200524169 層32。 於本實施例2 ’埋入掃描、線n及間極電極12 #作配線，伽 11以!!用贺墨法來形成。在此，參照圖6，說明間極電極12 (及 的)的形成方法。錢’於玻璃基板10 轉塗布麵技法，形成具有1_厚度的戌光性 1感光性透明樹脂膜’作為上述的絕緣膜45。使用感光性：： 月_作為絕緣膜45時，可以利用該感光性透 旨膜 ' 使用活性放射線選擇賴感光性透明樹脂 的户^ 可以進雜韻紐透明觀膜的表面具有斥水性 卢=里％、體έ之，使用NF3等的氟系氣體的電聚，對表面進 ^，皆事後烘料賴麟驅體含跡⑽魏化劑等 充埴嘴墨印刷法等的印刷法或電鑛法，將配線前驅體 成，形成掃描線及閘極電極（圖6 (b))。 式矩陣L日日^ίΐ例1所記載之方法相同的方法，來完成主動 有平，因掃描線11及閘極電極12產生的段差，具 顯示。再者，由:验斤，夜晶150的配向不良少，而能得到良好的 明樹脂膜）形成電^12與絕緣膜45 (於圖6為感光性透 段差，且勢&二貝上同一平面，所以於間極絕賴13不會產生 (實施Ut絕緣不㈣情齡，可⑽餘好的tft。 法相利用與使用於實施例1及實施例2之方 乂成主動式矩陣有機EL顯示裝置。圖7為顯示所 19 200524169 形成的有機EL顯示裝置之構造的剖面圖 5具有相同功能的部分顯示相同的灸考，、 。兄明，圖1與圖 顯示裝置，具備形成於玻璃基板丨(/上的飨，7所示之有機EL 圖示的掃描線11及閘極電極12，與圖$田=11及閘極電極12, 内。參照圖6來加以說明，作為該^目5 ’埋設於絕緣膜45 樹脂膜。 45 Μ使職光性透明 再者，於所圖示之示例，於形成单 極電極12及絕緣膜45上，形成間極^缘膜Ί掃描線1卜閘 2半導ϋ層Η及15、源及沒電極16及巴紫、=㈤時將第1及第 號線17，形成於閘極絕緣膜13上。 / °配線19、以及信 呈古戶 =不之有機此顯讀置包含薄膜電晶體，且㈣膜兩曰辦 具有連接於信號線17的源電極16 (也可以呈 D亥厚膜包曰曰體 源電極隔著源極配線連接於像素電極）所、/ Z極^ ’此時 成平坦化層30、32，以使得包圍圖;例中，也形 汲極配線19與平坦化層30、32，形成實質 /及電極18及 ^ 22 IT〇 ^ i蔓貞4置。於所圖示的示例中，對向電極60係被 所以成像素電極24前，與實施例1及實施例2相同， 極24的方ΐ 有機EL層62的方法。概略地說明像素電 成每所/亚’將知描線11、間極電極配線12、絕緣膜45構 16二八面，同時由於也將信號線17及源、汲電極配線 平坦化層30及32，形成實質上同—平面，所以可 以仔到=像素電極24的面沒有段差而平坦的基板。 關於^，層62包含電洞輸送層66、發光層67、電子輸送層68， ^ = 構成亚沒有特別限定，即使使用任何公知的材料，也可以 于11本發明的作用及效果。在此，電洞輸送層66可以效率良好地 20 200524169 進行朝發光層67的電洞移動，同時具有如下效果··抑制來自 電極60的電子超過發光層67朝透明導電性電極側移動，並接: 發光層67❾電子與電洞再結合的效率。作為構成電洞輸送^ 的材料，並沒有特別限定，不過可以使用例如丨，工雙（4—^一〜 ϋ苯）環已院（1’ 1 bis (4-di-p-aminophenyl) cyclohexaneP)、 =唑（⑽azol)及其衍生物、三苯基胺（triphenylam :、何^物等。發光層67並沒有特別限定，不過可以使用含有換 勿的啥琳基紹（quinolinoi aiuminum)錯體、啊 ^ ΞΓί，也可以疊層使用紅、綠、藍的發光體ϋϊϊϋ 子輸送層68可贿用㈣環紅物生物、^矩m為电 於本實施例3，利用蒗铲牛於ττη推本=肺生物4。 電洞輸送層66、發光層67、、、’^子幹，、。电^24上’，順疊層 膜Α1形成對向電極6〇。接著^ ^ °妾者’利用蒸鍵法成 成保護賴。 _细錢GVD法，沈積Si膜形 揮有機EL顯示裝置的性數料看，只要是會充分發 主動式矩陣有機EL顯示敦置。二HI ’來完成本實施例3之 極電極12沒有段差，且於有^構成中’由於掃描線11及閘 源電極16、汲電極18乃#枚戋乩層62，也不會產生信號線17、 構造，所以可以緩和在有機/配抵泉19所造成的段差，構成平坦的 發光壽命長的顯示裝置。再㈢的電場的局部集中等，可以得到 形成的絕緣膜45，形成實質上’&由於閘極電極U與由透明樹脂所 不會產生段差，製造良一平面，所以於閘極絕緣膜13 TFT。於本實施例3,雖7播f絕緣不良少，可以形成良好的 但是頂部發光型的也可^=底部發光型的有機EL顯示裝置， 機EL層62的構成順序，也目同的效果，且即使任意地變更有 雖然使用蒸鍍法作為有機°以得到相同的效果。於本實施例中 曰62的形成方法，但是符合材料的 200524169 特性，用噴墨法等
开乂成也可以得到本發明的效果。
^ , x可以適用於包含TFT的主動式矩陣液晶顯示裝置、主 式矩陣有機EL顯示裝置，特別是可以構成要求大型化的顯示裝 置。再者，本發明不限定於主動式矩陣顯示裝置，也可以適用於： 一般使用薄膜電晶體來構成cpu、微處理器、系統LSI等的薄膜電 晶體積體電路裝置。 22 200524169 【圖式簡單說明】 圖1為說明依本發明實施例1之主動式矩陣顯示裝置的剖面 圖。 圖2(a)至（d)為用以依製程順序說明圖1所示之主 陣顯示裝置的製造方法（之一）的剖面圖。 _圖二(二)：id)為用以依製程順序侧^ 陣卜員不衣置的製造方法（之二）的剖面圖。 =肋依製程順序說日賴丨所示之絲式 製造方法（之三）的剖面圖。 衣罝的 圖5為說·本發明實關2之域式轉顯示裝置的剖 圖。 的制至⑻為用以說明圖5所示之主動式矩陣顯示裝置 的製造製之一部分的剖面圖。 衣罝 的剖^為說明依本發明實關3之絲式㈣有機⑶顯示裳置 【主要元件符號說明】 100 11 12 13 14 15 150 16 17 18 10 :玻璃基板 :矩陣基板 掃描線 非晶矽層 n+型非晶矽層 閘極電極、閘極電極配線 閘極絕緣膜 f 1半導體層 第2半導體層 :液晶 源電極 信號線 汲電極 19 :汲極配線 23 200524169 200 :濾光基板 22 :層間絕緣膜 24 :像素電極 26 :配向膜 30 :平坦化層、配線形成補助層 32 :平坦化層、配線形成補助層 35 :光阻膜 36 :氮化膜 38 :溝槽 40 :對向玻璃基板 41 :彩色濾光片 42 :黑色陣列 43 :配向膜 45 :絕緣膜 52 :溝槽 60 :對向電極 62 ··有機EL層 64 :保護膜 66 :電洞輸送層 67 :發光層 68 :電子輸送層 24

Claims (1)

  1. 200524169 十、申請專利範圍·· 陣狀的多數的置，射在麟性基板上配置成矩 且該主動4^陆％ 體、與連接於該等薄膜電晶體的配線，而 t： ^ ? |的表面，形成實質上同一平面。 中，該配線勺明人^祀圍第1項所述之主動式矩陣顯示裝置，其 沒極配線分別連接於描線，該源極配線及該 該沒電極、像素電極，該平坦化層&圍該源電極、 其中絲挪顯示裝置， 中 顯示裝置，其 中 該平坦化層包含無機物。 早”員不衣置，其 中 如申w專利範圍第1項所述之主動式矩陣顯示，盆 職可溶性脂輯埋樹腊與感放射 7.如申請專利範圍第1項所述之主動式矩陣顯示 、該沒電極、該源触線及汲極配線令之ί壬—種皆 &如申請專利範圍第i項所述之主動式矩陣顯 中，該絕緣性基板係由透明材料所形成的。 、/、 9.如申請專利範圍第！項所述之主動式矩陣顯示裝置，其 25 200524169 中，f絕緣性基板係為表面被絕緣物所被覆的基板。 中，該顯之主動式峨示裳置，其 中，主動式矩陣顯示裝置，其 12、種主動式矩陣顯示裝置的製造方法，包含： 於絕緣性基板上形成間極電極及閘極配線的製程； 形成覆蓋於該閘極電極及該閘極配線之絕緣膜的 於该絕緣膜上選擇地形成半導體層的製程； 王’ 於。亥半^體層上形成平坦化層的製程； 選擇地將該平坦化層的一部分除去達 的形成製程’·及 丨刀味云向狀斜^體層之溝槽 =該溝_，形成達於該铸體層的 部的平坦化層的表面形成實質上同-平面ίΪΓ配線 造方Lir專利範圍第12項所述之主動式矩陣顯示裝置的制 的製程、與將配線材料充填至溝槽_製程;成配、机成補助層 迭方ίί請專利範圍第13顧述之絲式矩_示裝置的制 種該配線形成補助層係朝離層、觸媒層、 造方ί =請專利觀第13項職之絲式矩_示裝置_ '/、中，该平坦化層兼作為該配線形成補助層。 、 ==請專娜圍第12項所叙絲式_顯 k方法，其中，該選擇地形成半導體層的製程，包含：直勺衣 形成第1半導體層的製程； 半導:ΐϊ=該第1半導體層的第2半導體層，疊層在該第1 的製Ϊ光阻疊層在該第1半導體層及鮮2半導體層的疊層膜上 26 200524169 將該光阻當切預定之元件區域上以外的部分的厚度整體、 與成為該元件ϋ域内之通道的區域上之部分的膜厚的—^ 以除去的製程，· 中二殘：„罩’將該第1及第2半導體層的疊層膜當 中的该兀件區域以外的部分、及成為該通道的_上的該第2半 導體層，選擇地加以蝕刻去除的製程，·及 於4第1半$體層當巾，在成為該通道的區 成保護膜的製程。 、生方tm!!乾圍第16項所述之主動式矩陣顯示裝置的製 去光阻的製程，包含··調整曝光量，以使得 的光阻的殘存厚度，薄於元件區域之其他部 :阻進:對ϊ光阻加以曝光的製程;及對曝光後的該 件區域部以外的光阻，而得到圖案狀的光 之選程，係將圖案狀的光阻當中經過該半導體 之&擇除去製私而殘存的部分，當作遮罩來使用。 18.=請專利範圍第16項所述之主動式矩陣顯示裝置的製 D 形成保護膜的製程係為直接氮化法。 迭方ΐ ΐΓ，範圍第12項所述之主動式矩陣顯示裝置的製 * 去、電鍍法、印刷法中任—種來進行的。 造』'r中請;裝置的製 陣顯示裝置的製造方法，盆中，_千=任—項所边之主動式矩 上的多數的薄膜電晶體、斑連接料^/、有形成於、、、巴、、彖性基板 守、电日日篮興遷接於该專薄膜電晶體的配線，該薄 27 200524169 膜電晶體積體電路裝置具備包圍該配線的平坦化層，且該配線的 表面與該平坦化層的表面，形成實質上同一平面。 24·如申請專利範圍第23項所述之薄膜電晶體積體電路裂 置，其中，該配線包含閘極配線、源極配線及汲極配線，該閘極 配線連接於至少-個之該薄膜電晶體的閘極電極，該源極配線連 接於至一個之忒溥膜電晶體的源電極，該;及極配線連接於至少 -個之該；4膜f晶體岐電極，該平坦化層包 =、該源極配線、該波極配線，且將該源電極、該;電極1 ;’、亟配線、邊汲極配線的表面與該平坦化層的表面，形成 同一平面。 、貝工 25.如申請專利範圍第24項所述之薄膜電晶體積體電 1門置絕緣膜’以使得包圍該薄膜電晶體的閘極電極及 一種薄膜電晶體積體電路裝置的製造方法，包含： 方、、、、巴、’、彖ϋ基板上形成閘極電極及閘極配線的势程· 於該閘極電極及該閘極配線之絕緣膜的製程； 於该、、、巴緣胺上形成半導體層的製程； 於6亥半導體層上形成平坦化層的製程； 的形坦化層的一部分除去而達於該半導體層之溝槽 於該溝槽内，形成達於該半導體層的 部的表面與該平坦化層的表面形成實質上同^面亥配線 的^方nr範圍第26項所述 的衣&方法，其中，該形成配線部 祕衣置 助層的製程、與將配線材料充填至溝槽内二，軸配線形成補 的以申心 28 200524169 水層中任一種。 的：方Ϊ申ΪΓ5!第27項所述之㈣ =穴亥平坦化層兼作為該配線形成補助芦。 的方二=利$=26項所述之薄膜電晶體積體i路裝置 、職第爾侧的製程，包含： 半導=ΐίίΓί第1半導體層㈣2半導體層，疊層在該第1 的製Ξ嫌豐層在1半導體層及該第2半導體層的疊層膜上 盘成=光:it的預定之元件區域上以外的部分的厚度整體、 區域内之通道的區域上之部分的膜厚二ί;加 t 12 導體層卜:口 成保護膜:it體層當中’在成為該通道的區域上，選擇地形 勺 / ，ΐ^Γ 中，专 jj/s^ J 薄膜電晶體積體電路裝置 使得成為該阻的製程，包含：調整曝光量，以 他部分上的殘存厚的殘存厚度，薄料件區域之其 該光阻進行顯影’ lj去元件加以曝光的製程；對曝光後的 光阻的製程，且、 °σ或。卩以外的光阻，而得到圖案狀的 體之^擇的製程’係將圖案狀之光阻當中有緩過节丰I 擇除去製程而_的部分，當作鮮來❹過斜導 十一 圖式： 29
TW093136712A 2003-11-28 2004-11-29 Thin film transistor integrated circuit device, active matrix display device and methods of producing the devices TW200524169A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003400300 2003-11-28

Publications (1)

Publication Number Publication Date
TW200524169A true TW200524169A (en) 2005-07-16

Family

ID=34674833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093136712A TW200524169A (en) 2003-11-28 2004-11-29 Thin film transistor integrated circuit device, active matrix display device and methods of producing the devices

Country Status (7)

Country Link
US (1) US8064003B2 (zh)
EP (1) EP1691340A4 (zh)
JP (1) JP5174322B2 (zh)
KR (2) KR100846006B1 (zh)
CN (1) CN1886770B (zh)
TW (1) TW200524169A (zh)
WO (1) WO2005057530A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470330B (zh) * 2007-07-27 2015-01-21 Semiconductor Energy Lab 液晶顯示裝置及電子設備
US11592719B2 (en) 2005-12-05 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111995B1 (ko) * 2003-12-02 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 디스플레이 장치 및 액정 디스플레이장치, 그리고 그 제조방법
CN101268411B (zh) * 2005-09-16 2012-10-10 大见忠弘 显示装置等电子装置的制造装置、制造方法及显示装置等的电子装置
JP5458486B2 (ja) * 2006-11-22 2014-04-02 三菱電機株式会社 アレイ基板、表示装置、及びその製造方法
KR101326134B1 (ko) * 2007-02-07 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP2011100831A (ja) * 2009-11-05 2011-05-19 Sony Corp 半導体装置及び半導体装置を用いた表示装置
KR101793048B1 (ko) * 2011-06-28 2017-11-21 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
CN104303221B (zh) * 2012-06-22 2016-09-07 夏普株式会社 有源矩阵基板的制造方法和显示装置的制造方法
WO2015075310A1 (en) * 2013-11-19 2015-05-28 Teknologian Tutkimuskeskus Vtt Oy A method for the fabrication and use of electronic circuits and an electronics circuit structure
CN105511173A (zh) * 2016-01-05 2016-04-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板及其制作方法
CN105428243B (zh) * 2016-01-11 2017-10-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、阵列基板和显示装置
CN110208977A (zh) 2019-06-13 2019-09-06 京东方科技集团股份有限公司 一种显示装置及显示装置的制备方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184066A (ja) * 1984-10-01 1986-04-28 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPS6418757U (zh) 1987-07-25 1989-01-30
JPH01173646A (ja) * 1987-12-28 1989-07-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタ製作法
JP2604386B2 (ja) 1987-09-09 1997-04-30 カシオ計算機株式会社 薄膜トランジスタパネル
JPH069246B2 (ja) 1987-11-02 1994-02-02 日本電気株式会社 薄膜トランジスタの製造方法
JPH0279308A (ja) 1988-09-14 1990-03-19 Seiko Epson Corp 電極形成方法
JPH02117142A (ja) * 1988-10-26 1990-05-01 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法
JPH03116778A (ja) 1989-09-28 1991-05-17 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法と表示装置の製造方法
JPH04305627A (ja) 1991-04-03 1992-10-28 Sharp Corp アクティブマトリクス基板の製造方法
JP2850564B2 (ja) * 1991-05-09 1999-01-27 富士通株式会社 薄膜トランジスタマトリックス及びその製造方法
JP3164602B2 (ja) * 1991-06-07 2001-05-08 キヤノン株式会社 光センサの製造方法
JP2950156B2 (ja) 1993-12-24 1999-09-20 日本板硝子株式会社 液晶表示装置用基板の製造方法
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5930607A (en) * 1995-10-03 1999-07-27 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
JPH10209463A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd 表示装置の配線形成方法、表示装置の製造方法、および表示装置
JP4140045B2 (ja) 1997-08-06 2008-08-27 Ｊｓｒ株式会社 感放射線性樹脂組成物、保護膜、層間絶縁膜およびこれらの膜の形成法
US6389374B1 (en) 1998-06-03 2002-05-14 Fujitsu Limited OBDD variable ordering using sampling based schemes
JP2000047235A (ja) 1998-07-27 2000-02-18 Denso Corp 表示素子用電極基板およびその製造方法
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2003518754A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
JP3806596B2 (ja) 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP2001188343A (ja) * 1999-12-28 2001-07-10 Nippon Zeon Co Ltd 感光性樹脂組成物
JP4769997B2 (ja) * 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
KR100494683B1 (ko) 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
JP3661571B2 (ja) 2000-07-07 2005-06-15 セイコーエプソン株式会社 配線の形成方法
JP3548711B2 (ja) 2000-09-25 2004-07-28 シャープ株式会社 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
JP2002296780A (ja) * 2001-03-30 2002-10-09 Nippon Zeon Co Ltd 感光性樹脂組成物
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法
JP3501793B2 (ja) * 2001-05-16 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
KR100969086B1 (ko) * 2001-10-10 2010-07-09 제이에스알 가부시끼가이샤 노르보르넨 유도체 및 그의 노르보르넨계 개환 중합체
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP4094278B2 (ja) * 2001-11-20 2008-06-04 日本電気株式会社 半透過型アクティブマトリクス型液晶表示装置及びその製造方法
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器
WO2004110117A1 (ja) 2003-06-04 2004-12-16 Zeon Corporation 基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11592719B2 (en) 2005-12-05 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI810684B (zh) * 2005-12-05 2023-08-01 日商半導體能源研究所股份有限公司 液晶顯示裝置及包括多個像素的液晶顯示裝置
US11899329B2 (en) 2005-12-05 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US12216372B2 (en) 2005-12-05 2025-02-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI470330B (zh) * 2007-07-27 2015-01-21 Semiconductor Energy Lab 液晶顯示裝置及電子設備

Also Published As

Publication number Publication date
KR100846006B1 (ko) 2008-07-11
US8064003B2 (en) 2011-11-22
EP1691340A4 (en) 2012-06-27
CN1886770A (zh) 2006-12-27
CN1886770B (zh) 2011-02-09
KR20060105802A (ko) 2006-10-11
JPWO2005057530A1 (ja) 2007-12-13
EP1691340A1 (en) 2006-08-16
KR20080042900A (ko) 2008-05-15
WO2005057530A1 (ja) 2005-06-23
US20070222933A1 (en) 2007-09-27
JP5174322B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
CN102034750B (zh) 阵列基板及其制造方法
CN104022076B (zh) 阵列基板及其制作方法、显示装置
TW200524169A (en) Thin film transistor integrated circuit device, active matrix display device and methods of producing the devices
CN102969329B (zh) 含具有反射结构的电极的有机发光显示装置及其制造方法
CN102723269B (zh) 阵列基板及其制作方法、显示装置
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
TWI695527B (zh) 顯示面板
US10236388B2 (en) Dual gate oxide thin-film transistor and manufacturing method for the same
CN102654698B (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
WO2013155840A1 (zh) 阵列基板及其制造方法和显示装置
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN102117826A (zh) 有机发光显示装置及其制造方法
WO2013102372A1 (zh) 阵列基板及其制造方法和显示装置
TW200837962A (en) Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
WO2014190669A1 (zh) 一种阵列基板、制备方法以及显示装置
WO2021179330A1 (zh) 阵列基板及其制作方法
US9711602B2 (en) Method of making thin film transistor array and source/drain contact via-interconnect structures formed thereby
CN103872139B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105990332B (zh) 薄膜晶体管基板及其显示面板
CN104022136B (zh) 有机发光二极管显示装置及其制造方法
WO2015024332A1 (zh) 显示装置、阵列基板、像素结构及其制造方法
WO2014187117A1 (zh) 阵列基板及其制备方法以及包括该阵列基板的显示装置
CN101261962B (zh) 有源元件阵列基板及其制造方法
CN118213324A (zh) 阵列基板的制备方法、阵列基板及显示面板