ходной код па Выходе реверсивного счетчика . Целью изобретени вл етс повышение помехоустойчивости и быстродействи дискретного фазосдВИгающего устройства. Дл этого дискретное фазосдвигаюни;е устройство, содержащее иуль-орган, подкл оченный к Напр жеш-ио синхронизации и к. схеме заирета, генератор тактовых имiTyjiLvcoB , также .иочен1ный к схеме заnpcja , счетчик тактовых нмиульсов, подключенный к выходу схемы заирета и включаю .иий в себ Н1ину сброса, иодклгоченную к пыходу нуль-органа, и шину уира:вл юи1его кода, дополнительно снабжено блоком выделени нз двух чисел, входы которого €оеди11е:1ы с соответствук) выводами 1Н1ИНЫ уира.вл юилего кода и счсгч ика тактовых имиульсов, а .выход вл е; с выходом фазосдвигающего устройства. Ма фиг. 1 ириведено дискретное фазосд1зигагои1ее устройство; фиг. 2 - временные диаграммы 15аб|оты элементов его. Устройство содержит иуль-орган /. схему 2 заирета, генератор 3 та:ктовых имиульеои , ечетчИК 4 тактовых лмпульеов, гиину 5 еброеа, шину 5 управл ющего кода и блок 7 выделени большего ,из двух чисел. Шипа сброса содержит один сигнальный провод, соединенный со входами сброса всех чеек счетчика 5, а управл юща и1И}1а 6 содсожит число снгна.1ьпых протюдов, соответсгву::;1;ее числу чеек разр дов ечетчика. Каждый из этих ироводОВ соедин ет вторь е входы блока выделени большего из чисел с соответствующ-ими уиравл юи1:ими вводами фазосдвигаюшцбго устройства. На фиг. 2 нриведеиы временные диаграммы сигналов на элементах устройства: ось а - наир жение синхронизаиии U , ось б - управл ющее число aVy н текуп1ес число счетчика тактовых 1-ьмпульсов Лт; ось 8 - выходные гамиульсы блока выделени большего ИЗ двух чисел. Блок выделени большего из Д)Гух чисел 7 содержит столько же чеек разр доз, сколько и счетч гк тактовых имиульеоз. Упом нутый блок независимо от внутрсиией структуры, -котора может быть вьшол-неиа различным сочетанием логических звеньев, имеет па выходе логический сигнал едппину иивар.иантпо времени при вынолнении услов -1 NT Ny. Здесь Nj - текущее значение Числа в счетчике тактовых импульсов, а N.. - чнсло, подаваемое в параллельном коде на управл ющий вход фазосдвигаюП1 ,его устройства. Шины, со.адип юпи1е блок выделени большего из двух чисел со счетчиком тактовых нмиульсов и управл юнлим кодом, могут быть п-проводные или 2п-проеодные , в зависимости от того, представлено ли число только пр мым кодом нли npsfмым инверсными кодами (л - число разр дов ). Фазосдвигающее устройство работает сл.едуюии1м: образом. В момент перехода синхроннзируюнюго панр жепи С/с через нуль, нуль-орган 1 снимает запрет со схемы запрета 2, -и импульсы генератора 3 начинают поетупать на счетчик 4. В момент следующей синхронизации по Команде нуль-органа / но щине 5 осуществл етс сброс счетчпка и вышеуказанный ироцеес иовторитс (фиг. 2). В момент /2 иревьппепи ч.ислом AV , записанном в счетчике 4. Пад числом ,Yv управл ющей П1ИНЫ 6, блок выделени бо.:1ьщего из двух чпсел 7 формирует выходпой еил-шл, который длитс до иарушени указанного неравенства , например в .момзпт синхронизации в следующем периоде частоты сети. Таким образом, па выходе блока выделени больщего из двух чиеел фop aipyeтc квазипотенциальный сигна;, чем достигаетс увеличение ладежностн (помехоустойчивости). Быстроде; ствие фазосдвигающего устройства достигаете.; тем, что допуекаетс мгновенное изменение т1рав;: юн1его чиела -; любую из сторон (фи1, 2) без потери выходного сигнала. Например, ири 1к мепепии Ny(i)N (/) в MOMCirr BjjCMCiiH tv: момепт выдачи схоррсктиро;;а11П01-о выходного сигнала гзз совпадает с мо.меитом изменен 1Я уиравл юн1,его сигнала t-,..Ьиравл ющее число в ino;ie параллельного гк)тенп,иально1() 1чОДЕ: па хчгравл клцу-О щнну 6 может поступить от апплого-цифрового преобразовател любого типа, так и от У ЭВМ Положительный эффект от нрименени Предлагаемого взобретеш заключаетс в увеличении быстродействи и noMexoycToiiчивйсти , а также ,в расипрепии функциопальных возможностей при выборе устройств св зи ,и управлепи . Ф о р м л а изо о р е т е н и прета, геператор тактовых импульсов, также подключеипый к схеме запрета, счетчик тактовых импульеов, нодключсппый к выходу ехемы запрета и включаюиип в себ щину сброса, нодключеппую к выходу нульоргана , и щину правл ющего кода, о т л ич а ю щ е е е тем, что, с н,елью новьипсни помехоустойЧИвости и быстродействи , оно доиолиительио снабжено блоком выделени больщего из двух чпсел, входы которого соединены с соот1)етствую;ц1пми выводами щины управл юп ;его кода п счетчика тактовых имиульеов, а выход ; пл ете выходом фазосд15игаю1дего устройств л. Источники Информации, прин тые во вынимание нри эксиертнзе: 1. Патент США ЛЬ 3701882, кл. 321-5, 1975.entrance code on the output of the reversible counter. The aim of the invention is to improve the noise immunity and speed of a discrete phase-shifting device. For this, a discrete phase shift; a device containing an il-organ, connected to the synchronization only and k. Is bored, a clock generator named TiTiLiVco is also connected to the circuit, a clock counter, connected to the output of the card, and turned on. Reset N1inu, iodized to the null organ pyhod, and uyra bus: this is a code, additionally equipped with a block for allocating two numbers, the inputs of which are single: 1i1iyny uira.vil yilogo code and the clock emulator , a. output star; with the output of the phase-shifting device. Ma FIG. 1 and a discrete phase phase zigzagigoile device; FIG. 2 - timing diagrams 15ab | oy elements of it. The device contains an il organ. circuit 2 is dead, generator 3 is: ct imimo, 4 counter clock clock, 5 ebroi hyin, 5 control code bus 5 and block 7 for selecting a larger number from two numbers. The reset spike contains one signal wire connected to the reset inputs of all the cells of counter 5, and the control I1I} 1a 6 contains the number of scars, corresponding to the number of dischargers. Each of these wires connects the second inputs of the selection block of the greater number to the corresponding wired 1: their inputs of the phase-shifting device. FIG. 2 shows the time diagrams of signals on the elements of the device: axis a - the synchronization of U, the axis b - the control number aVy and the number of the counter of 1-pulses Lt; axis 8 — output gamuls of a block for selecting larger ones from two numbers. The selection block for the larger of D) Guh of numbers 7 contains as many discharge cells as counts for clock imimiosis. The said unit, regardless of the internal structure of the structure, which can be a very different combination of logical links, has a logical signal on the output and can be given the time and value of -1 NT Ny. Here Nj is the current value of the Number in the counter of clock pulses, and N .. is the number supplied in the parallel code to the control input of the phase shifting P1, its devices. Tires that select a larger unit of the two numbers with a clock counter and control code can be n-wire or 2n-drive, depending on whether the number is represented only by the direct code or npsf inverse codes (l - number of bits). Phase-shifting device operates as follows. At the time of the transition of a synchronous C / s zero point, the null organ 1 removes the prohibition from the inhibit scheme 2, and the pulses of the generator 3 begin to hit the counter 4. At the moment of the next synchronization according to the Command zero-organ / but pin 5, the the count and the above-mentioned irocees are ihovorits (Fig. 2). At the moment / 2, Irevpippi number of AV recorded in the counter 4. A pad with the number Yv of the control P1INA 6, the selection block bo: 1 of the two of the two chips 7 forms the output of an il-head, which lasts until the violation of the specified inequality, for example in. synchronization in the next period of the network frequency. Thus, on the output of the allocation unit of the larger of the two-way signals, a quasi-potential signal; than the increase in reliability (noise immunity) is achieved. Fast; The effect of the phase shifter is reaching.; by allowing an instantaneous change in time ;: a young person -; any of the parties (phi1, 2) without loss of the output signal. For example, Iry 1k mepii Ny (i) N (/) in MOMCirr BjjCMCiiH tv: time of issuance of shortcut ;; a11P01-o output signal gzz coincides with the maximum number changed ino; ie parallel gk) tenp, and o1 () 1 way: pa hggravl kltsu-O shnnu 6 can come from an apple-digital converter of any type, as well as from a computer. in terms of functional capabilities in the selection of communication devices and controllers. Photo formatting and preta, clock pulse generator, also connected to the prohibition scheme, clock counter, not keyed to the prohibition output and turned on the reset bar, connected to the output of the null organ, and right panel This code is due to the fact that, with it, the new interference immunity and speed, it is equipped with a pre-blocking unit for allocating most of the two chips, the inputs of which are connected to the corresponding control terminal; its code n is the clock counter, and the output; Use the output of the phase switch for the device l. Sources of Information Accepted in Taking Out at Executors: 1. US Patent L 3701882, cl. 321-5, 1975.
2. Патент ФРГ № 1538135, кл. 21 d2 12/04, 1971.2. Patent of Germany No. 1538135, cl. 21 d2 12/04, 1971.
СССРthe USSR
3. Авторское свидетельство Л1. 465704, кл. Н 02 Р 13/16, 1971.3. Copyright certificate L1. 465704, class H 02 R 13/16, 1971.