[go: up one dir, main page]

SU1432731A1 - Управл емый генератор импульсов - Google Patents

Управл емый генератор импульсов Download PDF

Info

Publication number
SU1432731A1
SU1432731A1 SU874213050A SU4213050A SU1432731A1 SU 1432731 A1 SU1432731 A1 SU 1432731A1 SU 874213050 A SU874213050 A SU 874213050A SU 4213050 A SU4213050 A SU 4213050A SU 1432731 A1 SU1432731 A1 SU 1432731A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inverter
output
capacitor
diode
input
Prior art date
Application number
SU874213050A
Other languages
English (en)
Inventor
Сергей Владимирович Корчагин
Original Assignee
Предприятие П/Я В-8893
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8893 filed Critical Предприятие П/Я В-8893
Priority to SU874213050A priority Critical patent/SU1432731A1/ru
Application granted granted Critical
Publication of SU1432731A1 publication Critical patent/SU1432731A1/ru

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

Изобретение может быть использовано дл  синхронизации данных в каналах чтени  ЭВМ. Цель изобретени  - повьшение надежности работы генератора путем формировани  первого норми-. рованного импульса. Цель достигаетс  введением управл ющей шины, соединенной с вторым входом логического Ч элемента 2ИЛИ-НЕ 3 непосредственно, а с иыходом инвертора ИЛИ-НЕ 2 через последовательно соединенные резистор 6 и диод 7. Особенностью получаемой на выходной шине 9 последовательности импульсов  вл етс  первый импульс, длительность которого значительно меньше всех остальных, т.к. когда генераци  запрещена, конденсатор 5 зар жаетс  до уровн , лежащего между пороговыми значени ми инвертора ИЛИ-НЕ 1, и к началу генерации конденсатор 5 уже частично зар жен. Чтобы исключить этот эффект, введены диод 7 и ограничивающий резистор 6, Управл емый генератор импульсов име- g ет возможность работать как в непре- рывком, так и в ждущем режиме, причем все генерируемые импульсы одинаковы по длительности, 1 ил. (Л

Description

9t
7|-Т|6 7
00 К9 Ч
СО
Изобретение относитс  к импульс- Ной технике -и может быть использовано дл  синхрониза1щи данных в каналах чтени  ЭВМ,
Цель изобретени  - повышение надеж ности работы генератора путем формировани  первого нормированного импульса .
Цель достигаетс  введением управл ющей НИНЫ, соединенной с вторым вхо |1ом логического элемента , ШТИ-НЕ не- юсредственно, и с выходом второго |1нвертора через последовательно соединенные резистор и диод. I На чертеже приведена электрическа  принципиальна  схема управл емого генератора импульсов и диаграмма, По сн юща  принцип его работы. ; Управл емый генератор импульсов Достоит из первого инвертора ИЛИ-НЕ 1 ВТОРОГО инвертора ИЛИ-НЕ 2, логичес- ого элемента 2 ИЛИ-НЕ 3, первого езистора 4, конденсатора 5, второго резистора 6 и полупроводникового Диода 7, входной 8 и выходной 9 шины.
Выход первого инвертора ИЛИ-НЕ 1 Соединен с входом второго инвертора ИЛИ-НЕ 2, выход которого со.единен с Первым входом логического эл,емента 2ИЛИ-НЕ 3, а также с катодом полупроводникового диода 7 и через конденсатор 5 с входом первого инвертора ИЛИ-НЕ 1.
Второй вход логического элемента 11ИЛИ-НЕ 3 соединен с входной шиной 8 и через первый резистор 6, с катодом Диода 7, а его вь1ход - с выходной иной 9 и через второй резистор 4 - 4 входом первого инвертора ИЛИ-НЕ 1. : Управл емый генератор импульсов работает следующим образом. ; Дл  начала рассмотрим работу генератора без резистора 6 и диода 7. Если на управл ющую шину 8 поступает высокий уровень логической единицы, на выходе логического элемента 2ИЛИ- НЕ 3 устанавливаетс  низкий уровень логического нул , который через резистор 4 поступает на вход инвертора ИЛИ-НЕ 1 и разр жает конденсатор 5, 37став авлива  таким образом на выходе второго инвертора ИЛИ-НЕ 2 низкий уровень. В таком состо нии генераци  запрещена до того момента, пока на управл ющей пине не установитс  низ- , кий уровень логического нул . Как только это произойдет, на обоих входах элемента 2ИЛИ-НЕ 3 установител 
o
5
0
5
0
5
0
5
0
5
низкий уровень логического нул , а на его выходе - высокий уровень. Конденсатор 5 через резистор 4 начинает зар жатьс . Когда конденсатор 5 зар дитс  до уровн  порогового значени  логической единицы, последовательно переключаютс  инверторы ИЛИ-НЕ 1 и 2 и это приведет к установлению на первом входе элемента 2ИЛИ-НЕ высокого уровн . Соответственно, на его выходе установитс  низкий уровень. Конденсатор 5 через резистор 4 начнет разр жатьс  до порогового уровн  логического нул . Последовательно переключаютс  инверторы ИЛИ-НЕ 1 и 2 и на входе элемента 2ИЛИ-НЕ вновь установитс  высокий уровень. Таким образом , завер)иитс  один цикл генерации импульсов. В дальнейшем цикл повторитс  .
Особенностью полученной последовательности импульсов  вл етс  первый импульс, длительность которого значительно меньше всех остальных. Это объ сн етс  тем, что когда генераци  запрещена, конденсатор 5 зар жаетс  до уровн ,, лежащего между пороговыми значени ми инвертора ИЛИ-НЕ 1, и к началу генерагдаи конденсатор 5 уже частично зар жен. Чтобы исключить этот эффект, введен диод 7 и ггра- ничиваюш 1й резистор 6. Когда на входной шине В устанавливаетс  запрещающий высокий уровень, диод 7 открываетс  и на обкладке конденсатора 5 устанавливаетс  потенциал, несколько вьш1е уровн  логического нул . Донденсатор 5 разр жаетс  и находитс  в состо нии, подготовленном дл  генерации равных по длительности импульсов. Когда на входной шине 8 устанавливаетс  разрешающий низкий уровень, диод 7 закрываетс  и не оказывает вли ние на процесс генерации
Предлагаемый генератор может использоватьс  как в непрерывном, так и в ждущем режимах, причем все генерируемые импульсы одинаковы по длительности . Это в значительной степени расшир ет сферу его применени .
Кроме того, предлагаемый генератор импульсов может быть реализован как на схем4з транзисторно-транзистор- .ной логики (ТТЛ), так и на эмиттерно- св занной логике (ЭСЛ) серии К500. Применение схем ЭСЛ позвол ет получить выходные импульсы с задержкой не бо31Д327314
лее 3 НС относительно разрешающегодом третьего инвертора, и ковденсавхода генератора. тора, включенного между входом первого и вьпсодон второго инвертора,

Claims (1)

  1. Формула изобретени отличающийс  тем, что, с
    Управл емый генератор импульсов,целью повьппени  надежности, второй содержащий последовательно соединен-вход третьего инвертора соединен с ные три инвертора, выполненных науправл ющей шиной, котора  через до- элементах 2ИЛИ-НЕ, врем задающуюпопнительный резистор соединена с цепь, состо щую из резистора, вклю- Q анодом диода, катод которого соеди- ченного междувходом первого и выхо-нен с выходом второго инвертора.
SU874213050A 1987-03-19 1987-03-19 Управл емый генератор импульсов SU1432731A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874213050A SU1432731A1 (ru) 1987-03-19 1987-03-19 Управл емый генератор импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874213050A SU1432731A1 (ru) 1987-03-19 1987-03-19 Управл емый генератор импульсов

Publications (1)

Publication Number Publication Date
SU1432731A1 true SU1432731A1 (ru) 1988-10-23

Family

ID=21291955

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874213050A SU1432731A1 (ru) 1987-03-19 1987-03-19 Управл емый генератор импульсов

Country Status (1)

Country Link
SU (1) SU1432731A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2273089C2 (ru) * 2001-12-21 2006-03-27 Эндресс+Хаузер Флоутек Аг Генератор импульсов

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Автйрское свидетельство СССР ) 892662, кл. Н 03 К 3/02, 1978. Гутников B.C. Интегральна электроника в измерительных приборах. Л.: Энерги , 1980, с. 235, рис. 15- . *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2273089C2 (ru) * 2001-12-21 2006-03-27 Эндресс+Хаузер Флоутек Аг Генератор импульсов

Similar Documents

Publication Publication Date Title
US5489865A (en) Circuit for filtering asynchronous metastability of cross-coupled logic gates
US5003194A (en) Formatter circuit for generating short and variable pulse width
KR0164807B1 (ko) 반도체 메모리 장치의 데이타 출력버퍼 제어회로
US4940904A (en) Output circuit for producing positive and negative pulses at a single output terminal
US4800295A (en) Retriggerable monostable multivibrator
US4922122A (en) Circuit for the detection of address transitions
US4902917A (en) Integrated circuit having mode selection
EP0176226B1 (en) Semiconductor circuit
EP0259861B1 (en) Buffer circuit operable with reduced power consumption
US4455587A (en) Electronic control circuit for the formation of a monostable switching behavior in a bistable relay
US4808855A (en) Distributed precharge wire-or bus
JPS61123221A (ja) ガリウム砒素の位相変調パルス論理ゲ−ト
SU1432731A1 (ru) Управл емый генератор импульсов
EP0463243A1 (en) Semiconductor integrated circuit including a detection circuit
JPH07193492A (ja) 同期式2進カウンタ
US3794854A (en) Signal sensing and storage circuit
US5905678A (en) Control circuit of an output buffer
US20020087826A1 (en) Address counter and address counting method
US7159138B2 (en) Method and apparatus for data transfer between at least two modules interconnected by a serial data bus
US5408139A (en) Semiconductor integrated circuit device having circuit for generating power-on reset signal
US4620119A (en) Dual-mode timer circuit
SU1471283A1 (ru) Генератор импульсов
US4587440A (en) Waveform shaping circuit including I2 L element
KR950015048B1 (ko) 파워 온 리세트 회로
EP0915477B1 (en) Method and circuit for generating an ATD signal to regulate the access to a non-volatile memory