SU1175031A1 - Делитель частоты следовани импульсов - Google Patents

Abstract

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий входную шину, -первый и второй дешифраторы, элемент ЗАПРЕТ, RS-триггер, элемент И, элемент индикации и первый и второй счетчики импульсов, счетные входы которых соединены между собой, разр дные выходы - с входами соот- ; ветственно первого и второго дешифраторов , выходы которых соединены соответственно с пр мым и инверсным , входами элемента ЗАПРЕТ, выход кото: рого соединен с 1 -входом R S -триггера , которого соединен с шиной запуска, инверсный выход - с входом элемента индикации, пр мой ; выход - с первым входом элемента И, второй вход которого соединен с входами сброса первого и второго счетчиков импульсов и с первой выходной шиной, выход - с второй выходной шиной , отличающийс  тем, что, с целью повьш1ени  быстродействи , в него введен 3 К-триггер, i С-вход которого соединен со счетным входом первого счетчика и мпульсов и (Л с входной шиной, 3 -вход - с выходом первого депшфратора К -вход - с источником уровн  логической единицы , выход - с первой выходной шиной.

Description

vj

О 00 1 Изобретение относитс  к импульс ной технике и может быть использов но в устройствах автоматики и вычи лительной техники, в телеграфии. Цель изобретени  - повышение быстродействи . На фиг.1 приведена электрическа структурна  схема устройства; на фиг.2 - временные диаграммы, по сн ющие работу устройства. Делитель частоты следовани  импульсов содержит входную шину 1, первый и второй дешифраторы 2 и 3, элемен ЗАПРЕТ 4, R S -триггер 5, элемент И 6, элемент 7 индикации и первый и второй счетчики 8 и 9 импульсов , счетные входы которых соединены между собой, разр дные выходы - с входами соответствен но первого и второго дешифраторов и 3, выходы которых соединены соот ветственно с пр мым и инверсным входами элемента ЗАПРЕТ 4, выход которого соединен с R -входом S-триггера 5, S-вход которого сое динен с шиной 10 запуска, инверсный выход - с входом элемента 7 индикации, пр мой выход - с первым входом элемента И 6, второй- вход к торого соединен с входами сброса первого и второго счетчиков 8 и 9 импульсов и с первой выходной шиной 11, выход - с второй выходной 1ПИНОЙ 12, Dк-триггер 13, С-вход которого соединен с счетным входом первого счетчика 8 импульсов и с входной шиной 1,3 -вход - с выходо первого дешифратора 2,К -вход - с источником уровн  логической едини цы, выход - с первой выходной шиной 11. Устройство работает следующим образом. Импульсы входной частоты поступают на счетные входы счетчиков 8 и 9 и С-вход JK -триггера 13 (фиг.2и,). Дешифраторы 2 и 3 вьщел  состо ние счетчиков 8 и 9 соответственно в зависимости от коэффицие та делени  и всегда меньше его на две единицы (фиг.28д). Сигнал с в хода дешифратора 2 поступает на 3-вход 3k -триггера 13, который в следующем периоде входного сигнала переходит в состо ние логической формиру  импульс обнулени  дл  сче чиков 8 и 9 (фиг.2§). В течение эт 12 го периода счегчики 8 и 9 обнул ютс  и выходы дешифраторов 2 и 3 переход т в состо ние логического О. Сигнал с выхода дешифратора 3 (фиг.22) запрещает прохождение через элемент 4 импульса с выхода дешифратора 2 (фиг.2). Установочный импульс дл  R5 -триггера 5 отсутствует и он не измен ет своего первоначального состо ни  (фиг.2€). Возникновение сбо  в одном из счетчиков 8 или 9 приводит к искажению- соответствзтощего цикла работы (фиг.2 - цикл со сбоем, при котором имел место сбой сче;тчика 8 с добавлением к счету ложного входного импульса ) . При этом цикл работы счетчика 8 будет .укорочен и в момент по влени  импульса на выходе дешифратора 2 ( фиг.25) сигнал на выходе дешифратора 3 отсутствует. Поэтому сигнал с выхода дешифратора 2 проходит через элемент 4 и устанавливает RS -триггер 5 в состо ние логического О, запреща  прохождение выходного импульса через элемент 6 на шину 12. Элемент 7 срабатывает и индицирует наличие сбо . В следующем периоде входного сигнала работа счетчиков 8 и 9 синхронизируетс  импульсом сброса с шины 11. При необходимости восстановлени  работы устройства по шине 12 следует по шине 10 подать положительный импульс, устанавливающий R5 -триггер 5 в исходное единичное состо ние. Быстродействие предлагаемого устройства по сравнению с известным увеличилось, так как импульс сброса формируетс  непосредственно под действием фронтов входного сигнала и имеет длительность, равную длительности периода входного сигнала. Кроме того, предлагаемое устройство имеет возможность контрол  результатов делени  частоты высокоскоростных импульсных потоков по достоверности. В зависимости от важности полученного результата возможны два режима работы: с аннулированием при возникновении сбо  результата (новый пуск устройства) и с продолжением процесса делени , когда результат по достоверности, несмотр  на сбои, соответствует поставленным требовани м по данному показателю.

Фиг.2

Claims (1)

1. ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ· ИМПУЛЬСОВ, содержащий входную шину, первый и второй дешифраторы, элемент ЗАПРЕТ, К S-триггер, элемент И, элемент индикации и первый и второй счетчики импульсов, счетные входы которых соединены между собой, разрядные выходы - с входами соот- , ветственно первого и второго дешифраторов, выходы которых соединены соответственно с прямым и инверсным . входами элемента ЗАПРЕТ, выход кото рого соединен с Я -входом R S -триггера, с,-вход которого соединен с шиной запуска, инверсный выход - с входом элемента индикации, прямой выход - с первым входом элемента И, второй вход которого соединен с входами сброса первого и второго счетчиков импульсов и с первой выходной шиной, выход - с второй выходной шиной, отличающийся тем, что, с целью повышения быстродействия, в него введен J К-триггер, С-вход которого соединен со счетным входом первого счетчика импульсов и с входной шиной, 3 -вход - с выходом первого дешифратора,К -вход - с источником уровня логической единицы, выход - с первой выходной шиной.

   I 1175031 2