RU2843505C1 - Селектор двоичных чисел - Google Patents
Селектор двоичных чиселInfo
- Publication number
- RU2843505C1 RU2843505C1 RU2025104035A RU2025104035A RU2843505C1 RU 2843505 C1 RU2843505 C1 RU 2843505C1 RU 2025104035 A RU2025104035 A RU 2025104035A RU 2025104035 A RU2025104035 A RU 2025104035A RU 2843505 C1 RU2843505 C1 RU 2843505C1
- Authority
- RU
- Russia
- Prior art keywords
- elements
- 2and
- inputs
- binary number
- outputs
- Prior art date
Links
Abstract
Изобретение относится к вычислительной технике, а конкретнее к селекторам двоичных чисел, и может быть использовано как средство предварительной обработки информации. Технический результат заключается в упрощении схемы селектора за счет уменьшения ее цены по Квайну и обеспечения однородности аппаратурного состава при сохранении функциональных возможностей. Технический результат достигается за счет того, что в селектор двоичных чисел введены элементов 2И-НЕ, которые сгруппированы по десять элементов в n групп. 1 ил., 1 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известен селектор двоичных чисел [1], который содержит логические элементы и выполняет селекцию меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известного селектора двоичных чисел, относятся ограниченные функциональные возможности и неоднородность аппаратурного состава, обусловленные тем, что не выполняется селекция большего из упомянутых двоичных чисел, и названный аналог содержит элементы двух типов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип селектор двоичных чисел [2], который имеет входов, выходов и выполняет селекцию большего и меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна , и он содержит элементы четырех типов (элементы Запрет, элементы 2ИЛИ, размыкающие и замыкающие ключи).
Техническим результатом изобретения является упрощение схемы селектора двоичных чисел за счет уменьшения ее цены по Квайну и обеспечения однородности аппаратурного состава при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в селекторе двоичных чисел, имеющем входов и выходов, особенность заключается в том, что в него введены элементов 2И-НЕ, которые сгруппированы по десять элементов в n групп, причем в j-й () группе выходы i-го (), ()-го и первый, второй входы десятого элементов 2И-НЕ соединены соответственно с первым, вторым входами ()-го и выходами первого, второго элементов 2И-НЕ, а первый, второй входы k-го () и второй вход ()-го, выход ()-го элементов 2И-НЕ подключены соответственно к первым входам ()-го, ()-го и выходу ()-го, второму входу ()-го элементов 2И-НЕ, выход ()-го элемента 2И-НЕ предыдущей группы и второй вход k-го элемента 2И-НЕ первой группы соединены соответственно со вторым входом k-го элемента 2И-НЕ последующей группы и шиной единичного потенциала, а первые входы шестого, третьего и выходы десятого, девятого элементов 2И-НЕ j-й группы подключены соответственно к j-му, ()-му входам и j-му, ()-му выходам селектора двоичных чисел.
На чертеже представлена схема предлагаемого селектора двоичных чисел.
Селектор двоичных чисел содержит элементы 2И-НЕ 111,…,1101,…,11 n ,…,110 n , которые сгруппированы в n групп так, что j-я () группа содержит элементы 11 j ,…,110 j , причем выходы элементов 1 ij (), 1( i +3) j и первый, второй входы элемента 110 j соединены соответственно с первым, вторым входами элемента 1( i +6) j и выходами элементов 11 j , 12 j , первый, второй входы элемента 1 kj () и второй вход элемента 1( k +3) j , выход элемента 1( k +6) j подключены соответственно к первым входам элементов 1(3 × k ) j , 1( k +3) j и выходу элемента 1(3- k ) j , второму входу элемента 1(9-3 × k ) j , выход элемента 1( k +6) m () и второй вход элемента 1 k 1 соединены соответственно со вторым входом элемента 1 k ( m +1) и шиной единичного потенциала, а первые входы элементов 16 j , 13 j и выходы элементов 110 j , 19 j подключены соответственно к j-му, ()-му входам и j-му, ()-му выходам селектора двоичных чисел.
Работа предлагаемого селектора двоичных чисел осуществляется следующим образом. На его первый,…, n-й и ()-й,…, ()-й входы подаются соответственно произвольные двоичные сигналы и , которые задают подлежащие обработке n-разрядные двоичные числа , (, и , определяют значения старших и младших разрядов соответственно). Тогда сигналы на j-ом () и ()-ом выходах предлагаемого селектора будут определяться выражениями
и , (1)
в которых
;
.
В представленной ниже таблице приведены значения выходных сигналов , предлагаемого селектора, полученные из выражений (1) для всех возможных наборов значений сигналов , на основе значений его внутренних сигналов , , например, при .
| 00 | 00 | 11 | 11 | 11 | 00 | 00 |
| 00 | 01 | 11 | 11 | 01 | 01 | 00 |
| 00 | 10 | 11 | 01 | 01 | 10 | 00 |
| 00 | 11 | 11 | 01 | 01 | 11 | 00 |
| 01 | 00 | 11 | 11 | 10 | 01 | 00 |
| 01 | 01 | 11 | 11 | 11 | 01 | 01 |
| 01 | 10 | 11 | 01 | 01 | 10 | 01 |
| 01 | 11 | 11 | 01 | 01 | 11 | 01 |
| 10 | 00 | 11 | 10 | 10 | 10 | 00 |
| 10 | 01 | 11 | 10 | 10 | 10 | 01 |
| 10 | 10 | 11 | 11 | 11 | 10 | 10 |
| 10 | 11 | 11 | 11 | 01 | 11 | 10 |
| 11 | 00 | 11 | 10 | 10 | 11 | 00 |
| 11 | 01 | 11 | 10 | 10 | 11 | 01 |
| 11 | 10 | 11 | 11 | 10 | 11 | 10 |
| 11 | 11 | 11 | 11 | 11 | 11 | 11 |
Согласно представленной таблице и с учетом регулярного характера наращивания разрядности предлагаемого селектора имеем , , где и есть n-разрядные двоичные числа, задаваемые двоичными сигналами (, и , определяют значения старших и младших разрядов соответственно).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый селектор двоичных чисел выполняет селекцию большего и меньшего из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами, и, что схема предлагаемого селектора двоичных чисел проще, чем у прототипа, поскольку она имеет однородный аппаратурный состав, и ее цена по Квайну равна .
Список цитируемой литературы
1. Патент РФ 2300130, кл. G06F7/02, 2007 г.
2. Патент РФ 2365975, кл. G06F7/06, 2009 г.
Claims (1)
- Селектор двоичных чисел, имеющий входов и выходов, отличающийся тем, что в него введены элементов 2И-НЕ, которые сгруппированы по десять элементов в n групп, причем в j-й () группе выходы i-го (), ()-го и первый, второй входы десятого элементов 2И-НЕ соединены соответственно с первым, вторым входами ()-го и выходами первого, второго элементов 2И-НЕ, а первый, второй входы k-го () и второй вход ()-го, выход ()-го элементов 2И-НЕ подключены соответственно к первым входам ()-го, ()-го и выходу ()-го, второму входу ()-го элементов 2И-НЕ, выход ()-го элемента 2И-НЕ предыдущей группы и второй вход k-го элемента 2И-НЕ первой группы соединены соответственно со вторым входом k-го элемента 2И-НЕ последующей группы и шиной единичного потенциала, а первые входы шестого, третьего и выходы десятого, девятого элементов 2И-НЕ j-й группы подключены соответственно к j-му, ()-му входам и j-му, ()-му выходам селектора двоичных чисел.
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2843505C1 true RU2843505C1 (ru) | 2025-07-14 |
Family
ID=
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030188143A1 (en) * | 2002-03-28 | 2003-10-02 | Intel Corporation | 2N- way MAX/MIN instructions using N-stage 2- way MAX/MIN blocks |
| US20060242215A1 (en) * | 2001-05-25 | 2006-10-26 | Sun Microsystems, Inc. | Circuit for selectively providing maximum or minimum of a pair of floating point operands |
| RU2365975C1 (ru) * | 2008-01-09 | 2009-08-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Селектор двоичных чисел |
| RU2606311C2 (ru) * | 2015-05-12 | 2017-01-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Селектор двоичных чисел |
| RU2710936C2 (ru) * | 2016-12-07 | 2020-01-14 | Частное образовательное учреждение высшего образования "ЮЖНЫЙ УНИВЕРСИТЕТ (ИУБиП)" | Способ нахождения наибольшего и наименьшего числа в произвольном массиве двоичных многозначных чисел и устройство для его реализации |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060242215A1 (en) * | 2001-05-25 | 2006-10-26 | Sun Microsystems, Inc. | Circuit for selectively providing maximum or minimum of a pair of floating point operands |
| US20030188143A1 (en) * | 2002-03-28 | 2003-10-02 | Intel Corporation | 2N- way MAX/MIN instructions using N-stage 2- way MAX/MIN blocks |
| RU2365975C1 (ru) * | 2008-01-09 | 2009-08-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Селектор двоичных чисел |
| RU2606311C2 (ru) * | 2015-05-12 | 2017-01-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Селектор двоичных чисел |
| RU2710936C2 (ru) * | 2016-12-07 | 2020-01-14 | Частное образовательное учреждение высшего образования "ЮЖНЫЙ УНИВЕРСИТЕТ (ИУБиП)" | Способ нахождения наибольшего и наименьшего числа в произвольном массиве двоичных многозначных чисел и устройство для его реализации |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Becker et al. | Probabilities of choices among very similar objects: An experiment to decide between two models | |
| DE3872188T2 (de) | Binaerer vergleicher und sortierwerk fuer binaerzahlen. | |
| US4477904A (en) | Parity generation/detection logic circuit from transfer gates | |
| RU2843505C1 (ru) | Селектор двоичных чисел | |
| KR890002782A (ko) | 데이타 처리 회로용 교차 메모리 | |
| EP3246900B1 (en) | Matrix and key generation device, matrix and key generation system, matrix coupling device, matrix and key generation method, and program | |
| US5426785A (en) | Comparator stack architecture for order statistic filtering of digital imagery | |
| Bhapkar et al. | Some nonparametric tests for multisample problems | |
| RU2789723C1 (ru) | Устройство селекции меньшего из двух двоичных чисел | |
| Anscombe | Quick Analysis Methods for Random Balance, Screening Experiments | |
| Majumder et al. | Investigation on Quine McCluskey method: A decimal manipulation based novel approach for the minimization of Boolean function | |
| RU2790010C1 (ru) | Устройство селекции меньшего из двоичных чисел | |
| RU2791460C1 (ru) | Устройство селекции большего из двоичных чисел | |
| RU2791464C1 (ru) | Устройство селекции меньшего из двоичных чисел | |
| RU2842869C1 (ru) | Компаратор двоичных чисел | |
| RU2710872C1 (ru) | Параллельный счетчик единичных сигналов | |
| Kokosiński | On generation of permutations through decomposition of symmetric groups into cosets | |
| RU2843084C1 (ru) | Компаратор двоичных чисел | |
| RU2849028C1 (ru) | Селектор двоичных чисел | |
| RU2841043C1 (ru) | Устройство сравнения двоичных чисел | |
| RU2840388C1 (ru) | Двоичный вычитатель | |
| RU2708793C1 (ru) | Сумматор по модулю три | |
| RU2829014C1 (ru) | Двоичный вычитатель | |
| RU2847963C1 (ru) | Двоичный вычитатель | |
| RU2791455C1 (ru) | Компаратор двоичных чисел |