RU2356090C1 - Device of logical and arithmetical operations with discrete and analog values of zeros and units - Google Patents
Device of logical and arithmetical operations with discrete and analog values of zeros and units Download PDFInfo
- Publication number
- RU2356090C1 RU2356090C1 RU2007134884/09A RU2007134884A RU2356090C1 RU 2356090 C1 RU2356090 C1 RU 2356090C1 RU 2007134884/09 A RU2007134884/09 A RU 2007134884/09A RU 2007134884 A RU2007134884 A RU 2007134884A RU 2356090 C1 RU2356090 C1 RU 2356090C1
- Authority
- RU
- Russia
- Prior art keywords
- analog
- information input
- information
- input
- multiplier
- Prior art date
Links
- 239000000126 substance Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
- Amplifiers (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.The invention relates to computer technology and can be used to implement both logical and arithmetic operations with discrete and analog values of zeros and ones.
Известны логические устройства, реализующие различные функции преобразования дискретных значений: "Многофункциональный логический модуль" (SU 1621164 А1), "Логическая схема исключающее ИЛИ с тремя входами" (JP 2867253 В2, 10098374 А), "Оптимизированные для топологии тракта передачи данных арифметические и логические функциональные схемы" (US 5982194 А).Known logic devices that implement various functions of converting discrete values: "Multifunctional logic module" (SU 1621164 A1), "Exclusive OR logic with three inputs" (JP 2867253 B2, 10098374 A), "Arithmetic and logical optimized for the data transfer path topology functional circuits "(US 5982194 A).
Каждое из перечисленных устройств аналогов имеет три и более информационных входа, на которые поступают сигналы с уровнями логического нуля либо единицы, один или два информационных выхода и общие устройства - различные логические элементы. Рассматриваемые устройства построены по принципу каскадного соединения логических элементов и формируют на одном или двух информационных выходах значения сигналов с уровнями логического нуля либо единицы, в зависимости от значений сигналов, подаваемых на их информационные входы.Each of the listed analogue devices has three or more information inputs, to which signals with logical zero or one levels, one or two information outputs, and common devices — various logical elements — are received. The devices under consideration are built on the principle of cascade connection of logic elements and form signal values with logical zero or unity levels on one or two information outputs, depending on the values of the signals supplied to their information inputs.
К недостаткам следует отнести возможность функционирования данных устройств только с дискретными значениями сигналов, то есть с уровнями логического нуля, либо единицы.The disadvantages include the ability of these devices to operate only with discrete signal values, that is, with levels of logical zero or unity.
В качестве прототипа выберем наиболее близкое по технической сущности к заявляемому логическое устройство, выполненное как логическая схема на основе булевой функции (Токхайм Р. Микропроцессоры: Курс и упражнения / Пер. с англ., под ред. В.Н.Грасевича. М.: Энергоатомиздат, 1987 - 336 с., на стр.80, рис.3.33). Рассматриваемое логическое устройство состоит из первого и второго логических элементов "НЕ", первого и второго трехвходовых логических элементов "И" и логического элемента "ИЛИ". Первый информационный вход логического устройства в параллель соединен с информационным входом первого инвертора "НЕ" и с первым информационным входом второго трехвходового логического элемента "И", второй информационный вход логического устройства в параллель соединен со вторым информационным входом первого трехвходового логического элемента "И" и со вторым информационным входом второго трехвходового логического элемента "И", третий информационный вход логического устройства в параллель соединен с информационным входом второго инвертора "НЕ" и с третьим информационным входом второго трехвходового логического элемента "И", информационный выход первого инвертора "НЕ" является первым информационным входом первого трехвходового логического элемента "И", информационный выход второго инвертора "НЕ" является третьим информационным входом первого трехвходового логического элемента "И", информационный выход которого является первым информационным входом логического элемента "ИЛИ", информационный выход второго трехвходового логического элемента "И" является вторым информационным входом логического элемента "ИЛИ", информационный выход которого является информационным выходом логического устройства.As a prototype, we choose the logical device closest in technical essence to the claimed one, made as a logic circuit based on a Boolean function (R. Tokheim Microprocessors: Course and exercises / Transl. From English, edited by V.N. Grasevich. M .: Energoatomizdat, 1987 - 336 p., On p. 80, Fig. 3.33). The logical device under consideration consists of the first and second logical elements "NOT", the first and second three-input logic elements "AND" and the logical element "OR". The first information input of the logic device in parallel is connected to the information input of the first inverter "NOT" and to the first information input of the second three-input logic element "I", the second information input of the logical device in parallel is connected to the second information input of the first three-input logic element "And" and the second information input of the second three-input logic element "AND", the third information input of the logical device in parallel is connected to the information input of the second gertor "NOT" and with the third information input of the second three-input logic element "AND", the information output of the first inverter "NOT" is the first information input of the first three-input logic element "AND", the information output of the second inverter "NOT" is the third information input of the first three-input logic element element "AND", the information output of which is the first information input of the logic element "OR", the information output of the second three-input logic element "AND" is the second info the input of the OR gate, the information output of which is the information output of the logical device.
Недостатком устройства-прототипа является возможность функционирования только с дискретными значениями сигналов, то есть с уровнями логического нуля, либо единицы.The disadvantage of the prototype device is the ability to operate only with discrete values of the signals, that is, with levels of logical zero or unity.
В аппаратуре передачи дискретной информации широко используются устройства, реализующие различные логические операции. Однако, в ряде случаев, для улучшения точности оценки необходимо производить вычисления с использованием аналоговых значений. В этом случае возникает необходимость разработки дискретно-аналогового устройства, оперирующего как дискретными, так и аналоговыми значениями.In apparatus for transmitting discrete information, devices that implement various logical operations are widely used. However, in some cases, to improve the accuracy of the assessment, it is necessary to perform calculations using analog values. In this case, there is a need to develop a discrete-analog device that operates with both discrete and analog values.
Технической задачей, на решение которой направлено предлагаемое устройство, является расширение функциональных возможностей устройства за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Аналоговые значения от 0 (нет сигнала) до 1 (максимальный уровень сигнала) могут быть получены в дробных значениях путем дискретизации, например принимаемой псевдослучайной последовательности, сформированной на основе характеристического полинома n-го порядка, где n>3, путем нелинейного преобразования по заданной дискретной функции. Дискретизируют ее элементы с частотой, в k раз превышающей тактовую частоту принимаемой псевдослучайной последовательности, где k≥2.The technical problem to which the proposed device is aimed is to expand the functionality of the device by implementing both logical and arithmetic operations with discrete and analog values of zeros and ones. Analog values from 0 (no signal) to 1 (maximum signal level) can be obtained in fractional values by discretization, for example, a received pseudo-random sequence formed on the basis of a characteristic polynomial of the nth order, where n> 3, by non-linear transformation by a given discrete functions. Its elements are discretized with a frequency k times higher than the clock frequency of the received pseudo-random sequence, where k≥2.
Поставленная задача решается с помощью предлагаемого устройства логических арифметических операций с дискретными и аналоговыми значениями нулей и единиц, содержащего первый, второй, третий информационные входы и информационный выход, а также дополнительный информационный вход, первый, второй, третий аналоговые вычитатели, первый, второй, третий, четвертый, пятый аналоговые перемножители, аналоговый сумматор. Дополнительный информационный вход устройства является первым информационным входом первого и второго аналоговых вычитателей, в которых происходит вычитание из сигнала, поступающего на дополнительный информационный вход. Первый информационный вход устройства в параллель соединен со вторым информационным входом первого аналогового вычитателя и вторым информационным входом четвертого аналогового перемножителя. Второй информационный вход устройства в параллель соединен со вторым информационным входом первого аналогового перемножителя и первым информационным входом второго аналогового перемножителя. Третий информационный вход устройства соединен в параллель со вторым информационным входом второго аналогового вычитателя и вторым информационным входом второго аналогового перемножителя. Информационный выход первого аналогового вычитателя является первым информационным входом первого аналогового перемножителя, а информационный выход второго аналогового вычитателя является вторым информационным входом третьего аналогового перемножителя. Информационный выход первого аналогового пермножителя является первым информационным входом третьего аналогового перемножителя. Информационный выход второго аналогового пермножителя является первым информационным входом четвертого аналогового перемножителя. Информационный выход третьего аналогового перемножителя соединен в параллель со вторым информационным входом первого аналогового сумматора и вторым информационным входом пятого аналогового перемножителя. Информационный выход четвертого аналогового перемножителя соединен в параллель с первым информационным входом первого аналогового сумматора и первым информационным входом пятого аналогового перемножителя. Информационный выход первого аналогового сумматора является первым информационным входом третьего аналогового вычитателя, а информационный выход пятого аналогового перемножителя является вторым информационным входом третьего аналогового вычитателя, информационный выход которого является информационным выходом устройства. Для получения дискретно-аналогового устройства необходимо заменить логические операции соответствующими им аналоговыми. Схемы аналоговых элементов, которые использованы в устройстве, известны и приведены в книге: А.А.Сикарев, О.Н.Лебедев "Микроэлектронные устройства формирования и обработки сложных сигналов". - М.: Радио и связь, 1983, стр.194, рис.7.6.The problem is solved using the proposed device of logical arithmetic operations with discrete and analog values of zeros and ones, containing the first, second, third information inputs and information output, as well as an additional information input, first, second, third analog subtractors, first, second, third , fourth, fifth analog multipliers, analog adder. The additional information input of the device is the first information input of the first and second analog subtractors, in which the subtraction from the signal arriving at the additional information input occurs. The first information input of the device in parallel is connected to the second information input of the first analog subtractor and the second information input of the fourth analog multiplier. The second information input of the device in parallel is connected to the second information input of the first analog multiplier and the first information input of the second analog multiplier. The third information input of the device is connected in parallel with the second information input of the second analog subtractor and the second information input of the second analog multiplier. The information output of the first analog subtractor is the first information input of the first analog multiplier, and the information output of the second analog subtractor is the second information input of the third analog multiplier. The information output of the first analog multiplier is the first information input of the third analog multiplier. The information output of the second analog multiplier is the first information input of the fourth analog multiplier. The information output of the third analog multiplier is connected in parallel with the second information input of the first analog adder and the second information input of the fifth analog multiplier. The information output of the fourth analog multiplier is connected in parallel with the first information input of the first analog adder and the first information input of the fifth analog multiplier. The information output of the first analog adder is the first information input of the third analog subtractor, and the information output of the fifth analog multiplier is the second information input of the third analog subtractor, the information output of which is the information output of the device. To obtain a discrete-analog device, it is necessary to replace the logical operations with their corresponding analog ones. Schemes of analog elements used in the device are known and are given in the book: A.A.Sikarev, O.N. Lebedev "Microelectronic devices for generating and processing complex signals". - M.: Radio and Communications, 1983, p. 194, Fig.7.6.
В таблице 1 представлены реализуемые логическая и аналоговая функции инверсии, а также таблицы истинности рассматриваемых устройств.Table 1 presents the implemented logical and analog inversion functions, as well as the truth tables of the devices in question.
В таблице 2 представлены реализуемые логическая и аналоговая функции конъюнкции, а также таблицы истинности рассматриваемых устройств.Table 2 presents the realized logical and analog conjunction functions, as well as the truth tables of the devices under consideration.
В таблице 3 представлены реализуемые логическая и аналоговая функции дизъюнкции, а также таблицы истинности рассматриваемых устройств. Таким образом, заменяя логические операции соответствующими аналоговыми, получим аналоговое устройство, оперирующее с аналоговыми значениями.Table 3 presents the implemented logical and analog disjunction functions, as well as the truth tables of the devices under consideration. Thus, replacing the logical operations with the corresponding analog ones, we get an analog device that operates with analog values.
Аналоговое устройство реализует функцию:An analog device implements the function:
Y'=В'(1-С')(1-А')+С'В'А'-В'(1-С')(1-А')С'В'А',Y '= B' (1-C ') (1-A') + C'B'A'-B '(1-C') (1-A ') C'B'A',
где Y', A', B', C' - аналоговые значения.where Y ', A', B ', C' are analog values.
В таблице 4 представлена таблица истинности предлагаемого устройства.Table 4 presents the truth table of the proposed device.
Указанная новая совокупность признаков заявленного дискретно-аналогового устройства, за счет замены логических элементов соответствующими им арифметическими, позволяет расширить функциональные возможности устройства, как видно из таблицы 4, за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.The specified new set of features of the claimed discrete-analog device, by replacing the logical elements with their corresponding arithmetic, allows you to expand the functionality of the device, as can be seen from table 4, by implementing both logical and arithmetic operations with discrete and analog values of zeros and ones.
Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественными всем признакам заявленного устройства, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".The analysis of the prior art by the applicant made it possible to establish that there are no analogues that are characterized by sets of features identical to all the features of the claimed device, which indicates compliance of the claimed invention with the condition of patentability "novelty".
Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными признаками прототипа заявленного изобретения, показали, что они не следуют явным образом из уровня техники. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".Search results for known solutions in this and related fields of technology in order to identify features that match the distinctive features of the prototype of the claimed invention have shown that they do not follow explicitly from the prior art. Therefore, the claimed invention meets the condition of patentability "inventive step".
Предложенное устройство изображено на чертеже, на котором представлена структурная схема устройства логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.The proposed device is shown in the drawing, which shows a block diagram of a device for logical and arithmetic operations with discrete and analog values of zeros and ones.
Устройство логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц состоит из первого, второго и третьего аналоговых вычитателей 1.1, 1.2, 1.3 соответственно, первого, второго, третьего, четвертого, пятого аналоговых перемножителей 2.1, 2.2, 2.3, 2.4, 2.5 соответственно, аналогового сумматора 3. Дополнительный информационный вход устройства «I» является первым информационным входом первого и второго аналоговых вычитателей 1.1, 1.2, в которых происходит вычитание из сигнала, поступающего на дополнительный информационный вход. Первый информационный вход устройства - А' в параллель соединен со вторым информационным входом первого аналогового вычитателя 1.1 и вторым информационным входом четвертого аналогового перемножителя 2.4. Второй информационный вход устройства - В' в параллель соединен со вторым информационным входом первого аналогового перемножителя 2.1 и первым информационным входом второго аналогового перемножителя 2.2. Третий информационный вход устройства - С' соединен в параллель со вторым информационным входом второго аналогового вычитателя 1.2 и вторым информационным входом второго аналогового перемножителя 2.2. Информационный выход первого аналогового вычитателя 1.1 является первым информационным входом первого аналогового перемножителя 2.1, а информационный выход второго аналогового вычитателя 1.2 является вторым информационным входом третьего аналогового перемножителя 2.3. Информационный выход первого аналогового пермножителя 2.1 является первым информационным входом третьего аналогового перемножителя 2.3. Информационный выход второго аналогового пермножителя 2.2 является первым информационным входом четвертого аналогового перемножителя 2.4. Информационный выход третьего аналогового перемножителя 2.3 соединен в параллель со вторым информационным входом первого аналогового сумматора 3.1 и вторым информационным входом пятого аналогового перемножителя 2.5. Информационный выход четвертого аналогового перемножителя 2.4 соединен в параллель с первым информационным входом первого аналогового сумматора 3.1 и первым информационным входом пятого аналогового перемножителя 2.5. Информационный выход первого аналогового сумматора 3.1 является первым информационным входом третьего аналогового вычитателя 1.3, а информационный выход пятого аналогового перемножителя 2.5 является вторым информационным входом третьего аналогового вычитателя 1.3, информационный выход которого является информационным выходом устройства. Первый, второй и третий аналоговые вычитатели 1.1, 1.2, 1.3 соответственно предназначены для вычитания значений сигналов, поступающих на их входы. Первый, второй, третий, четвертый и пятый аналоговые перемножители 2.1, 2.2, 2.3, 2.4, 2.5 соответственно предназначены для перемножения аналоговых значений сигналов, поступающих на их входы. Аналоговый сумматор 3.1 предназначен для суммирования поступающих на его входы сигналов.The device of logical and arithmetic operations with discrete and analog values of zeros and ones consists of the first, second, and third analog subtractors 1.1, 1.2, 1.3, respectively, the first, second, third, fourth, fifth analog multipliers 2.1, 2.2, 2.3, 2.4, 2.5, respectively , analog adder 3. The additional information input of the device “I” is the first information input of the first and second analog subtractors 1.1, 1.2, in which the subtraction from the signal arriving at the additional information th input. The first information input of the device - A 'in parallel is connected to the second information input of the first analog subtractor 1.1 and the second information input of the fourth analog multiplier 2.4. The second information input of the device - B 'in parallel is connected to the second information input of the first analog multiplier 2.1 and the first information input of the second analog multiplier 2.2. The third information input of the device - C 'is connected in parallel with the second information input of the second analog subtractor 1.2 and the second information input of the second analog multiplier 2.2. The information output of the first analog subtractor 1.1 is the first information input of the first analog multiplier 2.1, and the information output of the second analog subtractor 1.2 is the second information input of the third analog multiplier 2.3. The information output of the first analog multiplier 2.1 is the first information input of the third analog multiplier 2.3. The information output of the second analog multiplier 2.2 is the first information input of the fourth analog multiplier 2.4. The information output of the third analog multiplier 2.3 is connected in parallel with the second information input of the first analog adder 3.1 and the second information input of the fifth analog multiplier 2.5. The information output of the fourth analog multiplier 2.4 is connected in parallel with the first information input of the first analog adder 3.1 and the first information input of the fifth analog multiplier 2.5. The information output of the first analog adder 3.1 is the first information input of the third analog subtractor 1.3, and the information output of the fifth analog multiplier 2.5 is the second information input of the third analog subtractor 1.3, the information output of which is the information output of the device. The first, second and third analog subtractors 1.1, 1.2, 1.3, respectively, are designed to subtract the values of the signals received at their inputs. The first, second, third, fourth and fifth analog multipliers 2.1, 2.2, 2.3, 2.4, 2.5, respectively, are designed to multiply the analog values of the signals supplied to their inputs. Analog adder 3.1 is designed to sum the signals received at its inputs.
Заявленное устройство логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц работает следующим образом. Аналоговые значения (единица или ноль), либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на первый А', второй В', третий С' информационные входы дискретно-аналогового устройства. На дополнительный информационный вход "1" устройства поступает сигнал с уровнем логической единицы. В первом аналоговом вычитателе 1.1 производится вычитание из сигнала, поступающего на дополнительный информационный вход "1" устройства, значения сигнала, поступающего на первый информационный вход А' устройства. Во втором аналоговом вычитателе 1.2 производится вычитание из сигнала, поступающего на дополнительный информационный вход "1" устройства, значения сигнала, поступающего на третий информационный вход С' устройства. В первом аналоговом перемножителе 2.1 производится перемножение разностного сигнала, поступающего с информационного выхода первого аналогового вычитателя 1.1, с информационным сигналом, поступающим со второго информационного входа В'. Во втором аналоговом перемножителе 2.2 производится перемножение сигналов, поступающих со второго информационного входа В', с сигналом, поступающим с третьего информационного входа С'. В третьем аналоговом перемножителе 2.3 производится перемножение сигналов, поступающих с информационного выхода первого аналогового перемножителя 2.1, с сигналом, поступающим с информационного выхода второго аналогового вычитателя 1.2. В четвертом аналоговом перемножителе 2.4 производится перемножение сигналов, поступающих с информационного выхода второго аналогового перемножителя 2.2, с сигналом, поступающим с первого информационного входа А дискретно-аналогового устройства. В пятом аналоговом перемножителе 2.5 производится перемножение сигналов, поступающих с информационного выхода четвертого аналогового перемножителя 2.4, с сигналом, поступающим с информационного выхода третьего аналогового перемножителя 2.3. В аналоговом сумматоре 3.1 производится суммирование сигналов, поступающих с информационного выхода четвертого аналогового перемножителя 2.4, с сигналом, поступающим с информационного выхода третьего аналогового перемножителя 2.3. В третьем аналоговом вычитателе 1.3 производится вычитание из сигнала, поступающего с информационного выхода аналогового сумматора 3.1, сигнала, поступающего с информационного выхода пятого аналогового перемножителя 2.5. Разностный сигнал поступает на информационный выход третьего аналогового вычитателя 1.3, являющийся информационным выходом Y' устройства логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.The claimed device of logical and arithmetic operations with discrete and analog values of zeros and ones works as follows. Analog values (one or zero) or discrete values (with a logic level of zero or zero) are sent in parallel to the first A ', second B', third C 'information inputs of the discrete-analog device. At the additional information input "1" of the device receives a signal with the level of a logical unit. In the first analog subtractor 1.1, the value of the signal fed to the first information input A 'of the device is subtracted from the signal supplied to the additional information input "1" of the device. In the second analog subtractor 1.2, the value of the signal fed to the third information input C 'of the device is subtracted from the signal supplied to the additional information input "1" of the device. In the first analog multiplier 2.1, the difference signal from the information output of the first analog subtractor 1.1 is multiplied with the information signal coming from the second information input B '. In the second analog multiplier 2.2, the signals from the second information input B 'are multiplied with the signal coming from the third information input C'. In the third analog multiplier 2.3, the signals coming from the information output of the first analog multiplier 2.1 are multiplied with the signal coming from the information output of the second analog subtractor 1.2. In the fourth analog multiplier 2.4, the signals from the information output of the second analog multiplier 2.2 are multiplied with the signal from the first information input A of the discrete-analog device. In the fifth analog multiplier 2.5, the signals from the information output of the fourth analog multiplier 2.4 are multiplied with the signal coming from the information output of the third analog multiplier 2.3. In the analog adder 3.1, the signals coming from the information output of the fourth analog multiplier 2.4 are summed up with the signal coming from the information output of the third analog multiplier 2.3. In the third analog subtractor 1.3, the signal coming from the information output of the fifth analog multiplier 2.5 is subtracted from the signal coming from the information output of the analog adder 3.1. The difference signal is fed to the information output of the third analog subtractor 1.3, which is the information output Y 'of the device of logical and arithmetic operations with discrete and analog values of zeros and ones.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2007134884/09A RU2356090C1 (en) | 2007-09-19 | 2007-09-19 | Device of logical and arithmetical operations with discrete and analog values of zeros and units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2007134884/09A RU2356090C1 (en) | 2007-09-19 | 2007-09-19 | Device of logical and arithmetical operations with discrete and analog values of zeros and units |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2007134884A RU2007134884A (en) | 2009-03-27 |
| RU2356090C1 true RU2356090C1 (en) | 2009-05-20 |
Family
ID=40542335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2007134884/09A RU2356090C1 (en) | 2007-09-19 | 2007-09-19 | Device of logical and arithmetical operations with discrete and analog values of zeros and units |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2356090C1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2422897C2 (en) * | 2009-07-28 | 2011-06-27 | Государственное образовательное учреждение высшего профессионального образования "Новочеркасское высшее военное командное училище связи (военный институт) имени Маршала Советского Союза В.Д. Соколовского" | Discrete-analogue device |
| RU2427036C2 (en) * | 2009-07-28 | 2011-08-20 | Государственное образовательное учреждение высшего профессионального образования "Новочеркасское высшее военное командное училище связи (военный институт) имени Маршала Советского Союза В.Д. Соколовского" | Discrete-analogue device |
| RU2434284C1 (en) * | 2010-06-23 | 2011-11-20 | Государственное образовательное учреждение высшего профессионального образования "Новочеркасское высшее военное командное училище связи (военный институт) имени Маршала Советского Союза В.Д. Соколовского" | Discrete-analogue device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1621164A1 (en) * | 1988-04-20 | 1991-01-15 | Организация П/Я Х-5263 | Multiple-function logic module |
| US5982194A (en) * | 1995-12-28 | 1999-11-09 | Lsi Logic Corporation | Arithmetic and logic function circuits optimized for datapath layout |
| WO2001050607A1 (en) * | 1999-12-30 | 2001-07-12 | Adaptive Silicon, Inc. | Programmable logic device with configurable function cells to perform boolean and arithmetic |
| RU2285290C2 (en) * | 2004-11-09 | 2006-10-10 | Новочеркасское Высшее Военное Командное Училище Связи (Военный Институт) | Digital-analog device |
| RU2289201C2 (en) * | 2004-11-09 | 2006-12-10 | Новочеркасский военный институт связи | Device for logical and arithmetical operations with discrete and analog values of zeroes and ones |
-
2007
- 2007-09-19 RU RU2007134884/09A patent/RU2356090C1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1621164A1 (en) * | 1988-04-20 | 1991-01-15 | Организация П/Я Х-5263 | Multiple-function logic module |
| US5982194A (en) * | 1995-12-28 | 1999-11-09 | Lsi Logic Corporation | Arithmetic and logic function circuits optimized for datapath layout |
| WO2001050607A1 (en) * | 1999-12-30 | 2001-07-12 | Adaptive Silicon, Inc. | Programmable logic device with configurable function cells to perform boolean and arithmetic |
| RU2285290C2 (en) * | 2004-11-09 | 2006-10-10 | Новочеркасское Высшее Военное Командное Училище Связи (Военный Институт) | Digital-analog device |
| RU2289201C2 (en) * | 2004-11-09 | 2006-12-10 | Новочеркасский военный институт связи | Device for logical and arithmetical operations with discrete and analog values of zeroes and ones |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2422897C2 (en) * | 2009-07-28 | 2011-06-27 | Государственное образовательное учреждение высшего профессионального образования "Новочеркасское высшее военное командное училище связи (военный институт) имени Маршала Советского Союза В.Д. Соколовского" | Discrete-analogue device |
| RU2427036C2 (en) * | 2009-07-28 | 2011-08-20 | Государственное образовательное учреждение высшего профессионального образования "Новочеркасское высшее военное командное училище связи (военный институт) имени Маршала Советского Союза В.Д. Соколовского" | Discrete-analogue device |
| RU2434284C1 (en) * | 2010-06-23 | 2011-11-20 | Государственное образовательное учреждение высшего профессионального образования "Новочеркасское высшее военное командное училище связи (военный институт) имени Маршала Советского Союза В.Д. Соколовского" | Discrete-analogue device |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2007134884A (en) | 2009-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9600238B2 (en) | Fully digital chaotic differential equation-based systems and methods | |
| Gopal et al. | Design and synthesis of reversible arithmetic and Logic Unit (ALU) | |
| Chow et al. | A Karatsuba-based Montgomery multiplier | |
| Grover et al. | Design of FPGA based 32-bit Floating Point Arithmetic Unit and verification of its VHDL code using MATLAB | |
| Sridevi et al. | Design of a high speed multiplier (ancient vedic mathematics approach) | |
| Gebali et al. | Efficient Scalable Serial Multiplier Over GF ($\textbf {2}^{\boldsymbol {m}} $) Based on Trinomial | |
| RU2356090C1 (en) | Device of logical and arithmetical operations with discrete and analog values of zeros and units | |
| RU2374677C1 (en) | Device of logical and arithmetical operations with discrete and analog values of nulls and units | |
| RU2289201C2 (en) | Device for logical and arithmetical operations with discrete and analog values of zeroes and ones | |
| Basha et al. | Design of CMOS full subtractor using 10T for object detection application | |
| Janwadkar et al. | Qualitative and quantitative analysis of parallel-prefix adders | |
| RU2285290C2 (en) | Digital-analog device | |
| Gao et al. | Efficient realization of bcd multipliers using fpgas | |
| RU2427036C2 (en) | Discrete-analogue device | |
| RU2432611C1 (en) | Discrete-analogue device | |
| Lakshmi et al. | Implementation of Vedic multiplier using reversible gates | |
| RU2434284C1 (en) | Discrete-analogue device | |
| Yagain et al. | FIR filter design based on retiming automation using VLSI design metrics | |
| RU2422897C2 (en) | Discrete-analogue device | |
| Gumber et al. | Performance analysis of floating point adder using vhdl on reconfigurable hardware | |
| Piestrak | Design of multi-residue generators using shared logic | |
| Mewada et al. | Estimating the Maximum Propagation Delay of 4-bit Ripple Carry Adder Using Reduced Input Transitions | |
| Nirmal et al. | Novel Delay Efficient Approach for Vedic Multiplier with Generic Adder Module | |
| Ashok Chaitanya Varma et al. | High-Throughput VLSI Architectures for CRC-16 computation in VLSI signal processing | |
| Pakkiraiah et al. | Design of Low Power Modular (x mod p) Reduction Unit Based on Switching Activity for Data Security Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20090920 |