RU2229159C1 - Rank filter - Google Patents
Rank filter Download PDFInfo
- Publication number
- RU2229159C1 RU2229159C1 RU2003101944/09A RU2003101944A RU2229159C1 RU 2229159 C1 RU2229159 C1 RU 2229159C1 RU 2003101944/09 A RU2003101944/09 A RU 2003101944/09A RU 2003101944 A RU2003101944 A RU 2003101944A RU 2229159 C1 RU2229159 C1 RU 2229159C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- inputs
- output
- relator
- keys
- Prior art date
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.The invention relates to automation and analog computing, and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.
Известны ранговые фильтры (см. например фиг.1 в описании изобретения к патенту РФ 2124754, кл. G 06 G 7/52, 1999 г.), которые обеспечивают выбор минимального, медианного или максимального из трех входных аналоговых сигналов.Known rank filters (see, for example, figure 1 in the description of the invention to the patent of the Russian Federation 2124754, CL G 06 G 7/52, 1999), which provide the choice of the minimum, median or maximum of the three input analog signals.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых фильтров, относится ограниченные функциональные возможности, обусловленные тем, что не допускается обработка четырех входных аналоговых сигналов.The reason that impedes the achievement of the technical result indicated below when using known rank filters includes limited functionality, due to the fact that processing of four input analog signals is not allowed.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, ранговый фильтр (фиг.1 в описании изобретения к патенту РФ 2171496, кл. G 06 G 7/52, 2001 г.), который содержит шесть реляторов и обеспечивает выбор минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов.The closest device of the same purpose to the claimed invention in terms of features is the rank filter adopted in the prototype (FIG. 1 in the description of the invention to RF patent 2171496, class G 06 G 7/52, 2001), which contains six relators and provides the choice of the minimum, supraminimum, submaximal or maximum of the four input analog signals.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты.The reason that impedes the achievement of the technical result indicated below when using the prototype includes high hardware costs.
Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.The technical result of the invention is to reduce hardware costs while maintaining the functionality of the prototype.
Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом фильтре, содержащем шесть реляторов, каждый из которых содержит компаратор, неинвертирующий и инвертирующий входы которого соединены соответственно с входом первого и входом второго ключей, выполненных соответственно замыкающим и размыкающим и подсоединенных выходами к выходу релятора, первый и второй входы которого соединены соответственно с неинвертирующим и инвертирующим входами компаратора, в i-м () реляторе выход компаратора подсоединен к первому входу булевого элемента “исключающее ИЛИ”, второй вход которого является входом управления i-го релятора, а выход соединен с управляющим входом первого и второго ключей, особенность заключается в том, что в j-й () релятор введены третий и четвертый ключи, выполненные соответственно замыкающим и размыкающим и подсоединенные выходами к дополнительному выходу j-го релятора, первый и второй входы которого соединены соответственно с входом четвертого и входом третьего ключей, подсоединенных управляющим входом к выходу компаратора и управляющему входу первого, второго ключей, первый, второй входы первого и первый, второй входы второго реляторов подключены соответственно к первому, второму и третьему, четвертому информационным входам рангового фильтра, выход и дополнительный выход первого релятора соединены соответственно с первым входом четвертого и первым входом третьего реляторов, выход и дополнительный выход второго релятора подключены соответственно к второму входу третьего и второму входу пятого реляторов, а выход и дополнительный выход третьего релятора соединены соответственно с вторым входом четвертого и первым входом пятого реляторов, выходы которых подключены соответственно к первому и второму входам шестого релятора, подсоединенного выходом к выходу рангового фильтра, первый - третий управляющие входы которого образованы соответственно входами управления четвертого - шестого реляторов.The specified technical result during the implementation of the invention is achieved by the fact that in a rank filter containing six relators, each of which contains a comparator, the non-inverting and inverting inputs of which are connected respectively to the input of the first and the input of the second key, respectively made by closing and opening and connected to the output of the relay , the first and second inputs of which are connected respectively with the non-inverting and inverting inputs of the comparator, in the i-th ) to the relator, the comparator output is connected to the first input of the exclusive OR boolean element, the second input of which is the control input of the i-th relay and the output is connected to the control input of the first and second keys, the peculiarity is that in the j-th ) the relator introduced the third and fourth keys, respectively made by closing and opening and connected by outputs to the additional output of the j-th relay, the first and second inputs of which are connected respectively to the input of the fourth and input of the third keys connected by the control input to the output of the comparator and the control input of the first, second keys, the first, second inputs of the first and first, second inputs of the second relators are connected respectively to the first, second and third, fourth information inputs of a rank filter RA, the output and additional output of the first relator are connected respectively to the first input of the fourth and first input of the third relator, the output and additional output of the second relay are connected respectively to the second input of the third and second input of the fifth relator, and the output and additional output of the third relator are connected respectively to the second input the fourth and first inputs of the fifth relators, the outputs of which are connected respectively to the first and second inputs of the sixth relay, connected by the output to the output of the rank fil tra, the first - sixth relators - the third control inputs of the fourth control inputs which are formed respectively.
На фиг.1 представлена схема предлагаемого рангового фильтра. На фиг.2 изображены схемы реляторов, использованных при построении указанного фильтра.Figure 1 presents a diagram of the proposed rank filter. Figure 2 shows the diagram of the relators used in the construction of the specified filter.
Ранговый фильтр содержит реляторы 11-16. Каждый релятор содержит компаратор 2, первый 31 и второй 32 ключи, выполненные соответственно замыкающим и размыкающим, релятор 1j (фиг.2а) () дополнительно содержит третий 33 и четвертый 34 ключи, выполненные соответственно замыкающим и размыкающим, а релятор 1i, (фиг.2б) () дополнительно содержит булевый элемент “исключающее ИЛИ” 4, причем в каждом реляторе неинвертирующий и инвертирующий входы компаратора 2 соединены соответственно с входами ключей 31 и 32, подсоединенных выходами к выходу релятора, первый и второй входы которого соединены соответственно с неинвертирующим и инвертирующим входами компаратора 2, в реляторе 1i, выход компаратора 2 подсоединен к первому входу элемента 4, второй вход которого является входом управления релятора 1i, а выход соединен с управляющим входом ключей 31, 32, в реляторе 1j выходы ключей 33 и 34 соединены с дополнительным выходом релятора 1j, первый и второй входы которого соединены соответственно с входами ключей 34 и 33, подсоединенных управляющим входом к выходу компаратора 2 и управляющему входу ключей 31, 32, первый, второй входы релятора 11 и первый, второй входы релятора 12 подключены соответственно к первому, второму и третьему, четвертому информационным входам рангового фильтра, выход и дополнительный выход релятора 11 соединены соответственно с первыми входами реляторов 14 и 13, выход и дополнительный выход релятора 1з подключены соответственно к вторым входам реляторов 13 и 15, а выход и дополнительный выход релятора 13 соединены соответственно с вторым входом релятора 14 и первым входом релятора 15, выходы реляторов 14 и 15 подключены соответственно к первому и второму входам релятора 16, подсоединенного выходом к выходу рангового фильтра, первый - третий управляющие входы которого образованы соответственно входами управления реляторов 14–16.The rank filter contains relators 1 1 -1 6 . Each relator contains a
Работа предлагаемого рангового фильтра осуществляется следующим образом. На его первый - четвертый информационные входы подаются соответственно подлежащие обработке аналоговые сигналы (напряжения) χ1-χ4; на его первом, втором, третьем управляющих входах фиксируются соответственно необходимые управляющие сигналы ƒ1, ƒ2, ƒ3 ∈{0,1}. Если сигнал на первом входе релятора 1j () больше либо меньше сигнала на его втором входе, то ключи 31, 33 соответственно замкнуты либо разомкнуты, а ключи 32, 34 соответственно разомкнуты либо замкнуты. Следовательно, релятор 1j будет выделять на своих выходе и дополнительном выходе соответственно наибольший и наименьший из сигналов, действующих на его первом, втором входах. Если на входе управления релятора 1i, () присутствует логический “0” (логическая “1”) и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 31 соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 32 соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, если на входе управления релятора 1i, присутствует лог. “0” (лог.“1”), то этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом и втором входах. Таким образом, операция, воспроизводимая предлагаемым фильтром, определяется выражениемThe work of the proposed rank filter is as follows. At its first and fourth information inputs, analog signals (voltages) χ 1 -χ 4 to be processed are respectively supplied; on its first, second, and third control inputs, the necessary control signals ƒ 1 , ƒ 2 , ƒ 3 ∈ {0,1} are respectively fixed. If the signal at the first input of the relay 1 j ( ) is there more or less signal at its second input, then the
где символами и · обозначены соответственно операции mах и min. При этом ранговый фильтр (фиг.1) содержит 6 компараторов, 18 ключей и 3 булевых элемента “исключающее ИЛИ”. Отметим, что в состав прототипа входят 11 компараторов, 22 ключа и 11 булевых элементов “исключающее ИЛИ”.where symbols and · the operations max and min, respectively, are indicated. At the same time, the rank filter (Fig. 1) contains 6 comparators, 18 keys and 3 “exclusive OR” Boolean elements. Note that the prototype includes 11 comparators, 22 keys, and 11 “exclusive OR” booleans.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый фильтр обеспечивает выбор минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов и обладает меньшими по сравнению с прототипом аппаратурными затратами.The above information allows us to conclude that the proposed rank filter provides the choice of the minimum, supraminimum, submaximal or maximum of the four input analog signals and has lower hardware costs compared to the prototype.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2003101944/09A RU2229159C1 (en) | 2003-01-24 | 2003-01-24 | Rank filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2003101944/09A RU2229159C1 (en) | 2003-01-24 | 2003-01-24 | Rank filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2229159C1 true RU2229159C1 (en) | 2004-05-20 |
| RU2003101944A RU2003101944A (en) | 2004-08-20 |
Family
ID=32679451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2003101944/09A RU2229159C1 (en) | 2003-01-24 | 2003-01-24 | Rank filter |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2229159C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2284651C1 (en) * | 2005-04-22 | 2006-09-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Rank filter |
| RU2595959C1 (en) * | 2015-03-13 | 2016-08-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Ranked filter |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1380925A (en) * | 1971-03-18 | 1975-01-15 | Qeleq Ltd | Data handling system |
| SU1541636A1 (en) * | 1988-05-24 | 1990-02-07 | Специальное Конструкторское Бюро Вычислительной Техники Института Кибернетики Ан Эсср | Device for ranking analog signals |
| RU2112276C1 (en) * | 1996-02-15 | 1998-05-27 | Ульяновский государственный технический университет | Relating amplitude selector |
| RU2124754C1 (en) * | 1996-02-15 | 1999-01-10 | Ульяновский государственный технический университет | Rank filter |
| RU2171496C1 (en) * | 2000-10-31 | 2001-07-27 | Ульяновский государственный технический университет | Rank filter |
| RU2177643C1 (en) * | 2000-11-14 | 2001-12-27 | Ульяновский государственный технический университет | Analog processor unit |
| RU2192045C1 (en) * | 2001-10-26 | 2002-10-27 | Ульяновский государственный технический университет | Rank filter |
-
2003
- 2003-01-24 RU RU2003101944/09A patent/RU2229159C1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1380925A (en) * | 1971-03-18 | 1975-01-15 | Qeleq Ltd | Data handling system |
| SU1541636A1 (en) * | 1988-05-24 | 1990-02-07 | Специальное Конструкторское Бюро Вычислительной Техники Института Кибернетики Ан Эсср | Device for ranking analog signals |
| RU2112276C1 (en) * | 1996-02-15 | 1998-05-27 | Ульяновский государственный технический университет | Relating amplitude selector |
| RU2124754C1 (en) * | 1996-02-15 | 1999-01-10 | Ульяновский государственный технический университет | Rank filter |
| RU2171496C1 (en) * | 2000-10-31 | 2001-07-27 | Ульяновский государственный технический университет | Rank filter |
| RU2177643C1 (en) * | 2000-11-14 | 2001-12-27 | Ульяновский государственный технический университет | Analog processor unit |
| RU2192045C1 (en) * | 2001-10-26 | 2002-10-27 | Ульяновский государственный технический университет | Rank filter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2284651C1 (en) * | 2005-04-22 | 2006-09-27 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Rank filter |
| RU2595959C1 (en) * | 2015-03-13 | 2016-08-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Ranked filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2112276C1 (en) | Relating amplitude selector | |
| RU2124754C1 (en) | Rank filter | |
| RU2171496C1 (en) | Rank filter | |
| RU2602382C1 (en) | Ranked filter | |
| RU2248034C1 (en) | Logical converter | |
| RU2230360C1 (en) | Rank filter | |
| RU2249844C2 (en) | Logic module | |
| RU2229159C1 (en) | Rank filter | |
| RU2417404C1 (en) | Logic converter | |
| RU2192045C1 (en) | Rank filter | |
| RU2474875C1 (en) | Analogue processor | |
| RU2273090C2 (en) | Pulse selector | |
| RU2543307C2 (en) | Rank filter | |
| RU2542893C1 (en) | Rank filter | |
| RU2284650C1 (en) | Rank filter | |
| RU2710866C1 (en) | Rank filter | |
| RU2284651C1 (en) | Rank filter | |
| RU2446462C1 (en) | Analogue processor | |
| RU2281550C1 (en) | Analog processor | |
| RU2620199C1 (en) | Rank filter | |
| RU2284652C1 (en) | Rank filter | |
| RU2702968C1 (en) | Rank filter | |
| RU2281551C1 (en) | Analog processor | |
| RU2621376C1 (en) | Logic module | |
| RU2630395C1 (en) | Ranked filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20050125 |