Claims (1)
Мажоритарное устройство, содержащее элемент сравнения, мажоритарный элемент, первый и второй входы которого являются входами устройства, отличающееся тем, что, с целью мажорирования двунаправленных сигналов, в мажоритарное устройство дополнительно введены дешифратор, первый мультиплексор, второй мультиплексор, первый двунаправленный буфер, второй двунаправленный буфер, первый триггер, второй триггер, счетчик, элемент ИЛИ и третий мультиплексор, выход которого является первым выходом мажоритарного устройства, второй выход которого соединен с выходом второго мультиплексора, с третьим входом мажоритарного элемента и первым входом первого мультиплексора, выход которого соединен с первыми входами первого двунаправленного буфера и второго двунаправленного буфера, двунаправленные входы-выходы которых являются соответственно первым двунаправленным входом-выходом и вторым двунаправленным входом-выходом мажоритарного устройства, третий и четвертый входы которого соединены с первым и вторым входами дешифратора, первый выход которого соединен со вторым входом первого двунаправленного буфера, выход которого соединен с первыми входами элемента сравнения и второго мультиплексора, второй и инверсный входы которого соединены со вторым выходом дешифратора и вторым входом второго двунаправленного буфера, выход которого соединен с третьим входом второго мультиплексора и вторым входом элемента сравнения, выход которого соединен со сбросовыми входами первого и второго триггера и счетчика, выход которого соединен с первым входом третьего мультиплексора, второй вход которого соединен с выходом элемента ИЛИ, первый и второй входы которого соединены с выходами первого и второго триггеров, тактовые входы которых являются первым и вторым сигналом группы входов мажоритарного устройства, третий сигнал соединен с тактовым входом счетчика, причем пятый вход мажоритарного устройства соединен с инверсным и вторым входами первого мультиплексора, третий вход которого соединен с выходом мажоритарного элемента, шестой вход мажоритарного устройства соединен с инверсным и третьим входом третьего мультиплексора.
A majority device containing a comparison element, a majority element, the first and second inputs of which are device inputs, characterized in that, in order to majorize the bidirectional signals, a decoder, a first multiplexer, a second multiplexer, a first bidirectional buffer, and a second bidirectional buffer are additionally introduced into the majority device , the first trigger, the second trigger, counter, OR element and a third multiplexer, the output of which is the first output of the majority device, the second output of which it is single with the output of the second multiplexer, with the third input of the majority element and the first input of the first multiplexer, the output of which is connected to the first inputs of the first bidirectional buffer and the second bidirectional buffer, whose bidirectional inputs and outputs are the first bidirectional input-output and the second bidirectional input-output of the majority devices, the third and fourth inputs of which are connected to the first and second inputs of the decoder, the first output of which is connected to the second input of the first a bi-directional buffer, the output of which is connected to the first inputs of the comparison element and the second multiplexer, the second and inverse inputs of which are connected to the second output of the decoder and the second input of the second bi-directional buffer, the output of which is connected to the third input of the second multiplexer and the second input of the comparison element, the output of which is connected to fault inputs of the first and second trigger and counter, the output of which is connected to the first input of the third multiplexer, the second input of which is connected to the output of the OR element, the first and second inputs of which are connected to the outputs of the first and second triggers, the clock inputs of which are the first and second signal of the group of inputs of the majority device, the third signal is connected to the clock input of the counter, and the fifth input of the majority device is connected to the inverse and second inputs of the first multiplexer, the third input which is connected to the output of the majority element, the sixth input of the majority device is connected to the inverse and third input of the third multiplexer.