Claims (1)
Устройство для определения оптимальной программы технического обслуживания системы, содержащее датчик времени, второй и третий элементы задержки, блок памяти, второй сумматор, второй блок деления, выход которого через второй блок умножения соединен с выходом устройства, блок нелинейности, выход которого через интегратор связан с первым входом и через соединенные последовательно первый блок умножения и первый сумматор - со вторым входом первого блока деления, выход которого подключен ко второму входу компаратора, второй выход которого через мультивибратор соединен с управляющим входом элемента памяти и разрешающим входом ключа, информационный вход которого подключен к выходу элемента памяти, информационный вход которого соединен с выходом первого элемента задержки, отличающееся тем, что в него введены третий сумматор, схема ИЛИ и сдвиговый регистр, первый вход которого является первым входом устройства и соединен через третий элемент задержки с первым входом схемы ИЛИ, второй вход подключен к выходу схемы ИЛИ и ко второму входу датчика времени, а каждый из n выходов соединен индивидуально с соответствующим управляющим входом ln блока памяти, информационные входы которого (от второго по седьмой) являются соответствующими входами устройства, а первый выход подключен к первому входу компаратора, первый выход которого соединен с третьим входом датчика времени, первый вход которого связан непосредственно со вторым входом схемы ИЛИ и через второй элемент задержки - с выходом мультивибратора, а выход соединен со вторым входом третьего сумматора, первый вход которого подключен к пятому выходу блока памяти, а выход - к входу первого элемента задержки, ко второму входу блока нелинейности и ко второму входу второго сумматора, выход которого соединен со вторым входом первого сумматора, а первый вход - с четвертым выходом блока памяти, третий выход которого подключен к первому входу блока нелинейности, второй выход - к первому входу первого блока умножения, а шестой выход - с первыми входами второго блока умножения и второго блока деления, второй вход которого соединен с выходом ключа, разрешающий вход которого связан с управляющим входом интегратора.A device for determining the optimal system maintenance program, containing a time sensor, second and third delay elements, a memory unit, a second adder, a second division unit, the output of which through the second multiplication unit is connected to the output of the device, a nonlinearity unit, the output of which is connected through the integrator to the first the input and through the first multiplication unit and the first adder connected in series with the second input of the first division unit, the output of which is connected to the second input of the comparator, the second output of which Through a multivibrator is connected to the control input of the memory element and the enable input of the key, the information input of which is connected to the output of the memory element, the information input of which is connected to the output of the first delay element, characterized in that a third adder, an OR circuit, and a shift register are introduced into it, the first input which is the first input of the device and connected through the third delay element to the first input of the OR circuit, the second input is connected to the output of the OR circuit and to the second input of the time sensor, and each of n outputs with individually integrated with the corresponding control input ln of the memory block, the information inputs of which (from the second to the seventh) are the corresponding inputs of the device, and the first output is connected to the first input of the comparator, the first output of which is connected to the third input of the time sensor, the first input of which is connected directly to the second the input of the OR circuit and through the second delay element with the output of the multivibrator, and the output is connected to the second input of the third adder, the first input of which is connected to the fifth output of the memory unit, and the output is to the input of the first delay element, to the second input of the nonlinearity block and to the second input of the second adder, the output of which is connected to the second input of the first adder, and the first input to the fourth output of the memory block, the third output of which is connected to the first input of the nonlinearity block, the second the output is to the first input of the first multiplication unit, and the sixth output is to the first inputs of the second multiplication unit and the second division unit, the second input of which is connected to the output of the key, the allowing input of which is connected to the control input of the integrator .