RU2007106124A - Устройство для определения оптимальной программы технического обслуживания системы - Google Patents

Claims (1)

1. Устройство для определения программы технического обслуживания системы, содержащее три элемента задержки, схему ИЛИ, датчик времени, выход которого через третий сумматор соединен со вторым входом второго сумматора, блок памяти, четвертый вход которого является четвертым информационным входом устройства, а третий выход подключен к первому входу блока нелинейности, выход которого соединен с информационным входом интегратора и со вторым входом первого блока умножения, выход которого через соединенные последовательно первый сумматор, вычитатель и первый блок деления подключен ко второму входу блока сравнения, второй выход которого через мультивибратор соединен с управляющим входом элемента памяти и разрешающим входом ключа, информационный вход которого подключен к выходу элемента памяти, отличающееся тем, что в него введены второй блок деления, второй блок умножения и сдвиговый регистр, первый вход которого является первым входом устройства и соединен через первый элемент задержки с первым входом схемы ИЛИ, второй вход подключен к выходу схемы ИЛИ и ко второму входу датчика времени, а каждый из n выходов соединен индивидуально с соответствующим управляющим входом 1n блока памяти, второй, третий, пятый, шестой и седьмой входы которого являются соответствующими информационными входами устройства, а первый выход подключен к первому входу блока сравнения, первый выход которого соединен с третьим входом датчика времени, первый вход которого связан со вторым входом схемы ИЛИ непосредственно, а через третий элемент задержки - с выходом мультивибратора и управляющим входом интегратора, выход которого подключен ко второму входу вычитателя, первый вход которого соединен с первым входом первого блока деления, второй выход блока памяти подключен к первому входу первого блока умножения, четвертый выход - к первому входу второго сумматора, выход которого соединен со вторым входом первого сумматора, а второй вход - непосредственно со вторым входом блока нелинейности и через первый элемент задержки с информационным входом элемента памяти, пятый выход блока памяти связан с первым входом третьего сумматора, а шестой выход - с первыми входами второго блока умножения и второго блока деления, второй вход которого подключен к выходу ключа, а выход - ко второму входу второго блока умножения, выход которого является выходом устройства.