Claims (1)
Логический вычислитель, предназначенный для реализации любой из n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, содержащий n логических модулей, каждый из которых содержит элемент ИЛИ, элемент И, подсоединенный первым и вторым входами соответственно к второму и первому входам элемента ИЛИ, и D-триггер, подключенный неинвертирующим выходом и тактовым входом соответственно к первому выходу и второму входу логического модуля, третий вход и первый выход которого объединены, а пятый вход подключен к второму входу элемента И, второй выход каждого предыдущего логического модуля соединен с пятым входом последующего логического модуля, а пятый вход первого и второй выход n-го логических модулей подключены соответственно к шине нулевого потенциала и выходу логического вычислителя, первый и второй управляющие входы которого образованы соответственно объединенными первыми и объединенными вторыми входами всех логических модулей, отличающийся тем, что в каждый логический модуль введены замыкающий и размыкающий ключи, причем выход и вход замыкающего ключа соединены соответственно с входом данных D-триггера, выходом размыкающего ключа, подсоединенного входом к выходу элемента И, и четвертым входом логического модуля, первый, третий входы и второй выход которых образованы соответственно входом управления замыкающего, размыкающего ключей, первым входом элемента И и выходом элемента ИЛИ.A logic computer designed to implement any of n simple symmetric Boolean functions, depending on n arguments - input binary signals, containing n logical modules, each of which contains an OR element, an AND element connected to the second and first inputs of the element by the first and second inputs, respectively OR, and a D-trigger connected by a non-inverting output and a clock input, respectively, to the first output and second input of the logic module, the third input and the first output of which are combined, and the fifth input is connected to the second input of the And element, the second output of each previous logic module is connected to the fifth input of the subsequent logical module, and the fifth input of the first and second output of the nth logic modules are connected respectively to the zero potential bus and the output of the logical computer, the first and second control inputs of which are formed respectively, combined by the first and combined second inputs of all logical modules, characterized in that a closing and opening keys are introduced into each logical module, the output and input q the closing key are connected respectively to the data input of the D-trigger, the output of the disconnecting key connected to the output of the element And, and the fourth input of the logic module, the first, third inputs and second output of which are formed respectively by the control input of the closing, opening keys, the first input of the element And and the output of the OR element.