[go: up one dir, main page]

KR20130099074A - 스퍼터링 타겟 및 반도체 장치의 제작 방법 - Google Patents

스퍼터링 타겟 및 반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20130099074A
KR20130099074A KR1020137007676A KR20137007676A KR20130099074A KR 20130099074 A KR20130099074 A KR 20130099074A KR 1020137007676 A KR1020137007676 A KR 1020137007676A KR 20137007676 A KR20137007676 A KR 20137007676A KR 20130099074 A KR20130099074 A KR 20130099074A
Authority
KR
South Korea
Prior art keywords
sputtering target
less
concentration
sims
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020137007676A
Other languages
English (en)
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130099074A publication Critical patent/KR20130099074A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

본 발명의 목적은, 산화물 반도체막을 성막하는 성막 기술을 제공하는 것이다. 또 다른 목적은, 그 산화물 반도체막을 이용한 신뢰성이 높은 반도체 소자를 제작하는 방법을 제공하는 것이다. 성막에 이용하는 스퍼터링 타겟(sputtering target)의 내의 불순물인 알칼리 금속, 알칼리토류 금속, 및 수소를 배제함으로써 얻어지는 신규의 스퍼터링 타겟을 이용하면, 이들의 불순물의 함유량이 적은 산화물 반도체막을 성막할 수 있다.

Description

스퍼터링 타겟 및 반도체 장치의 제작 방법{SPUTTERING TARGET AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 스퍼터링 타겟 및 상기 스퍼터링 타겟의 제조 방법에 관한 것이다. 또한, 본 발명은 상기 스퍼터링 타겟을 이용하여 제조되는 산화물 반도체를 제조하는 방법에 관한 것이고, 산화물 반도체를 이용한다.
본 명세서 내에서 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키고, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
통상적으로 액정 표시 장치에서 사용되는, 유리 기판과 같은 평판 위에 형성되는 트랜지스터는, 주로 비정질(amorphous) 실리콘, 또는 다결정 실리콘 등의 반도체 재료를 이용하여 형성된다. 비정질 실리콘을 사용하여 제조된 트랜지스터는, 전계 효과 이동도가 낮지만 더 큰 유리 기판 위에 형성될 수 있다. 한편, 다결정 실리콘을 이용한 트랜지스터는, 전계 효과 이동도가 높지만 레이저 어닐 등의 결정화 공정이 필요하고, 더 큰 유리 기판에는 항상 적합하지 않다.
이것에 대해, 반도체 재료로서 산화물 반도체를 이용하여 트랜지스터를 제작하고, 이 트랜지스터를 전자 디바이스나 광 디바이스에 응용하는 기술이 주목된다. 예를 들어, 반도체 재료로서 산화아연, In-Ga-Zn 계 산화물 반도체를 이용하여 트랜지스터가 형성되고, 화상 표시 장치의 스위칭 소자 등으로서 그러한 트랜지스터가 이용되는 기술이 특허문헌 1 및 특허문헌 2에 개시되어 있다.
산화물 반도체에 채널 형성 영역(채널 영역이라고도 한다)을 형성한 트랜지스터는, 비정질 실리콘을 이용한 트랜지스터보다 높은 전계 효과 이동도를 얻을 수 있다. 산화물 반도체막은 스퍼터링법 등에 의해 비교적 저온에서 막 형성을 할 수 있다. 이러한 산화물 반도체막은 다결정 실리콘을 이용한 트랜지스터보다 제조 공정이 간단하다.
이와 같은 산화물 반도체를 이용해서 유리 기판, 플라스틱 기판 등에 트랜지스터를 형성하고, 액정 디스플레이, 전기장 발광 디스플레이(EL 디스플레이라고도 한다) 또는 전자 페이퍼 등의 표시 장치로의 응용이 기대된다.
일본국 특개 2007-123861호 공보 일본국 특개 2007-96055호 공보
그러나, 산화물 반도체를 이용하여 제작된 반도체 소자의 특성은 아직 충분한 것이라고는 할 수 없다. 예를 들어, 산화물 반도체막을 이용한 트랜지스터에는, 제어된 문턱 전압, 빠른 동작 속도, 그리고 충분한 신뢰성이 요구된다.
본 발명의 일 형태의 목적은, 산화물 반도체막을 성막하는 성막 기술을 제공하는 것을 과제의 하나로 한다. 또한, 본 발명의 일 실시예의 목적은 상기 산화물 반도체막을 이용한 신뢰성이 높은 반도체 소자를 제작하는 방법을 제공하는 것이다.
산화물 반도체막에서의 캐리어 밀도는 산화물 반도체를 포함하는 트랜지스터의 문턱 전압에 영향을 미친다. 또한, 산화물 반도체막에서의 캐리어는, 산화물 반도체막에 포함된 불순물에 의해 발생한다. 예를 들어, 성막된 산화물 반도체막에 포함된 H2O로 대표되는 수소 원자를 포함하는 화합물이나, 알칼리 금속을 포함하는 화합물, 또는 알칼리토류 금속을 포함하는 화합물 등의 불순물은, 산화물 반도체막의 캐리어 밀도를 높인다.
따라서, 상기 목적을 달성하기 위해서는, 산화물 반도체막에 포함된 캐리어 밀도에 영향을 주는 불순물, 예를 들어, H2O로 대표되는 수소 원자를 포함하는 화합물, 알칼리 금속을 포함하는 화합물, 또는 알칼리토류 금속을 포함하는 화합물 등의 불순물이 배제될 수 있다. 구체적으로는, 성막에 이용하는 스퍼터링 타겟 내의 불순물인 알칼리 금속, 알칼리토류 금속, 및 수소를 배제함으로써 얻어지는 신규의 스퍼터링 타겟을 이용하면, 이들의 불순물의 함유량이 적은 산화물 반도체막을 성막할 수 있다.
본 발명의 일 형태의 스퍼터링 타겟은, 산화물 반도체막을 형성하는 스퍼터링 타겟이고, 산화 아연, 산화 알루미늄, 산화 갈륨, 산화 인듐, 또는 산화 주석으로부터 선택된 적어도 하나의 산화물의 소결체를 포함한다. SIMS으로 관측될 때 소결체의 함유 알칼리 금속 농도가 5×1016cm-3 이하인 것을 특징으로 한다. 또한, SIMS으로 관측될 때 그 소결체의 함유 수소 농도가 1×1019cm-3 이하, 바람직하게는 1×1018cm-3 이하, 더욱 바람직하게는 1×1016cm-3 미만이다.
보다 구체적으로는, SIMS으로 관측될 때 Na(나트륨)의 농도가 5×1016cm-3 이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하이다. 또한, SIMS으로 관측될 때 Li(리튬)의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하이다. 또한, SIMS으로 관측될 때 K(칼륨)의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하이다.
산화물 반도체는 불순물에 대해서 둔감하고, 막 중에는 상당한 금속 불순물이 포함되어 있어도 문제가 없고, 따라서 나트륨과 같은 알칼리 금속이 다량으로 포함된 저렴한 소다 석회 유리도 사용할 수 있다고 지적되어 왔다(카미야, 노무라, 호소노,「Carrier Transport Properties and Electonic Structures of Amorphous Oxide Semiconductor: The present status」KOTAI BUTSURI(SOLID STATE PHYSICS), 2009, Vol.44, p.621-633). 그러나, 이와 같은 지적은 적절하지 않다.
알칼리 금속, 및 알칼리토류 금속은 산화물 반도체층을 이용한 트랜지스터에 있어서는 악성의 불순물이고, 가능한 적은 것이 좋다. 특히 알칼리 금속 중, Na는 산화물 반도체층에 접하는 절연막이 산화물이었을 경우, 그 산화물에 Na가 확산하여, Na+가 된다. 또한, Na는 산화물 반도체층 내에서, 금속과 산소 사이의 결합을 자르거나, 그 결합 안에 들어간다. 그 결과, 트랜지스터 특성의 열화(예를 들어, 트랜지스터는 노멀리온(normally-on)(문턱값의 음으로의 이동)이 되거나, 이동도의 저하를 초래한다. 게다가, 이는 특성의 편차의 원인도 된다. 이와 같은 문제는, 특히 산화물 반도체층 안의 수소의 농도가 충분히 낮은 경우에 현저해진다. 따라서, 산화물 반도체층 안의 수소의 농도가 5×1019cm-3 이하, 특히 5×1018cm-3 이하인 경우에는, 알칼리 금속의 농도를 상기의 값으로 하는 것이 요구된다.
또한, 본 명세서에서, 스퍼터링 타겟 또는 산화물 반도체막 안의 불순물 농도는, 이차 이온 질량 분석법(SIMS : Secondary Ion Mass Spectroscopy)에 의한 측정값을 이용함을 주목하라. 또한, SIMS 분석은, 그 원리상, 시료 표면 근방이나, 재질이 다른 막과의 적층 계면 근방의 데이터를 정확하게 얻는 것이 곤란하다는 것이 알려져 있다. 따라서, 막 안에서 불순물 농도의 두께 방향의 분포를, SIMS로 분석하는 경우, 불순물 농도는, 대상이 되는 막이 존재하는 범위에서, 극단적인 변동이 없이, 거의 일정의 강도가 얻어질 수 있는 영역에서 최저값을 채용한다. 또한, 측정의 대상이 되는 막의 두께가 작은 경우, 서로 인접하는 막 안의 불순물 농도의 영향을 받아서, 거의 일정의 강도가 얻어질 수 있는 영역을 찾아내지 못하는 경우가 있다. 이 경우, 이 막이 존재하는 영역에서, 최저값을 불순물 농도로서 채용한다.
본 발명의 일 형태는, 수소 원자나, 알칼리 금속이나, 알칼리토류 금속 등의 불순물의 함유량이 적은 스퍼터링 타겟을 제공할 수 있다. 또한, 그 스퍼터링 타겟을 이용해서, 불순물이 저감된 산화물 반도체막을 성막할 수 있다. 또한, 불순물의 함유량이 적은 산화물 반도체막을 이용한 신뢰성이 높은 반도체 소자를 제작하는 방법을 제공할 수 있다.
도 1은 스퍼터링 타겟의 제조 방법을 도시한 흐름도.
도 2(A) 및 도 2(B)는 스퍼터링 타겟의 상면을 도시한 도.
도 3(A) 내지 도 3(E)는 트랜지스터의 제작 방법의 일례를 도시한 단면도.
이하에서는, 본 발명의 실시형태에 대해 도면을 이용해서 상세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은, 당업자이면 용이하게 이해된다. 또한, 본 발명은 이하에 나타낸 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태인 스퍼터링 타겟의 제조 방법에 대해 도 1을 참조해서 설명한다. 도 1은, 본 실시형태에 관한 스퍼터링 타겟의 제조 방법의 일례를 도시한 플로우 차트이다.
먼저, 스퍼터링 타겟의 재료인 복수의 단체(single) 금속(Zn, In, Al, Sn 등)을 각각 증류, 승화, 또는 재결정을 반복하여 정제한다(S101). 그 후, 각각 정제된 금속을 분말 형상으로 가공한다. 또한, 스퍼터링 타겟의 재료로서, Ga나 Si를 이용하는 경우는, 존 멜트(zone melt)법이나, 쵸크랄스키(Czochralski)법을 사용해서 단결정을 얻은 후, 분말 형상으로 가공함을 주목하라. 그리고, 이들 각 스퍼터링 타겟 재료를 고순도의 산소 분위기 하에서 소성하여 산화시킨다(S102). 그리고 각 산화물 분말의 칭량을 적절히 행하여, 칭량된 각 산화물 분말을 혼합한다(S103).
고순도의 산소 분위기는, 예를 들어 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)의 순도로 한다.
본 실시형태에서는, In-Ga-Zn계 산화물 반도체용 스퍼터링 타겟을 제조하는 것이다. 예를 들어, In2O3, Ga2O3, 및 ZnO를, 조성비로서, In2O3：Ga2O3：ZnO＝1:1:1 [몰수비］가 되도록 칭량한다.
또한, 본 실시형태에서 제조되는 산화물 반도체용 스퍼터링 타겟으로서는, In－Ga－Zn계 산화물 반도체용 스퍼터링 타겟에 한정되는 것이 아니라, 그 밖에도, In－Sn－Ga－Zn계 산화물 반도체용 스퍼터링 타겟, In－Sn－Zn계 산화물 반도체용 스퍼터링 타겟, In－Al－Zn계 산화물 반도체용 스퍼터링 타겟, Sn－Ga－Zn계 산화물 반도체용 스퍼터링 타겟, Al－Ga－Zn계 산화물 반도체용 스퍼터링 타겟, Sn－Al－Zn계 산화물 반도체용 스퍼터링 타겟, In－Zn계 산화물 반도체용 스퍼터링 타겟, Sn－Zn계 산화물 반도체용 스퍼터링 타겟, Al－Zn계 산화물 반도체용 스퍼터링 타겟, In계 산화물 반도체용 스퍼터링 타겟, Sn계 산화물 반도체용 스퍼터링 타겟, Zn계 산화물 반도체용 스퍼터링 타겟 등을 들 수 있다.
이어서, 혼합물을 소정의 형상으로 형성하고, 소성하여, 금속 산화물의 소결체를 얻는다(S104). 스퍼터링 타겟 재료를 소성함으로써, 스퍼터링 타겟에 수소나 수분이나 탄화 수소 등이 혼입하는 것을 막을 수 있다. 소성은, 불활성 가스 분위기(질소 또는 희(希)가스 분위기) 하, 진공 안 또는 고압 분위기 안에서 행할 수 있고, 또한 기계적인 압력을 가하면서 행해도 좋다. 소성법으로서는, 상압 소성법, 가압 소성법 등을 적절하게 이용할 수 있다. 또한, 가압 소성법으로서는, 핫프레스법, 열간 등방 가압(HIP ; Hot Isostatic Pressing)법, 방전 플라즈마 소결법, 또는 충격법을 적용하는 것이 바람직하다. 소성이 수행되는 최고 온도는 스퍼터링 타겟 재료의 소결 온도에 따라 선택되는데, 1000℃∼2000℃ 정도로 하는 것이 바람직하고, 1200℃∼1500℃로 하는 것이 보다 바람직하다. 또한, 최고 온도의 유지 기간은, 스퍼터링 타겟 재료에 따라 선택되는데, 0.5시간∼3시간으로 하는 것이 바람직하다.
또한, 본 실시형태의 산화물 반도체용 스퍼터링 타겟은 충전율이 90% 이상 100% 이하, 보다 바람직하게는 95% 이상 99.9% 이하로 하는 것이 바람직함을 주목하라.
이어서, 소망의 길이, 소망의 형상, 및 소망의 표면 거칠기를 갖는 스퍼터링 타겟을 형성하기 위한 기계 가공을 실시한다(S105). 가공 수단으로서는, 예를 들어 기계적 연마, 화학적 기계 연마(Chemical Mechanical Polishing CMP), 또는 이들의 병용 등을 이용할 수 있다.
이어서, 기계 가공에 의해 발생하는 작은 먼지나, 연삭액 성분의 제거를 위해 스퍼터링 타겟이 세정될 수 있다. 다만, 세정으로서 물이나 유기 용매에 침지시킨 초음파 세정, 유수 세정 등에 의해 스퍼터링 타겟을 세정하는 경우, 그 후에 타겟 안 및 타겟 표면에서의 수소 농도를 충분히 저감시키기 위한 가열 처리를 행하는 것이 바람직함을 주목하라.
그 후, 스퍼터링 타겟에 가열 처리를 가한다(S106). 가열 처리는, 불활성 가스 분위기(질소 또는 희가스 분위기) 안에서 행하는 것이 바람직하다. 비록 가열 처리의 온도는, 스퍼터링 타겟 재료에 따라 다르지만, 스퍼터링 타겟 재료가 변성하지 않는 온도로 한다. 구체적으로는, 150℃ 이상이고 750℃ 이하, 바람직하게는 425℃ 이상이고 750℃ 이하로 한다. 또한, 가열 시간은, 구체적으로는 0.5시간 이상, 바람직하게는 1시간 이상으로 한다. 또한, 가열 처리는, 진공 안 또는 고압 분위기 안에서 행해도 좋다.
그 후, 스퍼터링 타겟을 백킹 플레이트(backing plate)라 불리는 금속판에 붙인다(S107). 백킹 플레이트는, 스퍼터링 타겟 재료의 냉각과 스퍼터링 전극으로서의 역할을 갖기 때문에, 열전도성 및 도전성이 뛰어난 구리를 이용하는 것이 바람직하다. 또한, 구리 이외에도, 티탄, 구리 합금, 스테인리스 스틸 합금 등을 이용할 수 있다.
또한, 백킹 플레이트에 스퍼터링 타겟을 붙일 때, 스퍼터링 타겟을 분할하여 한 장의 백킹 플레이트에 붙여도 좋다. 도 2(A)와 도 2(B)에 스퍼터링 타겟을 분할하여 한 장의 백킹 플레이트에 붙이는(본딩하는) 예를 도시한다.
도 2(A)는 백킹 플레이트(850)에 스퍼터링 타겟(851)을 스퍼터링 타겟(851, 851b, 851c, 851d)으로 4분할하여 붙이는 예이다. 또한, 도 2(B)는 보다 다수로 스퍼터링 타겟을 분할한 예이고, 백킹 플레이트(850)에 스퍼터링 타겟(852)을 스퍼터링 타겟(852a, 852b, 852c, 852d, 852e, 852f, 852g, 852h, 852i)으로 9분할하여 붙인다. 또한, 스퍼터링 타겟의 분할 수 및 타겟 형상은 도 2(A) 또는 도 2(B)에 한정되지 않음을 주목하라. 스퍼터링 타겟을 분할하면 백킹 플레이트에 붙일 때의 스퍼터링 타겟의 휘어짐을 완화할 수 있다. 특히 면적이 큰 기판에 성막할 때, 이와 같은 분할된 스퍼터링 타겟은 면적이 큰 기판의 크기에 따라 대형화하는 스퍼터링 타겟에 특히 알맞게 이용할 수 있다. 또한, 한 장의 백킹 플레이트에 한 장의 스퍼터링 타겟을 붙여도 좋다.
또한, 가열 처리 후의 스퍼터링 타겟은, 수분이나 수소나 알칼리 금속 등의 불순물의 재혼입을 방지하기 위해, 고순도의 산소 가스, 고순도의 N2O 가스, 또는 초건조 에어(air)(노점이 －40℃ 이하, 바람직하게는 －60℃ 이하) 분위기에서 반송, 보존 등을 하는 것이 바람직하다. 또는, 스테인리스 스틸 합금 등의 투수성이 낮은 재료로 형성된 보호재로 덮어도 좋고, 또한 그 보호재와 타겟의 틈에 위에서 설명한 가스를 도입해도 좋다. 산소 가스 또는 N2O 가스에는, 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 산소 가스 또는 N2O 가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 산소 가스 또는 N2O 가스 안의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
이상에 의해, 본 실시형태의 스퍼터링 타겟을 제조할 수 있다. 본 실시형태에서 나타낸 스퍼터링 타겟은, 제조 공정에서, 각각 정제된 고순도의 재료를 이용함으로써 불순물의 함유량이 적은 것으로 할 수 있다. 또한, 이 타겟을 이용해서 제작된 산화물 반도체막이 함유하는 불순물의 농도도 저감할 수 있다.
또한, 상기 스퍼터링 타겟의 제조는, 대기에 노출하지 않고 불활성 가스 분위기(질소 또는 희가스 분위기) 하에서 행하는 것이 바람직하다.
또한, 스퍼터링 타겟을 스퍼터링 장치에 설치할 때도, 대기에 노출하지 않고 불활성 가스 분위기(질소 또는 희가스 분위기) 하에서 행함으로써, 스퍼터링 타겟에 수소나 수분이나 알칼리 금속 등이 부착되는 것을 막을 수 있다.
또한, 스퍼터링 타겟을 스퍼터링 장치에 설치한 후, 타겟 표면이나 타겟 재료 안에 잔존하는 수소를 제거하기 위해 탈수소 처리를 행하는 것이 바람직하다. 탈수소 처리로서는 성막 체임버(chamber) 안을 감압 하에서 200℃∼600℃로 가열하는 방법이나, 가열하면서 질소나 불활성 가스의 도입과 배기를 반복하는 방법 등이 주어질 수 있다.
또한, 스퍼터링 타겟을 설치한 스퍼터링 장치는, 누설율(leakage rate)을 1×10-10Pa·m3/초 이하로 하고, 특히 배기 수단으로서 크라이오(cryo) 펌프를 이용해서 물의 불순물로서의 혼입을 줄이고, 역류 방지도 꾀하는 것이 바람직하다.
이하에, 상기 흐름에 의해 얻어진 스퍼터링 타겟이 설치된 스퍼터링 장치를 이용하여 트랜지스터를 제작하는 예를 도 3(A) 내지 도 3(E)를 이용해서 설명한다. 트랜지스터를 제작하는 공정에서도, 스퍼터링 장치에서 성막된 산화물 반도체막에 대해, H2O로 대표되는 수소 원자를 포함하는 화합물이나, 알칼리 금속을 포함하는 화합물, 또는 알칼리토류 금속을 포함하는 화합물 등의 불순물이 혼입하지 않도록 하는 것이 바람직하다.
우선, 절연 표면을 갖는 기판(100) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정, 및 에칭 공정에 의해 게이트 전극층(112)을 형성한다.
기판(100)과 게이트 전극층(112)과의 사이에는, 하지막(下地膜)이 되는 절연막을 형성해도 좋고, 본 실시형태에서는 하지막(101)을 형성한다. 하지막(101)은, 기판(100)에서의 불순물 원소(Na 등)의 확산을 방지하는 기능이 있고, 산화실리콘, 산질화실리콘, 질화실리콘, 산화하프늄, 산화알루미늄, 산화갈륨, 산화갈륨알루미늄(GaxAl2 － xO3 +y (x는 0 이상 2이하, y는 0보다 크고, 1미만))으로부터 선택된 막에서 형성할 수 있다. 하지막(101)을 형성함으로써, 나중에 형성되는 산화물 반도체막에 기판(100)에서의 불순물 원소(Na 등)가 확산되는 것을 막을 수 있다. 또한, 이 하지막은 단층에 한하지 않고, 상기의 복수의 막의 적층이어도 좋다.
이어서, 게이트 전극층(112) 위에, 스퍼터링법 또는 PCVD법에 의해 게이트 절연층(102)을 형성한다(도 3(A) 참조). 게이트 절연층(102)을 형성할 때도, 알칼리 금속을 포함하는 화합물, 또는 알칼리토류 금속을 포함하는 화합물 등의 불순물이 혼입하지 않도록 하는 것이 바람직하고, 하지막(101)의 성막 후, 대기에 노출하지 않고 게이트 절연층(102)을 형성한다.
이어서, 상기 게이트 절연층(102)을 형성한 후, 대기에 노출하지 않고, 게이트 절연층(102) 위에 막 두께 1nm 이상 10nm 이하의 제 1 산화물 반도체막을 스퍼터링법에 의해 형성한다. 본 실시형태에서는, 산화물 반도체용 타겟(In－Ga－Zn 계 산화물 반도체용 타겟(In2O3:Ga2O3:ZnO＝1:1:2 [몰수비])을 이용하여, 기판과 타겟의 사이와의 거리를 170mm, 기판 온도 250℃, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 산소 분위기, 아르곤 분위기, 또는 아르곤 및 산소 분위기 하에서 막 두께 5nm의 제 1 산화물 반도체막을 성막한다. 산화물 반도체용 타겟은, 산화아연, 산화알루미늄, 산화갈륨, 산화인듐, 또는 산화주석으로부터 선택된 적어도 하나의 산화물의 소결체를 포함하고, SIMS으로 관측될 때 상기 소결체의 함유 알칼리 금속 농도가 5×1016cm-3 이하로 한다. 또한, 상기 소결체는, SIMS으로 관측될 때 Na의 농도가 5×1016cm-3 이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하로 한다. 또한, 상기 소결체는 SIMS으로 관측될 때 Li의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 한다. 또한, 상기 소결체는 SIMS으로 관측될 때 K의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 한다.
이어서, 상기 제 1 산화물 반도체막을 성막 후, 대기에 노출하지 않고, 기판을 배치하는 분위기를 질소, 또는 건조 공기로 하고, 제 1 가열 처리를 행한다. 제 1 가열 처리의 온도는, 400℃ 이상 750℃ 이하로 한다. 또한, 제 1 가열 처리의 가열 시간은 1분 이상 24시간 이하로 한다. 제 1 가열 처리에 의해 제 1 결정성 산화물 반도체막(108a)을 형성한다(도 3(B) 참고).
이어서, 상기 제 1 가열 처리 후에 대기에 노출하지 않고, 제 1 결정성 산화물 반도체막(108a) 위에 10nm 보다 두꺼운 제 2 산화물 반도체막을 스퍼터링법에 의해 형성한다. 본 실시형태에서는, 산화물 반도체용 타겟(In-Ga-Zn계 산화물 반도체용 타겟(In2O3:Ga2O3:ZnO＝1:1:2 [몰수비])을 이용하여, 기판과 타겟의 사이와의 거리를 170mm, 기판 온도 400℃, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 산소분위기, 아르곤 분위기, 또는 아르곤 및 산소 분위기 하에서 막 두께 25nm의 제 2 산화물 반도체막을 성막한다. 산화물 반도체용 타겟은 산화아연, 산화알루미늄, 산화갈륨, 산화인듐, 또는 산화주석으로부터 선택된 적어도 하나의 산화물의 소결체를 포함하고, SIMS으로 관측될 때 상기 소결체의 함유 알칼리 금속 농도가 5×1016cm-3 이하로 한다. 또한, 상기 소결체는 SIMS으로 관측될 때 Na의 농도가 5×1016cm-3 이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하로 한다. 또한, 상기 소결체는, SIMS으로 관측될 때 Li의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 한다. 또한, 상기 소결체는 SIMS으로 관측될 때 K의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 한다.
또한, 제 1 산화물 반도체막 및 제 2 산화물 반도체막을 성막할 때에, H2O로 대표되는 수소 원자를 포함하는 화합물이나, 알칼리 금속을 포함하는 화합물, 또는 알칼리토류 금속을 포함하는 화합물 등의 불순물이 혼입하지 않도록 하는 것이 바람직함을 주목하라. 구체적으로는, 기판과 타겟의 사이와의 거리(TS 거리라고도 한다)를 길게 함으로써 질량이 무거운 불순물 원소를 배제하고, 성막 안에서의 혼입을 저감하고, 또는 성막실 안을 고진공 상태로 하여 기판 위에 부착된 H2O 등을 막 형성면으로부터 증발시킨다. 또한, 성막할 때의 기판 온도를 250℃ 이상 450℃ 이하로 함으로써, H2O로 대표되는 수소 원자를 포함하는 화합물이나, 알칼리 금속을 포함하는 화합물, 또는 알칼리토류 금속을 포함하는 화합물 등의 불순물이 산화물 반도체막 안에 혼입하는 것을 막는 것이 바람직하다.
이어서, 상기 제 2 산화물 반도체막을 성막 후, 대기에 노출하지 않고, 기판을 배치하는 분위기를 질소 분위기, 또는 건조 공기로 하고, 제 2 가열 처리를 행한다. 제 2 가열 처리의 온도는, 400℃ 이상 750℃ 이하로 한다. 또한, 제 2 가열 처리의 가열 시간은 1분 이상 24시간 이하로 한다. 제 2 가열 처리에 의해 제 2 결정성 산화물 반도체막(108b)을 형성한다(도 3(C) 참조).
이어서, 제 1 결정성 산화물 반도체막(108a)과 제 2 결정성 산화물 반도체막(108b)으로 이루어진 산화물 반도체 적층을 가공하여 섬 형상의 산화물 반도체 적층을 형성한다(도 3(D) 참조).
산화물 반도체 적층의 가공은, 소망의 형상의 마스크를 산화물 반도체 적층 위에 형성한 후, 이 산화물 반도체 적층을 에칭함으로써 행할 수 있다. 위에서 설명한 마스크는, 포토리소그래피 등의 방법을 이용하여 형성할 수 있다. 또는, 잉크젯(inkjet)법 등의 방법을 이용하여 마스크를 형성해도 좋다.
또한, 산화물 반도체 적층의 에칭은, 건식 에칭이어도 습식 에칭이어도 좋다. 물론, 이들을 조합시켜서 이용해도 좋다.
이어서, 산화물 반도체 적층 위에 소스 전극층 및 드레인 전극층(이것과 같은 층에서 형성된 배선을 포함한다)을 형성하기 위한 도전막을 형성하고, 이 도전막을 가공하여, 소스 전극층(104a) 및 드레인 전극층(104b)을 형성한다.
이어서, 산화물 반도체 적층, 소스 전극층(104a), 및 드레인 전극층(104b)을 덮는 절연막(110a), 절연막(110b)을 형성한다(도 3(E) 참조). 절연막(110a)은 산화물 절연 재료를 이용하고, 성막 후에 제 3 가열 처리를 행하는 것이 바람직하다. 제 3 가열 처리에 의해, 절연막(110a)으로부터 산화물 반도체 적층으로의 산소 공급이 행해진다. 제 3 가열 처리의 조건은, 불활성 분위기, 산소 분위기, 산소와 질소의 혼합 분위기 하에서, 200℃ 이상 400℃, 바람직하게는 250℃ 이상 320℃ 이하로 한다. 또한, 제 3 가열 처리의 가열 시간은 1분 이상 24시간 이하로 한다.
이상의 공정으로 보텀 게이트(bottom-gate)형의 트랜지스터(150)가 형성된다.
트랜지스터(150)는 절연 표면을 갖는 기판(100) 위에, 하지막(101), 게이트 전극층(112), 게이트 절연층(102), 채널 형성 영역을 포함하는 산화물 반도체 적층, 소스 전극층(104a), 드레인 전극층(104b), 절연막(110a)을 포함한다. 산화물 반도체 적층을 덮도록 소스 전극층(104a), 및 드레인 전극층(104b)이 형성된다. 산화물 반도체 적층에서, 게이트 절연층(102)을 끼우고 게이트 전극층(112)과 중첩하는 영역의 일부가 채널 형성 영역으로서 기능한다.
도 3(E)에 도시한 트랜지스터(150)의 채널 형성 영역을 포함하는 반도체층(상기, 산화물 반도체 적층을 가리킨다)은, SIMS으로 관측될 때 Na의 농도가 5×1016cm- 3이하, 바람직하게는 1×1016cm-3 이하, 더욱 바람직하게는 1×1015cm-3 이하로 한다. 또한, 트랜지스터(150)의 채널 형성 영역을 포함하는 반도체층은 SIMS으로 관측될 때 Li의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 한다. 또한, 트랜지스터(150)의 채널 형성 영역을 포함하는 반도체층은 SIMS으로 관측될 때 K의 농도가 5×1015cm-3 이하, 바람직하게는 1×1015cm-3 이하로 한다.
또한, 도 3(E)에 도시한 트랜지스터(150)의 채널 형성 영역을 포함하는 반도체층은 SIMS으로 관측될 때 수소의 농도가 5×101９cm-3 이하, 특히 5×1018cm-3 이하로 하는 것이 바람직하다.
또한, 도 3(E)에 도시한 트랜지스터(150)의 채널 형성 영역을 포함하는 반도체층은 제 1 결정성 산화물 반도체막(108a), 및 제 2 결정성 산화물 반도체막(108b)의 적층이 된다. 제 1 결정성 산화물 반도체막(108a), 및 제 2 결정성 산화물 반도체막(108b)은, c축 배향을 가진다. 제 1 결정성 산화물 반도체막(108a) 및 제 2 결정성 산화물 반도체막(108b)은, 단결정 구조도 아니고, 비정질 구조도 아닌 구조이고, c축 배향을 갖는 결정(C Axis Aligned Crystal ; CAAC라고도 부른다)을 포함하는 산화물을 가짐을 주목하라. 또한, 제 1 결정성 산화물 반도체막(108a) 및 제 2 결정성 산화물 반도체막(108b)은, 일부에 결정 입계를 가지고 있고, 비정질 구조의 산화물 반도체막은 명백히 다른 재료이다.
제 1 결정성 산화물 반도체막과 제 2 결정성 산화물 반도체막의 적층을 갖는 트랜지스터의 경우에는, 트랜지스터에 광 조사가 행해지고, 또는 바이어스-온도 스트레스(BT) 시험 전후에도 트랜지스터의 문턱값 전압의 변화량을 저감할 수 있어서 그러한 트랜지스터는 안정된 전기적 특성을 갖는다.
또한, 도 3(A) 내지 도 3(E)에서는, 보텀 게이트형의 트랜지스터의 예를 도시했지만 본 발명은 그것에 한정되지 않고, 예를 들어 탑 게이트형의 트랜지스터를 제작할 수도 있음을 주목하라.
100：기판, 101：하지막, 102：게이트 절연층, 104a：소스 전극층, 104b：드레인 전극층, 108a：제 1 결정성 산화물 반도체막, 108b：제 2 결정성 산화물 반도체막, 110a：절연막, 110b：절연막, 112：게이트 전극층, 150：트랜지스터, 850：백킹 플레이트, 851：스퍼터링 타겟, 851a：스퍼터링 타겟, 851b：스퍼터링 타겟, 851c：스퍼터링 타겟, 851d：스퍼터링 타겟, 852：스퍼터링 타겟, 852a：스퍼터링 타겟, 852b：스퍼터링 타겟, 852c：스퍼터링 타겟, 852d：스퍼터링 타겟, 852e：스퍼터링 타겟, 852f：스퍼터링 타겟, 852g：스퍼터링 타겟, 852h：스퍼터링 타겟, 852i：스퍼터링 타겟
본 출원은 전문이 참조로서 본 명세서에 통합되고, 2010년 9월 3일 일본 특허청에 출원된, 일련 번호가 2010-197509인 일본 특허 출원에 기초한다.

Claims (16)

  1. 스퍼터링 타겟으로서,
    산화물 반도체막을 형성하는 스퍼터링 타겟이고, 산화아연, 산화알루미늄, 산화갈륨, 산화인듐, 또는 산화주석으로부터 선택된 적어도 하나의 산화물의 소결체를 포함하고, SIMS으로 관측될 때 상기 소결체의 함유 알칼리 금속 농도가 5×1016cm-3 이하인 것을 특징으로 하는 스퍼터링 타겟.
  2. 제 1 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 함유 수소 농도가 1×101９cm-3 이하인 것을 특징으로 하는 스퍼터링 타겟.
  3. 제 1 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 나트륨의 농도는, 1×1016cm-3 이하인 것을 특징으로 하는 스퍼터링 타겟.
  4. 제 1 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 나트륨의 농도는, 1×1015cm-3 이하인 것을 특징으로 하는 스퍼터링 타겟.
  5. 제 1 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 리튬의 농도는, 5×1015cm-3 이하인 것을 특징으로 하는 스퍼터링 타겟.
  6. 제 1 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 리튬의 농도는, 1×1015cm-3 이하인 것을 특징으로 하는 스퍼터링 타겟.
  7. 제 1 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 칼륨의 농도는, 5×1015cm－3 이하인 것을 특징으로 하는 스퍼터링 타겟.
  8. 제 1 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 칼륨의 농도는, 1×1015cm-3 이하인 것을 특징으로 하는 스퍼터링 타겟.
  9. 반도체 장치의 제작 방법으로서,
    기판 위에 도전막을 형성하는 단계;
    게이트 전극을 형성하기 위해 상기 도전막을 에칭하는 단계;
    상기 게이트 전극 위에 게이트 절연층을 형성하는 단계; 및
    스퍼터링 타겟을 이용하는 스퍼터링법에 의해 상기 게이트 절연층 위에 산화물 반도체막을 형성하는 단계를 포함하고,
    상기 스퍼터링 타겟은 산화아연, 산화알루미늄, 산화갈륨, 산화인듐, 또는 산화주석으로부터 선택된 적어도 하나의 산화물의 소결체를 포함하고, SIMS으로 관측될 때 상기 소결체의 함유 알칼리 금속 농도가 5×1016cm-3 이하인 것을 특징으로 하는 반도체 장치의 제작 방법.
  10. 제 9 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 함유 수소 농도가 1×101９cm-3 이하인 것을 특징으로 하는 반도체 장치의 제작 방법.
  11. 제 9 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 나트륨의 농도는, 1×1016cm-3 이하인 것을 특징으로 하는 반도체 장치의 제작 방법.
  12. 제 9 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 나트륨의 농도는, 1×1015cm-3 이하인 것을 특징으로 하는 반도체 장치의 제작 방법.
  13. 제 9 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 리튬의 농도는, 5×1015cm-3 이하인 것을 특징으로 하는 반도체 장치의 제작 방법.
  14. 제 9 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 리튬의 농도는, 1×1015cm-3 이하인 것을 특징으로 하는 반도체 장치의 제작 방법.
  15. 제 9 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 칼륨의 농도는, 5×1015cm－3 이하인 것을 특징으로 하는 반도체 장치의 제작 방법.
  16. 제 9 항에 있어서,
    SIMS으로 관측될 때 상기 소결체의 칼륨의 농도는, 1×1015cm-3 이하인 것을 특징으로 하는 반도체 장치의 제작 방법.
KR1020137007676A 2010-09-03 2011-08-18 스퍼터링 타겟 및 반도체 장치의 제작 방법 Ceased KR20130099074A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-197509 2010-09-03
JP2010197509 2010-09-03
PCT/JP2011/069100 WO2012029612A1 (en) 2010-09-03 2011-08-18 Sputtering target and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20130099074A true KR20130099074A (ko) 2013-09-05

Family

ID=45770024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137007676A Ceased KR20130099074A (ko) 2010-09-03 2011-08-18 스퍼터링 타겟 및 반도체 장치의 제작 방법

Country Status (5)

Country Link
US (3) US8835214B2 (ko)
JP (3) JP5789157B2 (ko)
KR (1) KR20130099074A (ko)
TW (1) TWI570808B (ko)
WO (1) WO2012029612A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9057126B2 (en) 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101389911B1 (ko) 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
CN104797736A (zh) * 2012-06-29 2015-07-22 株式会社半导体能源研究所 溅射靶材的使用方法以及氧化物膜的制造方法
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
CN107919365B (zh) * 2017-11-21 2019-10-11 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
TWI756535B (zh) * 2019-04-15 2022-03-01 久盛光電股份有限公司 磁控濺鍍系統及磁控濺鍍方法
JP7317282B2 (ja) * 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4230594B2 (ja) * 1999-03-05 2009-02-25 出光興産株式会社 スパッタリング用ターゲット及び透明導電ガラス並びに透明導電フィルム
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7510635B2 (en) 2003-09-30 2009-03-31 Nippon Mining & Metals Co., Ltd. High purity zinc oxide powder and method for production thereof, and high purity zinc oxide target and thin film of high purity zinc oxide
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101612130B1 (ko) 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
TWI487118B (zh) 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5403390B2 (ja) * 2008-05-16 2014-01-29 出光興産株式会社 インジウム、ガリウム及び亜鉛を含む酸化物
JP5153449B2 (ja) 2008-05-16 2013-02-27 中国電力株式会社 分散リアクトル系統用人工地絡試験装置
JP5269501B2 (ja) * 2008-07-08 2013-08-21 出光興産株式会社 酸化物焼結体及びそれからなるスパッタリングターゲット
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP2010070418A (ja) * 2008-09-18 2010-04-02 Idemitsu Kosan Co Ltd ＳｎＯ２−Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102160184B (zh) * 2008-09-19 2014-07-09 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101751661B1 (ko) 2008-12-19 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
US8383470B2 (en) * 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US8894826B2 (en) * 2009-09-24 2014-11-25 Jesse A. Frantz Copper indium gallium selenide (CIGS) thin films with composition controlled by co-sputtering
WO2011058882A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor

Also Published As

Publication number Publication date
US20150252465A1 (en) 2015-09-10
TW201230202A (en) 2012-07-16
US9410239B2 (en) 2016-08-09
US8980686B2 (en) 2015-03-17
US20120056176A1 (en) 2012-03-08
JP2017103462A (ja) 2017-06-08
WO2012029612A1 (en) 2012-03-08
US20140370653A1 (en) 2014-12-18
JP2015187312A (ja) 2015-10-29
JP5789157B2 (ja) 2015-10-07
TWI570808B (zh) 2017-02-11
JP2012072493A (ja) 2012-04-12
JP6397878B2 (ja) 2018-09-26
US8835214B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
US9410239B2 (en) Sputtering target and method for manufacturing semiconductor device
US12302639B2 (en) Metal oxide film and method for forming metal oxide film
KR101342179B1 (ko) 반도체 소자 및 그 제조 방법
US8021916B2 (en) Method for manufacturing semiconductor device
US9224838B2 (en) Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20130326

Patent event code: PA01051R01D

Comment text: International Patent Application

AMND Amendment
PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160810

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171103

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20180220

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20171103

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20180220

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20180103

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20160810

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20130416

Comment text: Amendment to Specification, etc.

PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20180405

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20180322

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20180220

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20180103

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20171103

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20160810

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20130416

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20180503

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20180405

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Patent event date: 20180220

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2018101001961

Request date: 20180503

J301 Trial decision

Free format text: TRIAL NUMBER: 2018101001961; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180503

Effective date: 20190830

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20190830

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20180503

Decision date: 20190830

Appeal identifier: 2018101001961