[go: up one dir, main page]

JP5795551B2 - 電界効果型トランジスタの製造方法 - Google Patents

電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP5795551B2
JP5795551B2 JP2012110605A JP2012110605A JP5795551B2 JP 5795551 B2 JP5795551 B2 JP 5795551B2 JP 2012110605 A JP2012110605 A JP 2012110605A JP 2012110605 A JP2012110605 A JP 2012110605A JP 5795551 B2 JP5795551 B2 JP 5795551B2
Authority
JP
Japan
Prior art keywords
region
film
film formation
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012110605A
Other languages
English (en)
Other versions
JP2013239521A (ja
Inventor
文彦 望月
文彦 望月
真宏 高田
真宏 高田
雅司 小野
雅司 小野
田中　淳
淳 田中
鈴木　真之
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2012110605A priority Critical patent/JP5795551B2/ja
Priority to KR1020147031859A priority patent/KR101661834B1/ko
Priority to PCT/JP2013/062959 priority patent/WO2013172236A1/ja
Priority to TW102116623A priority patent/TWI580048B/zh
Publication of JP2013239521A publication Critical patent/JP2013239521A/ja
Application granted granted Critical
Publication of JP5795551B2 publication Critical patent/JP5795551B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/016—Manufacture or treatment of image sensors covered by group H10F39/12 of thin-film-based image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H10F39/195—X-ray, gamma-ray or corpuscular radiation imagers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、電界効果型トランジスタの製造方法
近年、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（以下、ＩＧＺＯと称す）の酸化物半導体薄膜を酸化物半導体層（チャネル層）に用いた電界効果型トランジスタ、特に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の研究開発が盛んである。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることから、プラスチック板やフィルム等の基板上にフレキシブルなＴＦＴを形成することが可能である（例えば非特許文献１）。
このようなＩＧＺＯを酸化物半導体層に用いたＴＦＴの変形例として、特許文献１には、ゲート電極に近い側にＩＺＯやＩＴＯを含む第１の領域が配置され、ゲート電極から遠い側にＩＧＺＯを含む第２の領域が配置された二層構造の酸化物半導体層を用いたＴＦＴが開示されている。
また、特許文献２には、上記二層構造の酸化物半導体層の形成工程として、ＩＧＺＯを含む第１の領域の表面上に、当該第１の領域のＩＧＺＯとは組成比が異なるＩＧＺＯを含む第２の領域をスパッタリング法により成膜圧力０．４Ｐａで成膜するボトムゲート型のＴＦＴの製造方法が開示されている。
C.S. Chuang et al., SID 08 DIGEST, P-13
特開２０１０−２１５５５号公報 特開２０１０−７３８８１号公報
ところで、ＴＦＴを含む有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）や液晶に用いられる青色発光層は波長４５０ｎｍ程度のピークを持つブロードな発光を示すが、有機ＥＬ素子の青色光の発光スペクトルの裾は波長４２０ｎｍまで続いていること、青色カラーフィルタは波長４００ｎｍの光を７０％程度は通すこと、を考慮すると、波長４５０ｎｍよりも小さい波長域での光照射に対する特性劣化が低いことが要求される。仮にＩＧＺＯ膜の光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こってしまう。
ここで、例えば、光照射に対する安定性の指標として、４２０ｎｍの光照射に対する閾値シフト量の絶対値｜ΔＶｔｈ｜が２Ｖ以下という基準を設けると、４２０ｎｍの光照射に対して｜ΔＶｔｈ｜≦２Ｖを満たすようなＴＦＴを実現する事は困難である。
具体的に、非特許文献１では、従来のＩＧＺＯを酸化物半導体層に用いたＴＦＴに対して光照射に対する特性劣化を評価しているが、波長４２０ｎｍの光照射に対する閾値シフト量の絶対値｜ΔＶｔｈ｜が２Ｖを超えてしまう。
一方で、ディスプレイの大型化、高精細化に伴い、ディスプレイ駆動用のＴＦＴの更なる高移動度化（例えば２０ｃｍ２／Ｖｓ超）が求められており、非特許文献１のような従来のＴＦＴ(移動度１０ｃｍＡ２／Ｖｓ程度)ではカバーできないような高機能ディスプレイも提案されつつある。
特許文献１では、電流パス層（キャリア走行層）としての第１の領域がＩＺＯやＩＴＯを含んでおり高移動度のＴＦＴは実現可能であるが、光照射特性について言及されていない。
また、特許文献２では、電流パス層としての第１の領域がＩＧＺＯを含んでいるものの移動度は２０ｃｍＡ２／Ｖｓよりも低く、光照射特性については言及されていない。
本発明は上記事情に鑑みてなされたものであり、２０ｃｍ２／Ｖｓ超の高い移動度と、波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が２Ｖ以下となる高い光安定性と、を両立する電界効果型トランジスタの製造方法を提供することを目的とする。
本発明の上記課題は下記の手段によって解決された。
＜１＞ゲート電極と、ゲート絶縁膜と、酸化物半導体層と、ソース電極と、ドレイン電極と、を形成するボトムゲート型の電界効果型トランジスタの製造方法であって、前記酸化物半導体層の形成工程として、Ｉｎ、Ｇａ、Ｚｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｄ、及びＧｅからなる群より選ばれる少なくとも一種を含む第１の領域を成膜する第１成膜工程と、Ｉｎ、Ｇａ、Ｚｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｄ、及びＧｅからなる群より選ばれる少なくとも一種を含み前記第１の領域よりも電気伝導度が小さい第２の領域を、前記第１の領域の表面にスパッタリング法により成膜し、且つ、前記第２の領域の少なくとも成膜開始時の成膜圧力を２．０Ｐａ以上１３．０Ｐａ以下に調整する第２成膜工程と、を順に行う電界効果型トランジスタの製造方法。
＜２＞前記第２成膜工程では、前記成膜開始時の成膜圧力を５．０Ｐａ以上１２．０Ｐａ未満に調整する、前記＜１＞に記載の電界効果型トランジスタの製造方法。
＜３＞前記第２成膜工程では、前記成膜開始時の成膜圧力を１０．０Ｐａ以下に調整する、前記＜１＞又は前記＜２＞に記載の電界効果型トランジスタの製造方法。
＜４＞前記第２成膜工程では、前記成膜開始時の成膜圧力を８．０Ｐａ以下に調整する、前記＜３＞に記載の電界効果型トランジスタの製造方法。
＜５＞前記第２成膜工程では、成膜途中で成膜圧力を前記成膜開始時の成膜圧力よりも低い圧力に切り替える、前記＜１＞〜前記＜４＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜６＞前記第２の領域を最初の５ｎｍの膜厚まで前記成膜開始時の成膜圧力で成膜し、前記第２の領域の残りを１．０Ｐａ未満の成膜圧力で成膜する、前記＜５＞に記載の電界効果型トランジスタの製造方法。
＜７＞前記第１の領域の膜厚を、１０ｎｍ以下とし、前記第２の領域の膜厚を、前記第１の領域の膜厚以上とする、前記＜１＞〜前記＜６＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜８＞前記第１成膜工程では、前記第１の領域にＩｎとＺｎとが含まれるように成膜する、前記＜１＞〜前記＜７＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜９＞前記第１成膜工程及び前記第２成膜工程では、前記第１の領域及び前記第２の領域にＩｎが含まれるように成膜し、且つ、前記第１の領域のＩｎ原子組成比率を、前記第２の領域のＩｎ原子組成比率よりも高くする、前記＜１＞〜前記＜８＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜１０＞前記第１成膜工程及び前記第２成膜工程は、前記第１の領域及び前記第２の領域にＧａが含まれるように成膜し、且つ、前記第１の領域のＧａ原子組成比率を、第２の領域のＧａ原子組成比率よりも低くする、前記＜１＞〜前記＜９＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜１１＞前記第１成膜工程及び前記第２成膜工程では、スパッタリング法を用いて成膜室内に酸素ガスを含むガスを流しながら前記第１の領域及び前記第２の領域を成膜し、且つ、前記第１成膜工程では、前記第２成膜工程時に流す酸素ガスの流量よりも少ない量の酸素ガスを流す、前記＜１＞〜前記＜１０＞の何れか１つに記載の電界効果型トランジスタの製造方法。
＜１２＞前記酸化物半導体層の形成工程中、又は前記第２成膜工程の後に、３００℃以上６００℃以下で熱処理する熱処理工程を有する、前記＜８＞に記載の電界効果型トランジスタの製造方法。
＜１３＞前記酸化物半導体層の形成工程中、又は前記第２成膜工程の後に、３００℃以上４５０℃未満で熱処理する熱処理工程を有する、＜１＞〜＜１１＞の何れか１つに記載の電界効果型トランジスタの製造方法。
本発明によれば、２０ｃｍ２／Ｖｓ超の高い移動度と、波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が２Ｖ以下となる高い光安定性と、を両立する電界効果型トランジスタの製造方法を提供することができる。
図１（Ａ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｂ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。 図２は、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図である。 図３は、図２に示す液晶表示装置の電気配線の概略構成図である。 図４は、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図である。 図５は、図４に示す電気光学装置の電気配線の概略構成図である。 図６は、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図である。 図７は、図６に示すセンサの電気配線の概略構成図である。 図８（Ａ）は実施例及び比較例のＴＦＴの平面図であり、図８（Ｂ）は図８（Ａ）に示すＴＦＴのＡ−Ａ線矢視断面図である。 図９は、比較例１に係るＴＦＴのモノクロ光照射時のＶｇ−Ｉｄ特性を示す図である。 図１０は、実施例３に係るＴＦＴのモノクロ光照射時のＶｇ−Ｉｄ特性を示す図である。 図１１は、代表的な比較例１に係るＴＦＴと実施例３に係るＴＦＴにおける、光照射波長とΔＶｔｈとの関係を示すグラフ図である。 図１２は、表１に基づき成膜圧力と閾値シフト量ΔＶｔｈ（波長４２０ｎｍ時）との関係をプロットしたグラフ図である。
以下、添付の図面を参照しながら、本発明の実施形態に係る電界効果型トランジスタの製造方法について具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。また、以下で説明する場合に位置関係について用いる「上」及び「下」という用語は、便宜的に用いるものであって、方向に拘束されるべきでない。
１．電界効果型トランジスタの構成
まず、本発明の実施形態に係る電界効果型トランジスタの製造方法を説明する前に、当該製造方法によって作製される電界効果型トランジスタの構成について概略を説明する。なお、本発明の実施形態に係る電界効果型トランジスタとして、ＴＦＴを一例に挙げる。
本発明の実施形態に係るＴＦＴは、ゲート電極、ゲート絶縁膜、酸化物半導体層（活性層）、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、酸化物半導体層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。そして、本発明の実施形態に係るＴＦＴではさらに、酸化物半導体層が、膜厚方向に第１の領域と、当該第１の領域よりもゲート電極から遠い側に配置された第２の領域を備えている。なお、本実施形態のＴＦＴにおいては、第１の領域と第２の領域間に電極層等の酸化物半導体層以外の層は挿入されない。
ＴＦＴの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造（ボトムゲート型とも呼ばれる）及びスタガ構造（トップゲート型とも呼ばれる）の態様があるが、本実施形態では、ボトムゲート型のＴＦＴを用いる。
ただしボトムゲート型のＴＦＴにも、酸化物半導体層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型の２つの態様があるが、いずれの態様であってもよい。
なお、トップゲート構造とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に酸化物半導体層が形成された形態であり、ボトムゲート構造とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に酸化物半導体層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が酸化物半導体層よりも先に形成されて酸化物半導体層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、酸化物半導体層がソース・ドレイン電極よりも先に形成されて酸化物半導体層の上面がソース・ドレイン電極に接触する形態である。
図１（Ａ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート型でトップコンタクト型のＴＦＴの一例を示す模式図である。図１（Ａ）に示すＴＦＴ１０では、基板１２の厚み方向の一面にゲート電極１４と、ゲート絶縁膜１６と、酸化物半導体層１８の第１の領域１８Ａと、酸化物半導体層１８の第２の領域１８Ｂと、が順に積層されている。そして、この第２の領域１８Ｂ上（の表面）にソース電極２０及びドレイン電極２２が互いに離間して設置されている。
図１（Ｂ）は、本発明の実施形態に係るＴＦＴであって、ボトムゲート型でボトムコンタクト型のＴＦＴの一例を示す模式図である。図１（Ｂ）に示すＴＦＴ３０では、基板１２の厚み方向の一面にゲート電極１４と、ゲート絶縁膜１６と、が順に積層されている。そして、このゲート絶縁膜１６の表面にソース電極２０及びドレイン電極２２が互いに離間して設置され、更にこれらの上（表面）に、酸化物半導体層１８の第１の領域１８Ａと、酸化物半導体層１８の第２の領域１８Ｂと、が順に積層されている。
なお、本実施形態に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、適宜、酸化物半導体層上に保護層や基板上に絶縁層等を備える構成であってもよい。
また、第１の領域１８Ａと第２の領域１８Ｂとの区別は、酸化物半導体層１８の断面ＴＥＭ（Transmission Electron Microscope）分析によるコントラストの違いで区別したりＩＣＰ（Inductively Coupled Plasma）発光分析装置や蛍光Ｘ線分析装置による組成や組成比の違いで区別したりすることができる。
２．電界効果型トランジスタの製造方法
以上説明したボトムゲート型の電界効果型トランジスタ（ＴＦＴ１０やＴＦＴ３０）の製造方法は、酸化物半導体層１８の形成工程として、Ｉｎ、Ｇａ、Ｚｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｄ、及びＧｅからなる群より選ばれる少なくとも一種を含む第１の領域１８Ａを成膜する第１成膜工程と、Ｉｎ、Ｇａ、Ｚｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｄ、及びＧｅからなる群より選ばれる少なくとも一種を含み第１の領域１８Ａよりも電気伝導度が小さい第２の領域１８Ｂを、第１の領域１８Ａの表面にスパッタリング法により成膜し、且つ、第２の領域１８Ｂの少なくとも成膜開始時の成膜圧力を２．０Ｐａ以上１３．０Ｐａ以下に調整する第２成膜工程と、を順に行う製造方法である。
このような製造方法によれば、第１の領域１８Ａと当該第１の領域よりも電気伝導度が小さい第２の領域１８Ｂの積層構造を用いることで、第１の領域１８Ａが所謂「キャリア走行層」となり、第２の領域１８Ｂは、所謂「抵抗層」となる。
そして、「キャリア走行層」となる第１の領域１８Ａは、「抵抗層」となる第２の領域１８Ｂよりも、成膜時に受けるダメージ（例えばプラズマダメージ）により生じた欠陥がＴＦＴ特性、特に光照射特性に与える影響が大きいものと考えられる。
本実施形態では、第２成膜工程の少なくとも成膜開始時において、第１成膜工程により成膜した第１の領域１８Ａの表面に、２．０Ｐａ以上１３．０Ｐａ以下に調整した成膜圧力で第２の領域１８Ｂを成膜するため、第１の領域１８Ａの表面に成膜ダメージ（例えばプラズマダメージ）を与えることを低減することができる。この結果、２０ｃｍ２／Ｖｓ超の高い移動度と、波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が２Ｖ以下となる高い光安定性と、を両立することができる。
高い移動度で且つ高い光安定性を有しているということは、本実施形態のＴＦＴ１０や３０は、大面積、高精細な透明ディスプレイの駆動用ＴＦＴに好適に用いることが出来ることを意味する。又、有機ＥＬやＬＣＤ駆動用ＴＦＴにおいて光を遮断する層を設ける必要がなく、製造コストを大幅に低減させることが可能となる。
なお、「電気伝導度」とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度ｎ、電気素量をｅ、キャリア移動度μとするとｄｒｕｄｅモデルを仮定した場合、物質の電気伝導度σは以下の式で表される。
σ＝ｎｅμ
第１の領域１８Ａ、又は第２の領域１８Ｂがｎ型半導体である時キャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に第１の領域１８Ａ、又は第２の領域１８Ｂがｐ型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度は、ホール測定により求めることができる。
電気伝導度の求め方は、厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度より変化するが、本文記載の電気伝導度は、室温（２０℃）での電気伝導度を示す。
また、「成膜圧力」とはスパッタ装置成膜室の成膜時圧力を指す。
また、「プラズマダメージ」とは、成膜時に導入されたアルゴンガス、酸素ガス（電界印加によるイオン化）イオンによる物理的ダメージであり、アルゴンイオンの方が酸素イオンより質量が大きいため、影響が大きい。
以上のような電界効果型トランジスタの製造方法について、代表例として図１（Ａ）に示すボトムゲート型でトップコンタクト型のＴＦＴ１０の製造方法について具体的に説明するが、ボトムゲート型でボトムコンタクト型のＴＦＴ３０の製造方法についても同様の方法を適用することができる。
−ゲート電極１４の形成工程−
まず、図１（Ａ）に示すように、ＴＦＴ１０を形成するための基板１２を用意した後、基板１２の厚み方向の一方の主面上に、ゲート電極１４を形成する、ゲート電極１４の形成工程を行う。
用意する基板１２の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板１２の構造は単層構造であってもよいし、積層構造であってもよい。基板１２としては、例えば、ガラスやＹＳＺ（イットリウム安定化ジルコニウム）、Ｓｉ等の無機材料、ポリエチレンテレフタレートやポリエチレンナフタレート、ポリイミド等の樹脂、或いは粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料等の樹脂複合材料等からなる基板を用いることができる。中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。なお、樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
そして、ゲート電極１４の形成では、まず例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って導電膜を成膜する。成膜後、導電膜をフォトリソグラフィー及びエッチング法又はリフトオフ法等により所定の形状にパターンニングすることにより、導電膜からゲート電極１４を形成する。この際、ゲート電極１４及びゲート配線を同時にパターンニングすることが好ましい。
ゲート電極１４を構成する導電膜は、高い導電性を有するものを用いることが好ましく、例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を単層または２層以上の積層構造として用いることができる。
−ゲート絶縁膜１６の形成工程−
ゲート電極１４を形成した後は、当該ゲート電極１４上及び基板１２の露出面上にゲート絶縁膜１６を形成する、ゲート絶縁膜１６の形成工程を行う。
ゲート絶縁膜１６の形成では、ゲート電極１４の形成方法と同一の形成方法を用いることができる。
ゲート絶縁膜１６を構成する絶縁膜は、高い絶縁性を有するものが好ましく、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。
−酸化物半導体層１８の形成工程−
ゲート絶縁膜１６を形成した後は、当該ゲート絶縁膜１６の表面に酸化物半導体層１８を形成する、酸化物半導体層１８の形成工程を行う。
この形成工程において、酸化物半導体層１８は、非晶質膜又は結晶質膜のいずれに形成してもよい。ただし、非晶質膜の場合には、低温で成膜可能であるために、可撓性のある基板１２上に好適に形成される。また、非晶質膜の場合には、結晶粒界が存在せず、均一性の高い膜が得られる。なお、酸化物半導体層１８が非晶質膜であるかどうかは、Ｘ線回折測定により確認することができる。即ち、Ｘ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層１８は非晶質膜であると判断することができる。
酸化物半導体層１８における第１の領域１８Ａと第２の領域１８Ｂを含めた膜厚（総膜厚）は、特に限定されないが、膜の均一性の実現、及び酸化物半導体層１８中のトータルのキャリア濃度を調整し易いという観点から１０ｎｍ以上２００ｎｍ以下とすることが好ましい。
この酸化物半導体層１８の形成工程では、第１成膜工程と第２成膜工程とを順に行う。なお、第１成膜工程と第２成膜工程との間に、パターニング処理や熱処理等の中間処理工程を行ってもよい。
−第１成膜工程−
第１成膜工程では、Ｉｎ、Ｇａ、Ｚｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｄ、及びＧｅからなる群より選ばれる少なくとも一種を含む（例えばＩｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｓｎ−ＯやＩｎ−Ｏ等）第１の領域１８Ａを成膜する。
第１の領域１８Ａの成膜方法としては、例えば印刷方式やコーティング方式等の湿式方式、真空蒸着法やスパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤやプラズマＣＶＤ法等の化学的方式が挙げられる。これらの中でも、膜厚の制御がし易いという観点から、真空蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤ又はプラズマＣＶＤ法等の気相成膜法を用いるのが好ましい。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）がより好ましい。さらに、量産性の観点から、スパッタリング法がさらに好ましい。
スパッタリング法の場合、特に投入電力としてはＤＣ／ＲＦに特に限定されない。またスパッタリング法においては組成調整したシングルターゲットでの成膜や複数ターゲットを用いた共スパッタでの成膜も可能で有るが、好ましくはシングルターゲットがよい。共スパッタの場合にはＤＣ／ＲＦ双方を使用する。例えばＩＧＺＯ系の場合にはＩｎ２Ｏ３とＺｎＯはＤＣスパッタとし、Ｇａ２Ｏ３はＲＦスパッタとする。また、得られる膜の導電率を制御するために、成膜時の成膜室内の酸素分圧は任意に制御する。成膜室内の酸素分圧を制御する手法としては、成膜室内に導入するＯ２ガス量を変化させる方法であってもよく、酸素ラジカルやオゾンガスの導入量を変化させる方法であってもよい。酸素ガス導入を停止させた場合でも抵抗が高い場合には、Ｈ２やＮ２等の還元性ガスを導入してもよい。酸素ラジカルを用いる場合には、成膜圧力と平均自由工程の関係にて、成膜基板に直接噴射する方が効果大である。
また、この第１成膜工程では、Ｉｎ、Ｇａ、Ｓｎ、Ｚｎ、及びＣｄのうち少なくとも一種が含まれるように成膜することが好ましく、Ｉｎ、Ｓｎ、Ｚｎ及びＧａのうち少なくとも一種が含まれるように成膜することが好ましく、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１種が含まれるように成膜（例えばＩｎ−Ｏ系）することが好ましい。さらに、少なくともＩｎが含まれるように成膜することが好ましい。
特に、第１成膜工程及び後述の第２成膜工程では、第１の領域１８Ａ及び第２の領域１８ＢにＩｎが含まれるように成膜し、且つ、第１の領域１８ＡのＩｎ原子組成比率を、第２の領域１８ＢのＩｎ原子組成比率よりも高くすることが好ましい。第１の領域１８ＡのＩｎ組成比率を高くすることで相対的に電子親和力が増大する傾向が得られ、第１の領域１８Ａに伝導キャリアが集中しやすくなるからである。また、Ｉｎ含有率を増大させた方が伝導キャリア濃度を増大させることが容易になるため、高いキャリア移動度を得やすくなるからである。
上記同一の観点から、第１成膜工程及び後述の第２成膜工程は、第１の領域１８Ａ及び第２の領域１８ＢにＧａが含まれるように成膜し、且つ、第１の領域１８ＡのＧａ原子組成比率を、第２の領域１８ＢのＧａ原子組成比率よりも低くすることが好ましい。
上記同一の観点から、第１成膜工程及び後述の第２成膜工程では、スパッタリング法を用いて成膜室内に酸素を含むガスを流しながら第１の領域１８Ａ及び第２の領域１８Ｂを成膜し、且つ、第１成膜工程では、第２成膜工程時に流す酸素ガスの流量よりも少ない量の酸素ガスを流すことが好ましい。
なお、上記組成や組成比、膜厚については、蛍光Ｘ線分析装置で確認することができる。
また、第１成膜工程では、第１の領域１８ＡにＩｎ、Ｇａ、Ｚｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｄ、及びＧｅからなる群より選ばれる少なくとも二種が含まれるように成膜することが好ましく（例えばＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｇａ−Ｚｎ−Ｏ系）、特に波長４２０ｎｍの光照射に対して閾値シフト量を顕著に抑制できるという観点から、第１の領域１８ＡにＩｎとＺｎとが含まれるように成膜することが好ましい。
さらにまた、第１成膜工程では、第１の領域１８ＡにＩｎ、Ｇａ（又はＳｎ）及びＺｎが全て含まれるように成膜することが好ましい。すなわち、第１の領域１８Ａの組成は、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ，ｂ，ｃ，ｄ＞０）が含まれることが好ましい。
特に、第１の領域１８Ａは、ＩｎとＧａ（又はＳｎ）とＺｎとＯとを主たる構成元素としていることが好ましい。なお、「主たる構成元素」とは、第１の領域１８Ａの全構成元素に対するＩｎとＧａ（又はＳｎ）とＺｎとＯとの組成割合が全体の９８％以上であることを意味するものとする。したがって、第１の領域１８Ａには後述するようなＭｇ等の他の元素も含んでいてもよい。
また、第１成膜工程では、第１の領域１８Ａの膜厚が１０ｎｍ以下となるように成膜することが好ましい。第１の領域１８Ａは、上述したように高移動度化を実現しやすいＩＺＯや極めてＩｎ−ｒｉｃｈなＩＧＺＯ膜を用いることが好ましいが、このような高移動度膜はキャリア濃度が高いためにピンチオフが比較的難しく、閾値が大きくマイナス側にシフトする可能性がある。したがって、第１の領域１８Ａの膜厚を１０ｎｍ以下とすることで、酸化物半導体層１８におけるトータルのキャリア濃度が過剰な状態となってピンチオフが困難となることを回避することができる。
第１の領域１８Ａの電気伝導度は、好ましくは、１０−６Ｓｃｍ−１以上１０２Ｓｃｍ−１未満とする。より好ましくは１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満とし、さらに好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満とする。
−第２成膜工程−
第２成膜工程では、Ｉｎ、Ｇａ、Ｚｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｄ、及びＧｅからなる群より選ばれる少なくとも一種を含み第１の領域１８Ａよりも電気伝導度が小さい第２の領域１８Ｂを、第１の領域１８Ａの表面にスパッタリング法により成膜し、且つ、第２の領域１８Ｂの少なくとも成膜開始時の成膜圧力を２．０Ｐａ以上１３．０Ｐａ以下に調整する。
第２成膜工程における第２の領域１８Ｂの成膜方法は、第１成膜工程とは異なり、スパッタリング法を用いることを前提とする。スパッタリング法の好ましい条件などは、第１成膜工程で詳述した条件と同一である。生産性の向上の観点や不純物の混入抑制、第１成膜工程と第２成膜工程の成膜を連続してスパッタリング成膜することが好ましい。
第２成膜工程における成膜開始時の成膜圧力は、５．０Ｐａ以上１２．０Ｐａ未満であることが好ましい。波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が１Ｖ以下となるからである。また、成膜開始時の成膜圧力を５．０Ｐａ以上に調整すると、波長４２０ｎｍの光照射に対する閾値シフト量の成膜圧力依存性を緩和することができるからである。すなわち、成膜圧力が５．０Ｐａ以上であれば、成膜圧力が仮に変動したとしても、閾値シフト量の変動を抑制することができるからである。
また、第２成膜工程における成膜開始時の成膜圧力は、１０．０Ｐａ以下に調整することが好ましい。成膜圧力が１０．０Ｐａ以下の範囲内で成膜圧力が仮に変動したとしても、閾値シフト量の変動を抑制することができるからである。
さらに、第２成膜工程における成膜開始時の成膜圧力を８．０Ｐａ以下に調整することが好ましい。成膜速度が極端に落ちることを抑制できるからである。なお、成膜圧力と成膜速度との関係は、成膜圧力が概１Ｐａ以上から高くなるにつれて成膜速度が落ちるという関係がある。
また、第２成膜工程では、成膜時間を短縮するという観点から、成膜途中で成膜圧力を成膜開始時の成膜圧力よりも低い圧力に切り替えることが好ましい。具体的に、第２の領域１８Ｂを最初の５ｎｍまで成膜開始時の成膜圧力で成膜し、第２の領域１８Ｂの残りを１．０Ｐａ未満の成膜圧力で成膜する。
これにより、成膜開始時では、成膜圧力を２．０Ｐａ以上１３．０Ｐａ以下に調整して第１の領域１８Ａへのプラズマダメージを抑えながらゆっくりと第２の領域１８Ｂを成膜し、成膜途中からは、第１の領域１８Ａの表面に既に第２の領域１８Ｂの一部があることにより第１の領域１８Ａへプラズマダメージが寄与し難いことから、成膜圧力を１．０Ｐａ未満に調整し残りの第２の領域１８Ｂを速く成膜して、成膜時間を短縮することができる。
また、第２の領域１８Ｂの膜厚は、第１の領域１８Ａ（例えば１０ｎｍ以下とする）の膜厚以上とすることが好ましい。特に、１０ｎｍ超とすると、オフ電流の低減やＳ値の劣化抑制が期待できるからである。また、第２の領域１８Ｂの膜厚は、１２０ｎｍ以下、特に７０ｎｍ未満とすることが好ましい。ソース・ドレイン電極２０,２２と第１の領域１８Ａの抵抗が増大して結果的に移動度の低下を招くことを抑制できるからである。
第２の領域１８Ｂの組成の好ましい条件については、第１成膜工程で詳述した条件と同一である。例えば、第２成膜工程では、第２の領域１８ＢにＩｎ、Ｇａ（又はＳｎ）及びＺｎが全て含まれるように成膜することが好ましい。
第１の領域１８Ａ及び第２の領域１８Ｂをスパッタ成膜する際の到達真空度は、特に限定されないが、２．０×１０−５Ｐａ以下が好ましく、１．０×１０−６Ｐａ程度がより好ましい。真空度に対応したＨ２Ｏ成分が薄膜内に取り込まれてしまい、真空度に依存してキャリア密度が変化するため、本実施形態の効果をより高くするには前記真空度が好ましい。
また、第１の領域１８Ａ及び第２の領域１８Ｂをスパッタ成膜する際の基板１２とターゲットとの距離は、磁力線が基板、サンプルフォルダを横切りプラズマが不安定化（密度低下の要因）することを抑制するという観点から、５０ｍｍ以上が好ましい。また、上記距離は、成膜レートが低下することを抑制して製造に適した成膜レートにするという観点から、１５０ｍｍ以下であることが好ましい。
第２の領域１８Ｂの電気伝導度は、第１の領域１８Ａより低いことを前提として、第１の領域１８Ａと同様の範囲を取り得るが、好ましくは、１０−７Ｓｃｍ−１以上１０１Ｓｃｍ−１未満とする。より好ましくは１０−７Ｓｃｍ−１以上１０−１Ｓｃｍ−１未満とする。
また、酸化物半導体層１８の各領域のキャリア濃度（言い換えれば電気伝導度）の制御は、組成変調によって行う他、成膜時の酸素分圧制御によっても行うことができる。
酸素濃度の制御は、具体的には第１の領域１８Ａ及び第２の領域１８Ｂにおける成膜時の酸素分圧をそれぞれ制御することによって行うことが出来る。成膜時の酸素分圧を高めれば、キャリア濃度を低減させることが出来、それに伴ってオフ電流の低減が期待できる。一方、成膜時の酸素分圧を低くすれば、キャリア濃度を増大させることが出来、それに伴って電界効果移動度の増大が期待できる。また、例えば第２の領域１８Ｂの成膜後に酸素ラジカルやオゾンを照射する処理を施すことによっても膜の酸化を促進し、第２の領域１８Ｂ中の酸素欠損量を低減させる事が可能である。
また、酸化物半導体層１８に含まれる例えばＺｎの一部を、よりバンドギャップの広がる元素イオンをドーピングすることによって、光学バンドギャップ増大に伴う光照射安定性を付与することが出来る。具体的には、Ｍｇをドーピングすることにより膜のバンドギャップを大きくすることが可能である。例えば、酸化物半導体層１８の各領域にＭｇをドープすることで、Ｉｎ、Ｇａ、Ｚｎ等の組成比を制御した系に比べて、積層膜のバンドプロファイルを保ったままバンドギャップの増大が可能である。
そして、有機ＥＬに用いられる青色発光層は波長４５０ｎｍ程度にピークを持つブロードな発光を示すことから、仮に酸化物半導体層１８の光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こってしまうという問題が生じる。従って、特に有機ＥＬ駆動用に用いられるＴＦＴとしては、酸化物半導体層１８に用いる材料のバンドギャップが、より大きいことが好ましい。
また、第１の領域１８Ａ等のキャリア濃度はカチオンドーピングによっても任意に制御することができる。キャリア濃度を増やしたい際には、相対的に価数の大きなカチオンになりやすい材料（例えばＴｉ、Ｚｒ、Ｈｆ、Ｔａ等）をドーピングすればよい。但し、価数の大きいカチオンをドーピングする場合は、酸化物半導体膜の構成元素数が増えるため、成膜プロセスの単純化、低コスト化の面で不利であることから、酸素濃度（酸素欠損量）により、キャリア濃度を制御することが好ましい。
−パターニング工程−
次に、酸化物半導体層１８をパターンニングするパターニング工程を行う。パターンニングはフォトリソグラフィー及びエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、又は燐酸、硝酸及び酢酸の混合液等の酸溶液によりウエットエッチングすることによりパターンを形成する。またドライエッチングを用いてパターニングしても良く特に限定するものではない。なお、酸化物半導体層１８のパターンニングは、第１成膜工程後に第１の領域１８Ａに対して、第２成膜工程後に第２の領域１８Ｂに対して随時行ってもよいが、第１の領域にエッチングダメージ等を与えることを抑制するという観点から、第２成膜工程後に第１の領域１８Ａ及び第２の領域１８Ｂをパターニングすることが好ましい。
なお、フォトリソグラフィー及びエッチングのパターニング方法を用いずに、用途（解像度）にあわせて、上記第１成膜工程及び第２成膜工程において、スパッタ成膜と同時にパターニングができるメタルマスクを用いたパターニング方法を用いることもできる。
−熱処理工程−
酸化物半導体層１８の形成工程中、又は第２成膜工程の後に、（基板１２を）熱処理する熱処理工程を行うことが好ましい。なお、「酸化物半導体層１８の形成工程中の熱処理」とは、成膜時の基板加熱を指す。また、「第２成膜工程の後の熱処理」は、酸化物半導体層１８の成膜直後でもよければ後述するソース・ドレイン電極２０，２２の形成等が全て終わった後に行ってもよい。
熱処理温度は電気特性のバラツキを抑えるために３００℃以上６００℃以下であることが好ましい。又、ポストアニール中の雰囲気は酸素含有雰囲気にすることが好ましく、酸化性雰囲気では酸化性雰囲気や不活性雰囲気にすることができる。酸化性雰囲気中でポストアニールを施すと酸化物半導体層中の酸素が抜け難く、余剰キャリアが発生することを抑制し、電気特性バラツキが起こり難くなる。熱処理は基板毎で有ってもクリーンオーブンなどで複数投入して行っても良い。また、６００℃以下であると、第１の領域１８Ａと第２の領域１８Ｂの間でカチオンの相互拡散が起こり、２つの領域が交じりあうことを抑制できる。
なお、第１の領域１８Ａと第２の領域１８Ｂでのカチオンの相互拡散が起こっていないかどうかは、例えば断面ＴＥＭによる分析を行うことで確認できる。また、熱処理工程は省略することも可能である。
特に、熱処理温度を３００℃以上４５０℃未満とすることが好ましい。第１の領域の組成によらず、ＴＦＴがより確実に動作するからである。
また、熱処理雰囲気の湿度が極めて高い場合には膜中に水分が取り込まれ易く、電気特性のバラツキが起こり易くなるため、室温での相対湿度は５０％以下で行うことが好ましい。さらにまた、熱処理時間に特に限定はないが、膜温度が均一になるのに要する時間等を考慮し、少なくとも１０分以上保持することが好ましい。
−電極形成工程−
酸化物半導体層１８の形成工程後は、或いは熱処理工程後は、第２の領域１８Ｂ上に、ソース電極２０及びドレイン電極２２を形成する電極形成工程を行う。ただし、オーミックコンタクト形成の観点から、電極形成工程後に熱処理工程を行うことが好ましい。電極形成工程では、上記ゲート電極の形成方法と同一の形成方法を用いることができる。
ソース・ドレイン電極２０,２２を構成する導電膜は、高い導電性を有するものを用い、例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｕ等の金属、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することが出来る。ソース・ドレイン電極２０,２２としてはこれらの導電膜を単層構造又は２層以上の積層構造として用いることが出来る。
電極形成工程のエッチングの際には、酸化物半導体層１８上にエッチング保護のための保護膜があってもよい。保護膜は酸化物半導体層１８と連続で成膜してもよいし、酸化物半導体層１８のパターンニング後に形成してもよい。
なお、本実施形態のＴＦＴ１０を用いることで、光照射に対する特性劣化を低減するための保護膜等を酸化物半導体層１８上に用いることなく、高い移動度と、高い光照射安定性が得られるが、もちろん酸化物半導体層１８に上記の様な保護膜を設けてもよい。例えば紫外領域（波長４００ｎｍ以下）の光を吸収、反射するような保護膜を設けることで、更に光照射に対する安定性を向上させることも可能である。
以上の手順により、図１（Ａ）に示すようなボトムゲート型でトップコンタクト型のＴＦＴ１０を作製することができる。また、本実施形態のＴＦＴの製造方法によれば、第１の領域１８Ａや第２の領域１８Ｂはその構成材料により低温（例えば４００℃以下）で成膜が可能なため、基板１２も樹脂基板等を用いればＴＦＴ１０全体として低温作製が可能となる。
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかであり、例えば上述の複数の実施形態は、適宜、組み合わせて実施可能である。
３．応用
以上で説明した本実施形態にて製造される電界効果型トランジスタの用途には特に限定はないが、例えば電気光学装置(例えば液晶表示装置、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、無機ＥＬ表示装置等の表示装置、等)における駆動素子、特に大面積デバイスに用いる場合に好適である。
更に実施形態の電界効果型トランジスタは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、Ｘ線センサなどの各種センサ、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
４．電気光学装置及びセンサ
本実施形態の電気光学装置又はセンサは、前述の電界効果型トランジスタ（ＴＦＴ１０）を備えて構成される。
電気光学装置の例としては、表示装置（例えば液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置、等）がある。
センサの例としては、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサや、Ｘ線センサ等が好適である。
本実施形態のＴＦＴを用いた電気光学装置およびセンサは、いずれも特性の面内均一性が高い。なお、ここで言う「特性」とは、電気光学装置（表示装置）の場合には表示特性、センサの場合には感度特性である。
以下、本実施形態によって製造される電界効果型トランジスタを備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機ＥＬ表示装置、Ｘ線センサについて説明する。
５．液晶表示装置
図２に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図３にその電気配線の概略構成図を示す。
図２に示すように、本実施形態の液晶表示装置１００は、図１（Ａ）に示したボトムゲート型でトップコンタクト型のＴＦＴ１０と、ＴＦＴ１０のパッシベーション層１０２で保護された酸化物半導体層１８上に画素下部電極１０４およびその対向上部電極１０６で挟まれた液晶層１０８と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ１１０とを備え、ＴＦＴ１０の基板１２側およびＲＧＢカラーフィルタ１１０上にそれぞれ偏光板１１２ａ、１１２ｂを備えた構成である。
また、図３に示すように、本実施形態の液晶表示装置１００は、互いに平行な複数のゲート配線１１２と、該ゲート配線１１２と交差する、互いに平行なデータ配線１１４とを備えている。ここでゲート配線１１２とデータ配線１１４は電気的に絶縁されている。ゲート配線１１２とデータ配線１１４との交差部付近に、ＴＦＴ１０が備えられている。
ＴＦＴ１０のゲート電極１４は、ゲート配線１１２に接続されており、ＴＦＴ１０のソース電極２０はデータ配線１１４に接続されている。また、ＴＦＴ１０のドレイン電極２２はゲート絶縁膜１６に設けられたコンタクトホール１１６を介して（コンタクトホール１１６に導電体が埋め込まれて）画素下部電極１０４に接続されている。この画素下部電極１０４は、接地された対向上部電極１０６とともにキャパシタ１１８を構成している。
本実施形態のＴＦＴは光照射時の安定性が非常に高いことから、液晶表示装置の信頼性が増す。
６．有機ＥＬ表示装置
図４に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機ＥＬ表示装置について、その一部分の概略断面図を示し、図５に電気配線の概略構成図を示す。
有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置２００は、図１（Ａ）に示したボトムゲート型でトップコンタクト型のＴＦＴ１０が、基板１２上に設けられている。この基板１２は例えば可撓性支持体であって、ＰＥＮなどのプラスチックフィルムであり、絶縁性とするために表面に基板絶縁層２０２を有する。その上にパターニングされたカラーフィルタ層２０４が設置される。駆動ＴＦＴ部にゲート電極１４を有し、さらにゲート絶縁膜１１０がゲート電極１４上に設けられる。ゲート絶縁膜１６の一部には電気的接続のためにコネクションホールが開けられる。駆動ＴＦＴ部に酸化物半導体層１８が設けられ、その上にソース電極２０及びドレイン電極２２が設けられる。ドレイン電極２２と有機ＥＬ素子の画素電極（陽極）２０６とは、連続した一体であって、同一材料・同一工程で形成される。スイッチングＴＦＴのドレイン電極２２と駆動ＴＦＴは、コネクション電極２０８によってコネクションホールで電気的に接続される。さらに、画素電極部の有機ＥＬ素子が形成される部分を除いて、全体が絶縁膜２１０で覆われる。画素電極部の上に、発光層を含む有機層２１２および陰極２１４が設けられ有機ＥＬ素子部が形成される。
また、図５に示すように、本実施形態の有機ＥＬ表示装置２００は、互いに平行な複数のゲート配線２２０と、該ゲート配線２２０と交差する、互いに平行なデータ配線２２２および駆動配線２２４とを備えている。ここで、ゲート配線２２０とデータ配線２２２、駆動配線２２４とは電気的に絶縁されている。スイッチング用ＴＦＴ１０ｂのゲート電極１４は、ゲート配線２２０に接続されており、スイッチング用ＴＦＴ１０ｂのソース電極２０はデータ配線２２２に接続されている。また、スイッチング用ＴＦＴ１０ｂのドレイン電極２２は駆動用ＴＦＴ１０のゲート電極１４に接続されるとともに、キャパシタ２２６を用いることで駆動用ＴＦＴ１０ａをオン状態に保つ。駆動用ＴＦＴ１０ａのソース電極２０は駆動配線２２４に接続され、ドレイン電極２２は有機層２１２に接続される。
本発明により製造されるＴＦＴは光照射時における安定性が非常に高いことから、信頼性の高い有機ＥＬ表示装置の製造に適している。
なお、図４に示した有機ＥＬ表示装置において、有機層２１２の上部電極を透明電極としてトップエミッション型としてもよいし、有機層２１２の下部電極およびＴＦＴの各電極を透明電極とすることによりボトムエミッション型としてもよい。
７．Ｘ線センサ
図６に、本発明のセンサの一実施形態であるＸ線センサについて、その一部分の概略断面図を示し、図７にその電気配線の概略構成図を示す。
図６は、より具体的にはＸ線センサアレイの一部を拡大した概略断面図である。本実施形態のＸ線センサ３００は基板１２上に形成されたＴＦＴ１０およびキャパシタ３１０と、キャパシタ３１０上に形成された電荷収集用電極３０２と、Ｘ線変換層３０４と、上部電極３０６とを備えて構成される。ＴＦＴ１０上にはパッシベーション膜３０８が設けられている。
キャパシタ３１０は、キャパシタ用下部電極３１２とキャパシタ用上部電極３１４とで絶縁膜３１６を挟んだ構造となっている。キャパシタ用上部電極３１４は絶縁膜３１６に設けられたコンタクトホール３１８を介し、ＴＦＴ１０のソース電極２０およびドレイン電極２２のいずれか一方（図６においてはドレイン電極２２）と接続されている。
電荷収集用電極３０２は、キャパシタ３１０におけるキャパシタ用上部電極３１４上に設けられており、キャパシタ用上部電極３１４に接している。
Ｘ線変換層３０４はアモルファスセレンからなる層であり、ＴＦＴ１０およびキャパシタ３１０を覆うように設けられている。
上部電極３０６はＸ線変換層３０４上に設けられており、Ｘ線変換層３０４に接している。
図７に示すように、本実施形態のＸ線センサ３００は、互いに平行な複数のゲート配線３２０と、ゲート配線３２０と交差する、互いに平行な複数のデータ配線３２２とを備えている。ここでゲート配線３２０とデータ配線３２２は電気的に絶縁されている。ゲート配線３２０とデータ配線３２２との交差部付近に、ＴＦＴ１０が備えられている。
ＴＦＴ１０のゲート電極１４は、ゲート配線３２０に接続されており、ＴＦＴ１０のソース電極２０はデータ配線３２２に接続されている。また、ＴＦＴ１０のドレイン電極２２は電荷収集用電極３０２に接続されており、さらにこの電荷収集用電極３０２は、キャパシタ３１０に接続されている。
本実施形態のＸ線センサ３００において、Ｘ線は図６中、上部（上部電極３０６側）から照射され、Ｘ線変換層３０４で電子−正孔対を生成する。このＸ線変換層３０４に上部電極３０６によって高電界を印加しておくことにより、生成した電荷はキャパシタ３１０に蓄積され、ＴＦＴ１０を順次走査することによって読み出される。
本実施形態のＸ線センサ３００は、光照射時の安定性が高いＴＦＴ１０を備えるため、均一性に優れた画像を得ることができる。
以下に実施例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
＜ＴＦＴ特性に対する第２の領域の成膜圧力依存性＞
−実施例１〜１０及び比較例１〜４に係るＴＦＴの作製−
まず、ＴＦＴ特性に対する第２の領域の成膜圧力依存性について以下のような実施例１〜５及び比較例１〜３に係るボトムゲート型でトップコンタクト型のＴＦＴを作製することで検証した。
図８（Ａ）は実施例及び比較例のＴＦＴの平面図であり、図８（Ｂ）は図８（Ａ）に示すＴＦＴのＡ−Ａ線矢視断面図である。
まず、実施例１〜５及び比較例１〜３では、図８（Ａ）及び図８（Ｂ）に示すように、基板として熱酸化膜５０４付ｐ型Ｓｉ基板５０２（１ｉｎｃｈ角×１ｍｍ、厚み：５２５μｍｔ、熱酸化膜（ＳｉＯ２）：１００ｎｍ）を用い、熱酸化膜５０４をゲート絶縁膜として用いる簡易型のＴＦＴ５００を作製した。
具体的には、熱酸化膜付ｐ型Ｓｉ基板５０２上に、酸化物半導体層の第１の領域５０６と第２の領域５０８を、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの３種ターゲットを用いて各領域の成膜箇所以外をメタルマスクで覆いながら共スパッタで成膜した（第１成膜工程及び第２成膜工程）。各領域の成膜条件は以下の通りである。
−第１成膜工程（第１の領域５０６）の成膜条件−
Ｉｎ；Ｇａ：Ｚｎ組成比＝１．０：１．０：１．０、
膜厚；１０ｎｍ
平面サイズ；３ｍｍ×４ｍｍ
成膜圧力；０．４Ｐａ、
到達真空度；８．０×１０−６Ｐａ、
成膜温度；室温（２５℃）、
Ａｒ流量；５．０７×１０−２Ｐａ・ｍ３／ｓ、
Ｏ２流量；３．３８×１０−４Ｐａ・ｍ３／ｓ
基板とターゲットとの距離；１２０ｍｍ
−第２成膜工程（第２の領域５０８）の成膜条件−
Ｉｎ：Ｇａ：Ｚｎ組成比＝０．５：１．５：１．０、
膜厚；５０ｎｍ
平面サイズ；３ｍｍ×４ｍｍ
成膜圧力；可変
（比較例１；０．４Ｐａ，比較例２；１．０Ｐａ，実施例１；２．０Ｐａ，実施例２；５．０Ｐａ，実施例３；１０．０Ｐａ，実施例４；１２．０Ｐａ，実施例５；１３．０Ｐａ，比較例３；１５．０Ｐａの８つの値に可変）
到達真空度；８．０×１０−６Ｐａ、
成膜温度；室温（２５℃）、
Ａｒ流量；５．０７×１０−２Ｐａ・ｍ３／ｓ、
Ｏ２流量；３．３８×１０−４Ｐａ・ｍ３／ｓ
基板とターゲットとの距離；１２０ｍｍ
なお、上記成膜圧力は、成膜チャンバーの真空度を読み取り、ダイヤフラムバルブにて圧力を制御した。このダイヤフラムバルブへの信号は圧力制御器にて設定圧力になるように制御を施すため、真空度の精度には成膜チャンバーの真空計とダイヤフラムバルブ圧
力制御器の精度の２つが求められる。
ここで、真空計は測定誤差１％のキャノンアネルバ社製デジタルキャパシタンスゲージＭ-３４０ＤＧ-ＱＡ／Ｃ７０を用い、ダイヤフラムバルブ用圧力制御器は測定誤差０．０２８ＰａのＶＡＴ株式会社製バルブコントローラＰＭ−５を用いた。
したがって、目的の成膜圧力をｘ[Ｐａ]とすると、成膜圧力の誤差は、ｘ×０．０１＋０．０２８[Ｐａ]である。
また、組成比の調整については、各ターゲットに投入する電力を制御して行った。また、組成比の値は、蛍光Ｘ線分析装置にて求めたものを使用した。
また、実施例１〜５及び比較例１〜３に係る第１の領域５０６及び第２の領域５０８と同じ条件で成膜を施し作製した成膜試料について、広がり抵抗測定を実施し、全てにおいて第１の領域５０６の電気抵抗率が、第２の領域５０８の電気抵抗率よりも低いことを確認した。すなわち、第２の領域５０８の電気伝導度が、第１の領域５０６の電気伝導度よりも小さいことを確認した。また、全ての第１の領域５０６及び第２の領域５０８が、非晶質膜であることをＸ線回折測定により確認した。
その後、第２の領域５０８の表面に、各サイズ：１ｍｍ×１ｍｍ、電極間距離；０．２ｍｍのソース・ドレイン電極５１０,５１２をスパッタにより成膜した。ソース・ドレイン電極５１０,５１２の成膜はメタルマスクを用いたパターン成膜にて作製し、Ｔｉを１０ｎｍ成膜後、Ａｕを５０ｎｍ成膜した。
電極層形成後、雰囲気を制御可能な電気炉にて、１時間３５０℃を保ちつつ、大気圧（Ａｒ：Ｏ２＝４：１）雰囲気下で熱処理工程を行った。
以上により、実施例１〜５及び比較例１〜３に係るボトムゲート型でトップコンタクト型のＴＦＴ５００を得た。
−評価−
作製した各ＴＦＴ５００について、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用い、トランジスタ特性（Ｖｇ−Ｉｄ特性）および移動度μの測定を行った。Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）を１０Ｖに固定し、ゲート電圧（Ｖｇ）を−３０Ｖ〜＋３０Ｖの範囲内で掃引し、各ゲート電圧（Ｖｇ）におけるドレイン電流（Ｉｄ）を測定することにて行った。また、移動度は、ドレイン電圧（Ｖｄ）を１Ｖに固定した状態でゲート電圧（Ｖｇ）を−３０Ｖ〜＋３０Ｖの範囲内で掃引して得た、線形領域でのＶｇ−Ｉｄ特性から線形移動度を算出して記している。
また、作製した各ＴＦＴ５００に波長可変のモノクロ光を照射することで、光照射に対するＴＦＴ特性の安定性を評価した。
この安定性の評価では、プローブステージ台に各ＴＦＴ５００を置き、乾燥大気を２時間以上流した後、当該乾燥大気雰囲気下にてＴＦＴ特性を測定した。モノクロ光源の照射強度は１０μＷ／ｃｍ２、波長λの範囲を３６０〜７００ｎｍとし、モノクロ光非照射時のＶｇ−Ｉｄ特性と、モノクロ光照射時のＶｇ−Ｉｄ特性を比較することで、光照射安定性（ΔＶｔｈ）を評価した。モノクロ光照射下におけるＴＦＴ特性の測定条件は、Ｖｄｓ＝１０Ｖに固定し、Ｖｇ＝−１５〜１５Ｖの範囲でゲート電圧を掃引して測定した。なお、以下で特に言及している場合を除き、全ての測定は、モノクロ光を１０分照射した後に行っている。４２０ｎｍの光照射に対する閾値シフト量ΔＶｔｈをＴＦＴ５００の光安定性の指標とした。
モノクロ光照射時のＶｇ−Ｉｄ特性の測定結果のうち代表的なＶｇ−Ｉｄ特性を図９及び図１０に示す。図９のＶｇ−Ｉｄ特性は比較例１に係るＴＦＴのものであり、図１０のＶｇ−Ｉｄ特性は、実施例３に係るＴＦＴのものである。また、図１１は、代表的な比較例１に係るＴＦＴと実施例３に係るＴＦＴにおける、光照射波長とΔＶｔｈとの関係を示すグラフ図である。
図９及び図１０に示すように、照射波長が短波になるほど、Ｖｇ−Ｉｄ特性はマイナス側にシフトしていることが分かる。そして、図１１に示すように、照射波長が短波になるほど、閾値シフトが増大していることが分かる。
また、以下の表１に、第２成膜工程時の成膜圧力を変調したときの、移動度と、モノクロ光照射前後のＩ−Ｖ特性から求めた閾値シフト量ΔＶｔｈ（波長４２０ｎｍ時）の測定結果をまとめた。また、図１２に、表１に基づき成膜圧力と閾値シフト量ΔＶｔｈ（波長４２０ｎｍ時）との関係をプロットしたグラフ図を示す。
Figure 0005795551
表１及び図１２に示す通り、第２成膜工程における第２の領域５０８の成膜圧力が２．０Ｐａ未満か１３．０Ｐａ超である比較例１〜３のＴＦＴでは波長４２０ｎｍの光照射に対する閾値シフト量の絶対値｜ΔＶｔｈ｜が２Ｖを超えているが、第２の領域５０８の成膜圧力が２．０Ｐａ以上１３．０Ｐａ以下である実施例１〜５のＴＦＴでは、光照射に対する閾値シフト量の絶対値｜ΔＶｔｈ｜が２Ｖ以下となっていた。
また、実施例１〜５のＴＦＴ及び比較例１〜３のＴＦＴ共に、移動度が２０ｃｍ２／Ｖｓ超の高い値であった。
したがって、２０ｃｍ２／Ｖｓ超の高い移動度と、波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が２Ｖ以下となる高い光安定性と、を両立することができるため、第２成膜工程における第２の領域５０８の成膜（少なくとも成膜開始時の）圧力が２．０Ｐａ以上１３．０Ｐａ以下であることが好ましいのが分かった。
なお、２．０Ｐａ以上で閾値シフト量が良好なのは、第１の領域１８Ａへのプラズマダメージを抑えながらゆっくりと第２の領域１８Ｂを成膜していることに起因するものと考えられる。一方で、１３．０Ｐａ超で閾値シフト量が不良なのは、成膜レートが著しく低下したことによる各元素の結合状態の変化に起因するものと考えられる。
また、図１２に示すように、第２成膜工程における第２の領域５０８の成膜圧力が５．０Ｐａ以上１２．０Ｐａ未満であると、波長４２０ｎｍの光照射に対して閾値シフト量の絶対値｜ΔＶｔｈ｜が１Ｖ以下となっていた。したがって、第２の領域５０８の成膜（少なくとも成膜開始時の）圧力が５．０Ｐａ以上１２．０Ｐａ未満であることが好ましいのが分かった。また、成膜圧力を５．０Ｐａ以上に調整すると、波長４２０ｎｍの光照射に対する閾値シフト量の成膜圧力依存性を緩和することができることも確認した。すなわち、成膜圧力が５．０Ｐａ以上であれば、成膜圧力が仮に変動したとしても、閾値シフト量の変動を抑制することができる。
さらに、図１２に示すように、第２成膜工程における成膜圧力を１０．０Ｐａ以下に調整すると、成膜圧力が１０．０Ｐａ以下の範囲内で成膜圧力が仮に変動したとしても、閾値シフト量の変動を抑制できることも確認した。したがって、第２の領域５０８の成膜（少なくとも成膜開始時の）圧力が１０．０Ｐａ以下であることが好ましいのが分かった。
＜ＴＦＴ特性に対する第１の領域の組成依存性＞
−実施例６〜８に係るＴＦＴの作製−
次に、ＴＦＴ特性に対する第１の領域の組成依存性について以下のような実施例６〜８に係るボトムゲート型でトップコンタクト型のＴＦＴを作製することで検証した。なお、実施例６〜８に係るＴＦＴでは、以下で説明する作製条件を除き、上述した実施例１に係るＴＦＴの作製条件と同じ条件を用いた。
まず、実施例６〜８に係るＴＦＴでは、第１の領域５０６の成膜条件を以下の表２の通りとした。
Figure 0005795551
また、第２の領域５０６の成膜圧力は１０．０Ｐａに固定した。
以上により、実施例６〜８に係るボトムゲート型でトップコンタクト型のＴＦＴを得た。
−評価−
上述した評価方法を用いて、実施例６〜８に係るＴＦＴの移動度と波長４２０ｎｍの光照射に対する閾値シフト量ΔＶｔｈを求めた結果を、以下の表３に示す。
Figure 0005795551
表３に示す通り、第１の領域５０６の組成条件を変えても、移動度と閾値シフト量ΔＶｔｈは良好であることが分かった。また、実施例６と実施例７のように第１の領域５０６がＩｎとＺｎを含むと、実施例８のように第１の領域５０６がＩｎとＳｎを含んでいる場合に比べて、波長４２０ｎｍの光照射に対する閾値シフト量を顕著に抑制できていることが分かった。
＜ＴＦＴ特性に対する第１の領域の熱処理温度依存性＞
次に、ＴＦＴ特性に対する第１の領域５０６の熱処理温度依存性について検討した。
実施例６〜８に係るＴＦＴで熱処理前のＴＦＴを、３５０℃で熱処理するのではなく、３００℃、４５０℃で熱処理した。
上述した評価方法を用いて、実施例６〜８に係るＴＦＴについて、３００℃、３５０℃（表３の値と同じ）、４５０℃で熱処理した場合の移動度と波長４２０ｎｍの光照射に対する閾値シフト量ΔＶｔｈを求めた結果を、以下の表４に示す。
Figure 0005795551
表４に示す通り、ＩＴＯを除き、熱処理温度を変えても、移動度と閾値シフト量ΔＶｔｈは良好であることが分かった。ＩＴＯの場合は、４５０℃未満の熱処理では移動度と閾値シフト量ΔＶｔｈが良好であったが、４５０℃で熱処理すると、ＴＦＴが正常に動作せず、移動度と閾値シフト量ΔＶｔｈが求められなかった。このことからも、本実施例のＴＦＴを熱処理する場合は、ＩｎとＺｎとを含むことが好ましいことが分かった。なお、熱処理温度が３００℃以上４５０℃未満であれば、第１の領域５０６の組成によらず、ＴＦＴが確実に動作することも分かった。
なお、上記各実施例及び比較例は、第２成膜工程後に熱処理工程を行うことが前提となっているが、熱処理工程を行わない場合であっても、成膜圧力と移動度及び閾値シフト量との関係は変化しないことも確認している。
１０，３０，５００ ＴＦＴ（電界効果型トランジスタ）
１４ ゲート電極
１６ ゲート絶縁膜
１８ 酸化物半導体層
１８Ａ，５０６ 第１の領域
１８Ｂ，５０８ 第２の領域
２０，５１０ ソース電極
２２，５１２ ドレイン電極
５０２ 基板（ゲート電極）
５０４ 熱酸化膜（ゲート絶縁膜）

Claims (13)

  1. ゲート電極と、ゲート絶縁膜と、酸化物半導体層と、ソース電極と、ドレイン電極と、を形成するボトムゲート型の電界効果型トランジスタの製造方法であって、
    前記酸化物半導体層の形成工程として、
    Ｉｎ、Ｇａ、Ｚｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｄ、及びＧｅからなる群より選ばれる少なくとも一種を含む第１の領域を成膜する第１成膜工程と、
    Ｉｎ、Ｇａ、Ｚｎ、Ｍｇ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｄ、及びＧｅからなる群より選ばれる少なくとも一種を含み前記第１の領域よりも電気伝導度が小さい第２の領域を、前記第１の領域の表面にスパッタリング法により成膜し、且つ、前記第２の領域の少なくとも成膜開始時の成膜圧力を２．０Ｐａ以上１３．０Ｐａ以下に調整する第２成膜工程と、
    を順に行う電界効果型トランジスタの製造方法。
  2. 前記第２成膜工程では、前記成膜開始時の成膜圧力を５．０Ｐａ以上１２．０Ｐａ未満に調整する、
    請求項１に記載の電界効果型トランジスタの製造方法。
  3. 前記第２成膜工程では、前記成膜開始時の成膜圧力を１０．０Ｐａ以下に調整する、
    請求項１又は請求項２に記載の電界効果型トランジスタの製造方法。
  4. 前記第２成膜工程では、前記成膜開始時の成膜圧力を８．０Ｐａ以下に調整する、
    請求項３に記載の電界効果型トランジスタの製造方法。
  5. 前記第２成膜工程では、成膜途中で成膜圧力を前記成膜開始時の成膜圧力よりも低い圧力に切り替える、
    請求項１〜請求項４の何れか１項に記載の電界効果型トランジスタの製造方法。
  6. 前記第２の領域を最初の５ｎｍの膜厚まで前記成膜開始時の成膜圧力で成膜し、前記第２の領域の残りを１．０Ｐａ未満の成膜圧力で成膜する、
    請求項５に記載の電界効果型トランジスタの製造方法。
  7. 前記第１の領域の膜厚を、１０ｎｍ以下とし、
    前記第２の領域の膜厚を、前記第１の領域の膜厚以上とする、
    請求項１〜請求項６の何れか１項に記載の電界効果型トランジスタの製造方法。
  8. 前記第１成膜工程では、前記第１の領域にＩｎとＺｎとが含まれるように成膜する、
    請求項１〜請求項７の何れか１項に記載の電界効果型トランジスタの製造方法。
  9. 前記第１成膜工程及び前記第２成膜工程では、前記第１の領域及び前記第２の領域にＩｎが含まれるように成膜し、且つ、前記第１の領域のＩｎ原子組成比率を、前記第２の領域のＩｎ原子組成比率よりも高くする、
    請求項１〜請求項８の何れか１項に記載の電界効果型トランジスタの製造方法。
  10. 前記第１成膜工程及び前記第２成膜工程は、前記第１の領域及び前記第２の領域にＧａが含まれるように成膜し、且つ、前記第１の領域のＧａ原子組成比率を、第２の領域のＧａ原子組成比率よりも低くする、
    請求項１〜請求項９の何れか１項に記載の電界効果型トランジスタの製造方法。
  11. 前記第１成膜工程及び前記第２成膜工程では、スパッタリング法を用いて成膜室内に酸素ガスを含むガスを流しながら前記第１の領域及び前記第２の領域を成膜し、且つ、前記第１成膜工程では、前記第２成膜工程時に流す酸素ガスの流量よりも少ない量の酸素ガスを流す、
    請求項１〜請求項１０の何れか１項に記載の電界効果型トランジスタの製造方法。
  12. 前記酸化物半導体層の形成工程中、又は前記第２成膜工程の後に、３００℃以上６００℃以下で熱処理する熱処理工程を有する、
    請求項８に記載の電界効果型トランジスタの製造方法。
  13. 前記酸化物半導体層の形成工程中、又は前記第２成膜工程の後に、３００℃以上４５０℃未満で熱処理する熱処理工程を有する、
    請求項１〜請求項１１の何れか１項に記載の電界効果型トランジスタの製造方法。
JP2012110605A 2012-05-14 2012-05-14 電界効果型トランジスタの製造方法 Active JP5795551B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012110605A JP5795551B2 (ja) 2012-05-14 2012-05-14 電界効果型トランジスタの製造方法
KR1020147031859A KR101661834B1 (ko) 2012-05-14 2013-05-08 전계 효과형 트랜지스터의 제조 방법
PCT/JP2013/062959 WO2013172236A1 (ja) 2012-05-14 2013-05-08 電界効果型トランジスタの製造方法
TW102116623A TWI580048B (zh) 2012-05-14 2013-05-10 場效電晶體的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012110605A JP5795551B2 (ja) 2012-05-14 2012-05-14 電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2013239521A JP2013239521A (ja) 2013-11-28
JP5795551B2 true JP5795551B2 (ja) 2015-10-14

Family

ID=49583643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012110605A Active JP5795551B2 (ja) 2012-05-14 2012-05-14 電界効果型トランジスタの製造方法

Country Status (4)

Country Link
JP (1) JP5795551B2 (ja)
KR (1) KR101661834B1 (ja)
TW (1) TWI580048B (ja)
WO (1) WO2013172236A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102220450B1 (ko) * 2013-12-02 2021-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101919212B1 (ko) * 2014-01-15 2018-11-15 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
TW201606861A (zh) * 2014-08-06 2016-02-16 中華映管股份有限公司 薄膜電晶體的製造方法
US20180097027A1 (en) * 2015-04-17 2018-04-05 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device including same
CN105355661A (zh) * 2015-10-10 2016-02-24 无锡盈芯半导体科技有限公司 一种薄膜晶体管及其半导体沟道层的制备方法
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
TWI684283B (zh) 2017-06-07 2020-02-01 日商日新電機股份有限公司 薄膜電晶體的製造方法
JP7317282B2 (ja) * 2019-07-19 2023-07-31 日新電機株式会社 薄膜トランジスタの製造方法
CN113223927B (zh) * 2021-04-16 2023-02-10 西安电子科技大学 一种利用弯曲应力实现p型掺杂氧化镓的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339B (zh) * 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR102094683B1 (ko) * 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101633142B1 (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2010205798A (ja) 2009-02-27 2010-09-16 Japan Science & Technology Agency 薄膜トランジスタの製造方法
JP2011054812A (ja) * 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP2011077450A (ja) * 2009-10-01 2011-04-14 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20130099074A (ko) * 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置

Also Published As

Publication number Publication date
WO2013172236A1 (ja) 2013-11-21
KR101661834B1 (ko) 2016-09-30
JP2013239521A (ja) 2013-11-28
TWI580048B (zh) 2017-04-21
TW201401516A (zh) 2014-01-01
KR20140144744A (ko) 2014-12-19

Similar Documents

Publication Publication Date Title
JP5795551B2 (ja) 電界効果型トランジスタの製造方法
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5995504B2 (ja) 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
WO2013024647A1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
WO2013024646A1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5901420B2 (ja) 薄膜トランジスタの製造方法
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150813

R150 Certificate of patent or registration of utility model

Ref document number: 5795551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250