KR20080047806A - 어레이 기판, 그 어레이 기판을 이용한 액정 표시 장치 및그의 제조 방법 - Google Patents

Abstract

제조 공정이 용이하고, 시야각 조절 시 정면 휘도의 저하를 최소화할 수 있는 어레이 기판, 그 어레이 기판을 이용한 액정 표시 장치 및 그의 제조 방법이 제공된다. 액정 표시 장치는 표시 영역과 시야각 제어 영역이 정의된 복수의 픽셀로 이루어지며 표시 영역과 시야각 제어 영역에 인가되는 전압을 제어하여 시야각을 가변하는 어레이 기판, 광 제어층이 형성되어 있는 컬러 필터 기판, 두 기판 사이의 액정층을 포함한다. 어레이 기판은 게이트 라인, 픽셀의 좌우 외곽부에 서로 평행하게 형성된 제1 및 제2 데이터 라인, 표시 영역에 형성된 제1 화소 전극 및 제1 공통 전극, 시야각 제어 영역에 형성된 제2 화소 전극 및 제2 공통 전극, 제1 화소 전극에 접속된 제1 박막 트랜지스터, 제2 화소 전극에 접속된 제2 박막 트랜지스터를 포함한다.

액정 표시 장치, 광시야각, 협시야각, 어레이 기판

Description

어레이 기판, 그 어레이 기판을 이용한 액정 표시 장치 및 그의 제조 방법 {Array substrate, liquid crystal display using the same and fabricating method thereof}

도 1 및 도 2는 종래 기술에 따른 액정 표시 장치의 구성도이다.

도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 분해 사시도이다.

도 4a 및 도 4b는 각각 도 3의 개략적인 단면도이다.

도 5는 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.

도 6은 도 5의 Ⅰ-Ⅰ＇라인을 나타낸 단면도이다.

도 7은 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다.

도 8은 도 7의 Ⅱ-Ⅱ＇라인을 나타낸 단면도이다.

도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 나타낸 공정별 사시도이다.

도 10a 내지 도 10e는 도 9a의 일부 단계를 세분화한 공정별 단면도이다.

(도면의 주요부분에 대한 부호의 설명)

100: 어레이 기판 110: 게이트 라인

121, 120: 데이터 라인 130: 하부 편광판

PXL: 픽셀 RC: 표시 영역

RV: 시야각 제어 영역 200: 컬러 필터 기판

210: 컬러 필터층 220: 블랙 매트릭스

230: 광 제어층 240: 상부 편광판

300: 액정층

본 발명은 시야각 제어가 가능한 어레이 기판, 그 어레이 기판을 이용한 액정 표시 장치 및 그의 제조 방법에 관한 것이다.

액정 표시 장치는 투명 절연 기판인 어레이 기판과 컬러 필터 기판 사이에 이방성 유전율을 갖는 액정층을 형성한 후, 액정층에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 표시면인 컬러 필터 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다.

도 1 및 도 2는 종래 기술에 따른 액정 표시 장치의 구성도로서, 특히, 시야각 제어가 가능한 형태의 액정 표시 장치가 광시야각 모드로 구동되는 경우와 협시야각 모드로 구동되는 경우를 각각 도시하고 있다.

도 1 및 도 2에 나타난 시야각 제어 방식의 기본적인 원리는 다음과 같다.

우선, 화상 표시를 위하여 광시야각을 갖는 횡전계 구조의 액정 패널을 구성 하고, 이 액정 패널의 상부 또는 하부에 시야각 조절을 위한 액정 패널을 추가한 후, 추가된 액정 패널을 구동하여 광시야각과 협시야각 모드를 조절하는 것이다. 시야각 조절을 위하여 추가되는 액정 패널은 기본적으로 화상을 표시하는 액정 패널이 갖는 광시야각 특성을 저해하지 않는 기능과 보안이나 사생활적인 측면에서 필요한 협시야각을 유도하는 기능을 가진다.

도 1 및 도 2에서, 제1 액정층(80)을 포함하는 액정 패널은 시야각을 조절하는 패널이며, 제2 액정층(90)을 포함하는 액정 패널은 광시야각을 갖도록 화상을 표시하는 패널이다. 제1 액정층(80)에 전압을 가하지 않으면, 액정 분자(81)가 두 기판(10, 21) 사이에 평행하게 배열되어 본래의 광시야각을 유지하므로 광시야각 모드가 되고, 제1 액정층(80)에 전압을 가하면, 액정 분자(81)가 두 기판(10, 21) 사이에 수직하게 배열되면서 시야각이 감소하므로 협시야각 모드가 된다.

도 1 및 도 2를 참조하면, 제1, 제2, 제3 및 제4 기판(10, 21, 22, 30)이 서로 평행하게 배치되어 있고, 제1 기판(10)과 제2 기판(21) 사이의 안쪽 면에는 각각 투명 전극(70, 60)이 형성되어 서로 마주보며, 제3 기판(22)의 상부 면에는 두 개의 선형 전극(40, 50)이 서로 평행하게 형성되어 있다.

그리고, 제1 기판(10)과 제2 기판(21) 및 제3 기판(22)과 제4 기판(30) 사이에는 각각 제1 및 제2 액정층(80, 90)이 형성되어 있다.

제1 및 제2 기판(10, 21)과 두 기판(10, 21)의 사이에 있는 제1 액정층(80)을 포함하는 액정 패널은 광시야각 및 협시야각을 조절할 수 있는 시야각 제어용 액정 패널이다.

전계를 인가하지 않은 상태에서는 도 1과 같이, 제1 액정층(80)의 액정 분자(81)가 제1 및 제2 기판(10, 21)에 평행하게 배향된다. 도 1과 같은 광시야각 모드에서는 제2 액정층(90)의 액정 분자(91) 역시 동일한 방향으로 배향되므로, 액정 패널이 하나인 일반적인 횡전계 구조의 액정 표시 장치가 갖는 광시야각과 동일한 시야각을 갖게 되며, 횡전계 구조가 갖는 다른 특성에도 영향을 미치지 않는다.

제1 기판(10)과 제3 기판(30)의 바깥 면에는 통과하는 빛을 편광시키는 두 장의 편광판(11, 31)이 각각 부착되어 있다. 이때, 편광판(11, 31)의 투과축 방향은 액정 분자(81, 91)의 배향 방향에 대하여 수직하거나 평행하도록 배치된다.

도 2는 도 1의 액정 표시 장치를 협시야각 모드로 사용하는 경우를 도시한 것이다.

두 투명 전극(70, 60)에 전압을 인가하여 제1 및 제2 기판(10, 21) 사이에 수직 방향의 전기장을 형성했을 때, 제1 액정층(80)의 액정 분자(81)들은 전기장의 방향을 따라 두 기판(10, 21)에 수직하게 배열된다. 이때, 두 기판(10, 21)에 인접한 액정 분자(82)들은 전기장이 미치는 힘보다는 러빙에 따른 배향력이 크기 때문에 두 기판(10, 21)에 평행하게 배열된다.

이러한 협시야각 모드에서는, 두 기판(10, 21)에 수직하게 배열된 액정 분자(81)들은 두 기판(10, 21)의 정면으로 진행하는 빛에 대한 지연(retardation)에 영향을 미치지 않는다.

그러나, 선편광된 빛이 액정 분자(81)로 이루어진 제1 액정층(80)을 통과하면서 지연에 의해 편광 상태가 바뀌게 되는데, 편광 상태가 바뀌는 비율의 차이가 정면에서 멀리 벗어날수록 심하게 발생하기 때문에 대비비가 감소하게 되어 시야각이 좁아지게 된다.

즉, 시야각 제어를 목적으로 추가된 제1 액정층(80)에 전기장을 인가함으로써, 액정 표시 장치의 시야각이 떨어지게 되어 협시야각화가 이루어진다.

이와 같이, 하나의 액정 표시 장치를 통해 협시야각과 광시야각 모드의 전환이 가능하므로, 필요에 따라 융통성 있는 시야각 특성을 보일 수 있다.

그런데, 이러한 구조를 통하여 액정 표시 장치의 시야각 특성을 조절하게 되면, 화상을 표시하는 액정 패널 이외에 시야각 조절을 위한 별도의 액정 패널이 사용된다.

그러므로, 액정 표시 장치의 전체 두께가 과도하게 증가하고, 그에 따른 비용이나 제조 공정이 추가적으로 발생하며, 러빙(rubbing)이나 스크라이브(scribe), 기판의 합착 등의 공정 수행이 어려워지는 문제점이 있다.

또한, 도 1 및 도 2와 같이 두 개의 액정 패널을 이용하여 시야각 특성을 제어하는 기술 이외에도 시야각 조절을 위한 필름을 부착하여 필름의 탈부착 여부에 따라 광/협시야각 모드를 손쉽게 전환시키는 방식이 사용되고 있다.

이러한 방식은 필름 부착 시 필름이 측면의 경사 방향으로 지나가는 빛을 흡수하여 협시야각 모드를 구현하고, 필름 탈착 시 정면 방향과 측면 방향의 빛을 모두 투과시켜 광시야각 모드를 구현하는 원리를 이용한다.

그러나, 필름을 이용한 방식의 경우에도 필름이 부착되는 협시야각 모드에서는, 부착된 필름에 의하여 정면 휘도까지 저하되는 단점이 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 이중의 액정 패널을 이용하는 방식에 비하여 제조 공정이 용이하고, 비용이 절감되는 범위 내에서 빛의 차단/투과와 시야각 특성을 제어할 수 있는 어레이 기판, 그 어레이 기판을 이용한 액정 표시 장치 및 그의 제조 방법을 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 시야각 조절 시 정면 휘도나 기타 다른 동작 특성의 저하를 최소화할 수 있는 액정 표시 장치 및 그의 제조 방법을 제공하는 것이다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 표시 영역과 시야각 제어 영역이 정의된 복수의 픽셀로 이루어지며, 상기 표시 영역에 인가되는 데이터 전압과 상기 시야각 제어 영역에 인가되는 시야각 제어 전압을 제어하는 어레이 기판과, 상기 어레이 기판과 마주보도록 배치되며, 상기 시야각 제어 영역과 대응하는 영역에 광 제어층이 형성되어 있는 컬러 필터 기판과, 상기 어레이 기판과 상기 컬러 필터 기판 사이에 형성된 액정층을 포함하며, 빛이 출사되 는 방향을 조절하는 상기 광 제어층과 상기 시야각 제어 전압이 인가되는 상기 시야각 제어 영역에 의해 시야각이 가변되는 것을 특징으로 한다.

일 측면에서, 본 발명에 따른 어레이 기판은 기판 상에 형성된 게이트 라인과, 상기 게이트 라인과 교차 배치되어 상기 픽셀을 정의하며, 상기 픽셀의 좌우 외곽부에 서로 평행하게 형성된 제1 및 제2 데이터 라인과, 상기 픽셀의 표시 영역에 서로 평행하게 형성된 제1 화소 전극 및 제1 공통 전극과, 상기 픽셀의 시야각 제어 영역에 서로 평행하게 형성된 제2 화소 전극 및 제2 공통 전극과, 상기 제1 데이터 라인에 접속되며, 상기 제1 화소 전극에 데이터 전압을 공급하는 제1 박막 트랜지스터와, 상기 제2 데이터 라인에 접속되며, 상기 제2 화소 전극에 시야각 제어 전압을 공급하는 제2 박막 트랜지스터를 포함하며, 상기 데이터 전압과 상기 시야각 제어 전압의 변화에 의해 시야각이 가변되어 광시야각 모드와 협시야각 모드 간 전환이 이루어지도록 동작한다.

다른 측면에서, 본 발명에 따른 어레이 기판은 기판 상에 형성된 게이트 라인과, 상기 게이트 라인과 교차 배치되어 픽셀을 정의하며, 상기 픽셀의 외곽부에 서로 평행하게 형성된 제1 및 제2 데이터 라인과, 상기 픽셀의 표시 영역에 서로 평행하게 형성된 제1 화소 전극 및 공통 전극과, 상기 픽셀의 시야각 제어 영역에 형성된 제2 화소 전극과, 상기 제1 데이터 라인에 접속되며, 상기 픽셀의 상기 표시 영역에 위치한 상기 제1 화소 전극에 데이터 전압을 공급하는 제1 박막 트랜지스터와, 상기 제2 데이터 라인에 접속되며, 상기 픽셀의 상기 시야각 제어 영역에 위치한 상기 제2 화소 전극에 시야각 제어 전압을 공급하는 제2 박막 트랜지스터를 포함하며, 상기 데이터 전압과 상기 시야각 제어 전압의 변화에 의해 시야각이 가변되어 광시야각 모드와 협시야각 모드 간 전환이 이루어지도록 동작한다.

본 발명에 따른 액정 표시 장치의 제조 방법은 a) 표시 영역과 시야각 제어 영역이 정의된 복수의 픽셀로 이루어지며, 상기 표시 영역에 인가되는 데이터 전압과 상기 시야각 제어 영역에 인가되는 시야각 제어 전압을 제어하여 시야각을 가변하는 어레이 기판을 형성하는 단계와, b) 상기 시야각 제어 영역과 대응하는 영역에 광 제어층이 형성되어 있는 컬러 필터 기판을 형성하는 단계와, c) 상기 어레이 기판 또는 상기 컬러 필터 기판 상에 액정층을 형성한 후, 상기 액정층을 사이에 두고 상기 어레이 기판과 상기 컬러 필터 기판을 합착하는 단계를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 본 발명의 실시예에 따른 어레이 기판, 그 어레이 기판을 이용한 액정 표시 장치 및 그의 제조 방법에 대하여 첨부된 도면들을 참조하여 상세히 설명한다.

도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 분해 사시도이고, 도 4a 및 도 4b는 각각 도 3의 개략적인 단면도이다.

본 발명의 일 실시예에 따른 액정 표시 장치는 도 3에 도시된 바와 같이, 일 정한 간격을 두고 서로 마주보도록 합착된 어레이 기판(100) 및 컬러 필터 기판(200)과 두 기판(100, 200) 사이에 형성된 액정층(300)으로 구성된다.

도 3 내지 도 4b를 참조하면, 컬러 필터 기판(200)에는 픽셀(PXL) 내의 서로 다른 두 영역(RV, RC)에서 나오는 빛을 정면 혹은 시야각 방향으로 분리하는 광 제어층(230)이 위치한다.

그리고, 어레이 기판(100) 상의 한 픽셀(PXL) 내에는, 표시 영역(RV)에 정면 화상을 입력하기 위한 제1 박막 트랜지스터(TFT1)와 시야각 제어 영역(RC)에 정면 화상과 다른 화상을 입력하여 시야각을 제어하기 위한 제2 박막 트랜지스터(TFT2)가 배치된다.

이러한 픽셀(PXL) 구조를 갖는 어레이 기판(100)과 합착되는 컬러 필터 기판(200)에 두 영역(RV, RC)에서 출사한 빛을 정면 방향 또는 시야각 방향으로만 나갈 수 있도록 조절하는 광 제어층(230)이 도 4a와 같이 배치된다.

광 제어층(230)에 의해 표시 영역(RV)에서 출사된 빛은 항상 정면 방향으로만 나가게 되고, 시야각 제어 영역(RC)에서 출사된 빛은 항상 시야각 방향으로만 나가게 된다.

여기서, 표시 영역(RV)에 일정한 화상을 표시하기 위한 데이터 전압을 입력하고, 시야각 제어 영역(RC)에 데이터 전압과 같은 값을 갖는 시야각 제어 전압을 입력하게 되면, 정면 방향과 시야각 방향에서 같은 화상이 표시되어 광시야각이 구현된다.

그러나, 시야각 제어 전압이 데이터 전압과 다른 값으로 입력되는 경우, 예 를 들면, 시야각 제어 전압이 공통 전압이나 블랙 레벨의 감마 전압과 같은 값으로 입력될 경우에는, 시야각 제어 영역(RC)이 표시 영역(RV)과는 달리 블랙이나 블랙에 가까운 화상을 표시하게 되므로, 정면 방향에서만 제대로 된 화상을 볼 수 있는 협시야각이 구현된다.

이러한 구조를 통해, 도 4a에 도시된 것처럼, 시야각 방향으로 빛이 출사되는 영역(RC)의 화상을 정면 방향의 화상과 다르게 입력하여 시야각 방향에서의 빛을 제어함으로써 광/협시야각 모드 간 전환을 이룰 수 있다.

컬러 필터 기판(200)은 두 영역(RV, RC)에서 나온 빛을 정면 방향과 시야각 방향으로 분리시켜 주는 광 제어층(230)을 이용하여 시야각 방향에서 나온 빛을 조절함으로써 광시야각 모드와 협시야각 모드를 선택적으로 구현한다.

어레이 기판(100)과 마주보는 컬러 필터 기판(200)의 일면에는 도 3에 도시된 것처럼, 컬러 필터층(210)과 블랙 매트릭스(220)가 형성된다.

컬러 필터층(210)은 복수의 픽셀(PXL) 각각에 대응하도록 배치되어 색상을 표현하는 적색, 녹색, 청색, 백색의 컬러 필터(R, G, B, W)로 이루어지며, 블랙 매트릭스(220)는 인접하는 컬러 필터들의 사이 사이에 위치하여 빛샘을 차단한다.

여기서, 컬러 필터층(210)은 적색, 녹색, 청색(R, G, B)의 컬러 필터만으로 구성될 수도 있으나, 백색의 컬러 필터(W)를 포함하는 경우 개구율 측면에서 보다 향상된 효과를 낼 수 있다.

컬러 필터 기판(200)의 다른 면에는 협시야각 모드에서 측면 방향의 빛을 차단하기 위한 광 제어층(230)이 형성된다.

어레이 기판(100)은 매트릭스 형태로 배열되는 복수의 픽셀(PXL)을 포함하며, 각 픽셀(PXL)은 표시 영역(RV)과 시야각 제어 영역(RC)으로 이루어지고, 표시 영역(RV)에 인가되는 데이터 전압과 시야각 제어 영역(RC)에 인가되는 시야각 제어 전압이 제어됨으로써 시야각이 가변된다.

한 픽셀(PXL) 내에는 두 개의 영역(RV, RC)에 각각 접속된 2개의 박막 트랜지스터(TFT1, TFT2)가 포함된다. 각 픽셀(PXL)은 2개의 박막 트랜지스터(TFT1, TFT2)를 통해 서로 다른 영역(RV, RC)에 두 종류의 전압, 즉, 시야각 가변을 위한 시야각 제어 전압과 화상 표시를 위한 데이터 전압을 인가할 수 있는 구조를 가진다.

이러한 어레이 기판(100)에는 픽셀(PXL)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 배치되는 복수 개의 게이트 라인(110, 110＇)과 게이트 라인(110)에 수직한 방향으로 배열되는 복수 개의 데이터 라인(120, 121)이 형성된다.

여기서, 임의의 N번째 픽셀(PXL)을 기준으로 하면, N번째 픽셀(PXL)의 하부에 수평 방향의 N번째 게이트 라인(110)이 위치하고, 수직 방향으로 배치되는 2N번째, 2N+1번째 데이터 라인(120, 121)이 N번째 픽셀(PXL)의 좌우 외곽부에 서로 평행하게 형성된다.

어레이 기판(100)을 이루는 각 픽셀(PXL)은 중앙부의 표시 영역(RV)과 표시 영역(RV)의 좌우 양측에 위치하는 시야각 제어 영역(RC)으로 구성된다. 픽셀(PXL)의 표시 영역(RV)은 데이터 전압을 수신하여 그에 대응하는 화상을 디스플레이하고, 시야각 제어 영역(RC)은 시야각 제어 전압을 수신하여 수신된 전압의 크기에 따라 빛의 투과/차단 여부를 조절한다.

하나의 픽셀(PXL)을 기준으로 할 때, 어레이 기판(100)의 시야각 제어 영역(RC)은 도 4a 및 도 4b에 도시된 것처럼, 컬러 필터 기판(200)의 광 제어층(230)이 형성된 부분과 대응하는 영역이고, 어레이 기판(100)의 표시 영역(RV)은 광 제어층(230)이 형성된 부분을 제외한 개구부와 대응하는 영역이다.

컬러 필터 기판(200)의 상부와 어레이 기판(100)의 하부에는 도 3에 도시된 것처럼, 서로 수직한 방향으로 광축이 구성되는 상부 편광판(240)과 하부 편광판(130)이 각각 배치된다.

이와 같이, 컬러 필터 기판(200)에는 픽셀(PXL) 내의 서로 다른 두 영역(RV, RC)에서 나오는 빛을 정면 방향 혹은 시야각 방향으로 분리하는 광 제어층(230)이 배치된다. 그리고, 어레이 기판(100)의 한 픽셀(PXL) 내에는 표시 영역(RV)에 적용되는 정면의 화상을 입력하기 위한 제1 박막 트랜지스터(TFT1) 이외에 시야각 제어 영역(RC)에 적용되는 다른 화상을 입력하기 위한 제2 박막 트랜지스터(TFT2)가 추가로 배치된다.

협시야각 모드에서, 시야각 방향으로 빛이 출사되는 시야각 제어 영역(RC)의 시야각 제어 전압이 표시 영역(RV)의 데이터 전압과 다르게 입력되면, 시야각 방향에서의 빛이 제어되면서 협시야각 모드가 구현된다.

컬러 필터 기판(200)의 광 제어층(230)이 컬러 필터 기판(200)과 맞닿는 상부 편광판(240)의 내측에 위치하여 컬러 필터 기판(200) 상에 구성되는 경우에는 픽셀(PXL)에서 광 제어층(230)까지의 거리를 보다 용이하게 설계할 수 있다.

도 4b를 참조하여, 픽셀(PXL)에서 광 제어층(230)까지의 거리 d를 수식으로 표현하면 수학식 1 및 수학식 2와 같다.

여기서, Φ는 원하는 시야각, n은 기판의 굴절률, A는 한 픽셀(PXL)의 개구부의 크기이다.

한 픽셀(PXL)의 개구부의 크기 A는 픽셀(PXL)의 좌우 크기에 해당하는 피치(Pitch) P에 대하여 1/2 내지 1/4 수준인 것이 효율적이다.

개구부의 크기가 픽셀(PXL)의 전체 크기 P의 1/4보다 작으면, 개구율이 저하되어 표시 특성이 나빠질 수 있고, 1/2보다 크면 시야각 제어 영역(RC)의 크기가 지나치게 작아져 시야각 제어 특성이 나빠질 수 있다.

대략적으로, 한 픽셀(PXL)의 좌우 크기에 해당하는 피치 P에 대하여 해당 픽셀(PXL)의 개구부의 크기 A가 A ≒ P/3으로 구성하는 경우라면, 어레이 기판(100)의 픽셀(PXL)에서 컬러 필터 기판(200)의 광 제어층(230)까지의 거리 d는 수학식 3을 만족한다

예를 들어, 설계자가 원하는 협시야각의 각도 Φ(시야각이 최소화되는 협시야각 모드에서의 시야각)를 약 20˚로 하고, 15" 패널의 1 픽셀(PXL)의 피치 P를 약 100㎛, 기판의 굴절률 n을 약 1.48로 계산하면, 픽셀(PXL)부터 광 제어층(230)까지의 거리 d는 약 70㎛가 된다.

도 5는 본 발명의 일 실시예에 따른 어레이 기판의 평면도이고, 도 6은 도 5의 Ⅰ-Ⅰ＇라인을 나타낸 단면도이다.

도 5를 참조하면, 하나의 픽셀(PXL)은 중앙부의 표시 영역(RV)과 표시 영역(RV)의 양측에 위치하는 시야각 제어 영역(RC)으로 구성된다.

표시 영역(RV)에는 평행을 이루는 복수의 제1 화소 전극(151)과 복수의 제1 공통 전극(141)이 서로 엇갈리도록 형성되며, 제1 화소 전극(151)에 인가되는 데이터 전압과 제1 공통 전극(141)에 인가되는 공통 전압의 전압 차에 의하여 생성되는 수평 전계에 따라 화상이 표시된다.

데이터 전압은 제1 데이터 라인(120)을 통해 공급되며, 제1 데이터 라인(120)에 접속된 제1 박막 트랜지스터(TFT1)의 온/오프 동작에 따라 표시 영역(RV)의 제1 화소 전극(151)으로 전달된다.

제1 박막 트랜지스터(TFT1)는 픽셀(PXL) 하부의 게이트 라인(110)과 제1 데 이터 라인(120)의 교차 지점에 위치하며, 게이트 라인(110)으로부터 공급되는 스캔 신호에 응답하여 제1 데이터 라인(120)의 데이터 전압을 제1 화소 전극(151)으로 인가한다.

시야각 제어 영역(RC)에는 평행을 이루는 제2 화소 전극(161) 및 제2 공통 전극(142)이 서로 엇갈리도록 형성된다. 시야각은 제2 공통 전극(142)에 인가되는 공통 전압과 제2 화소 전극(161)에 인가되는 시야각 제어 전압의 전압 차에 의하여 생성되는 수평 전계에 따라 가변된다.

시야각 제어 전압은 제2 데이터 라인(121)을 통해 공급되며, 제2 데이터 라인(121)에 접속된 제2 박막 트랜지스터(TFT2)의 온/오프 동작에 따라 시야각 제어 전압이 시야각 제어 영역(RC)의 제2 화소 전극(161)으로 전달된다.

제2 박막 트랜지스터(TFT2)는 전단 게이트 라인(110＇)과 제2 데이터 라인(121)이 교차되는 부분에 위치하며, 전단 게이트 라인(110＇)으로부터 공급되는 스캔 신호에 응답하여 제2 데이터 라인(121)의 시야각 제어 전압을 제2 화소 전극(161)으로 인가한다.

제1 및 제2 공통 전극(141, 142)은 공통 라인(140)을 통해 서로 연결되고, 제1 화소 전극(151)은 제1 인출 라인(150)을 통해, 제2 화소 전극(161)은 제2 인출 라인(160)을 통해 서로 연결된다.

이러한 픽셀(PXL)의 수직 단면 구조는 도 6과 같다.

도 6을 참조하면, 제1 박막 트랜지스터(TFT1)는 어레이 기판(100) 상의 제1 게이트 전극(111)과 그 상부의 게이트 절연막(101), 제1 반도체층(120_3), 제1 반 도체층(120_3)의 양측으로 이격 형성된 제1 소스 전극(120_1)과 제1 드레인 전극(120_2), 제1 소스 전극(120_1) 및 제1 드레인 전극(120_2)과 제1 반도체층(120_3) 사이에 개재되는 제1 저항성 접촉층(120_4)으로 구성된다.

제1 게이트 전극(111)은 게이트 라인(110)의 일부 영역이며, 제1 소스 전극(120_1)은 제1 데이터 라인(120)에서 연장 형성된 부분이고, 제1 드레인 전극(120_2)은 제1 소스 전극(120_1)에서 일정한 거리만큼 이격 형성되는 부분이다.

마찬가지로, 제2 박막 트랜지스터(TFT2)는 어레이 기판(100) 상의 제2 게이트 전극(111＇)과 그 상부의 게이트 절연막(101), 제2 반도체층(121_3), 제2 데이터 라인(121)에서 연장된 제2 소스 전극(121_1)과 제2 소스 전극(121_1)에서 일정한 거리만큼 이격된 제2 드레인 전극(121_2), 제2 소스 전극(121_1) 및 제2 드레인 전극(121_2)과 제2 반도체층(121_3) 사이에 개재되는 제2 저항성 접촉층(121_4)으로 구성된다. 제2 게이트 전극(111＇)은 전단 게이트 라인(110＇)의 일부 영역이다.

제1 및 제2 박막 트랜지스터(TFT1, TFT2)의 상부에는 보호막(102)이 덮이고, 보호막(102) 상에는 제1 및 제2 콘택홀(H1, H2)이 형성되어 있다. 제1 화소 전극(151)은 제1 콘택홀(H1)에 연결된 제1 인출 라인(150)을 통해 제1 드레인 전극(120_2)에 전기적으로 접촉되고, 제2 화소 전극(161)은 제2 콘택홀(H2)에 연결된 제2 인출 라인(160)을 통해 제2 드레인 전극(121_2)에 전기적으로 접촉된다.

게이트 전극(111, 111＇)이 형성되는 어레이 기판(100) 상에는 제1 및 제2 화소 전극(151, 161)과 서로 엇갈리면서 평행을 이루는 제1 및 제2 공통 전극(141, 142)이 함께 형성된다.

도 6에서는, 제1 및 제2 공통 전극(141, 142)이 게이트 전극(111, 111＇)과 동일 평면 상에 형성되는 경우를 예시하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명이 포함되는 기술적 사상의 범주 내에서 다양한 형태로 변형될 수 있다.

예를 들면, 제1 및 제2 공통 전극(141, 142)과 복수의 제1 및 제2 공통 전극(141, 142)을 서로 연결하는 공통 라인(140)이 제1 및 제2 화소 전극(151, 161)과 함께 보호막(102) 상에 형성될 수도 있을 것이다.

한편, 표시 영역(RV)의 제1 화소 전극(151)으로 공급되는 데이터 전압과 시야각 제어 영역(RC)의 제2 화소 전극(161)으로 공급되는 시야각 제어 전압이 조절되면, 시야각이 가변되면서 광시야각 모드와 협시야각 모드 간의 전환이 가능해진다.

제1 박막 트랜지스터(TFT1)에 연결된 제1 화소 전극(151)과 제2 박막 트랜지스터(TFT2)에 연결된 제2 화소 전극(161)은 서로 다른 영역(RV, RC)에 형성된다. 도 5에서, 제1 화소 전극(151)은 픽셀(PXL)의 중앙부에 위치하는 표시 영역(RV)에, 제2 화소 전극(161)은 픽셀(PXL)의 외곽부에 위치하는 시야각 제어 영역(RC)에 각각 형성되어 있다.

또한, 한 픽셀(PXL) 내에 제1 데이터 라인(120)과 제2 데이터 라인(121)이 각각 존재한다. 그러므로, 도 5와 같은 표시 영역(RV)과 시야각 제어 영역(RC)에 같은 전압을 공급하여 광시야각 모드를 구현하거나, 서로 다른 전압을 인가하여 두 영역(RV, RC)에 서로 다른 화상을 표시함으로써 협시야각 모드를 구현할 수 있다.

광시야각 모드에서, 제2 화소 전극(161)에 인가되는 시야각 제어 전압은 제1 화소 전극(151)에 인가되는 표시 전압과 동일한 값이 된다. 그러므로, 정면/측면의 모든 방향에서 정상 상태의 화상이 표시된다.

협시야각 모드에서는, 제1 화소 전극(151)에 인가되는 표시 전압과 제2 화소 전극(161)에 인가되는 시야각 제어 전압이 다른 값이 된다. 그러므로, 정면 방향에서만 정상 상태의 화상이 표시되고, 측면 방향에서는 시야각 제어 전압에 대응하는 다른 화상이 표시된다.

도 7은 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이고, 도 8은 도 7의 Ⅱ-Ⅱ＇라인을 나타낸 단면도이다.

도 7을 참조하면, 한 픽셀(PXL)의 영역은 수평 방향의 게이트 라인(110), 게이트 라인(110)과 교차 배치되는 수직 방향의 제1 및 제2 데이터 라인(120, 121)에 의해 정의된다.

제1 및 제2 데이터 라인(120, 121)은 픽셀(PXL)의 좌우 외곽부에 서로 평행하게 형성되며, 제1 및 제2 박막 트랜지스터(TFT3, TFT4)와 각각 접속된다.

각 픽셀(PXL)은 서로 평행하게 엇갈리는 제1 화소 전극(181)과 공통 전극(171)이 형성되어 있는 표시 영역(RV)과 제2 화소 전극(183)이 형성되어 있는 시야각 제어 영역(RC)으로 구성된다.

제1 박막 트랜지스터(TFT3)는 제1 데이터 라인(120)에 접속되어 픽셀(PXL)의 표시 영역(RV)에 위치한 제1 화소 전극(181)으로 데이터 전압을 공급한다.

제2 박막 트랜지스터(TFT4)는 제2 데이터 라인(121)에 접속되어 픽셀(PXL)의 시야각 제어 영역(RC)에 위치한 제2 화소 전극(183)에 시야각 제어 전압을 공급한다.

도 8은 도 7에 나타난 픽셀의 수직 단면 구조를 도시하고 있다.

도 8을 참조하면, 제1 박막 트랜지스터(TFT3)는 게이트 라인(110)의 일부 영역에 해당하는 게이트 전극(111), 게이트 절연막(101), 제1 반도체층(190), 제1 저항성 접촉층(191), 소스 전극(120_5) 및 드레인 전극(120_6)을 포함한다.

이러한 제1 박막 트랜지스터(TFT3)는 제1 콘택홀(H3)을 통해 제1 인출 라인(180)과 제1 화소 전극(181)에 접속된다.

마찬가지로, 제2 박막 트랜지스터(TFT4)는 게이트 라인(110)의 다른 영역에 해당하는 게이트 전극(112), 게이트 절연막(101), 제2 반도체층(192), 제2 저항성 접촉층(193), 소스 전극(121_5) 및 드레인 전극(121_6)을 포함한다.

이러한 제2 박막 트랜지스터(TFT4)는 제2 콘택홀(H4)을 통해 제2 화소 전극(183)에 접속된다.

어레이 기판(100)이 도 7 및 도 8과 같은 픽셀(PXL) 구조를 갖는 경우, 도 5 및 도 6의 픽셀(PXL) 구조를 갖는 경우와는 반대로 표시 영역(RV)의 제1 화소 전극(181)에 인가되는 데이터 전압이 시야각 제어 영역(RC)의 제2 화소 전극(183)에 인가되는 시야각 제어 전압과 다른 값이면 정면/측면에서 같은 화상을 볼 수 있는 광시야각 모드가 된다. 예를 들면, 광시야각 모드에서, 시야각 제어 전압으로서 공통 전압이나 블랙 레벨의 감마 전압과 같은 값이 인가된다.

그리고, 픽셀(PXL) 외곽부의 시야각 제어 영역(RC)에 인가되는 시야각 제어 전압이 픽셀(PXL) 중앙부의 표시 영역(RV)에 인가되는 데이터 전압과 같은 값이 되는 경우, 측면 방향에서는 블랙이나 그에 가까운 화상이 구현되어 협시야각 모드가 된다.

즉, 제1 화소 전극(181)에 인가되는 데이터 전압과 제2 화소 전극(183)에 인가되는 시야각 제어 전압의 전위 차가 없는 경우 협시야각 모드가 구현된다. 그리고, 제1 화소 전극(181)에 인가되는 데이터 전압과 제2 화소 전극(183)에 인가되는 시야각 제어 전압이 서로 달라져 두 전압 간의 전위차가 발생하는 경우 광시야각 모드가 구현된다. 이때, 제2 화소 전극(183)에 인가되는 시야각 제어 전압으로는 공통 전압이나 화이트 레벨의 감마 전압 등을 인가할 수 있다.

한편, 도 9a 내지 도 9d는 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법을 나타낸 공정별 사시도이다.

먼저, 도 9a에 도시된 것처럼, 어레이 기판(100) 상에 매트릭스 형태로 배열된 복수의 픽셀(PXL)이 형성된다. 어레이 기판(100)을 이루는 각 픽셀(PXL)은 표시 영역(RV)과 시야각 제어 영역(RC)으로 구성되며, 표시 영역(RV)에 인가되는 데이터 전압과 시야각 제어 영역(RC)에 인가되는 시야각 제어 전압을 제어하여 시야각을 가변할 수 있도록 구성된다.

다음으로, 도 9b에 도시된 것처럼, 컬러 필터 기판(200) 상에 적색, 녹색, 청색, 백색의 컬러 필터를 포함하는 컬러 필터층(210), 블랙 매트릭스(220), 광 제어층(230) 등을 형성한다.

여기서, 컬러 필터층(210)과 블랙 매트릭스(220)는 이후 합착 공정에서 어레이 기판(100)과 마주보게 되는 컬러 필터 기판(200)의 일면에 형성되고, 광 제어층(230)은 컬러 필터 기판(200)의 다른 면에 형성된다. 그리고, 광 제어층(230)은 어레이 기판(100)의 시야각 제어 영역(RC)과 대응하는 영역에 형성된다.

다음으로, 도 9c 및 도 9d에 도시된 것처럼, 어레이 기판(100) 상에 액정 물질(LC)을 적하하여 액정층(300)을 형성한 후, 액정층(300)을 사이에 두고 컬러 필터 기판(200)과 어레이 기판(100)을 합착한다. 이때, 액정 물질(LC)을 적하하는 기판은 컬러 필터 기판(200)이어도 무관한다.

여기서, 시야각이 최소화되는 협시야각 모드에서의 시야각 Φ, 기판의 굴절률 n, 픽셀(PXL)의 개구부의 크기 A, 픽셀의 피치 P에 대하여, 전술한 수학식 1 내지 수학식 3을 만족하도록 구성하는 것이 효율적이다.

또한, 픽셀(PXL)의 개구부의 크기 A는 픽셀(PXL)의 피치 P의 1/2 내지 1/4이 되도록 구성하여 개구율 확보 측면과 시야각 제어 측면의 균형을 맞출 수 있도록 한다.

이후, 컬러 필터 기판(200)의 상부와 어레이 기판(100)의 하부에 광축이 서로 수직하게 형성된 상, 하부 편광판(240, 130)을 각각 부착한다.

도 10a 내지 도 10e는 도 9a의 일부 단계를 세분화한 공정별 단면도로서, 도 9a의 어레이 기판(100)이 도 5 및 도 6과 같은 픽셀(PXL) 구조를 갖는 경우 어레이 기판(100)의 제조 단계를 보다 세부적으로 예시하고 있다.

먼저, 마스크를 이용하는 사진 공정과 식각 공정으로 어레이 기판(100)의 상 부에 증착된 게이트 금속층을 패터닝하여 도 10a에 도시된 것처럼, 제1 및 제2 게이트 전극(111, 111＇)을 형성한다.

여기서, 도 5에 도시된 것처럼, 픽셀(PXL)의 상하로 이격되는 제1 및 제2 게이트 라인(110, 110＇)이 형성되고, 제1 및 제2 게이트 라인(110, 110＇)의 일부 영역이 제1 및 제2 게이트 전극(111, 111＇)으로 정의된다.

이때, 제1 및 제2 공통 전극(141, 142)과 이러한 공통 전극(141, 142)을 서로 접속시키는 공통 라인(140)을 함께 형성된다.

다음으로, 도 10b에 도시된 것처럼, 그 상부에 게이트 절연막(101)을 전면 증착한다.

그리고, 게이트 절연막(101)의 상부에 도핑되지 않은 비정질 실리콘층(ACT layer)과 n형 불순물이 고농도로 도핑되어 있는 n+ 비정질 실리콘층(Ohmic contact layer), 소스/드레인 금속층(S/D layer)을 차례로 증착한다.

다음으로, 마스크 공정을 통해 도 10c에 도시된 것처럼, 게이트 절연막(101) 상에 제1 및 제2 반도체층(120_3, 121_3), 제1 및 제2 저항성 접촉층(120_4, 121_4)을 포함하는 반도체 패턴이 형성된다. 그리고, 제1 및 제2 데이터 라인(120, 121), 제1 및 제2 소스 전극(120_1, 121_1), 제1 및 제2 드레인 전극(120_2, 121_2)을 포함하는 소스/드레인 금속 패턴군이 형성된다.

여기서, 제1 소스 전극(120_1)과 제2 소스 전극(121_1)은 도 5에 도시된 것처럼, 픽셀(PXL)의 좌우로 서로 평행하게 이격 배치된 제1 및 제2 데이터 라인(120, 121)으로부터 연장 형성된다.

보다 세부적으로 살펴보면 다음과 같다.

먼저, 소스/드레인 금속층(S/D layer) 위에 마스크를 이용한 포토리쏘그래피 공정으로 포토 레지스트 패턴을 형성하게 된다. 이 경우 마스크로는 제1 및 제2 박막 트랜지스터(TFT1, TFT2)의 채널부(CH)에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써, 채널부(CH)의 포토 레지스트 패턴이 다른 부분보다 낮은 높이를 갖게 한다.

이어서, 포토 레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층(S/D layer)이 패터닝된다. 그럼으로써, 제1 및 제2 데이터 라인(120, 121), 제1 및 제2 소스 전극(120_1, 121_1), 제1 및 제2 드레인 전극(120_2, 121_2)을 포함하는 소스/드레인 금속 패턴군이 형성된다.

이후, 동일한 포토 레지스트 패턴을 이용한 건식 식각 공정으로 n+ 비정질 실리콘층(Ohmic contact layer)과 비정질 실리콘층(ACT layer)이 동시에 패터닝됨으로써 제1 및 제2 저항성 접촉층(120_4, 121_4)과 제1 및 제2 반도체층(120_3, 121_3)을 포함한 반도체 패턴이 형성된다.

그리고, 애싱(Ashing) 공정을 통해 채널부(CH)에서 상대적으로 낮은 높이를 갖는 포토 레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부(CH)의 소스/드레인 금속 패턴 및 채널부(CH)와 대응하는 제1 및 제2 저항성 접촉층(120_4, 121_4)의 일부 영역이 식각된다.

채널부(CH)에서 제1 저항성 접촉층(120_4)의 일부 영역이 식각됨에 따라, 제1 소스 전극(120_1)과 제1 드레인 전극(120_2)이 분리된다. 그리고, 제2 저항성 접 촉층(121_4)이 채널부(CH)에서 일부 식각됨에 따라, 제2 소스 전극(121_1)과 제2 드레인 전극(121_2)이 서로 분리된다.

이어서, 스트립 공정으로 소스/드레인 금속 패턴군 위에 남아 있던 포토 레지스트 패턴이 제거된다.

다음으로, 도 10d에 도시된 것처럼, 어레이 기판(100)의 전면을 덮는 보호막(101)을 형성한다.

다음으로, 도 10e에 도시된 것처럼, 어레이 기판(100)의 전면을 덮는 보호막(101)을 형성한 후 보호막(101)을 관통하여 제1 및 제2 드레인 전극(120_2, 121_2)을 노출시키는 제1 및 제2 콘택홀(H1, H2)을 형성한다.

그리고, 투명 도전층을 증착한 후 식각하여 도 10e에 도시된 것처럼, 보호막(101) 상에 제1 및 제2 화소 전극(151, 161)을 형성하고, 복수의 제1 화소 전극(151)을 서로 연결하는 제1 인출 라인(150)과 제2 화소 전극(161)을 서로 연결하는 제2 인출 라인(160)을 형성한다.

제1 화소 전극(151)과 제1 공통 전극(141)은 픽셀(PXL)의 표시 영역(RV) 상에 서로 나란하게 형성되며, 제1 화소 전극(151)은 제1 콘택홀(H1)을 통해 제1 박막 트랜지스터(TFT1)의 제1 드레인 전극(121_1)에 접속되어 제1 데이터 라인(120)으로부터 시야각 제어 전압을 공급받는다.

제2 화소 전극(161)과 제2 공통 전극(142)은 픽셀(PXL)의 시야각 제어 영역(RC) 상에 서로 평행하게 형성되며, 제2 화소 전극(161)은 제2 콘택홀(H2)을 통해 제2 박막 트랜지스터(TFT2)의 제2 드레인 전극(121_2)에 접속되어 제2 데이터 라인(121)으로부터 시야각 제어 전압을 공급받는다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

상기한 바와 같이 이루어진 본 발명에 따른 어레이 기판, 그 어레이 기판을 이용한 액정 표시 장치 및 그의 제조 방법은 이중의 액정 패널을 이용하는 방식에 비하여 제조 공정이 용이하고, 비용이 절감되는 범위 내에서 빛의 차단/투과와 시야각 특성을 제어할 수 있다.

또한, 본 발명에 따른 어레이 기판, 그 어레이 기판을 이용한 액정 표시 장치 및 그의 제조 방법은 시야각 조절 시 정면 휘도나 기타 다른 동작 특성의 저하를 최소화할 수 있다.

Claims (25)

1. 표시 영역과 시야각 제어 영역이 정의된 복수의 픽셀로 이루어지며, 상기 표시 영역에 인가되는 데이터 전압과 상기 시야각 제어 영역에 인가되는 시야각 제어 전압을 제어하는 어레이 기판;

   상기 어레이 기판과 마주보도록 배치되며, 상기 시야각 제어 영역과 대응하는 영역에 광 제어층이 형성되어 있는 컬러 필터 기판; 및

   상기 어레이 기판과 상기 컬러 필터 기판 사이에 형성된 액정층

   을 포함하며,

   빛이 출사되는 방향을 조절하는 상기 광 제어층과 상기 시야각 제어 전압이 인가되는 상기 시야각 제어 영역에 의해 시야각이 가변되는 것을 특징으로 하는 액정 표시 장치.
2. 제1항에 있어서,

   상기 픽셀을 이루는 상기 표시 영역과 상기 시야각 제어 영역은,

   수평 전계를 형성하여 상기 액정층의 배향을 제어하는 것을 특징으로 하는 액정 표시 장치.
3. 제1항에 있어서, 상기 어레이 기판은,

   기판 상에 형성된 게이트 라인;

   상기 게이트 라인과 교차 배치되어 상기 픽셀을 정의하며, 상기 픽셀의 좌우 외곽부에 서로 평행하게 형성된 제1 및 제2 데이터 라인;

   상기 픽셀의 상기 표시 영역에 서로 평행하게 형성된 제1 화소 전극 및 제1 공통 전극;

   상기 픽셀의 상기 시야각 제어 영역에 서로 평행하게 형성된 제2 화소 전극 및 제2 공통 전극;

   상기 제1 데이터 라인에 접속되며, 상기 제1 화소 전극에 데이터 전압을 공급하는 제1 박막 트랜지스터; 및

   상기 제2 데이터 라인에 접속되며, 상기 제2 화소 전극에 시야각 제어 전압을 공급하는 제2 박막 트랜지스터

   를 포함하는 액정 표시 장치.
4. 제1항에 있어서, 상기 어레이 기판은,

   기판 상에 형성된 게이트 라인;

   상기 게이트 라인과 교차 배치되어 상기 픽셀을 정의하며, 상기 픽셀의 좌우 외곽부에 서로 평행하게 형성된 제1 및 제2 데이터 라인;

   상기 픽셀의 표시 영역에 서로 평행하게 형성된 제1 화소 전극 및 공통 전극;

   상기 픽셀의 시야각 제어 영역에 형성된 제2 화소 전극;

   상기 제1 데이터 라인에 접속되며, 상기 제1 화소 전극에 데이터 전압을 공 급하는 제1 박막 트랜지스터; 및

   상기 제2 데이터 라인에 접속되며, 상기 제2 화소 전극에 시야각 제어 전압을 공급하는 제2 박막 트랜지스터

   를 포함하는 액정 표시 장치.
5. 제1항에 있어서,

   상기 픽셀에서 상기 광 제어층까지의 거리 d는, 협시야각 모드에서의 시야각 Φ, 상기 기판의 굴절률 n, 상기 픽셀의 개구부의 크기 A, 상기 픽셀의 피치 P에 대하여,

   

   의 수학식을 만족하는 것을 특징으로 하는 액정 표시 장치.
6. 제5항에 있어서,

   상기 픽셀의 개구부의 크기 A는 상기 픽셀의 피치 P의 1/2 내지 1/4인 것을 특징으로 하는 액정 표시 장치.
7. 제1항에 있어서,

   상기 표시 영역은 상기 픽셀의 중앙부에 형성되고,

   상기 시야각 제어 영역은 상기 표시 영역의 양측으로 나뉘어 형성되는 것을 특징으로 하는 액정 표시 장치.
8. 제1항에 있어서,

   상기 광 제어층은 금속 소재의 배리어이거나 렌티큘러 렌즈인 것을 특징으로 하는 액정 표시 장치.
9. 제1항에 있어서,

   상기 컬러 필터 기판은, 상기 복수의 픽셀 각각에 대응하는 적색, 녹색, 청색, 백색 컬러 필터를 포함하는 것을 특징으로 하는 액정 표시 장치.
10. 제1항에 있어서,

    상기 컬러 필터 기판의 상부에 위치하는 상부 편광판; 및

    상기 어레이 기판의 하부에 위치하며, 상기 상부 편광판의 광축과 수직한 방향의 광축이 형성되어 있는 하부 편광판

    을 더 포함하는 액정 표시 장치.
11. 제1항에 있어서,

    상기 광 제어층은, 상기 컬러 필터 기판과 맞닿는 상기 상부 편광판의 내측에 위치하는 것을 특징으로 하는 액정 표시 장치.
12. 기판 상에 형성된 게이트 라인;

    상기 게이트 라인과 교차 배치되어 상기 픽셀을 정의하며, 상기 픽셀의 좌우 외곽부에 서로 평행하게 형성된 제1 및 제2 데이터 라인;

    상기 픽셀의 표시 영역에 서로 평행하게 형성된 제1 화소 전극 및 제1 공통 전극;

    상기 픽셀의 시야각 제어 영역에 서로 평행하게 형성된 제2 화소 전극 및 제2 공통 전극;

    상기 제1 데이터 라인에 접속되며, 상기 제1 화소 전극에 데이터 전압을 공급하는 제1 박막 트랜지스터; 및

    상기 제2 데이터 라인에 접속되며, 상기 제2 화소 전극에 시야각 제어 전압을 공급하는 제2 박막 트랜지스터를 포함하며,

    상기 데이터 전압과 상기 시야각 제어 전압의 변화에 의해 시야각이 가변되어 광시야각 모드와 협시야각 모드 간 전환이 이루어지는 것을 특징으로 하는 어레이 기판.
13. 제12항에 있어서,

    상기 광시야각 모드에서, 상기 제1 화소 전극에 인가되는 상기 데이터 전압과 상기 제2 화소 전극에 인가되는 상기 시야각 제어 전압은 동일한 값인 것을 특징으로 하는 어레이 기판.
14. 제12항에 있어서,

    상기 협시야각 모드에서, 상기 제1 화소 전극에 인가되는 상기 데이터 전압과 상기 제2 화소 전극에 인가되는 상기 시야각 제어 전압은 서로 다른 값인 것을 특징으로 하는 어레이 기판.
15. 제14항에 있어서,

    상기 시야각 제어 전압은, 상기 제1 공통 전극 및 상기 제2 공통 전극에 인가되는 공통 전압과 같은 값인 것을 특징으로 하는 어레이 기판.
16. 제14항에 있어서,

    상기 시야각 제어 전압은 블랙 레벨의 감마 전압인 것을 특징으로 하는 어레이 기판.
17. 기판 상에 형성된 게이트 라인;

    상기 게이트 라인과 교차 배치되어 픽셀을 정의하며, 상기 픽셀의 외곽부에 서로 평행하게 형성된 제1 및 제2 데이터 라인;

    상기 픽셀의 표시 영역에 형성된 제1 화소 전극;

    상기 픽셀의 시야각 제어 영역에 서로 평행하게 형성된 제2 화소 전극 및 공통 전극;

    상기 제1 데이터 라인에 접속되며, 상기 픽셀의 상기 표시 영역에 위치한 상 기 제1 화소 전극에 데이터 전압을 공급하는 제1 박막 트랜지스터; 및

    상기 제2 데이터 라인에 접속되며, 상기 픽셀의 상기 시야각 제어 영역에 위치한 상기 제2 화소 전극에 시야각 제어 전압을 공급하는 제2 박막 트랜지스터를 포함하며,

    상기 데이터 전압과 상기 시야각 제어 전압의 변화에 의해 시야각이 가변되어 광시야각 모드와 협시야각 모드 간 전환이 이루어지는 것을 특징으로 하는 어레이 기판.
18. 제17항에 있어서,

    상기 협시야각 모드에서, 상기 제1 화소 전극에 인가되는 상기 데이터 전압과 상기 제2 화소 전극에 인가되는 상기 시야각 제어 전압은 동일한 값인 것을 특징으로 하는 어레이 기판.
19. 제17항에 있어서,

    상기 광시야각 모드에서, 상기 제1 화소 전극에 인가되는 상기 데이터 전압과 상기 제2 화소 전극에 인가되는 상기 시야각 제어 전압은 서로 다른 값인 것을 특징으로 하는 어레이 기판.
20. 제19항에 있어서,

    상기 시야각 제어 전압은 상기 공통 전극에 인가되는 공통 전압과 같은 값인 것을 특징으로 하는 어레이 기판.
21. 제19항에 있어서,

    상기 시야각 제어 전압은 화이트 레벨의 감마 전압인 것을 특징으로 하는 어레이 기판.
22. a) 표시 영역과 시야각 제어 영역이 정의된 복수의 픽셀로 이루어지며, 상기 표시 영역에 인가되는 데이터 전압과 상기 시야각 제어 영역에 인가되는 시야각 제어 전압을 제어하여 시야각을 가변하는 어레이 기판을 형성하는 단계;

    b) 상기 시야각 제어 영역과 대응하는 영역에 광 제어층이 형성되어 있는 컬러 필터 기판을 형성하는 단계; 및

    c) 상기 어레이 기판 또는 상기 컬러 필터 기판 상에 액정층을 형성한 후, 상기 액정층을 사이에 두고 상기 어레이 기판과 상기 컬러 필터 기판을 합착하는 단계

    를 포함하는 액정 표시 장치의 제조 방법.
23. 제22항에 있어서, 상기 a) 단계는,

    a-1) 기판 상에 픽셀의 상하로 이격되는 제1 및 제2 게이트 라인을 형성하고, 상기 픽셀의 상기 표시 영역 및 상기 시야각 제어 영역 상에 상기 제1 및 제2 게이트 라인과 교차되는 방향으로 배치되는 제1 및 제2 공통 전극을 각각 형성하는 단계;

    a-2) 상기 기판의 전면을 덮는 게이트 절연막을 형성하는 단계;

    a-3) 상기 게이트 절연막 상에서 상기 제1 및 제2 게이트 라인의 일부와 오버랩되도록 제1 및 제2 반도체층을 형성하고, 상기 제1 반도체층의 양측으로 이격된 제1 소스 전극 및 제1 드레인 전극, 상기 제2 반도체층의 양측으로 이격된 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계;

    a-4) 상기 기판의 전면을 덮는 보호막을 형성하는 단계; 및

    a-5) 상기 표시 영역 상에 상기 제1 드레인 전극에 접속되는 제1 화소 전극을 형성하고, 상기 시야각 제어 영역 상에 상기 제2 드레인 전극에 접속되는 제2 화소 전극을 형성하는 단계

    를 포함하는 액정 표시 장치의 제조 방법.
24. 제22항에 있어서,

    상기 a) 내지 c) 단계에서, 상기 픽셀에서 상기 광 제어층까지의 거리 d는, 협시야각 모드에서의 시야각 Φ, 상기 기판의 굴절률 n, 상기 픽셀의 개구부의 크기 A, 상기 픽셀의 피치 P에 대하여,

    

    의 수학식을 만족하도록 구성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
25. 제24항에 있어서,

    상기 픽셀의 개구부의 크기 A는 상기 픽셀의 피치 P의 1/2 내지 1/4이 되도록 구성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

Images