[go: up one dir, main page]

KR20050111179A - Discharge display panel wherein middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel - Google Patents

Discharge display panel wherein middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel Download PDF

Info

Publication number
KR20050111179A
KR20050111179A KR1020040036384A KR20040036384A KR20050111179A KR 20050111179 A KR20050111179 A KR 20050111179A KR 1020040036384 A KR1020040036384 A KR 1020040036384A KR 20040036384 A KR20040036384 A KR 20040036384A KR 20050111179 A KR20050111179 A KR 20050111179A
Authority
KR
South Korea
Prior art keywords
electrode lines
discharge
electrode
display panel
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020040036384A
Other languages
Korean (ko)
Inventor
정은영
안정철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040036384A priority Critical patent/KR20050111179A/en
Publication of KR20050111179A publication Critical patent/KR20050111179A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65HHANDLING THIN OR FILAMENTARY MATERIAL, e.g. SHEETS, WEBS, CABLES
    • B65H37/00Article or web delivery apparatus incorporating devices for performing specified auxiliary operations
    • B65H37/02Article or web delivery apparatus incorporating devices for performing specified auxiliary operations for applying adhesive
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65BMACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B15/00Attaching articles to cards, sheets, strings, webs, or other carriers
    • B65B15/04Attaching a series of articles, e.g. small electrical components, to a continuous web

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 방전 디스플레이 패널에서는, 서로 대향 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 이 기판들 사이에 X 및 Y 전극 라인들이 교호하고 나란하게 형성되어 XY 전극 라인쌍들이 설정되며, 이 XY 전극 라인쌍들을 덮어싸는 유전층이 형성되고, 어드레스 전극 라인들이 X 및 Y 전극 라인들에 대하여 교차되게 형성되어, 이 교차 영역들로써 방전 셀들이 설정된다. 여기에서, 모든 XY 전극 라인쌍들 각각의 X 전극 라인들과 Y 전극 라인들 사이에서 M 전극 라인들이 각각 형성되고, 상기 유전층에서 M 전극 라인들과 나란하게 홈들이 형성된다.In the discharge display panel according to the present invention, a front substrate and a rear substrate are spaced apart from each other, and X and Y electrode lines are alternately and side-by-side formed between the substrates so that XY electrode line pairs are set. A dielectric layer covering the pairs is formed, and the address electrode lines are formed to intersect with respect to the X and Y electrode lines, so that discharge cells are set as these crossing regions. Here, M electrode lines are respectively formed between the X electrode lines and the Y electrode lines of each of the XY electrode line pairs, and grooves are formed in parallel to the M electrode lines in the dielectric layer.

Description

중간 전극 라인들과 유전층의 홈들이 형성된 방전 디스플레이 패널, 및 이 방전 디스플레이 패널의 구동 방법{Discharge display panel wherein middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel}Discharge display panel where middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel

본 발명은, 방전 디스플레이 패널 및 이 방전 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 서로 대향 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 이 기판들 사이에 X 및 Y 전극 라인들이 교호하고 나란하게 형성되어 XY 전극 라인쌍들이 설정되며, 이 XY 전극 라인쌍들을 덮어싸는 유전층이 형성되고, 어드레스 전극 라인들이 X 및 Y 전극 라인들에 대하여 교차되게 형성되어, 이 교차 영역들로써 방전 셀들이 설정되는 방전 디스플레이 패널, 및 이 방전 디스플레이 패널의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a discharge display panel and a method of driving the discharge display panel, and more particularly, having a front substrate and a rear substrate opposed to each other, wherein X and Y electrode lines are alternately arranged side by side. XY electrode line pairs are formed, a dielectric layer covering the XY electrode line pairs is formed, and address electrode lines are formed to intersect with respect to the X and Y electrode lines, so that the discharge cells are set as these crossing regions. A discharge display panel and a driving method of the discharge display panel.

통상적인 방전 디스플레이 장치 예를 들어, 미국 특허 6,531,995호의 플라즈마 디스플레이 장치에서는, 상기 Y 전극 라인들과 상기 어드레스 전극 라인들 사이에서 어드레싱이 수행된 후에 상기 Y 전극 라인들과 상기 X 전극 라인들 사이에서 디스플레이-유지 방전이 수행된다. In a typical discharge display device, for example, the plasma display device of US Pat. No. 6,531,995, a display is performed between the Y electrode lines and the X electrode lines after addressing is performed between the Y electrode lines and the address electrode lines. -Maintenance discharge is performed.

상기와 같은 방전 디스플레이 장치에 있어서, 보다 효율적인 패널 구조 및 구동 방법에 의하여 방전 효율을 높임으로써, 상기 전극 라인들 사이에 인가되어야 할 구동 전압들을 낮추는 것이 요구된다. In the above discharge display apparatus, it is required to lower the driving voltages to be applied between the electrode lines by increasing the discharge efficiency by a more efficient panel structure and driving method.

본 발명의 목적은, 보다 효율적인 구조에 의하여 방전 효율을 높임으로써 전극 라인들 사이에 인가되어야 할 구동 전압들을 낮출 수 있는 방전 디스플레이 패널 및 그 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a discharge display panel and a driving method thereof capable of lowering driving voltages to be applied between electrode lines by increasing discharge efficiency by a more efficient structure.

상기 목적을 이루기 위한 본 발명의 방전 디스플레이 패널에서는, 서로 대향 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 상기 기판들 사이에 X 및 Y 전극 라인들이 교호하고 나란하게 형성되어 XY 전극 라인쌍들이 설정되며, 상기 XY 전극 라인쌍들을 덮어싸는 유전층이 형성되고, 어드레스 전극 라인들이 상기 X 및 Y 전극 라인들에 대하여 교차되게 형성되어, 상기 교차 영역들로써 방전 셀들이 설정된다. 여기에서, 상기 모든 XY 전극 라인쌍들 각각의 X 전극 라인들과 Y 전극 라인들 사이에서 M 전극 라인들이 각각 형성되고, 상기 유전층에서 상기 M 전극 라인들과 나란하게 홈들이 형성된다.In the discharge display panel of the present invention for achieving the above object, having a front substrate and a rear substrate spaced apart from each other, the X and Y electrode lines are formed alternately and side by side between the substrate is set XY electrode line pairs, A dielectric layer covering the XY electrode line pairs is formed, and address electrode lines are formed to intersect with respect to the X and Y electrode lines, so that discharge cells are set as the crossing regions. Here, M electrode lines are respectively formed between X electrode lines and Y electrode lines of each of the XY electrode line pairs, and grooves are formed in the dielectric layer in parallel with the M electrode lines.

본 발명의 상기 방전 디스플레이 패널에 의하면, 상기 유전층에서 상기 홈들이 형성되므로, 상기 XY 전극 라인쌍들 각각의 X 전극 라인들과 Y 전극 라인들 사이의 평균 방전 거리가 가까와지고 방전 공간이 넓어진다. 이에 따라, 방전 효율이 높아지므로, 상기 전극 라인들 사이에 인가되어야 할 구동 전압들이 낮아질 수 있다. 또한, 상기 홈들에 대응하도록 상기 M 전극 라인들이 형성되므로, 상기 M 전극 라인들에 보조 전위를 인가함에 의하여 방전 효율이 보다 높아질 수 있다.According to the discharge display panel of the present invention, since the grooves are formed in the dielectric layer, the average discharge distance between the X electrode lines and the Y electrode lines of each of the XY electrode line pairs is closer, and the discharge space is wider. Accordingly, since the discharge efficiency is high, the driving voltages to be applied between the electrode lines may be lowered. In addition, since the M electrode lines are formed to correspond to the grooves, the discharge efficiency may be higher by applying an auxiliary potential to the M electrode lines.

본 발명의 상기 방전 디스플레이 패널의 구동 방법에서는, 선택되어 설정 벽전압을 갖는 방전 셀들이 디스플레이-유지 방전을 일으키도록 상기 X 전극 라인들과 Y 전극 라인들에 주 펄스들을 교호하게 인가되되, 상기 주 펄스들이 인가될 때마다 상기 M 전극 라인들에 보조 펄스들이 인가된다. In the method of driving the discharge display panel of the present invention, the main pulses are alternately applied to the X electrode lines and the Y electrode lines so that the discharge cells selected and having the set wall voltage cause display-maintain discharge. Each time pulses are applied, auxiliary pulses are applied to the M electrode lines.

본 발명의 상기 방전 디스플레이 패널의 구동 방법에 의하면, 상기 주 펄스들이 인가될 때마다 상기 M 전극 라인들에 보조 펄스들이 인가되어, 전계의 세기 및 공간 전하들의 양이 증배하므로, 상기 디스플레이-유지 방전의 효율이 보다 높아질 수 있다. According to the driving method of the discharge display panel of the present invention, auxiliary pulses are applied to the M electrode lines whenever the main pulses are applied, so that the intensity of the electric field and the amount of space charges are multiplied. The efficiency of can be higher.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다. Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서의 4-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 방전 셀의 예를 보여준다. 도 1 및 2를 참조하면, 본 발명의 일 실시예에 의한 4-전극 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, ..., ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), M 전극 라인들(M1, ..., Mn), X 전극 라인들(X 1, ..., Xn), 형광체(16), 격벽(17), 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.1 shows a structure of a four-electrode surface discharge plasma display panel as a discharge display panel according to an embodiment of the present invention. FIG. 2 shows an example of one discharge cell of the panel of FIG. 1. 1 and 2, between the front and rear glass substrates 10 and 13 of the four-electrode surface discharge plasma display panel 1 according to an embodiment of the present invention, the address electrode lines A R1,. ..., A Bm ), dielectric layers 11 and 15, Y electrode lines (Y 1 , ..., Y n ), M electrode lines (M 1 , ..., M n ), X electrode line (X 1 , ..., X n ), phosphor 16, partition 17, and magnesium monoxide (MgO) layer 12 as a protective layer are provided.

어드레스 전극 라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전층(15)은 어드레스 전극 라인들(AR1, ..., ABm)의 앞쪽에서 전면(全面) 도포된다. 하부 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전 셀의 방전 영역을 구획하고 각 방전 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 도포된다.The address electrode lines A R1 ,..., A Bm are formed in a predetermined pattern on the front side of the rear glass substrate 13. The lower dielectric layer 15 is entirely applied in front of the address electrode lines A R1 ,..., A Bm . In front of the lower dielectric layer 15, barrier ribs 17 are formed in a direction parallel to the address electrode lines A R1 ,..., A Bm . These partitions 17 function to partition the discharge area of each discharge cell and prevent optical cross talk between each discharge cell. The fluorescent layer 16 is applied between the partition walls 17.

앞쪽 글라스 기판(10)의 뒤쪽에 있어서, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 교호하고 나란하게 형성되어 XY 전극 라인쌍들(X1 Y1, X2Y2, ..., XnYn)이 설정된다. 모든 XY 전극 라인쌍들(X1Y1, X 2Y2, ..., XnYn)은 어드레스 전극 라인들(AR1, ..., ABm)에 대하여 교차되게 형성되어, 상기 교차 영역들로써 방전 셀들이 설정된다. 여기에서, 모든 XY 전극 라인쌍들(X1Y1, X2Y 2, ..., XnYn) 각각의 X 전극 라인들과 Y 전극 라인들 사이에서 M 전극 라인들(M1, ..., Mn)이 각각 형성된다. 각 M 전극 라인(M1, ..., Mn), 각 X 전극 라인(X1, ..., X n), 및 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Mna, Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Mnb, Xnb, Ynb)이 결합되어 형성된다.At the rear of the front glass substrate 10, the X electrode lines X 1 , ..., X n and the Y electrode lines Y 1 , ..., Y n are formed alternately and side by side to form XY Electrode line pairs X 1 Y 1 , X 2 Y 2 ,..., X n Y n are set. All XY electrode line pairs X 1 Y 1 , X 2 Y 2 ,..., X n Y n are formed to intersect with the address electrode lines A R1 ,..., A Bm . Discharge cells are set as crossing regions. Here, M electrode lines M 1 , between X electrode lines and Y electrode lines of each of all XY electrode line pairs X 1 Y 1 , X 2 Y 2 ,..., X n Y n . ..., M n ) are formed respectively. Each M electrode line (M 1 , ..., M n ), each X electrode line (X 1 , ..., X n ), and each Y electrode line (Y 1 , ..., Y n ) are ITO The transparent electrode line (M na , X na , Y na of FIG. 2) of a transparent conductive material, such as (Indium Tin Oxide), and the metal electrode line (M nb , X nb , Y nb of FIG. 2) to increase conductivity It is formed.

앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn), M 전극 라인들(M1, ..., Mn), 및 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 여기에서, M 전극 라인들(M1, ..., Mn)과 나란하게 홈들이 형성된다.The front dielectric layer 11 includes X electrode lines X 1 ,..., X n , M electrode lines M 1 ,..., M n , and Y electrode lines Y 1 ,... , Y n ) is formed by applying the entire surface to the back. Here, grooves are formed in parallel with the M electrode lines M 1 ,..., M n .

강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.A protective layer 12 for protecting the panel 1 from a strong electric field, for example, a magnesium monoxide (MgO) layer, is formed by applying the entire surface to the back of the front dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 플라즈마 디스플레이 패널에 적용되는 구동 방법에서는, 리셋팅(resetting), 어드레싱(addressing), 및 디스플레이-유지(display-sustaining) 단계들이 단위 서브-필드에서 순차적으로 수행된다. 리셋팅 단계에서는 모든 방전 셀들이 일정한 벽전하 상태를 가지게 된다. 어드레싱 단계에서는, 선택된 방전 셀들에 소정의 벽전압이 생성된다. 디스플레이-유지 단계에서는, 모든 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으로써 어드레싱 단계에서 상기 벽전압이 형성된 방전 셀들이 디스플레이-유지 방전을 일으킨다. 이 디스플레이-유지 단계에 있어서, 디스플레이-유지 방전을 일으키는 선택된 방전 셀들의 방전 공간(14) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다. 이와 관련된 내용은 도 4를 참조하여 보다 상세히 설명될 것이다. In the driving method applied to such a plasma display panel, the resetting, addressing, and display-sustaining steps are sequentially performed in the unit sub-field. In the resetting phase, all the discharge cells have a constant wall charge state. In the addressing step, a predetermined wall voltage is generated in the selected discharge cells. In the display-holding step, a predetermined alternating voltage is applied to all XY electrode line pairs so that the discharge cells in which the wall voltage is formed in the addressing step cause display-holding discharges. In this display-holding step, plasma is formed in the discharge space 14, i.e., the gas layer, of the selected discharge cells causing the display-holding discharge, and the fluorescent layer 16 is excited by the ultraviolet radiation to generate light. Related contents will be described in more detail with reference to FIG. 4.

상기와 같은 본 발명에 따른 방전 디스플레이 패널에 의하면, 앞쪽 유전층(11)에서 홈들이 형성되므로, XY 전극 라인쌍들(X1Y1, X2Y 2, ..., XnYn) 각각의 X 전극 라인들과 Y 전극 라인들 사이의 평균 방전 거리가 가까와지고 방전 공간이 넓어진다. 이에 따라, 방전 효율이 높아지므로, 전극 라인들 사이에 인가되어야 할 구동 전압들이 낮아질 수 있다. 또한, 유전층(11)의 홈들에 대응하도록 M 전극 라인들(M1, ..., Mn)이 형성되므로, M 전극 라인들(M1, ..., Mn )에 보조 전위를 인가함에 의하여 방전 효율이 보다 높아질 수 있다. 이와 관련된 내용은 도 5를 참조하여 보다 상세히 설명될 것이다.According to the discharge display panel according to the present invention as described above, since the grooves are formed in the front dielectric layer 11, each of the XY electrode line pairs (X 1 Y 1 , X 2 Y 2 , ..., X n Y n ) The average discharge distance between the X electrode lines and the Y electrode lines of N is closer and the discharge space is wider. Accordingly, since the discharge efficiency is high, the driving voltages to be applied between the electrode lines can be lowered. In addition, since M electrode lines M 1 ,... M n are formed to correspond to the grooves of the dielectric layer 11, an auxiliary potential is applied to the M electrode lines M 1 ,..., M n . By doing so, the discharge efficiency can be higher. Related contents will be described in more detail with reference to FIG. 5.

도 3을 참조하면, 도 1의 플라즈마 디스플레이 패널(1)의 구동 장치는 영상 처리부(66), 논리 제어부(62), 어드레스 구동부(63), M 구동부(65), X 구동부(64), 및 Y 구동부(67)를 포함한다. Referring to FIG. 3, the driving apparatus of the plasma display panel 1 of FIG. 1 includes an image processor 66, a logic controller 62, an address driver 63, an M driver 65, an X driver 64, and Y driver 67 is included.

영상 처리부(66)는 외부 영상 신호를 처리하여 적색(R), 녹색(G), 및 청색(B)의 디지털 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 포함하는 내부 영상 신호를 발생시킨다. 논리 제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호에 따라 구동-제어 신호들(SA,SM,SY,SX)을 발생시킨다. 어드레스 구동부(63)는, 논리 제어부(62)로부터의 어드레스 신호들(SA)을 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스 전극 라인들(AR1, ..., ABm)에 인가한다. M 구동부(65)는 논리 제어부(62)로부터의 M 구동-제어 신호(SM)에 따라 동작하여 M 전극 라인들(M1, ..., Mn)을 구동한다. X 구동부(64)는 논리 제어부(62)로부터의 X 구동-제어 신호(SX)에 따라 동작하여 X 전극 라인들(X1, ..., Xn)을 구동한다. Y 구동부(64)는 논리 제어부(62)로부터의 Y 구동-제어 신호(SY)에 따라 동작하여 Y 전극 라인들(Y1, ..., Yn)을 구동한다.The image processor 66 processes an external image signal to generate an internal image signal including red (R), green (G), and blue (B) digital image data, a clock signal, and vertical and horizontal synchronization signals. The logic controller 62 generates drive-control signals S A , S M , S Y , S X in accordance with an internal image signal from the image processor 66. The address driver 63 processes the address signals S A from the logic controller 62 to generate display data signals, and generates the generated display data signals through the address electrode lines A R1 ,. Bm ). The M driver 65 operates according to the M drive-control signal S M from the logic controller 62 to drive the M electrode lines M 1 ,..., M n . The X driver 64 operates in accordance with the X drive-control signal S X from the logic controller 62 to drive the X electrode lines X 1 ,..., X n . The Y driver 64 operates in accordance with the Y drive-control signal S Y from the logic controller 62 to drive the Y electrode lines Y 1 ,..., Y n .

도 4는 도 3의 구동 장치가 사용하는 구동 방식을 보여준다. 도 3을 참조하면, 모든 단위 프레임들 각각은 시분할 계조 디스플레이를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋팅 시간(R1, ..., R8), 어드레싱 시간(A1, ..., A8), 및 유지-방전 시간(S1, ..., S8)로 분할된다.4 illustrates a driving scheme used by the driving apparatus of FIG. 3. Referring to FIG. 3, each unit frame is divided into eight subfields SF 1 ,..., SF 8 to realize time division gray scale display. In addition, each subfield SF 1 , ..., SF 8 has a reset time R 1 , ..., R 8 , an addressing time A 1 , ..., A 8 , and sustain-discharge It is divided by time S 1 , ..., S 8 .

모든 디스플레이 셀들의 방전 조건들은 각 리셋팅 시간(R1, ..., R8)에서 균일해지면서 동시에 다음 단계에서 수행될 어드레싱에 적합해지도록 된다.The discharge conditions of all the display cells become uniform at each reset time R 1 ,..., R 8 , while being adapted to the addressing to be performed in the next step.

각 어드레싱 시간(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1 , ..., ABm)에 디스플레이 데이터 신호들이 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 디스플레이 데이터 신호들이 인가되면 상응하는 방전셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.Each addressing time (A 1, ..., A 8 ), the address electrode lines (Fig. 1 A R1, ..., A Bm) display data signals are applied at the same time as soon each Y electrode lines in the (Y 1, ..., Y n ), the scanning pulses are sequentially applied. Accordingly, when high level display data signals are applied while the scan pulse is applied, wall charges are formed by the addressing discharge in the corresponding discharge cell, and wall charges are not formed in the discharge cell that is not.

각 유지-방전 시간(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Y n)과 모든 X 전극 라인들(X1, ..., Xn)에 유지-방전 펄스가 교호하게 인가되어, 상응하는 어드레싱 시간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 디스플레이 방전을 일으킨다. 따라서 플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지-방전 시간(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지-방전 시간(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 디스플레이되지 않은 경우를 포함하여 256 계조로써 디스플레이할 수 있다.At each sustain-discharge time (S 1 , ..., S 8 ), all Y electrode lines (Y 1 , ..., Y n ) and all X electrode lines (X 1 , ..., X n) Sustain-discharge pulses are alternately applied, causing display discharge in discharge cells in which wall charges are formed at corresponding addressing times A 1 ,..., A 8 . Therefore, the luminance of the plasma display panel is proportional to the length of the sustain-discharge time S 1 ,..., S 8 occupied in the unit frame. The length of the sustain-discharge time S 1 , ..., S 8 occupied in the unit frame is 255T (T is the unit time). Therefore, it can be displayed in 256 gray levels, including the case where it is not displayed once in a unit frame.

여기서, 제1 서브필드(SF1)의 유지-방전 시간(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 유지-방전 시간(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 유지-방전 시간(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 유지-방전 시간(S4)에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF5)의 유지-방전 시간(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 유지-방전 시간(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 유지-방전 시간(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 유지-방전 시간(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.Here, the time 1T corresponding to 2 0 is the sustain-discharge time S 1 of the first subfield SF 1 , and the time 1T corresponding to the sustain-discharge time S 2 of the second subfield SF 2 is 2. The time 2T corresponding to 1 is maintained in the third subfield SF 3 -In the discharge time S 3 , the time 4T corresponding to 2 2 is maintained in the fourth subfield SF 4 . The discharge time S 4 has a time 8T corresponding to 2 3 , and the sustaining-discharge time S 5 of the fifth subfield SF 5 has a time 16T corresponding to 2 4 , and the sixth sub field maintenance of the (SF 6) - discharge time (S 6), this time (32T) corresponding to 2 5, 7 keep the sub-fields (SF 7) - discharge time period that is equivalent to 2 6 (S 7) 64T and time 128T corresponding to 2 7 are set in the sustain-discharge time S 8 of the eighth subfield SF 8 , respectively.

이에 따라, 8 개의 서브필드들중에서 디스플레이될 서브필드를 적절히 선택하면, 어느 서브필드에서도 디스플레이되지 않는 0(영) 계조를 포함하여 모두 256 계조의 디스플레이가 수행될 수 있다. Accordingly, if the subfield to be displayed among the eight subfields is appropriately selected, the display of 256 gray levels can be performed including all zero (zero) gray levels that are not displayed in any of the subfields.

도 5는 도 4의 단위 서브-필드(SF)에서 도 1의 플라즈마 디스플레이 패널(1)의 전극 라인들에 인가되는 신호들의 일 예를 보여준다. 도 4에서 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm , ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1, ..., Xn)에 인가되는 구동 신호를, SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를, 그리고 SM1..Mn은 M 전극 라인들(도 1의 M1, ...MXn)에 인가되는 구동 신호를 각각 가리킨다.FIG. 5 shows an example of signals applied to electrode lines of the plasma display panel 1 of FIG. 1 in the unit sub-field SF of FIG. 4. In FIG. 4, reference numeral S AR1 ..ABm denotes a drive signal applied to each address electrode line (A R1 , A G1 ,..., A Gm , A Bm in FIG. 1), and S X1 .. Xn denotes an X electrode. The driving signal applied to the lines (X 1 , ..., X n of FIG. 1), and S Y1 , ..., S Yn are the respective Y electrode lines (Y 1 , ... Y n of FIG. 1). The driving signal applied to the S M1 ..Mn indicates the driving signal applied to the M electrode lines (M 1 , ... MX n in FIG. 1), respectively.

도 1, 2, 및 5를 참조하면, 단위 서브-필드(SF)의 리셋팅 시간(R)의 제1 시간(t1 ~ t2)에서는, 먼저 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 접지 전압(VG)으로부터 제2 전압(VS)까지 지속적으로 상승된다. 여기에서, Y 전극 라인들(Y1, ..., Yn), 어드레스 전극 라인들(AR1, ..., ABm), 및 M 전극 라인들(M1, ...MXn)에는 접지 전위(VG)가 인가된다. 이에 따라, X 전극 라인들(X1 , ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이, X 전극 라인들(X1, ..., Xn )과 어드레스 전극 라인들(A1, ..., Am) 사이, 및 X 전극 라인들(X1, ..., Xn)과 M 전극 라인들(M1, ...MXn) 사이에 약한 방전들이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성된다.1, 2, and 5, in the first time t1 to t2 of the resetting time R of the unit sub-field SF, first, the X electrode lines X 1 , ..., X The voltage applied to n ) is continuously raised from the ground voltage V G to the second voltage V S. Here, Y electrode lines (Y 1 , ..., Y n ), address electrode lines (A R1 , ..., A Bm ), and M electrode lines (M 1 , ... MX n ) The ground potential V G is applied to it. Accordingly, between the X electrode lines (X 1 , ..., X n ) and the Y electrode lines (Y 1 , ..., Y n ), the X electrode lines (X 1 , ..., X n) ) And the address electrode lines A 1 , ..., A m , and the X electrode lines X 1 , ..., X n and the M electrode lines M 1 , ... MX n Weak discharges occur in between, forming negative wall charges around the X electrode lines (X 1 ,..., X n ).

벽전하 축적 시간으로서의 제2 시간(t2 ~ t3)에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전위가 제2 전위(VS)로부터 제1 전위(VSET+V S)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn), 어드레스 전극 라인들(AR1 , ..., ABm), 및 M 전극 라인들(M1, ...MXn)에는 접지 전위(VG)가 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 각 전극 라인들 사이에 약한 방전이 일어난다. 여기에서, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn ) 사이의 방전이 상대적으로 강해지는 데, 그 이유는, X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성되어 있었기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm)과 M 전극 라인들(M 1, ...MXn) 주위에는 정극성의 벽전하들이 적게 형성된다.In the second time t2 to t3 as the wall charge accumulation time, the potential applied to the Y electrode lines Y 1 ,..., Y n is changed from the second potential V S to the first potential V SET +. Continuously rising up to V S ). Here, the X electrode lines X 1 , ..., X n , the address electrode lines A R1 , ..., A Bm , and the M electrode lines M 1 , ... MX n Ground potential V G is applied. Accordingly, a weak discharge occurs between the Y electrode lines Y 1 ,..., Y n and the respective electrode lines. Here, the discharge between the Y electrode lines (Y 1 , ..., Y n ) and the X electrode lines (X 1 , ..., X n ) becomes relatively strong, because the X electrode This is because negative wall charges were formed around the lines X 1 , ..., X n . Accordingly, many negative wall charges are formed around the Y electrode lines (Y 1 , ..., Y n ), and positive wall charges are formed around the X electrode lines (X 1 , ..., X n ). Are formed, and less positive wall charges are formed around the address electrode lines A R1 , ..., A Bm and the M electrode lines M 1 , ... MX n .

벽전하 배분 시간으로서의 제3 시간(t3 ~ t4)에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전위가 제2 전위(VS)로 유지된 상태에서, Y 전극 라인들(Y 1, ..., Yn)에 인가되는 전위가 제2 전위(VS)로부터 제3 전위로서의 접지 전위(V G)까지 지속적으로 하강된다. 여기에서, 어드레스 전극 라인들(AR1, ..., ABm)과 M 전극 라인들(M1, ...MXn)에는 접지 전위(VG)가 인가된다. 이에 따라, X 전극 라인들(X 1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1 , ..., Xn) 주위로 이동한다. 이에 따라, X 전극 라인들(X1, ..., Xn)의 벽전위(wall electric-potential)가 어드레스 전극 라인들(AR1, ..., ABm)의 벽전위보다 낮고 Y 전극 라인들(Y1, ..., Yn)의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 시간(A)에서 선택된 어드레스 전극 라인들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VG)이 낮아질 수 있다. 한편, 모든 어드레스 전극 라인들(AR1 , ..., ABm)과 M 전극 라인들(M1, ...MXn)에는 접지 전위(VG)가 인가되므로, 어드레스 전극 라인들(AR1, ..., ABm)과 M 전극 라인들(M1, ...MXn)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)에 대하여 방전을 수행하고, 이 방전으로 인하여 어드레스 전극 라인들(AR1, ..., ABm)과 M 전극 라인들(M1, ...MXn ) 주위의 정극성의 벽전하들이 소멸한다.In the third time t3 to t4 as the wall charge distribution time, the Y electrode in a state where the potential applied to the X electrode lines X 1 ,..., X n is maintained at the second potential V S. The potential applied to the lines Y 1 , ..., Y n is continuously lowered from the second potential V S to the ground potential V G as the third potential. Here, the ground potential V G is applied to the address electrode lines A R1 , ..., A Bm and the M electrode lines M 1 , ... MX n . Accordingly, due to the weak discharge between the X electrode lines (X 1 ,..., X n ) and the Y electrode lines (Y 1 , ..., Y n ), the Y electrode lines (Y 1 ,. Some of the negative wall charges around .., Y n ) move around the X electrode lines X 1 ,..., X n . Accordingly, the wall electric-potential of the X electrode lines X 1 , ..., X n is lower than the wall potential of the address electrode lines A R1 , ..., A Bm and the Y electrode Higher than the wall potential of the lines Y 1 , ..., Y n . As a result, the addressing voltage V A -V G required for the counter discharge between the selected address electrode lines and the Y electrode line may be lowered at the subsequent addressing time A. FIG. Meanwhile, since the ground potential V G is applied to all the address electrode lines A R1 ,..., A Bm and the M electrode lines M 1 , ... MX n , the address electrode lines A R 1 , ..., A Bm ) and the M electrode lines M 1 , ... MX n are the X electrode lines X 1 , ..., X n and the Y electrode lines Y 1 ,. ..., the positive electrode surrounding the discharge performed with respect to Y n), and the address electrode lines due to a discharge (a R1, ..., a Bm) and the M electrode lines (M 1, ... MX n) Wall charges of the castle disappear.

이어지는 어드레싱 시간(A)에서, 어드레스 전극 라인들(AR1, ..., ABm)에 디스플레이 데이터 신호가 인가되고, 제2 전위(VS)보다 낮은 제5 전위(VSCAN)로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전위(VG)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1, ..., ABm)에 인가되는 디스플레이 데이터 신호는 디스플레이 셀을 선택할 경우에 정극성 어드레싱 전위(VA)가, 그렇지 않을 경우에 접지 전위(VG)가 인가된다. 이에 따라 접지 전위(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전위(VA)의 디스플레이 데이터 신호가 인가되면 상응하는 디스플레이 셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 디스플레이 셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레싱 방전을 위하여, X 전극 라인들(X1, ...Xn)에 제2 전위(VS)가 유지되고, M 전극 라인들(M1, ...MXn )에 접지 전위(VG)가 유지된다.In the subsequent addressing time A, the display data signal is applied to the address electrode lines A R1 ,..., A Bm and biased to the fifth potential V SCAN lower than the second potential V S. As the scan signal of the ground potential V G is sequentially applied to the Y electrode lines Y 1 ,..., And Y n , smooth addressing may be performed. The display data signal applied to each of the address electrode lines A R1 , ..., A Bm is applied with the positive addressing potential V A when the display cell is selected and the ground potential V G when the display cell is not selected. do. Accordingly, when the display data signal of the positive addressing potential V A is applied while the scan pulse of the ground potential V G is applied, wall charges are formed by the addressing discharge in the corresponding display cell. Wall charges do not form. Here, for a more accurate and efficient addressing discharge, the second potential V S is maintained at the X electrode lines X 1 , X n , and the M electrode lines M 1 , MX n Is maintained at ground potential (V G ).

이어지는 디스플레이-유지 시간(S)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)에 제2 전위(VS)의 디스플레이-유지 펄스들이 교호하게 인가되어, 상응하는 어드레싱 시간(A)에서 선택되어 설정 벽전압을 갖는 디스플레이 셀들에서 디스플레이-유지를 위한 방전을 일으킨다.In the subsequent display-hold time S , the display of the second potential V S at all the Y electrode lines Y 1 , ... Y n and the X electrode lines X 1 , ... X n . -Hold pulses are alternately applied, causing a discharge for display-holding in the display cells having a set wall voltage selected at the corresponding addressing time (A).

이 디스플레이-유지 시간(S)에 있어서, 모든 X 전극 라인들(X1, ...Xn)과 Y 전극 라인들(Y1, ...Yn)에 제2 전위(VS)의 주 펄스들을 교호하게 인가하되, 이 주 펄스들이 인가될 때마다 M 전극 라인들(M1, ...MXn)에 동일한 전위(VS)의 보조 펄스들이 인가된다. 이에 따라, 전계의 세기 및 공간 전하들의 양이 증배하므로, 디스플레이-유지 방전의 효율이 높아질 수 있다. 특히, M 전극 라인들(M1, ...MXn)과 대응하여 앞쪽 유전층(11)에서 홈들이 형성되므로, 상기 M 전극 라인들(M1, ...MXn )에 인가되는 보조 펄스들의 영향이 증배될 수 있다.In this display-holding time S, the second potential V S is applied to all the X electrode lines X 1 , ... X n and Y electrode lines Y 1 , ... Y n . state, but alternating the applied pulses, are applied to two weeks pulses auxiliary pulse of the same potential (V s) is applied to each time the M electrode lines (M 1, ... MX n) . Accordingly, since the intensity of the electric field and the amount of space charges are multiplied, the efficiency of display-holding discharge can be increased. In particular, M electrode lines (M 1, ... MX n) and therefore correspond to the grooves are formed in the front dielectric layer 11, the auxiliary pulse applied to the M electrode lines (M 1, ... MX n) Their influence may multiply.

여기에서, M 전극 라인들(M1, ...MXn)에 인가되는 보조 펄스들 각각의 폭이 X 전극 라인들(X1, ...Xn)과 Y 전극 라인들(Y1, ...Yn)에 교호하게 인가되는 주 펄스들 각각의 폭보다 좁다. 또한, 주 펄스들 각각과 보조 펄스들 각각의 상승 시작 시점이 동일하다. 또한, 주 펄스들 각각과 보조 펄스들 각각의 상승 종료 시점이 동일하다.Here, the width of each of the auxiliary pulses applied to the M electrode lines M 1 , MX n is equal to the X electrode lines X 1 , X n , and Y electrode lines Y 1 ,. ... narrower than the width of each of the main pulses applied alternately to Y n ). Also, the rising start time points of each of the main pulses and the auxiliary pulses are the same. In addition, the rising end points of each of the main pulses and the auxiliary pulses are the same.

도 6은 도 4의 단위 서브-필드(SF)에서 도 1의 플라즈마 디스플레이 패널(1)의 전극 라인들에 인가되는 신호들의 또다른 예를 보여준다. 도 6에서 도 5와 동일한 참조 부호는 동일한 기능의 대상을 가리키며, 전체적 동작은 도 5에서 설명된 바와 같다. 따라서, 도 5의 구동 방법과의 차이점만을 설명하면 다음과 같다.FIG. 6 illustrates another example of signals applied to electrode lines of the plasma display panel 1 of FIG. 1 in the unit sub-field SF of FIG. 4. In FIG. 6, the same reference numerals as used in FIG. 5 denote objects of the same function, and the overall operation is as described in FIG. 5. Therefore, only the difference from the driving method of FIG. 5 will be described.

어드레싱 시간(A)에서 초기에 선택되어 설정 벽전압을 가진 방전 셀들은 마지막 주사 라인의 방전 셀들이 어드레싱될 때까지 대기하여야 한다. 이 대기 시간에서 초기에 선택되었던 방전 셀들의 벽전하들의 상태가 흐트러짐에 따라, 설정 벽전압이 낮아질 수 있다. 이 경우, 디스플레이-유지 시간(S)에서 최초의 펄스가 모든 Y 전극 라인들(Y1, ...Yn)에 인가되더라도 어드레싱 시간(A)의 초기에 선택되었던 방전 셀들에서 디스플레이-유지 방전이 일어나지 않을 수 있다. 디스플레이-유지 시간(S)에서 최초의 펄스로써 방전이 일어나지 않는 방전 셀들의 경우, 그 이후에 펄스들이 교호하게 인가되더라도 디스플레이-유지 방전이 일어나지 않는다.The discharge cells initially selected at the addressing time A and having the set wall voltage must wait until the discharge cells of the last scan line are addressed. As the state of the wall charges of the discharge cells initially selected at this waiting time is disturbed, the set wall voltage can be lowered. In this case, the display-holding of the first pulse of all Y electrode lines in the time (S) (Y 1, ... Y n) is even in the display discharge cells that were initially selected in the addressing time (A) to-the sustain discharge This may not happen. In the case of discharge cells in which discharge does not occur as the first pulse at the display-hold time S, display-hold discharge does not occur even if pulses are alternately applied thereafter.

따라서, 도 6에 도시된 바와 같이, 디스플레이-유지 시간(S)에서 M 전극 라인들(M1, ...MXn)에 인가되는 상기 보조 펄스들중에서 최초 펄스의 전위(VS +VSCAN)가 다른 펄스들의 전위(VS)보다 높다. 이에 따라, 어드레싱 시간(A)의 초기에 선택되었던 방전 셀들에서 디스플레이-유지 방전이 일어나지 않는 현상이 방지될 수 있다.Thus, as shown in FIG. 6, the potential (V S + V SCAN) of the first pulse among the auxiliary pulses applied to the M electrode lines (M 1 , ... MX n ) at the display-hold time (S). ) Is higher than the potential V S of the other pulses. Accordingly, the phenomenon in which the display-maintenance discharge does not occur in the discharge cells selected at the beginning of the addressing time A can be prevented.

이상 설명된 바와 같이, 본 발명에 따른 방전 디스플레이 패널에 의하면, 유전층에서 홈들이 형성되므로, XY 전극 라인쌍들 각각의 X 전극 라인들과 Y 전극 라인들 사이의 평균 방전 거리가 가까와지고 방전 공간이 넓어진다. 이에 따라, 방전 효율이 높아지므로, 전극 라인들 사이에 인가되어야 할 구동 전압들이 낮아질 수 있다. 또한, 상기 홈들에 대응하도록 M 전극 라인들이 형성되므로, M 전극 라인들에 보조 전위를 인가함에 의하여 방전 효율이 보다 높아질 수 있다.As described above, according to the discharge display panel according to the present invention, since grooves are formed in the dielectric layer, the average discharge distance between the X electrode lines and the Y electrode lines of each of the XY electrode line pairs is close and the discharge space is close. Widens Accordingly, since the discharge efficiency is high, the driving voltages to be applied between the electrode lines can be lowered. In addition, since M electrode lines are formed to correspond to the grooves, the discharge efficiency may be higher by applying an auxiliary potential to the M electrode lines.

본 발명에 따른 방전 디스플레이 패널의 구동 방법에 의하면, 디스플레이-유지 시간에서 주 펄스들이 인가될 때마다 M 전극 라인들에 보조 펄스들이 인가된다. 이에 따라, 전계의 세기 및 공간 전하들의 양이 증배하므로, 디스플레이-유지 방전의 효율이 보다 높아질 수 있다. According to the driving method of the discharge display panel according to the present invention, auxiliary pulses are applied to the M electrode lines whenever main pulses are applied in the display-hold time. Accordingly, since the intensity of the electric field and the amount of space charges are multiplied, the efficiency of the display-holding discharge can be higher.

본 발명은, 상기 실시예들에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다. The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서의 4-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.1 is an internal perspective view showing the structure of a four-electrode surface discharge plasma display panel as a discharge display panel according to an embodiment of the present invention.

도 2는 도 1의 패널의 한 방전 셀의 예를 보여주는 단면도이다.2 is a cross-sectional view showing an example of one discharge cell of the panel of FIG.

도 3은 도 1의 플라즈마 디스플레이 패널의 구동 장치를 보여주는 도면이다.3 is a diagram illustrating a driving device of the plasma display panel of FIG. 1.

도 4는 도 3의 구동 장치가 사용하는 구동 방식을 보여주는 타이밍도이다.4 is a timing diagram illustrating a driving scheme used by the driving apparatus of FIG. 3.

도 5는 도 4의 단위 서브-필드에서 도 1의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 신호들의 일 예를 보여주는 파형도이다.5 is a waveform diagram illustrating an example of signals applied to electrode lines of the plasma display panel of FIG. 1 in a unit sub-field of FIG. 4.

도 6은 도 4의 단위 서브-필드에서 도 1의 플라즈마 디스플레이 패널의 전극 라인들에 인가되는 신호들의 또다른 예를 보여주는 파형도이다.6 is a waveform diagram illustrating another example of signals applied to electrode lines of the plasma display panel of FIG. 1 in a unit sub-field of FIG. 4.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,

11, 15...유전층, 12...보호층,11, 15 dielectric layer, 12 protective layer,

13...뒤쪽 글라스 기판, 14...방전 공간, 13 ... back glass substrate, 14 ... discharge space,

16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,

M1, ..., Mn...M 전극 라인들, X1, ..., Xn...X 전극 라인들,M 1 , ..., M n ... M electrode lines, X 1 , ..., X n ... X electrode lines,

Y1, ..., Yn...Y 전극 라인들, 62...논리 제어부,Y 1 , ..., Y n ... Y electrode lines, 62 ... logical control,

AR1, ..., ABm...어드레스 전극 라인들, 63...어드레스 구동부,A R1 , ..., A Bm ... address electrode lines, 63 ... address drive,

Xna, Mna, Yna...투명 전극 라인들, 64...X 구동부,X na , M na , Y na ... transparent electrode lines, 64 ... X drive,

Xnb, Mnb, Ynb...금속 전극 라인, 65...M 구동부, 66...영상 처리부, 67...Y 구동부, R, R1, ..., R8...리셋 주기, SF1, ...SF8...서브-필드,X nb , M nb , Y nb ... metal electrode line, 65 ... M driver, 66 ... image processor, 67 ... Y driver, R, R1, ..., R8 ... reset cycle , SF1, ... SF8 ... sub-field,

SM...M 구동-제어 신호, SY...Y 구동-제어 신호, SX...X 구동-제어 신호, SA...어드레스 신호, VG...접지 전압.S M ... M drive-control signal, S Y ... Y drive-control signal, S X ... X drive-control signal, S A ... address signal, V G ... ground voltage.

Claims (8)

서로 대향 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 상기 기판들 사이에 X 및 Y 전극 라인들이 교호하고 나란하게 형성되어 XY 전극 라인쌍들이 설정되며, 상기 XY 전극 라인쌍들을 덮어싸는 유전층이 형성되고, 어드레스 전극 라인들이 상기 X 및 Y 전극 라인들에 대하여 교차되게 형성되어, 상기 교차 영역들로써 방전 셀들이 설정되는 방전 디스플레이 패널에 있어서, A front substrate and a rear substrate spaced apart from each other, and X and Y electrode lines are alternately and side-by-side formed between the substrates to establish XY electrode line pairs, and a dielectric layer covering the XY electrode line pairs is formed, A discharge display panel in which address electrode lines are formed to cross the X and Y electrode lines, and discharge cells are set as the crossing regions. 상기 모든 XY 전극 라인쌍들 각각의 X 전극 라인들과 Y 전극 라인들 사이에서 M 전극 라인들이 각각 형성되고, 상기 유전층에서 상기 M 전극 라인들과 나란하게 홈들이 형성된 방전 디스플레이 패널. And M electrode lines respectively formed between X electrode lines and Y electrode lines of each of the XY electrode line pairs, and grooves formed in the dielectric layer in parallel with the M electrode lines. 서로 대향 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 상기 기판들 사이에 X 및 Y 전극 라인들이 교호하고 나란하게 형성되어 XY 전극 라인쌍들이 설정되며, 상기 XY 전극 라인쌍들을 덮어싸는 유전층이 형성되고, 어드레스 전극 라인들이 상기 X 및 Y 전극 라인들에 대하여 교차되게 형성되어 상기 교차 영역들로써 방전 셀들이 설정되며, 상기 모든 XY 전극 라인쌍들 각각의 X 전극 라인들과 Y 전극 라인들 사이에서 M 전극 라인들이 각각 형성되고, 상기 유전층에서 상기 M 전극 라인들과 나란하게 홈들이 형성된 방전 디스플레이 패널의 구동 방법에 있어서, A front substrate and a rear substrate spaced apart from each other, and X and Y electrode lines are alternately and side-by-side formed between the substrates to establish XY electrode line pairs, and a dielectric layer covering the XY electrode line pairs is formed, Address electrode lines are formed to intersect with respect to the X and Y electrode lines so that discharge cells are set as the crossing regions, and an M electrode line between X electrode lines and Y electrode lines of each of all the XY electrode line pairs. In the method of driving a discharge display panel each of which is formed, the grooves are formed in parallel to the M electrode lines in the dielectric layer, 선택되어 설정 벽전압을 갖는 방전 셀들이 디스플레이-유지 방전을 일으키도록 상기 X 전극 라인들과 Y 전극 라인들에 주 펄스들을 교호하게 인가하되, 상기 주 펄스들이 인가될 때마다 상기 M 전극 라인들에 보조 펄스들을 인가하는 방전 디스플레이 패널의 구동 방법.Alternately apply main pulses to the X electrode lines and the Y electrode lines so that discharge cells having a set wall voltage selected to cause display-maintaining discharge are applied to the M electrode lines each time the main pulses are applied. A method of driving a discharge display panel applying auxiliary pulses. 제2항에 있어서,The method of claim 2, 상기 M 전극 라인들에 인가되는 보조 펄스들 각각의 폭이 상기 X 전극 라인들과 Y 전극 라인들에 교호하게 인가되는 주 펄스들 각각의 폭보다 좁은 방전 디스플레이 패널의 구동 방법.And a width of each of the auxiliary pulses applied to the M electrode lines is smaller than a width of each of the main pulses alternately applied to the X electrode lines and the Y electrode lines. 제2항에 있어서, The method of claim 2, 단위 프레임이 복수의 서브필드들로 분할되어 시분할 구동됨에 따라 각 방전 셀들의 계조가 성취되는 방전 디스플레이 패널의 구동 방법.A method of driving a discharge display panel in which a gray level of each discharge cell is achieved as a unit frame is divided into a plurality of subfields and time-divided. 제4항에 있어서, The method of claim 4, wherein 상기 복수의 서브필드들 각각이,Each of the plurality of subfields, 각 방전 셀들의 방전 조건을 균일하게 설정하는 리셋팅 시간,A reset time for uniformly setting the discharge conditions of the respective discharge cells, 선택된 방전 셀들이 설정 벽전압을 갖게 하는 어드레싱 시간, 및An addressing time for causing the selected discharge cells to have a set wall voltage, and 상기 설정 벽전압을 갖는 방전 셀들이 상기 디스플레이-유지 방전을 일으키게 하는 디스플레이-유지 시간을 포함한 방전 디스플레이 패널의 구동 방법.And a display-hold time for causing the discharge cells having the set wall voltage to cause the display-hold discharge. 제4항에 있어서, The method of claim 4, wherein 상기 주 펄스들 각각과 상기 보조 펄스들 각각의 상승 시작 시점이 동일한 방전 디스플레이 패널의 구동 방법.And a rising start time point of each of the main pulses and the auxiliary pulses. 제6항에 있어서, The method of claim 6, 상기 주 펄스들 각각과 상기 보조 펄스들 각각의 상승 종료 시점이 동일한 방전 디스플레이 패널의 구동 방법.And a rising end point of each of the main pulses and the auxiliary pulses. 제4항에 있어서, The method of claim 4, wherein 상기 디스플레이-유지 시간에 인가되는 상기 보조 펄스들중에서 최초 펄스의 전위가 다른 펄스들의 전위보다 높은 방전 디스플레이 패널의 구동 방법. And a potential of the first pulse among the auxiliary pulses applied at the display-hold time is higher than that of other pulses.
KR1020040036384A 2004-05-21 2004-05-21 Discharge display panel wherein middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel Withdrawn KR20050111179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040036384A KR20050111179A (en) 2004-05-21 2004-05-21 Discharge display panel wherein middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036384A KR20050111179A (en) 2004-05-21 2004-05-21 Discharge display panel wherein middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel

Publications (1)

Publication Number Publication Date
KR20050111179A true KR20050111179A (en) 2005-11-24

Family

ID=37286510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040036384A Withdrawn KR20050111179A (en) 2004-05-21 2004-05-21 Discharge display panel wherein middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel

Country Status (1)

Country Link
KR (1) KR20050111179A (en)

Similar Documents

Publication Publication Date Title
KR100467692B1 (en) Method of driving plasma display panel wherein width of display sustain pulse varies
KR100502355B1 (en) Method for resetting plasma display panel wherein address electrode ines are electrically floated, and method for driving plasma display panel using the resetting method
KR100484113B1 (en) Method of driving a plasma display panel
KR100603371B1 (en) Driving Method of Plasma Display Panel Applying Pulse with Different Rising Time for Each Address Electrode Line
KR100603307B1 (en) Discharge display with improved operating sequence
KR20050111179A (en) Discharge display panel wherein middle electrode lines and channels of dielectric layer, and method of driving the discharge display panel
KR100911005B1 (en) Discharge display device whose brightness is adjusted according to external pressure
KR100581877B1 (en) Plasma Display Panel Driving Method
KR100829749B1 (en) Driving method of discharge display panel for effective addressing
KR100544124B1 (en) Resetting method of plasma display panel in which bias voltage is applied to address electrode lines, and driving method of plasma display panel using this resetting method
KR100573113B1 (en) Driving Method of Plasma Display Panel with Efficient Reset
KR100730160B1 (en) Driving method of discharge display panel which is effectively initialized
KR100777726B1 (en) Driving method of discharge display panel which is effectively initialized
KR100537610B1 (en) Method of driving plasma display panel wherein frequency of display sustain pulses varies
KR100647674B1 (en) A method of driving a plasma display device addressed by intermediate electrode lines
KR100581962B1 (en) A method of driving a plasma display device addressed by intermediate electrode lines
KR20030090373A (en) Method of driving plasma display panel wherein initialization steps are effectively performed
KR100615306B1 (en) Driving Method of Plasma Display Panel to Stabilize Sustained Discharge Quickly
KR100647679B1 (en) Plasma Display Panel Driving Method
KR100626057B1 (en) Driving method of plasma display device having intermediate electrode lines
KR20050111909A (en) Method for driving plasma display panel wherein effective resetting is performed
KR20080038543A (en) Method for driving discharge display panel wherein frequency of sustaining pulses varies
KR20080006887A (en) Method of driving discharge display panel whose potential of display-data pulses is changed
KR20050106550A (en) Method for driving plasma display panel wherein effective resetting is performed
KR20080013591A (en) Driving method of discharge display panel to reduce electromagnetic interference

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040521

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid