[go: up one dir, main page]

KR20020012412A - Method of forming a photoresist pattern - Google Patents

Method of forming a photoresist pattern Download PDF

Info

Publication number
KR20020012412A
KR20020012412A KR1020000045692A KR20000045692A KR20020012412A KR 20020012412 A KR20020012412 A KR 20020012412A KR 1020000045692 A KR1020000045692 A KR 1020000045692A KR 20000045692 A KR20000045692 A KR 20000045692A KR 20020012412 A KR20020012412 A KR 20020012412A
Authority
KR
South Korea
Prior art keywords
photoresist
semiconductor substrate
photoresist pattern
photosensitive film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020000045692A
Other languages
Korean (ko)
Inventor
김동욱
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000045692A priority Critical patent/KR20020012412A/en
Publication of KR20020012412A publication Critical patent/KR20020012412A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/38Treatment before imagewise removal, e.g. prebaking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

감광막 패턴 형성 방법을 제공한다. 이 방법은 반도체기판 상에 감광막을 도포하는 단계와, 감광막의 소정영역을 선택적으로 노광시키는 단계와, 노광된 감광막 내에 존재하는 수분 및 솔벤트를 제거하는 열처리를 실시하여 감광막을 경화시키는 단계 및 열처리로 경화된 감광막을 현상하여 감광막 패턴을 형성하는 단계를 포함한다. 여기서 열처리는 오븐에서 80℃ 내지 200℃ 사이의 온도로 실시한다. 이를 통해 자외선 베이크 등의 추가 공정으로 인해 감광막 패턴이 플로우되는 현상을 방지하며 공정 단순화를 이룰 수 있다.A photosensitive film pattern forming method is provided. The method comprises the steps of applying a photoresist film on a semiconductor substrate, selectively exposing a predetermined region of the photoresist film, and curing the photoresist film by performing a heat treatment to remove moisture and solvent present in the exposed photoresist film. Developing the cured photoresist to form a photoresist pattern. The heat treatment here is carried out in an oven at a temperature between 80 ° C and 200 ° C. This prevents the photoresist pattern from flowing due to an additional process such as ultraviolet baking and can simplify the process.

Description

감광막 패턴 형성 방법{METHOD OF FORMING A PHOTORESIST PATTERN}Photosensitive film pattern formation method {METHOD OF FORMING A PHOTORESIST PATTERN}

본 발명은 감광막 패턴 형성 방법에 관한 것이다.The present invention relates to a method of forming a photosensitive film pattern.

반도체소자 제조공정은 다수의 사진공정과 식각공정이 반복적으로 진행된다.In the semiconductor device manufacturing process, a number of photographic and etching processes are repeatedly performed.

상기 사진공정은 반도체기판 상에 감광막을 도포하고, 노광장비를 통해 감광막 상에 선택적으로 빛을 통과시켜 현상함으로써 감광막 패턴을 형성하게 된다. 일반적으로 상기 감광막 패턴은 식각 마스크의 역할을 수행한다. 즉, 이온 주입공정이나 식각공정에서 반도체기판 상의 감광막 패턴에 의하여 노출되지 아니한 부분은 이온 주입 및 식각으로부터 보호될 수 있다. 이러한 일련의 사진공정, 식각공정 , 이온 주입공정 및 증착공정 등을 통해 반도체소자가 완성되게 된다.The photolithography process forms a photoresist pattern by coating a photoresist on a semiconductor substrate and selectively passing light on the photoresist through an exposure apparatus. In general, the photoresist pattern serves as an etching mask. That is, the portion not exposed by the photoresist pattern on the semiconductor substrate in the ion implantation process or the etching process may be protected from ion implantation and etching. Through a series of photolithography, etching, ion implantation, and deposition, semiconductor devices are completed.

상기 사진공정은 노광공정과 현상공정으로 세분화할 수 있다. 반도체소자의고집적화로 상기 노광공정에 사용되는 노광장비는 급속한 발전을 거듭하여 초미세 패턴의 형성도 가능한 첨단 노광장비가 사진공정에 사용되어지고 있다. 그러나, 각종의 화학약품을 사용하는 현상공정은 노광장비의 빠른 기술향상에 비하여 별다른 진전이 이루어지지 못하고 있는 것이 사실이다. 이로 인해, 반도체기판 상의 감광막에 미세 패턴을 위한 노광을 실시한 후에도, 현상공정에서 일치된 감광막 패턴으로 구현되지 못하는 경우가 발생하게 된다.The photographic process may be subdivided into an exposure process and a developing process. Due to the high integration of semiconductor devices, the exposure equipment used in the above exposure process has been rapidly developed, and advanced exposure equipment capable of forming ultra-fine patterns has been used in the photolithography process. However, it is true that the development process using various chemicals has not made much progress compared to the rapid technological improvement of exposure equipment. For this reason, even after exposing the photoresist on the semiconductor substrate for a fine pattern, a case in which the photoresist pattern is not matched in the development process may occur.

이하, 도 1 및 도 2를 참조하여 종래 기술의 문제점을 살펴본다.Hereinafter, the problems of the prior art will be described with reference to FIGS. 1 and 2.

도 1을 참조하면, 반도체기판(10) 상에 감광막을 도포하고 노광 및 현상 공정을 통해 반도체기판(10) 상에 감광막 패턴(12)을 형성한다. 이를 통해, 노출된 반도체기판(10)은 후속의 건식식각시 식각이 이루어지고, 상기 감광막 패턴(12)인 식각마스크에 의해 보호되는 반도체기판(10)은 건식식각 후에도 잔존하게 되어 반도체기판(10) 상에 구현하고자 하는 패턴이 형성되는 것이다. 여기서는 물론 식각대상막이 반도체기판(10)인 경우를 예시하였으나 반도체기판(10) 상에 또 다른 식각대상막이 존재하는 경우에도 상기 감광막 패턴에 의한 식각대상막의 식각 패턴 형성과정은 동일하다.Referring to FIG. 1, a photosensitive film is coated on a semiconductor substrate 10, and a photosensitive film pattern 12 is formed on the semiconductor substrate 10 through an exposure and development process. As a result, the exposed semiconductor substrate 10 is etched during the subsequent dry etching, and the semiconductor substrate 10 protected by the etching mask, which is the photosensitive film pattern 12, remains after the dry etching and thus the semiconductor substrate 10 The pattern to be implemented is formed on). Here, of course, the case where the etching target layer is the semiconductor substrate 10 is exemplified. However, even when another etching target layer is present on the semiconductor substrate 10, the etching pattern formation process of the etching target layer by the photoresist pattern is the same.

도 2를 참조하면, 상기 감광막 패턴(12)이 마스크의 역할을 수행할 수 있도록 감광막 패턴(12)을 경화시키기 위한 자외선 베이크(Ultra Violet Bake)를 실시한다. 자외선 베이크는 열 에너지에 의해 상기 감광막 패턴(12) 내부의 수분을 제거하고, 감광막 패턴(12)의 표면에 자외선을 조사하여 감광막의 구성 물질인 PAC(Photo Active Compound)이 크로스 링킹(Cross Linking)되도록 하여 감광막 패턴(12)을 화학적으로 경화시킨다.Referring to FIG. 2, an ultra violet bake is performed to cure the photoresist pattern 12 so that the photoresist pattern 12 may serve as a mask. Ultraviolet bake removes moisture inside the photoresist pattern 12 by thermal energy, and irradiates the surface of the photoresist pattern 12 with ultraviolet rays to cause the photo active compound (PAC), a constituent material of the photoresist layer, to be cross-linked. The photoresist pattern 12 is chemically cured so as to be effective.

그러나, 자외선 베이크 공정은 상기 감광막 패턴(12)의 표면과 내부의 심각한 밀도 변화를 촉진하여 상기 감광막 패턴(12)이 플로우(Flow)되는 현상을 발생시킨다. 상기 감광막 패턴(12)의 플로우는 후속의 건식식각 공정에서 상기 감광막 패턴(14)의 플로우로 인하여 식각 후의 간격(Space) CD(Critical Dimension)가 증가하는 문제가 있다. 즉, 상기 노출된 반도체기판(10) 영역으로 상기 감광막 패턴(12)이 플로우되어 건식식각 과정에서 식각마스크로서의 역할을 수행하지 못하게 되어 CD가 증가하게 된다. 또한, 후속의 공정이 이온주입 공정인 경우에는 반도체기판(10) 상에 이온주입을 하고자 하는 영역의 일부가 상기 감광막 패턴(12)의 플로우로 인하여 가려지게 되는 문제가 발생한다.However, the ultraviolet baking process promotes a serious density change in the surface and the inside of the photoresist pattern 12 to cause the photoresist pattern 12 to flow. The flow of the photoresist pattern 12 has a problem in that a space CD after etching is increased due to the flow of the photoresist pattern 14 in a subsequent dry etching process. That is, the photoresist pattern 12 flows to the exposed semiconductor substrate 10 region, thereby preventing CD from performing a role as an etching mask in a dry etching process, thereby increasing CD. In addition, when the subsequent process is an ion implantation process, a problem arises in which a portion of the region to be ion implanted on the semiconductor substrate 10 is covered by the flow of the photoresist pattern 12.

따라서, 본 발명이 이루고자 하는 기술적 과제는 사진공정의 현상 후의 CD와 식각 후의 CD 사이의 차이를 최소화시킬 수 있는 감광막 패턴 형성 방법을 제공하는 것이다.Accordingly, the technical problem to be achieved by the present invention is to provide a method of forming a photosensitive film pattern which can minimize the difference between the CD after the development of the photographic process and the CD after etching.

도 1 및 도 2는 종래 기술에 따른 감광막 패턴 형성의 문제점을 설명하기 위한 단면도들이다.1 and 2 are cross-sectional views for explaining the problem of the photosensitive film pattern formation according to the prior art.

도 3 및 도 4는 본 발명에 따른 감광막 패턴 형성 방법을 설명하기 위한 단면도들이다.3 and 4 are cross-sectional views illustrating a method of forming a photosensitive film pattern according to the present invention.

상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체기판 상에 감광막을 도포하는 단계와, 상기 감광막의 소정영역을 선택적으로 노광시키는 단계와, 상기 노광된 감광막 내에 존재하는 수분 및 솔벤트를 제거하는 열처리를 실시하여 상기 감광막을 경화시키는 단계 및 상기 열처리로 경화된 감광막을 현상하여 감광막 패턴을 형성하는 단계를 포함한다.In order to achieve the above technical problem, the present invention comprises the steps of applying a photosensitive film on a semiconductor substrate, selectively exposing a predetermined region of the photosensitive film, and a heat treatment to remove the moisture and solvent present in the exposed photosensitive film And curing the photoresist film and developing the photoresist film cured by the heat treatment to form a photoresist pattern.

상기 열처리는 오븐에서 80℃ 내지 200℃ 사이의 온도로 실시하는 것이 바람직하다.The heat treatment is preferably carried out in an oven at a temperature between 80 ℃ to 200 ℃.

이하, 도 3 내지 도 4를 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 4.

도 3을 참조하면, 반도체기판(20) 상에 감광막(22)을 도포하기 전에 반도체기판(20) 상의 수분을 제거하기 위하여 탈수 베이크(Dehydration Bake)한다. 상기 탈수 베이크는 진공상태에서 150 ℃ 내지 200 ℃ 온도에서 진행하는 것이 바람직하다. 상기 탈수 베이크 후에 반도체기판(20) 상에 접착강화제(Adhesion Promoter)(도시되지 않음)를 도포한다. 상기 접착강화제는 HMDS(HexaMethylDiSilazane)을 사용할 수 있다. 상기 접착강화제는 반도체기판(20) 상에 감광막(22)이 잘 접착되도록 도와주는 역할을 수행한다.Referring to FIG. 3, dehydration bake is performed to remove moisture on the semiconductor substrate 20 before the photoresist film 22 is applied on the semiconductor substrate 20. The dehydration bake is preferably performed at a temperature of 150 ℃ to 200 ℃ in a vacuum state. After the dehydration bake, an adhesion promoter (not shown) is applied onto the semiconductor substrate 20. The adhesion strengthening agent may use HMDS (HexaMethylDiSilazane). The adhesion enhancer serves to help the photoresist film 22 to be adhered well on the semiconductor substrate 20.

이어서, 상기 접착강화제가 도포된 반도체기판(20) 전면에 감광막(22)을 도포한다. 상기 감광막(22)의 도포는 반도체기판(20)을 고속으로 회전시키며 노즐을 통하여 감광액을 반도체기판(20) 상에 유입하는 스핀 코팅(Spin Coating)방법을 사용하는 것이 바람직하다. 상기 스핀 코팅의 회전은 2000 rpm 내지 8000 rpm 사이의 회전율로 진행하는 것이 바람직하다. 일반적으로 스핀 코팅으로 감광막(22)을 형성하는 경우, 노즐을 통해 유입되는 감광액의 1% 미만이 반도체기판(20) 상에 감광막(22)으로 형성되고 나머지 감광액은 반도체기판(20)의 회전에 의해 밀려나가 밖으로 유출된다.Subsequently, the photosensitive film 22 is coated on the entire surface of the semiconductor substrate 20 to which the adhesive strengthening agent is applied. The coating of the photoresist layer 22 may be performed using a spin coating method of rotating the semiconductor substrate 20 at high speed and introducing the photosensitive liquid onto the semiconductor substrate 20 through a nozzle. Preferably, the spin coating is rotated at a rotation rate between 2000 rpm and 8000 rpm. In general, when the photoresist film 22 is formed by spin coating, less than 1% of the photoresist flowing through the nozzle is formed as the photoresist film 22 on the semiconductor substrate 20, and the remaining photoresist is applied to the rotation of the semiconductor substrate 20. Pushed out and spilled out.

상기 감광막(22)이 도포된 반도체기판(20)에 소프트 베이크(Soft Bake)공정을 실시한다. 상기 소프트 베이크는 감광막(22) 내의 수분 및 솔벤트(Solvent)를 제거하고, 감광막(22)을 안정화시키는 역할을 담당한다. 상기 소프트 베이크에 의해 솔벤트가 제거되면 감광막(22)의 두께는 얇아진다.A soft bake process is performed on the semiconductor substrate 20 to which the photosensitive film 22 is coated. The soft bake removes moisture and solvent in the photoresist layer 22 and stabilizes the photoresist layer 22. When the solvent is removed by the soft bake, the thickness of the photoresist layer 22 becomes thin.

상기 소프트 베이크가 완료된 반도체기판(20)은 노광을 위하여 노광장비, 예컨대 스테퍼(Stepper)로 전달된다. 스테퍼에서는 포토마스크를 통해 상기 반도체기판(20)의 감광막(22) 상에 노광을 실시한다. 이어서, 상기 반도체기판(20)의 가장자리 부분의 감광막(22)을 노광하는 주변 노광 과정을 거친다. 상기 주변 노광을 통해 반도체기판(20) 가장자리 부분의 감광막(22)을 후속의 현상공정에서 제거할 수 있다.The semiconductor substrate 20 on which the soft bake is completed is transferred to an exposure apparatus such as a stepper for exposure. In the stepper, the photoresist 22 of the semiconductor substrate 20 is exposed through a photomask. Subsequently, a peripheral exposure process of exposing the photosensitive film 22 at the edge of the semiconductor substrate 20 is performed. Through the peripheral exposure, the photosensitive film 22 at the edge portion of the semiconductor substrate 20 may be removed in a subsequent development process.

상기 주변 노광이 완료된 반도체기판(20)에 PEB(Post Exposure Bake)공정을 실시한다. 상기 PEB는 감광막(22)의 노광된 부분과 그러하지 아니한 부분의 차이를 극대화시키어 후속의 현상에 의한 감광막 패턴 형성시 정확한 CD 및 프로파일을 가지도록 하는 역할을 수행한다. 또한 PEB는 후속의 현상공정 후에 남는 잔여물의 생성을 감소시키어 준다. 상기 PEB 공정에서 감광막(22) 내의 수분 및 솔벤트를 완전히 제거하고 고온의 열처리를 실시하여 후속의 자외선 베이크 공정을 거치지 않아도 후속의 감광막 패턴 형성 후에 식각마스크의 역할을 수행할 수 있도록 한다. 상기 열처리는 오븐에서 80℃ 내지 200℃ 사이의 온도로 실시하는 것이 바람직하다.A PEB (Post Exposure Bake) process is performed on the semiconductor substrate 20 on which the peripheral exposure is completed. The PEB maximizes the difference between the exposed portions of the photoresist layer 22 and the portions not so as to have an accurate CD and profile when the photoresist pattern is formed by a subsequent phenomenon. PEB also reduces the production of residues left after subsequent development. In the PEB process, the water and the solvent in the photoresist film 22 are completely removed and a high temperature heat treatment is performed to perform the role of an etching mask after the formation of the subsequent photoresist pattern without a subsequent ultraviolet bake process. The heat treatment is preferably carried out in an oven at a temperature between 80 ℃ to 200 ℃.

도 4를 참조하면, 상기 PEB 후에 현상을 실시한다. 상기 현상공정에서 사용하는 현상액은 NaOH 또는 KOH 등의 알카리용액을 현상액으로 사용할 수 있다. 상기 현상을 통해 상기 감광막(22)은 감광막 패턴(22a)으로 형성되고 계속해서 세정과정을 거쳐 감광막 패턴(22a)의 현상공정이 마무리된다. 상기 감광막 패턴(22a)을 식각마스크로 사용하여 상기 반도체기판(20)을 건식식각 한다. 상기 PEB를 거쳐 현상된 감광막 패턴은 추가의 자외선 베이크를 실시하지 않고도 고온의 플라즈마 식각 공정에서 식각마스크의 역할을 수행하며 감광막 패턴의 플로우가 발생하지 않아 정확한 CD를 확보할 수 있다.Referring to Figure 4, the development is carried out after the PEB. As the developing solution used in the developing step, an alkaline solution such as NaOH or KOH can be used as the developing solution. Through the development, the photoresist film 22 is formed into the photoresist pattern 22a, and then the developing process of the photoresist pattern 22a is completed by a cleaning process. The semiconductor substrate 20 is dry etched using the photoresist pattern 22a as an etching mask. The photoresist pattern developed through the PEB serves as an etch mask in a high temperature plasma etching process without performing additional ultraviolet baking and does not generate a flow of the photoresist pattern, thereby ensuring accurate CD.

상술한 바와 같이 본 발명의 바람직한 실시예에 따라 자외선 베이크 공정에 의한 감광막 패턴의 플로우를 방지하기 위하여 현상 공정 전의 PEB 공정에서 고온의 열처리를 실시함으로써 자외선 베이크 공정을 실시하지 않고도 감광막 패턴을 경화시키어 공정 단순화 및 정확한 CD조절을 가능하도록 하는 효과가 있다.As described above, in order to prevent the flow of the photoresist pattern by the ultraviolet bake process, the photoresist pattern is cured without performing the ultraviolet bake process by performing a high temperature heat treatment in the PEB process before the developing process. It has the effect of enabling simple and accurate CD control.

Claims (2)

반도체기판 상에 감광막을 도포하는 단계;Coating a photosensitive film on a semiconductor substrate; 상기 감광막의 소정영역을 선택적으로 노광시키는 단계;Selectively exposing a predetermined area of the photosensitive film; 상기 노광된 감광막 내에 존재하는 수분 및 솔벤트를 제거하는 열처리를 실시하여 상기 감광막을 경화시키는 단계; 및Curing the photoresist by performing a heat treatment to remove moisture and solvent present in the exposed photoresist; And 상기 열처리로 경화된 감광막을 현상하여 감광막 패턴을 형성하는 단계를 포함하는 감광막 패턴 형성 방법.And developing the photosensitive film cured by the heat treatment to form a photosensitive film pattern. 제1 항에 있어서,According to claim 1, 상기 열처리는 오븐에서 80℃ 내지 200℃ 사이의 온도로 실시하는 것을 특징으로 하는 감광막 패턴 형성 방법.The heat treatment is carried out in an oven at a temperature of between 80 ℃ to 200 ℃ photosensitive film pattern forming method.
KR1020000045692A 2000-08-07 2000-08-07 Method of forming a photoresist pattern Withdrawn KR20020012412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000045692A KR20020012412A (en) 2000-08-07 2000-08-07 Method of forming a photoresist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000045692A KR20020012412A (en) 2000-08-07 2000-08-07 Method of forming a photoresist pattern

Publications (1)

Publication Number Publication Date
KR20020012412A true KR20020012412A (en) 2002-02-16

Family

ID=19682096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045692A Withdrawn KR20020012412A (en) 2000-08-07 2000-08-07 Method of forming a photoresist pattern

Country Status (1)

Country Link
KR (1) KR20020012412A (en)

Similar Documents

Publication Publication Date Title
JP6022469B2 (en) Substrate double patterning method
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
KR20110112727A (en) Pattern Forming Method of Semiconductor Device Using Double Patterning
US6162591A (en) Photolithography process with gas-phase pretreatment
KR100291331B1 (en) Manufacturing equipment of semiconductor device and pattern formation method of semiconductor device using same
CN100524040C (en) Pattern forming method and method for manufacturing semiconductor device
WO2003046664A2 (en) Lithography process for transparent substrates
KR20020012412A (en) Method of forming a photoresist pattern
US6106167A (en) Apparatus for photolithography process with gas-phase pretreatment
KR20010037049A (en) Lithography method using silylation
KR100472733B1 (en) Method of forming photoresist pattern in semiconductor device
JPH02156244A (en) Pattern forming method
KR100928513B1 (en) Manufacturing method of semiconductor device
KR20040005483A (en) Method of forming a photoresist pattern
JPH02177420A (en) Wafer periphery aligner
US6350559B1 (en) Method for creating thinner resist coating that also has fewer pinholes
CN117761978A (en) High-resolution optical coating film graphical processing technology
KR20050038125A (en) Forming method of fine contact hole
KR100559516B1 (en) Ion Implantation Method of Semiconductor Device
KR101107346B1 (en) Photoresist Forming Method
KR20020009881A (en) Method of forming a photoresist pattern
KR20020076940A (en) Photolithography Method
JP2005084312A (en) Resist patterning method and semiconductor device manufacturing method
KR20060109128A (en) Baking equipment with rotating plate
KR20050110075A (en) Method for forming fine pattern of semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000807

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid