[go: up one dir, main page]

KR102266668B1 - 고주파 모듈 - Google Patents

고주파 모듈 Download PDF

Info

Publication number
KR102266668B1
KR102266668B1 KR1020197014951A KR20197014951A KR102266668B1 KR 102266668 B1 KR102266668 B1 KR 102266668B1 KR 1020197014951 A KR1020197014951 A KR 1020197014951A KR 20197014951 A KR20197014951 A KR 20197014951A KR 102266668 B1 KR102266668 B1 KR 102266668B1
Authority
KR
South Korea
Prior art keywords
wiring board
shield
resin layer
sealing resin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020197014951A
Other languages
English (en)
Other versions
KR20190073486A (ko
Inventor
요시히토 오츠보
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20190073486A publication Critical patent/KR20190073486A/ko
Application granted granted Critical
Publication of KR102266668B1 publication Critical patent/KR102266668B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/42—Housings not intimately mechanically associated with radiating elements, e.g. radome
    • H01Q1/422—Housings not intimately mechanically associated with radiating elements, e.g. radome comprising two or more layers of dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선 기판의 양 주면에 부품이 실장되는 고주파 모듈에 있어서 양 주면 중 어느 부품에 대해서나 실드가 가능한 고주파 모듈을 제공한다. 고주파 모듈(1a)은, 다층 배선 기판(2)과, 상기 다층 배선 기판(2)의 상면(20a)에 실장된 부품(3a1∼3a3)과, 각 부품(3a1∼3a3)을 밀봉하는 제1밀봉 수지층(4a)과, 다층 배선 기판(2)의 하면(20b)에 실장된 복수의 부품(3b1∼3b3)과, 각 부품(3b1∼3b3)을 밀봉하는 제2밀봉 수지층(4b)과, 제2밀봉 수지층(4b)의 하면(4b2)에 있어서 소정의 부품(3b3)과 다른 영역에 배치된 실드전극(11b)과, 소정의 부품(3b3)과 다른 부품(3b1) 사이에 배치되고, 일부가 제 2 밀봉 수지층(4b)의 하면(4b2)으로부터 노출되어 실드전극(11b)에 접속되는 실드벽(9)과, 제1밀봉 수지층(4a)의 상면(4a1)과 측면(4a3) 및 다층 배선 기판(2)의 측면(20c)을 피복하는 실드막(6)을 구비한다.

Description

고주파 모듈
본 발명은 실드를 구비하는 고주파 모듈에 관한 것이다.
휴대 단말 장치 등에 탑재되는 고주파 모듈에는 배선 기판의 일 주면에 실장된 부품을 수지로 밀봉하고, 이 밀봉 수지의 표면을 실드막으로 피복하는 것이 있다. 또한, 최근의 고밀도 실장의 요청으로부터 배선 기판의 양 주면에 부품을 실장하고, 마찬가지로 실드막으로 피복하는 것도 있다. 예를 들면, 도 13에 나타내듯이, 특허문헌 1에 기재된 고주파 모듈(100)은 배선 기판(101)의 상면(101a)과 하면(101b) 각각에 복수의 부품(102)이 실장되고, 각 부품(102)이 밀봉 수지층(103a,103b)에 의해 밀봉된다. 또한, 상면측의 밀봉 수지층(103a)의 표면과 배선 기판(101)의 측면은 실드막(104)에 의해 피복된다. 배선 기판(101)의 하면측의 밀봉 수지층(103b)에는 외부 접속용의 기둥형상 도체(105)가 설치되고, 상기 기둥형상 도체(105)가 외부의 머더 기판 등에 접속된다.
국제공개 제2012/023332호 공보(단락 0020∼0026, 도 4 등 참조)
그러나, 상기한 종래의 고주파 모듈(100)은 배선 기판(101)의 하면(101b)측의 밀봉 수지층(103b)은 실드막(104)에 피복되어 있지 않으므로, 배선 기판(101)의 하면(101b)에 실장된 부품(102)에 대한 실드가 불충분하며, 특히 외부로부터의 노이즈의 영향을 받기 쉬운 부품(102)에 대해서는 배선 기판(101)의 상면(101a)에 실장되는 것 뿐만 아니라, 하면(101b)에 실장되는 것에 대해서도 충분한 실드가 가능한 기술이 요구되고 있다.
본 발명은 상기한 과제를 감안하여 이루어진 것이며, 배선 기판의 양 주면에 부품이 실장되는 고주파 모듈에 있어서, 배선 기판의 한쪽 주면에 실장된 부품 뿐만 아니라 다른쪽 주면에 실장된 부품에 대해서도 실드가 가능한 고주파 모듈을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해서, 본 발명의 고주파 모듈은 배선 기판과, 상기 배선 기판의 한쪽 주면에 실장된 복수의 제1부품과, 상기 배선 기판의 상기 한쪽 주면과 상기 복수의 제1부품을 밀봉하는 제1밀봉 수지층과, 상기 배선 기판의 다른쪽 주면에 실장된 복수의 제2부품과, 상기 배선 기판의 상기 다른쪽 주면과 상기 복수의 제2부품을 밀봉하는 제2밀봉 수지층과, 상기 제2밀봉 수지층을 피복하는 실드전극과, 상기 제2밀봉 수지층 내에 있어서 상기 복수의 제2부품 중 소정의 제2부품과 다른 제2부품 사이에 배치된 다른쪽 주면측에 있어서의 실드부재와, 실드막을 구비하고, 상기 제1밀봉 수지층은 상기 배선 기판의 상기 한쪽 주면에 접촉하는 접촉면과, 상기 접촉면에 대향하는 대향면과, 상기 접촉면과 상기 대향면의 끝가장자리끼리를 접속하는 측면을 갖고, 상기 제2밀봉 수지층은 상기 배선 기판의 상기 다른쪽 주면에 접촉하는 접촉면과, 상기 접촉면에 대향하는 대향면과, 상기 접촉면과 상기 대향면의 끝가장자리끼리를 접속하는 측면을 갖고, 상기 실드막은 상기 제1밀봉 수지층의 상기 대향면, 상기 제1밀봉 수지층의 상기 측면, 상기 제2밀봉 수지층의 상기 측면 및 상기 배선 기판의 측면을 피복하고, 상기 실드전극은 상기 제2밀봉 수지층의 상기 대향면 중 상기 배선 기판의 상기 다른쪽 주면에 대해서 수직인 방향으로부터 볼 때 상기 복수의 제2부품 중 소정의 제2부품과 겹치는 부분을 피복하고, 상기 다른쪽 주면측에 있어서의 실드부재는 일부가 상기 제2밀봉 수지층의 상기 대향면으로부터 노출되어 상기 실드전극에 접속되고, 상기 소정의 제2부품이 상기 실드막과, 상기 다른쪽 주면측에 있어서의 실드부재와, 상기 실드전극에 의해 둘러싸여져 있는 것을 특징으로 하고 있다.
이 구성에 따르면, 배선 기판의 한쪽 주면에 실장된 복수의 제1부품은 실드막에 둘러싸여지므로 충분한 실드 효과가 얻어진다. 또한, 배선 기판의 다른쪽 주면에 실장된 복수의 제2부품 중 소정의 제2부품은 배선 기판의 다른쪽 주면으로부터 볼 때 실드전극과 겹치는 부분을 가지므로, 소정의 제2부품에 대해서는 실드전극과 실드부재에 의해 배선 기판의 다른쪽 주면측으로부터의 노이즈에 대한 실드 효과가 얻어진다. 또한, 소정의 제2부품과 다른 제2부품 사이에는 다른쪽 주면측에 있어서의 실드부재가 배치되므로, 소정의 제2부품과 다른 제2부품 사이의 노이즈의 상호 간섭을 방지할 수 있다.
또한, 상기 실드전극은 끝가장자리의 일부가 상기 실드막의 상기 제2밀봉 수지층의 상기 측면을 피복하는 부분에 접촉하고 있어도 좋다.
이 구성에 따르면, 실드막, 실드전극 및 다른쪽 주면측에 있어서의 실드부재가 도통하므로, 실드전극을, 예를 들면 머더 기판 등의 외부의 그라운드 전극에 접속함으로써, 배선 기판의 배선을 사용하지 않고, 실드전극, 실드막 및 다른쪽 주면측에 있어서의 실드부재의 접지가 가능하게 된다.
또한, 상기 제1밀봉 수지층 내에 있어서 상기 복수의 제1부품 중 소정의 제1부품과 다른 제1부품 사이에 배치되고, 일부가 상기 제1밀봉 수지층의 표면으로부터 노출되어 상기 실드막에 접속되는 한쪽 주면측에 있어서의 실드부재를 더 구비하고, 상기 한쪽 주면측에 있어서의 실드부재와 상기 다른쪽 주면측에 있어서의 실드부재가 상기 배선 기판에 형성된 접속 도체에 의해 접속되어 있어도 좋다.
이 구성에 따르면, 소정의 제1부품과 소정의 제2부품을 실드전극, 한쪽 주면측에 있어서의 실드부재, 다른쪽 주면측에 있어서의 실드부재, 실드막 및 접속 도체로 둘러싸는 것이 가능하게 되므로, 소정의 제1부품 및 소정의 제2부품의 실드 특성을 향상시킬 수 있다.
또한, 일단이 상기 배선 기판의 상기 다른쪽 주면에 형성된 전극에 접속되고, 타단이 상기 제2밀봉 수지층의 표면으로부터 노출된 복수의 외부 접속 단자를 구비하고, 상기 복수의 외부 접속 단자는 상기 배선 기판의 상기 다른쪽 주면에 대해서 수직인 방향으로부터 볼 때, 상기 다른쪽 주면측에 있어서의 실드부재와 상기 복수의 외부 접속 단자에 의해 상기 소정의 제2부품을 둘러싸도록 상기 소정의 제2부품의 둘레에 배열되어 있어도 좋다.
이 구성에 따르면, 복수의 외부 접속 단자를 소정의 제2부품을 둘러싸는 실드의 일부로서 기능시킬 수 있으므로, 다른쪽 주면측에 있어서의 실드부재만으로 소정의 제2부품을 둘러싸는 경우와 비교해서 배선 기판의 다른쪽 주면의 실장 영역을 작게 할 수 있다.
(발명의 효과)
본 발명에 따르면, 배선 기판의 한쪽 주면에 실장된 복수의 제1부품은 실드막에 둘러싸여지므로 충분한 실드 효과가 얻어진다. 또한, 배선 기판의 다른쪽 주면에 실장된 복수의 제2부품 중 소정의 제2부품은 배선 기판의 다른쪽 주면으로부터 볼 때 실드전극과 겹치는 부분을 가지므로 소정의 제2부품에 대해서는 실드전극과 실드부재에 의해 배선 기판의 다른쪽 주면측으로부터의 노이즈에 대한 실드 효과가 얻어진다. 또한, 소정의 제2부품과 다른 제2부품 사이에는 다른쪽 주면측에 있어서의 실드부재가 배치되므로 소정의 제2부품과 다른 제2부품 사이의 노이즈의 상호간섭을 방지할 수 있다.
도 1은 본 발명의 제1실시형태에 따른 고주파 모듈의 단면도이다.
도 2는 도 1의 고주파 모듈의 저면도이다.
도 3은 본 발명의 제2실시형태에 따른 고주파 모듈의 단면도이다.
도 4는 도 3의 고주파 모듈의 저면도이다.
도 5는 도 3의 실드전극의 변형예를 나타낸다.
도 6은 본 발명의 제3실시형태에 따른 고주파 모듈의 단면도이다.
도 7은 도 6의 고주파 모듈의 저면도이다.
도 8은 본 발명의 제4실시형태에 따른 고주파 모듈의 단면도이다.
도 9는 도 8의 고주파 모듈의 저면도이다.
도 10은 본 발명의 제5실시형태에 따른 고주파 모듈의 단면도이다.
도 11은 도 10의 고주파 모듈의 저면도이다.
도 12는 본 발명의 제6실시형태에 따른 고주파 모듈의 단면도이다.
도 13은 종래의 고주파 모듈의 단면도이다.
<제1실시형태>
본 발명의 제1실시형태에 따른 고주파 모듈(1a)에 대해서 도 1 및 도 2를 참조해서 설명한다. 또한, 도 1은 고주파 모듈의 단면도, 도 2는 고주파 모듈(1a)의 저면도이다.
이 실시형태에 따른 고주파 모듈(1a)은 도 1 및 도 2에 나타내듯이, 다층 배선 기판(2)(본 발명의 「배선 기판」에 상당)과, 상기 다층 배선 기판(2)의 상면(20a)에 실장된 복수의 부품(3a1∼3a3)(본 발명의 「제1부품」에 상당)과, 다층 배선 기판(2)의 상면(20a)에 적층된 제1밀봉 수지층(4a)과, 다층 배선 기판(2)의 하면(20b)에 실장된 복수의 부품(3b1∼3b3)(본 발명의 「제2부품」에 상당)과, 다층 배선 기판(2)의 하면(20b)에 적층된 제2밀봉 수지층(4b)과, 실드막(6)을 구비하고, 예를 들면, 고주파 신호가 이용되는 전자기기의 머더 기판 등에 탑재된다.
다층 배선 기판(2)은, 예를 들면, 저온 동시 소성 세라믹이나 유리 에폭시 수지 등으로 형성된 복수의 절연층(2a∼2d)이 적층되어서 이루어진다. 다층 배선 기판(2)의 상면(20a)(본 발명의 「배선 기판의 한쪽 주면」에 상당)에는 부품 실장용의 실장 전극(7a)이 형성된다. 다층 배선 기판(2)의 하면(20b)(본 발명의 「배선 기판의 다른쪽 주면」에 상당)에는 부품(3b1∼3b3)이나 외부 접속 단자(8)를 실장하기 위한 실장 전극(7b), 및, 실드벽(9)이 배치되는 표층 전극(10)이 형성된다. 표층 전극(10)은 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 봤을 때 실드벽(9)과 대략 동 형상(환상)이며, 실드벽(9)과 겹치는 위치에 형성된다. 또한, 인접하는 절연층(2a∼2d) 내 각각에 각종의 내부 배선 전극(도시생략)이 형성됨과 아울러, 다층 배선 기판(2)의 내부에는 다른 절연층(2a∼2d)에 형성된 내부 배선 전극끼리를 접속하기 위한 비아 도체(도시생략)가 형성된다.
실장 전극(7a,7b), 표층 전극(10) 및 내부 배선 전극은 모두 Cu나 Ag, Al 등의 배선 전극으로서 일반적으로 채용되는 금속으로 형성되어 있다. 또한, 다층 배선 기판(2) 내의 비아 도체는 Ag나 Cu 등의 금속으로 형성되어 있다. 또한, 각 실장 전극(7a,7b)에는, Ni/Au 도금이 각각 실시되어 있어도 좋다.
각 부품(3a1∼3a3,3b1∼3b3)은 Si나 GaAs 등의 반도체로 형성된 반도체 소자나, 칩인덕터, 칩콘덴서, 칩저항 등의 칩부품으로 구성되고, 땜납 접합 등의 일반적인 표면 실장 기술에 의해 다층 배선 기판(2)의 상면(20a) 및 하면(20b) 각각에 실장된다. 또한, 이 실시형태에서는 다층 배선 기판(2)의 하면(20b)에 실장된 복수의 부품(3b1∼3b3) 중 실드벽(9) 및 실드전극(11b)에 둘러싸여진 부품(3b3)(본 발명의 「소정의 제2부품」에 상당)은 노이즈의 영향으로 오동작 등의 문제가 생길 우려가 있는 반도체 소자로 구성되어 있다.
제1밀봉 수지층(4a)은 다층 배선 기판(2)의 상면(20a) 및 상기 상면(20a)에 실장된 각 부품(3a1∼3a3)을 피복하도록 다층 배선 기판(2)의 상면(20a)에 적층된다. 제2밀봉 수지층(4b)은 다층 배선 기판(2)의 하면(20b) 및 상기 하면(20b)에 실장된 각 부품(3b1∼3b3)을 피복하도록 다층 배선 기판(2)의 하면(20b)에 적층된다. 제1밀봉 수지층(4a)은 상면(4a1)과, 상기 상면(4a1)에 대향하는 하면(4a2)과, 이들 끝가장자리끼리를 접속하는 측면(4a3)을 갖고, 하면(4a2)이 다층 배선 기판(2)의 상면(20a)에 접촉한다. 제2밀봉 수지층(4b)은 상면(4b1)과, 상기 상면(4b1)에 대향하는 하면(4b2)과, 이들 끝가장자리끼리를 접속하는 측면(4b3)을 갖고, 상면(4b1)이 다층 배선 기판(2)의 하면(20b)에 접촉한다. 또한, 이 실시형태에서는 실드막(6)이 형성되기 전의 복수의 고주파 모듈(1a)이 매트릭스형상으로 배열된 집합체를 형성하고, 다이싱 등으로 개편화된다. 그 때문에, 다층 배선 기판(2)의 측면(20c)과, 제1밀봉 수지층(4a)의 측면(4a3)과, 제2밀봉 수지층(4b)의 측면(4b3)이 대략 동일 평면 상에 배치된다. 또한, 제1, 제2밀봉 수지층(4a,4b)은 모두 에폭시 수지 등의 밀봉 수지로서 일반적으로 채용되는 수지로 형성할 수 있다.
제2밀봉 수지층(4b)에 배치된 실드벽(9)(본 발명의 「다른쪽 주면측에 있어서의 실드부재」에 상당)은 도 2에 나타내듯이, 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 봤을 때 윤곽이 직사각형이며 부품(3b3)의 둘레를 둘러싸는 형상으로 형성된다. 실드벽(9)에 둘러싸여진 영역에는 다층 배선 기판(2)의 하면(20b)에 실장된 복수의 부품(3b1∼3b3) 중 반도체 소자인 부품(3b3)이 배치되고, 다른 부품(3b1,3b2)과의 노이즈의 상호간섭을 방지할 수 있도록 되어 있다. 실드벽(9)의 상단부는 다층 배선 기판(2)의 하면(20b)에 형성된 표층 전극(10)에 접속되고, 하단부는 제2밀봉 수지층(4b)의 하면(4b2)으로부터 노출되고, 후술하는 실드전극(11b)에 접속된다. 또한, 실드벽(9)은, 예를 들면, 레이저광 등을 이용하여 제2밀봉 수지층(4b)에 환상의 홈을 형성하고, 상기 홈에 상기 도전성 페이스트를 충전하거나 또는 스퍼터링법에 따르는 등해서 형성할 수 있다.
외부 접속 단자(8)는 복수 형성되어 있고, 각각 일단이 다층 배선 기판(2)의 하면(20b)의 실장 전극(7b)에 접속됨과 아울러, 타단이 제2밀봉 수지층(4b)의 하면(4b2)으로부터 노출된 상태로 다층 배선 기판(2)의 하면(20b)에 세워서 설치된다. 각 외부 접속 단자(8)는 땜납 등에 의해 실장 전극(7b)에 접속된다. 또한, 각 외부 접속 단자(8)는, 도 2에 나타내듯이, 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 봤을 때 직사각형상을 이루는 다층 배선 기판(2)의 하면(20b)의 주변을 따라 배열된다. 또한, 각 외부 접속 단자(8)는 Cu, Au, Ag, Al이나 Cu계의 합금 등의 배선 전극으로서 일반적으로 채용되는 금속재료로 이루어지는 선재를 전단 가공하는 등해서 형성된다. 또한, 이 실시형태에서는, 각 외부 접속 단자(8)는 대략 같은 굵기 및 길이로 원기둥형상으로 형성되어 있다.
제2밀봉 수지층(4b)의 하면(4b2)에는 복수의 실드전극(11a,11b)이 형성된다. 이 실시형태의 실드전극(11a,11b)은, 도 2에 나타내듯이, 모두 횡장 직사각형상으로 형성되고, 외부 접속 단자(8)에 둘러싸여진 영역 내에 있어서 2행 2열의 매트릭스형상으로 배열된다. 복수의 실드전극(11a,11b) 중 소정의 실드전극(11b)은 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 봤을 때 반도체 소자인 부품(3b3)에 겹치는 위치에 배치된다. 이 실드전극(11b)은 부품(3b3)보다 큰 면적으로 형성되어 있고, 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 봤을 때 부품(3b3)이 수용되도록 배치되고, 제2밀봉 수지층(4b)의 하면(4b2)으로부터 노출된 실드벽(9)의 하단부에 접속된다. 이 경우, 부품(3b3)은, 다층 배선 기판(2)의 하면(20b), 실드벽(9) 및 실드전극(11b)에 의해 둘러싸여진 상태가 된다. 또한, 실드전극(11a,11b)은 모두 Cu나 Ag, Al 등의 배선 전극으로서 일반적으로 채용되는 금속으로 형성되어 있고, 외부의 머더 기판의 그라운드 전극에 땜납 등에 의해 접속된다. 또한, 이 실시형태에서는 실드전극(11b)은 부품(3b3)의 실드를 위해서만 형성되어 있지만, 다른 실드전극(11a)은 다층 배선 기판(2)에 형성된 배선 전극에 접속되지 않는 플로팅 전극이어도 좋고, 다층 배선 기판(2)에 형성된 배선 전극에 접속되는 전극이어도 좋다. 실드전극(11a)이 배선 전극에 접속되는 경우는 상기 실드전극(11a)이 실드와 외부 접속용의 전극의 양쪽의 기능을 갖게 된다.
실드막(6)은 다층 배선 기판(2) 내의 내부 배선 전극이나 각 부품(3a1∼3a3,3b1∼3b3)에 대한 외부로부터의 노이즈를 차폐하기 위한 것이고, 제1밀봉 수지층(4a)의 상면(4a1) 및 측면(4a3), 다층 배선 기판(2)의 측면(20c) 및 제2밀봉 수지층(4b)의 측면(4b3)을 피복한다. 또한, 실드막(6)은 다층 배선 기판(2)의 측면(20c)으로부터 노출된 내부 배선 전극(그라운드 전극)에 접속되어 있다.
또한, 실드막(6)은 제1, 제2밀봉 수지층(4a,4b)이나 다층 배선 기판(2) 상에 적층된 밀착막과, 밀착막에 적층된 도전막과, 도전막에 적층된 보호막을 갖는 다층구조로 형성할 수 있다.
밀착막은 도전막과 제1밀봉 수지층(4a), 제2밀봉 수지층(4b)의 밀착 강도를 높이기 위해서 형성된 것이며, 예를 들면, SUS 등의 금속으로 형성할 수 있다. 도전막은 실드막(6)의 실질적인 실드 기능을 담당하는 층이며, 예를 들면, Cu, Ag, Al 중 어느 하나의 금속으로 형성할 수 있다. 보호막은 도전막이 부식되거나, 상처가 생기거나 하는 것을 방지하기 위해서 형성된 것이며, 예를 들면, SUS로 형성할 수 있다.
따라서, 상기한 실시형태에 따르면, 다층 배선 기판(2)의 상면(20a)에 실장된 복수의 부품(3a1∼3a3)에 대해서는 제1밀봉 수지층(4a)의 상면(4a1)측과 측면(4a3)측으로부터의 노이즈를 실드막(6)에 의해 차폐할 수 있다. 또한, 다층 배선 기판(2)의 하면(20b)측으로부터의 노이즈를 제2밀봉 수지층(4b)의 하면(4b2)에 형성된 실드전극(11a,11b)에 의해 차폐할 수 있고, 어떤 방향으로부터의 노이즈에 대해서나 충분한 실드 효과가 얻어진다. 또한, 다층 배선 기판(2)의 하면(20b)에 실장된 복수의 부품(3b1∼3b3)에 대해서나 실드막(6) 및 실드전극(11a,11b)에 의해 어떤 방향으로부터의 노이즈에 대해서도 충분한 실드 효과가 얻어진다. 특히, 다층 배선 기판(2)의 하면(20b)에 실장된 복수의 부품(3b1∼3b3) 중 하나인 부품(3b3)에 대해서는 실드전극(11b) 및 실드벽(9)으로 둘러싸여지므로, 제2밀봉 수지층(4b)의 하면(4b2)측으로부터의 노이즈의 차폐성이 더욱 향상될 뿐만 아니라, 다른 부품(3b1,3b2)과의 사이의 노이즈의 상호간섭을 방지할 수도 있다.
또한, 복수의 외부 접속 단자(8)가 다층 배선 기판(2)의 하면(20b)에 실장된 부품(3b1∼3b3)을 둘러싸도록 배열되므로, 각 외부 접속 단자(8)에 의한 실드 효과도 얻어진다. 또한, 이 경우의 외부 접속 단자(8)의 간격은 상정되는 노이즈의 주파수의 1/2λ(파장) 이하인 것이 바람직하다. 이렇게 배치하면, 각 외부 접속 단자(8)에 의한 실드 효과를 향상시킬 수 있다.
또한, 대면적의 실드전극(11a,11b)을 머더 기판의 그라운드 전극에 접속시킴으로써, 실드 저항을 낮출 수 있으므로, 실드 성능을 향상시킬 수 있다. 또한, 실드전극(11a,11b)을 방열용의 랜드로서 이용할 수도 있다.
<제2실시형태>
본 발명의 제2실시형태에 따른 고주파 모듈(1b)에 대해서 도 3 및 도 4를 참조해서 설명한다. 또한, 도 3은 고주파 모듈(1b)의 단면도, 도 4는 고주파 모듈(1b)의 저면도이다.
이 실시형태에 따른 고주파 모듈(1b)이 도 1 및 도 2를 참조해서 설명한 제1실시형태의 고주파 모듈(1a)과 다른 부분은 도 3 및 도 4에 나타내듯이, 다층 배선 기판(2)의 하면(20b)에 실장된 부품(3b1∼3b3)의 배치 구성이 다른 것과, 소정의 부품(3b3)을 둘러싸는 실드의 구성이 다른 것과, 다층 배선 기판(2)의 내부에 형성된 내부 배선 전극(12a,12b)의 일부와 비아 도체(13)가 도시되어 있는 것이다. 그 밖의 구성은, 제1실시형태의 고주파 모듈(1a)과 같기 때문에, 동일부호를 붙임으로써 설명을 생략한다.
이 경우, 다층 배선 기판(2)의 하면(20b)에 실장되는 부품(3b1∼3b3) 중 반도체 소자인 부품(3b3)이 다층 배선 기판(2)의 하면(20b)의 중앙부에 실장되고, 다른 부품(3b1,3b2)이 상기 부품(3b3)을 끼우도록 배치된다. 또한, 실드전극(11a,11b)은 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 봤을 때 부품(3b1∼3b3)에 겹치도록 배치된다. 이 때, 반도체 소자인 부품(3b3)과 겹치는 위치에 배치되는 실드전극(11b)은 도 4에 나타내듯이, 대략 정방형으로 형성되고, 나머지의 부품(3b1,3b2)에 겹치는 위치에 배치되는 2개의 실드전극(11a)은 모두 종장 직사각형상으로 형성된다. 또한, 이 실시형태에서는 실드전극(11b)은 부품(3b3)의 실드를 위해서만 형성되어 있지만, 다른 실드전극(11a)은 다층 배선 기판(2)에 형성된 배선 전극에 접속되지 않는 플로팅 전극이어도 좋고, 다층 배선 기판(2)에 형성된 배선 전극에 접속되는 전극이어도 좋다. 실드전극(11a)이 배선 전극에 접속되는 경우는, 상기 실드전극(11a)이 실드와 외부 접속용의 전극의 양쪽의 기능을 갖게 된다.
또한, 부품간의 실드부재로서 제1실시형태의 실드벽(9) 대신에 복수의 비아 도체(90)(본 발명의 「다른쪽 주면측에 있어서의 실드부재」에 상당)가 형성된다. 이들 비아 도체(90)는 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 봤을 때 실드전극(11b)의 둘레가장자리의 내측이며, 상기 둘레가장자리가 이루는 선을 따라 소정 간격으로 배열된다. 이 때, 부품(3b3)이 각 비아 도체(90)에 의해 둘러싸여짐으로써, 각 비아 도체(90)가 부품간 실드로서 기능한다. 각 비아 도체(90)는, 예를 들면, 표층 전극(7c)이 노출되도록 제2밀봉 수지층(4b)의 두께 방향으로 관통하는 비아 구멍을 레이저 가공에 의해 형성하고, 상기 비아 구멍에 도전성 페이스트를 충전하거나, 비아 필링 도금을 실시하거나 하는 등해서 형성할 수 있다. 이 실시형태에서는 표층 전극(7c)이 각 비아 도체(90)에 대해서 개별로 형성되어 있지만, 제1실시형태의 표층 전극(10)과 같이 환상으로 형성되어 있어도 좋다. 또한, 비아 도체(90)의 소정 간격으로서는 상정되는 노이즈의 주파수의 1/4λ(파장) 이하인 것이 바람직하다. 이렇게 배치하면, 각 비아 도체(90)에 의한 실드 효과를 향상시킬 수 있다. 또한, 내부 배선 전극(12a,12b) 중에는 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 보았을 때에 부품(3b3)과 겹치는 위치에 배치된 것이 있고, 이 내부 배선 전극(12b)은 접지되어 있고, 부품(3b3)용의 실드로서 기능하고 있다. 또한, 각 비아 도체(90)의 배열에 대해서는 인접하는 비아 도체(90)가 접촉하도록 간극없이 배열되도록 해도 좋다. 또한, 도 4에 나타내는 복수의 비아 도체(90) 중 중앙의 부품(3b3)과 좌측의 부품(3b1) 사이에 배치된 4개의 비아 도체(90), 및 중앙의 부품(3b3)과 우측의 부품(3b2) 사이에 배치된 4개의 비아 도체(90) 뿐만 아니라, 부품 사이에는 배치되지 않는 나머지의 비아 도체(90)도 본 발명의 「다른쪽 주면측에 있어서의 실드부재」의 일부를 형성하는 것이다.
이 구성에 따르면, 제1실시형태의 실드벽(9) 대신을 복수의 비아 도체(90)로 하는 구성에 있어서, 제1실시형태의 고주파 모듈(1a)과 동일한 효과를 얻을 수 있다.
(실드전극의 변형예)
반도체 소자인 부품(3b3)용의 실드전극(11b)의 형상은 상기한 것에 한정되지 않고, 적당히 변경할 수 있다. 예를 들면, 도 5(a)에 나타내듯이, 실드전극(11b)을 종장 직사각형상으로 형성하고, 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 봤을 때 단변의 2변이 제2밀봉 수지층(4b)의 끝가장자리에 도달하도록 해도 좋다. 또한, 도 5(b)에 나타내듯이, 실드전극(11b)의 대향하는 2변 각각에 있어서 제2밀봉 수지층(4b)의 하면(4b2)의 끝가장자리를 향해서 연장되는 연장부(11b1)를 형성해도 좋다. 또한, 도 5(c)에 나타내듯이, 실드전극(11b)의 4변 각각에 있어서 제2밀봉 수지층(4b)의 하면(4b2)의 끝가장자리를 향해서 연장되는 연장부(11b1)를 형성해도 좋다. 도 5(a)∼(c) 중 어느 경우나 실드전극(11b)의 끝가장자리의 일부가 실드막(6) 중 제2밀봉 수지층(4b)의 측면(4b3)을 피복하는 부분과 접촉해서 양자를 도통시킬 수 있으므로, 다층 배선 기판(2)에 내부 배선 전극을 사용하지 않고, 실드막(6), 비아 도체(90)의 접지가 가능하게 된다.
<제3실시형태>
본 발명의 제3실시형태에 따른 고주파 모듈(1c)에 대해서 도 6 및 도 7을 참조해서 설명한다. 또한, 도 6은 고주파 모듈(1c)의 단면도, 도 7은 고주파 모듈(1c)의 저면도이다.
이 실시형태에 따른 고주파 모듈(1c)이 도 3 및 도 4를 참조해서 설명한 제2실시형태의 고주파 모듈(1b)과 다른 부분은 도 6 및 도 7에 나타내듯이, 다층 배선 기판(2)의 하면(20b)에 실장된 부품(3b1∼3b3)의 구성이 다른 것과, 제2밀봉 수지층(4b)측에 형성된 실드의 구성이 다른 것이다. 그 밖의 구성은, 제2실시형태의 고주파 모듈(1b)과 같기 때문에, 동일부호를 붙임으로써 설명을 생략한다.
이 경우, 제2밀봉 수지층(4b)의 하면(4b2)에 형성된 실드전극(11a,11b)의 배치와 형상은 제2실시형태와 같지만, 1개의 부품(제2실시형태의 부품(3b2))이 실장되지 않는다. 그리고, 도 7에 나타내듯이, 비아 도체(90)로 둘러싸여진 중앙의 부품(3b3)과는 다른 나머지의 부품(3b1)도 부품(3b3)의 비아 도체(90)와 동종의 비아 도체(91)에 의해 둘러싸여진다. 각 비아 도체(91)는 모두 표층 전극(7d) 상에 형성되고, 일단이 표층 전극(7d)에 접속되고, 타단이 실드전극(11a)에 접속된다. 또한, 이 실시형태에서는 실드전극(11b), 및, 다른 실드전극(11a) 중 부품(3b1)을 둘러싸는 쪽의 실드전극(11a)은 부품(3b1,3b3)의 실드를 위해서만 형성되어 있지만, 나머지의 실드전극(11a)은 다층 배선 기판(2)에 형성된 배선 전극에 접속되지 않는 플로팅 전극이어도 좋고, 다층 배선 기판(2)에 형성된 배선 전극에 접속되는 전극이어도 좋다. 실드전극(11a)이 배선 전극에 접속되는 경우는 상기 실드전극(11a)이 실드와 외부 접속용의 전극의 양쪽의 기능을 갖게 된다.
이 구성에 따르면, 다층 배선 기판(2)의 하면(20b)에 실장된 부품(3b1,3b3) 전체가 실드전극(11a,11b) 및 복수의 비아 도체(90,91)에 둘러싸여지므로, 제2실시형태에서 얻어지는 효과에 추가해서, 부품(3b1,3b3)의 노이즈의 상호간섭의 방지 효과가 더욱 향상됨과 아울러, 부품(3b1)의 실드 특성이 더욱 향상된다.
<제4실시형태>
본 발명의 제4실시형태에 따른 고주파 모듈(1d)에 대해서 도 8 및 도 9를 참조해서 설명한다. 또한, 도 8은 고주파 모듈(1d)의 단면도, 도 9는 고주파 모듈(1d)의 저면도이다.
이 실시형태에 따른 고주파 모듈(1d)이 도 3 및 도 4를 참조해서 설명한 제2실시형태의 고주파 모듈(1b)과 다른 부분은 도 8 및 도 9에 나타내듯이, 제2밀봉 수지층(4b)측에 형성된 실드의 구성이 다른 것이다. 그 밖의 구성은 제2실시형태의 고주파 모듈(1b)과 같기 때문에, 동일부호를 붙임으로써 설명을 생략한다.
이 경우, 복수의 비아 도체(90)는 제2실시형태와 같이, 중앙의 부품(3b3)을 둘러싸도록 배열되는 것은 아니고, 부품(3b1,3b3) 사이에만 배치된다. 즉, 도 9(a)에 나타내듯이, 각 비아 도체(90)는 실드전극(11b)의 4변 중 부품(3b1,3b3) 사이에 배치되는 하나의 변을 따라 배열된다.
이 구성에 따르면, 비아 도체(90)의 배치 스페이스를 줄일 수 있으므로, 다층 배선 기판(2)의 하면(20b)의 배선 패턴이나 부품 실장의 설계 자유도를 향상시킬 수 있다. 또한, 이 구성은 부품(3b2)과 부품(3b3) 사이의 노이즈의 상호간섭이 문제가 안되는 경우의 실드 구조에 적합하다. 또한, 이 경우, 실드전극(11b)의 형상은 적당히 변경할 수 있다. 예를 들면, 도 9(b)에 나타내듯이, 비아 도체(90)가 배치되지 않는 영역의 일부가 노치된 형상이어도 좋다. 또한, 이 실시형태에서는 실드전극(11b)은 부품(3b3)의 실드를 위해서만 형성되어 있지만, 다른 실드전극(11a)은 다층 배선 기판(2)에 형성된 배선 전극에 접속되지 않는 플로팅 전극이어도 좋고, 다층 배선 기판(2)에 형성된 배선 전극에 접속되는 전극이어도 좋다. 실드전극(11a)이 배선 전극에 접속되는 경우는 상기 실드전극(11a)이 실드와 외부 접속용의 전극의 양쪽의 기능을 갖게 된다.
<제5실시형태>
본 발명의 제5실시형태에 따른 고주파 모듈(1e)에 대해서 도 10 및 도 11을 참조해서 설명한다. 또한, 도 10은 고주파 모듈(1e)의 단면도, 도 11은 고주파 모듈(1e)의 저면도이다.
이 실시형태에 따른 고주파 모듈(1e)이 도 1 및 도 2를 참조해서 설명한 제1실시형태의 고주파 모듈(1a)과 다른 부분은 도 10 및 도 11에 나타내듯이, 제2밀봉 수지층(4b)에 형성되는 부품간 실드의 구성이 다른 것이다. 그 밖의 구성은, 제1실시형태의 고주파 모듈(1a)과 같기 때문에, 동일부호를 붙임으로써 설명을 생략한다.
이 경우, 도 11(a)에 나타내듯이, 실드벽(92)(본 발명의 「다른쪽 주면측에 있어서의 실드부재」에 상당)은 다층 배선 기판(2)의 하면(20b)에 대해서 수직인 방향으로부터 봤을 때 횡장 직사각형상의 실드전극(11b)의 1세트의 단변과 장변을 따른 L자형상으로 형성된다. 그리고, 실드벽(92)과, 다층 배선 기판(2)의 하면(20b)의 둘레가장자리부에 배열된 복수의 외부 접속 단자(8)의 일부에 의해 부품(3b3)을 둘러싼다. 즉, 다층 배선 기판(2)의 하면(20b)의 둘레가장자리부에 배열된 복수의 외부 접속 단자(8)의 일부를 부품(3b3)을 둘러싸는 실드의 일부로서 이용한다.
이 구성에 따르면, 일부의 외부 접속 단자(8)를 부품(3b3)을 둘러싸는 실드의 일부로서 이용함으로써, 다층 배선 기판(2)의 하면(20b)의 배선 패턴이나 부품 실장의 설계 자유도를 향상시킬 수 있다. 또한, 실드전극(11b)의 형상은 적당히 변경할 수 있다. 예를 들면, 도 11(b)에 나타내듯이, 실드전극(11b)에 제2밀봉 수지층(4b)의 하면(4b2)의 끝가장자리를 향해서 연장되는 연장부(11b1)를 형성해도 좋다. 이렇게 하면, 실드전극(11b)의 끝가장자리의 일부가 실드막(6) 중 제2밀봉 수지층(4b)의 측면(4b3)을 피복하는 부분과 접촉해서 양자를 도통시킬 수 있으므로, 다층 배선 기판(2)에 내부 배선 전극을 사용하지 않고, 실드막(6), 실드벽(92)의 접지가 가능하게 된다. 또한, 이 실시형태에서는 실드전극(11b)은 부품(3b3)의 실드를 위해서만 형성되어 있지만, 다른 실드전극(11a)은 다층 배선 기판(2)에 형성된 배선 전극에 접속되지 않는 플로팅 전극이어도 좋고, 다층 배선 기판(2)에 형성된 배선 전극에 접속되는 전극이어도 좋다. 실드전극(11a)이 배선 전극에 접속되는 경우는, 상기 실드전극(11a)이 실드와 외부 접속용의 전극의 양쪽의 기능을 갖게 된다.
<제6실시형태>
본 발명의 제6실시형태에 따른 고주파 모듈(1f)에 대해서 도 12를 참조해서 설명한다. 또한, 도 12는 고주파 모듈(1f)의 단면도이다.
이 실시형태에 따른 고주파 모듈(1f)이 도 3 및 도 4를 참조해서 설명한 제2실시형태의 고주파 모듈(1b)과 다른 부분은 도 12에 나타내듯이, 실드의 구성이 다른 것이다. 그 밖의 구성은 제2실시형태의 고주파 모듈(1b)과 같기 때문에, 동일부호를 붙임으로써 설명을 생략한다.
이 경우, 다층 배선 기판(2)의 상면(20a)의 중앙에 실장된 부품(3a2)(본 발명의 「소정의 제1부품」에 상당)에 대해서도 다층 배선 기판(2)의 하면(20b)의 중앙에 실장된 부품(3b3)과 마찬가지로 부품간에 실드가 형성된다. 이 부품간의 실드는 제1밀봉 수지층(4a)을 두께 방향으로 관통하는 복수의 비아 도체(93)(본 발명의 「한쪽 주면측에 있어서의 실드부재」에 상당)로 구성된다. 각 비아 도체(93)는 제2밀봉 수지층(4b)측의 비아 도체(90)와 마찬가지로 다층 배선 기판(2)의 상면(20a)에 대해서 수직인 방향으로부터 봤을 때 부품(3a2)을 둘러싸도록 배열된다. 각 비아 도체(93)는 다층 배선 기판(2)의 상면(20a)에 형성된 표층 전극(7e) 상에 각각 배치되고, 일단이 제1밀봉 수지층(4a)의 상면(4a1)으로부터 노출되어 실드막(6)에 접속됨과 아울러, 타단이 표층 전극(7e)에 접속된다.
또한, 이 실시형태에서는 각 비아 도체(93)는 제2밀봉 수지층(4b)측에 배치된 비아 도체(90)와 동수 형성되어 있고, 다층 배선 기판(2)의 상면(20a)에 대해서 수직인 방향으로부터 봤을 때 제2밀봉 수지층(4b)측에 배치된 하나의 비아 도체(90)에 겹치는 위치에 배치되어서 페어를 이루고 있다. 페어를 이루는 비아 도체(90,93) 각각의 표층 전극(7c,7e) 사이는 다층 배선 기판(2)의 내부에 형성된 복수의 비아 도체(13a)와 복수의 패드 전극(14)을 통해 접속된다. 페어의 비아 도체(90,93)를 접속하는 복수의 비아 도체(13a) 및 복수의 패드 전극(14)은 다층 배선 기판(2)의 두께 방향으로 교대로 배치된다. 그리고, 다층 배선 기판(2)의 상면(20a)에 대해서 수직인 방향으로부터 봤을 때 페어를 이루는 제1밀봉 수지층(4a)측의 비아 도체(93)와 제2밀봉 수지층(4b)측의 비아 도체(90)와, 이들에 접속되는 표층 전극(7c,7e)과, 양 표층 전극(7c,7e)을 접속하는 복수의 비아 도체(13a)와 복수의 패드 전극(14)이 겹쳐서 직선형상으로 연결되어 있다.
또한, 페어를 이루는 비아 도체(90,93)는 반드시 직선형상으로 연결되어 있을 필요는 없고, 다층 배선 기판(2)의 내부에 형성된 복수의 비아 도체(13a) 및 복수의 패드 전극(14)을 통해 연결되어 있으면 좋다. 또한, 패드 전극(14)을 형성하지 않고, 다층 배선 기판(2)의 두께 방향으로 인접하는 비아 도체(13a)끼리가 직접 접속되어 있어도 좋다. 한편, 페어를 이루는 비아 도체(90,93)를 접속하는 복수의 비아 도체(13a) 및 복수의 패드 전극(14)의 세트가 본 발명의 「접속 도체」에 해당된다.
이 구성에 따르면, 실드막(6), 한쪽 주면측 부품간 실드(비아 도체(93)), 접속 도체(비아 도체(13a), 패드 전극(14)), 다른쪽 주면측 부품간 실드(비아 도체90), 실드전극(11b)에 의해, 폐쇄된 영역이 형성되고, 상기 영역에 부품(3a2)과 부품(3b3)이 배치되게 되므로, 양 부품(3a2,3b3)에 대한 실드 성능을 더욱 향상시킬 수 있다.
또한, 본 발명은 상기한 각 실시형태에 한정되는 것은 아니고, 그 취지를 일탈하지 않는 한에 있어서, 상기한 것 이외에 여러가지 변경을 행하는 것이 가능하다. 예를 들면, 상기한 각 실시형태나 변형예의 구성을 조합해도 좋다.
또한, 다층 배선 기판(2)을 구성하는 절연층이나 배선층의 층수는 적당히 변경할 수 있다.
실드막(6)이 제2밀봉 수지층(4b)의 측면(4b3)을 피복하고 있지 않은 구성이어도 좋다. 이 경우, 실드막(6)의 제2밀봉 수지층(4b)의 측면(4b3)을 피복하는 부분의 실드는 외부 접속 단자(8)를 이용하면 좋다.
(산업상의 이용 가능성)
또한, 본 발명은 배선 기판에 실장된 부품을 피복하는 밀봉 수지층과, 밀봉 수지층의 표면을 피복하는 실드와, 부품간의 노이즈의 상호간섭을 방지하는 실드를 구비하는 여러가지 고주파 모듈에 적용할 수 있다.
(부호의 설명)
1a∼1f: 고주파 모듈
2: 다층 배선 기판(배선 기판)
3a1∼3a3: 부품(제1부품)
3b1∼3b3: 부품(제2부품)
4a: 제1밀봉 수지층
4b: 제2밀봉 수지층
6: 실드막
8: 외부 접속 단자
9, 92: 실드벽(다른쪽 주면측에 있어서의 실드부재)
13a: 비아 도체(접속 도체)
14: 패드 전극(접속 도체)
90, 91: 비아 도체(다른쪽 주면측에 있어서의 실드부재)
93: 비아 도체(한쪽 주면측에 있어서의 실드부재)

Claims (4)

  1. 양면 실장형의 배선 기판과,
    상기 배선 기판의 한쪽 주면에 실장된 복수의 제1부품과,
    상기 배선 기판의 상기 한쪽 주면과 상기 복수의 제1부품을 밀봉하는 제1밀봉 수지층과,
    상기 배선 기판의 다른쪽 주면에 실장된 복수의 제2부품과,
    상기 배선 기판의 상기 다른쪽 주면과 상기 복수의 제2부품을 밀봉하는 제2밀봉 수지층과,
    상기 제2밀봉 수지층을 피복하는 실드전극과,
    상기 제2밀봉 수지층 내에 있어서 상기 복수의 제2부품 중 소정의 제2부품과 다른 제2부품 사이에 배치된 다른쪽 주면측에 있어서의 실드부재와,
    실드막을 구비하고,
    상기 제1밀봉 수지층은 상기 배선 기판의 상기 한쪽 주면에 접촉하는 접촉면과, 상기 접촉면에 대향하는 대향면과, 상기 접촉면과 상기 대향면의 끝가장자리끼리를 접속하는 측면을 갖고,
    상기 제2밀봉 수지층은 상기 배선 기판의 상기 다른쪽 주면에 접촉하는 접촉면과, 상기 접촉면에 대향하는 대향면과, 상기 접촉면과 상기 대향면의 끝가장자리끼리를 접속하는 측면을 갖고,
    상기 실드막은 상기 제1밀봉 수지층의 상기 대향면, 상기 제1밀봉 수지층의 상기 측면, 상기 제2밀봉 수지층의 상기 측면 및 상기 배선 기판의 측면을 피복하고,
    상기 실드전극은 상기 제2밀봉 수지층의 상기 대향면 중 상기 배선 기판의 상기 다른쪽 주면에 대해서 수직인 방향으로부터 봤을 때 상기 복수의 제2부품 중 소정의 제2부품과 겹치는 부분을 피복하고,
    상기 다른쪽 주면측에 있어서의 실드부재는 일부가 상기 제2밀봉 수지층의 상기 대향면으로부터 노출되어 상기 실드전극에 접속되고,
    상기 소정의 제2부품이 상기 실드막과, 상기 다른쪽 주면측에 있어서의 실드부재와, 상기 실드전극에 의해 둘러싸여져 있는 것을 특징으로 하는 고주파 모듈.
  2. 제 1 항에 있어서,
    상기 실드전극은 끝가장자리의 일부가 상기 실드막의 상기 제2밀봉 수지층의 상기 측면을 피복하는 부분에 접촉하고 있는 것을 특징으로 하는 고주파 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제1밀봉 수지층 내에 있어서 상기 복수의 제1부품 중 소정의 제1부품과 다른 제1부품 사이에 배치되고, 일부가 상기 제1밀봉 수지층의 표면으로부터 노출되어 상기 실드막에 접속되는 한쪽 주면측에 있어서의 실드부재를 더 구비하고,
    상기 한쪽 주면측에 있어서의 실드부재와 상기 다른쪽 주면측에 있어서의 실드부재가 상기 배선 기판에 형성된 접속 도체에 의해 접속되어 있는 것을 특징으로 하는 고주파 모듈.
  4. 제 1 항 또는 제 2 항에 있어서,
    일단이 상기 배선 기판의 상기 다른쪽 주면에 형성된 전극에 접속되고, 타단이 상기 제2밀봉 수지층의 표면으로부터 노출된 복수의 외부 접속 단자를 구비하고,
    상기 복수의 외부 접속 단자는 상기 배선 기판의 상기 다른쪽 주면에 대해서 수직인 방향으로부터 봤을 때 상기 다른쪽 주면측에 있어서의 실드부재와 상기 복수의 외부 접속 단자에 의해 상기 소정의 제2부품을 둘러싸도록 상기 소정의 제2부품의 둘레에 배열되어 있는 것을 특징으로 하는 고주파 모듈.
KR1020197014951A 2016-12-02 2017-11-30 고주파 모듈 Active KR102266668B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-235269 2016-12-02
JP2016235269 2016-12-02
PCT/JP2017/042968 WO2018101384A1 (ja) 2016-12-02 2017-11-30 高周波モジュール

Publications (2)

Publication Number Publication Date
KR20190073486A KR20190073486A (ko) 2019-06-26
KR102266668B1 true KR102266668B1 (ko) 2021-06-21

Family

ID=62241462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197014951A Active KR102266668B1 (ko) 2016-12-02 2017-11-30 고주파 모듈

Country Status (5)

Country Link
US (1) US10863656B2 (ko)
JP (1) JP6806166B2 (ko)
KR (1) KR102266668B1 (ko)
CN (1) CN110036469B (ko)
WO (1) WO2018101384A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN214256936U (zh) 2018-07-20 2021-09-21 株式会社村田制作所 模块
WO2020071492A1 (ja) 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
WO2020071491A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
CN112740844B (zh) * 2018-10-05 2023-10-24 株式会社村田制作所 模块
WO2020110578A1 (ja) * 2018-11-30 2020-06-04 株式会社村田製作所 モジュール
WO2021039076A1 (ja) 2019-08-29 2021-03-04 株式会社村田製作所 高周波モジュールおよび通信装置
WO2021054332A1 (ja) * 2019-09-19 2021-03-25 株式会社村田製作所 モジュール
CN114430937B (zh) * 2019-09-27 2025-09-23 株式会社村田制作所 电子部件模块
WO2021090694A1 (ja) * 2019-11-07 2021-05-14 株式会社村田製作所 モジュール
US12040549B2 (en) * 2019-11-26 2024-07-16 Kyocera Corporation Antenna module
CN114846918B (zh) * 2019-12-20 2025-07-08 株式会社村田制作所 电子部件模块以及电子部件模块的制造方法
WO2021124805A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール
JP2021103713A (ja) * 2019-12-25 2021-07-15 株式会社村田製作所 高周波モジュール及び通信装置
WO2021131774A1 (ja) 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
CN114868244B (zh) 2019-12-27 2025-10-03 株式会社村田制作所 模块
WO2021131776A1 (ja) * 2019-12-27 2021-07-01 株式会社村田製作所 モジュール
JP2021136514A (ja) * 2020-02-25 2021-09-13 株式会社村田製作所 高周波モジュール及び通信装置
CN218513447U (zh) 2020-03-06 2023-02-21 株式会社村田制作所 模块
US11587881B2 (en) 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11335646B2 (en) * 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
CN219395428U (zh) 2020-06-16 2023-07-21 株式会社村田制作所 模块
US11721639B2 (en) 2020-06-29 2023-08-08 Qualcomm Incorporated Multi-component modules (MCMs) including configurable electro-magnetic isolation (EMI) shield structures, and related methods
CN115917976A (zh) * 2020-07-15 2023-04-04 株式会社村田制作所 高频模块以及通信装置
US12055633B2 (en) * 2020-08-25 2024-08-06 Lumentum Operations Llc Package for a time of flight device
CN116601758A (zh) 2020-12-07 2023-08-15 株式会社村田制作所 高频模块和通信装置
CN116547808A (zh) 2020-12-24 2023-08-04 株式会社村田制作所 高频模块以及通信装置
CN116711210A (zh) * 2021-01-14 2023-09-05 株式会社村田制作所 高频模块和通信装置
WO2022153768A1 (ja) * 2021-01-14 2022-07-21 株式会社村田製作所 高周波モジュール及び通信装置
CN113178440A (zh) * 2021-03-29 2021-07-27 中国电子科技集团公司第四十三研究所 一种陶瓷基双面rdl 3d封装方法及结构
US11985804B2 (en) * 2021-07-22 2024-05-14 Qualcomm Incorporated Package comprising a block device with a shield and method of fabricating the same
US11862688B2 (en) * 2021-07-28 2024-01-02 Apple Inc. Integrated GaN power module
US12009312B2 (en) * 2021-09-23 2024-06-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20240194729A1 (en) * 2022-12-13 2024-06-13 Psemi Corporation Three-Dimensional Integrated Circuit Resistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133765A (ja) * 1998-10-23 2000-05-12 Sony Corp 高周波集積回路装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
JP2011124366A (ja) * 2009-12-10 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
WO2012023332A1 (ja) 2010-08-18 2012-02-23 株式会社 村田製作所 電子部品及びその製造方法
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133765A (ja) * 1998-10-23 2000-05-12 Sony Corp 高周波集積回路装置

Also Published As

Publication number Publication date
US20190273312A1 (en) 2019-09-05
JP6806166B2 (ja) 2021-01-06
CN110036469A (zh) 2019-07-19
WO2018101384A1 (ja) 2018-06-07
JPWO2018101384A1 (ja) 2019-10-24
KR20190073486A (ko) 2019-06-26
US10863656B2 (en) 2020-12-08
CN110036469B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
KR102266668B1 (ko) 고주파 모듈
JP6837432B2 (ja) 高周波モジュール
US10667381B2 (en) High frequency module
CN110073488B (zh) 模块
WO2018164158A1 (ja) 高周波モジュール
US9055682B2 (en) Circuit module
US10674648B2 (en) High-frequency module
KR102408079B1 (ko) 고주파 모듈
WO2019098316A1 (ja) 高周波モジュール
US11297746B2 (en) High-frequency module
CN107710406A (zh) 高频模块
EP3493252B1 (en) Substrate for mounting semiconductor element and semiconductor device
US20130250528A1 (en) Circuit module
WO2018164159A1 (ja) モジュール
US11291108B2 (en) Radio-frequency module with shield wall
WO2017094836A1 (ja) シールドを有するモジュール
JP7320923B2 (ja) モジュール
JP6856468B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
WO2018101383A1 (ja) 高周波モジュール
JP6940286B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2016213348A (ja) 高周波モジュール
WO2021124805A1 (ja) 電子部品モジュール
KR20140023587A (ko) 코일 구조 및 이를 구비하는 기판
JP2013110299A (ja) 複合モジュール
US20200329565A1 (en) Package carrier and package structure

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
PA0105 International application

Patent event date: 20190524

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200901

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20210326

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20200901

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20210326

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190524

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20210526

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20210423

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20210326

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190524

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210614

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210615

End annual number: 3

Start annual number: 1

PG1601 Publication of registration