[go: up one dir, main page]

JP5668627B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP5668627B2
JP5668627B2 JP2011158009A JP2011158009A JP5668627B2 JP 5668627 B2 JP5668627 B2 JP 5668627B2 JP 2011158009 A JP2011158009 A JP 2011158009A JP 2011158009 A JP2011158009 A JP 2011158009A JP 5668627 B2 JP5668627 B2 JP 5668627B2
Authority
JP
Japan
Prior art keywords
substrate
circuit module
layer
region
internal conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011158009A
Other languages
English (en)
Other versions
JP2013026330A (ja
Inventor
吉田　正人
正人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011158009A priority Critical patent/JP5668627B2/ja
Priority to US13/535,387 priority patent/US8809694B2/en
Publication of JP2013026330A publication Critical patent/JP2013026330A/ja
Application granted granted Critical
Publication of JP5668627B2 publication Critical patent/JP5668627B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、回路モジュールに関し、更に詳しくは、基板上に実装された電子部品を被覆した絶縁層の表面に形成されたシールド層の厚みが小さい回路モジュールに関する。
基板上に電子部品を実装し、その電子部品を被覆するように絶縁層を形成した回路モジュールにおいて、絶縁層の表面にシールド層を形成することがおこなわれている。シールド層のシールド効果により、基板上に実装された電子部品が、外部から静電ノイズを受けて誤作動したり、逆に外部に静電ノイズを与えたりすることを防止するようにしたものである。
そのような回路モジュールが、特許文献１（特開２００４‐１７２１７６号公報）に開示されている。図７に、特許文献１に開示された回路モジュール３００を示す。
回路モジュール３００は、基板１０１を備える。基板１０１の内部には、内部導電層１０２、ビア導体１０３が形成されている。また、基板１０１の一方の主面には、接続電極１０４が形成され、基板１０１の他方の主面には、端子電極１０５、接地用電極１０６が形成されている。そして、接続電極１０４と内部導電層１０２、内部導電層１０２と接地用電極１０６は、それぞれビア導体１０３により接続されている。
基板１０１の一方の主面には、複数の電子部品１０７が実装されている。複数の電子部品１０７は、所定の配線（図示せず）を介して接続されて、電子回路を構成している。電子回路の所定の個所は、端子電極１０５や接地用電極１０６に引き出されている。
基板１０１の一方の主面には、電子部品１０７を覆うように、樹脂からなる絶縁層１０８が形成されている。絶縁層１０８は、基板１０１の一方の主面の全面にではなく、部分的に形成されている。
絶縁層１０８の表面には、シールド層１０９が形成されている。シールド層１０９は、たとえば、導電性樹脂をモールドすることにより形成されている。
特開２００４‐１７２１７６号公報
しかしながら、上述した従来の回路モジュール３００には、シールド層１０９および内部導電層１０２により形成される合成抵抗が大きく、シールド層１０９が外部から受けた静電ノイズを十分にグランドに落とすことができず、内部回路が静電ノイズの影響を受けるおそれがあるという問題があった。また、回路モジュール３００の内部回路で発生した静電ノイズを十分にグランドに落とすことができず、外部に静電ノイズの影響を与えるおそれがあるという問題があった。
本発明は、上述した従来の問題を解決するためになされたものである。
その手段として、本発明の回路モジュールは、内部導電層が形成された、直方体の基板と、基板の主面に実装された電子部品と、電子部品を被覆した状態で、基板の主面に形成された絶縁層と、シールド層と、内部導電層と接続された接地用電極を備え、内部導電層は、銀または銀合金からなり、かつ基板の内部に２層以上形成され、基板は、低温焼結セラミックからなり、かつ内部導電層の少なくとも２層が露出するように、基板の４つの端面の一部分が周状に切り欠かれており、シールド層は、絶縁層の表面から周状に切り欠かれた基板の４つの端面の一部分に亘って形成されており、基板の４つの端面の一部分に形成されているシールド層の表面と、基板の４つの端面のシールド層が形成されていない部分の表面とが面一となっており、露出している内部導電層の少なくとも２層が、それぞれ、シールド層と直接接続されており、シールド層と直接接続されている内部導電層は、基板の周状に切り欠かれた部分の外縁より小さい長方形状の第１領域と、第１領域とシールド層とを接続する第２領域とを含み、第２領域は、第１領域の相対向する少なくとも１組の２辺の、第１領域の四隅を除く部分に形成されるようにした。
内部導電層とシールド層の接続は、たとえば、第２領域が、前記第１領域の相対向する１組の２辺の中央部に形成されるようにしておこなうことができる。また、第２領域が、前記第１領域の相対向する２組の２辺の中央部に形成されるようにしても良い。

また、絶縁層は、基板の一方の主面の全面にわたって形成するようにしても良い。
また、接地用電極は、基板の、前記電子部品が実装されていない側の主面に形成するようにしても良い。
あるいは、基板の、電子部品が実装されていない側の主面に、更に別の電子部品を実装し、その電子部品を被覆した状態で、基板の当該主面に更に別の絶縁層を形成し、その絶縁層の表面に、接地用電極を形成するようにしても良い。この場合には、基板により多くの電子部品を実装することが可能になり、より高度化した、より複雑な回路を有する電子回路を備えた回路モジュールを構成することができる。
更に、シールド層と直接接続されている、少なくとも２層からなる内部導電層を、基板の内部において導電ビアにより相互に接続するようにしても良い。この場合には、内部導電層の電位が、内部導電層の各部分において均一になると共に、内部導電層の抵抗率を下げることができる。
本発明の回路モジュールは、上述したとおり、内部導電層が基板の内部に２層以上形成され、内部導電層の少なくとも２層が、それぞれ、シールド層と直接接続されるようにしたため、シールド層およびこれに直接接続された内部導電層で構成される合成抵抗（Ｒ）が小さくなっている。
すなわち、合成抵抗（Ｒ）は、次の式１で示される。
《式１》 Ｒ＝１／（１／ＲS＋１／ＲIE1＋１／ＲIE2＋・・・ＲIEN）
式１において、Ｒは合成抵抗、ＲSはシールド層の抵抗、ＲIE1は１層目の内部導電層の抵抗、ＲIE2は２層目の内部導電層の抵抗、ＲIENはＮ層目の抵抗である。
式１から分かるように、合成抵抗Ｒは、より多くの内部導電層がシールド層と接続されるほど小さくなる。本発明の回路モジュールにおいては、内部導電層の少なくとも２層が、それぞれ、シールド層と直接接続されるようになっているため、シールド層およびこれに直接接続された内部導電層で構成される合成抵抗Ｒが小さくなっている。
この結果、本発明の回路モジュールは、シールド層が外部から受けた静電ノイズを十分にグランドに落とすことができ、内部回路が静電ノイズの影響を受けるおそれがない。また、回路モジュールの内部回路で発生した静電ノイズを十分にグランドに落とすことができ、外部に静電ノイズの影響を与えるおそれがない。
図１（Ａ）は、本発明の第１実施形態にかかる回路モジュール１００を示す断面図である。図１（Ｂ）は、図１（Ａ）の破線矢印Ｘ−Ｘ部分を示す断面図である。 図２（Ａ）〜（Ｃ）は、それぞれ、本発明の第１実施形態にかかる回路モジュール１００の製造方法の一例において適用される工程を示す断面図である。 図３（Ｄ）〜（Ｆ）は、それぞれ、図２の続きの工程を示す断面図である。 図４（Ａ）〜（Ｃ）は、それぞれ、本発明の第１実施形態にかかる回路モジュール１００の変形例を示す断面図である。 図５（Ａ）〜（Ｃ）は、それぞれ、本発明の第１実施形態にかかる回路モジュール１００の更に別の変形例を示す断面図である。 本発明の第２実施形態にかかる回路モジュール２００を示す断面図である。 従来の回路モジュール３００を示す断面図である。
以下、図面とともに、本発明を実施するための形態について説明する。
［第１実施形態］
図１（Ａ）および（Ｂ）に、本発明の第１実施形態にかかる回路モジュール１００を示す。ただし、図１（Ａ）は回路モジュール１００の断面図、図１（Ｂ）は図１（Ａ）の破線矢印Ｘ−Ｘ部分の断面図である。
回路モジュール１００は、基板１を備える。
基板１の材質は、アルミナとガラスを混合してなる低温焼結セラミックを用いる。
基板１の内部には、複数の内部導電層２ａ、２ｂ、２ｃ、２ｄが形成されている。また、基板１の一方の主面には、複数のランド電極３が形成され、基板１の他方の主面には、接地用電極４と端子電極５が形成されている。また、基板１の内部には、複数のビア導体６が形成され、ビア導体６により、内部導電層２ａ〜２ｄ、ランド電極３、接地用電極４、端子電極５の所定の個所間が相互に接続されている。特に、内部導電層２ａと２ｂは、複数のビア導体６により、相互に接続されている。内部導電層２ａ〜２ｄ、ランド電極３、接地用電極４、端子電極５、ビア導体６の材質は、銀、銀合金などを用いる。
図１（Ｂ）は、上述のとおり、図１（Ａ）の破線矢印Ｘ−Ｘ部分を示しており、この部分には、内部導電層２ａが形成されている。図１（Ｂ）から分かるように、内部導電層２ａの外縁は、基板１の外縁よりも一回り小さい。また、内部導電層２ａは、基板１の相対向する両端面（図における左右の端面）から外部に露出されている。また、内部導電層２ａは、その内部に、上下間の導通をはかるためのビア導体６を通過させるための、複数の非形成部２ａＮが形成されている。内部導電層９ｂも、内部導電層９ａと同じ、または類似した構造からなる。
基板１の一方の主面のランド電極３には、はんだにより、複数の電子部品７が実装されている。複数の電子部品７は、基板１の内部において、ビア導体６、内部導電層２で構成される配線を介して接続されて、電子回路を構成している。電子回路の所定の個所は、接地用電極４や端子電極５に引き出されている。
基板１の一方の主面には、電子部品７を覆うように、樹脂からなる絶縁層８が形成されている。絶縁層８は、基板１の一方の主面のほぼ全面に形成されている。絶縁層８を構成する樹脂の種類は任意であるが、たとえば、エポキシ系の樹脂などを用いることができる。
絶縁層８の表面および基板１の端面の一部分には、シールド層９が形成されている。そして、基板１の両端面から露出された内部導電層２ａ、および基板１の両端面から露出された内部導電層２ｂが、それぞれ、基板１の両端面において、シールド層９に直接接続されている。なお、本実施形態においては、基板１の一方の主面に形成されたランド電極３の一部のもの（図１（Ａ）において最も左側に形成されたもの）も、シールド層９に直接接続されている。シールド層９は、たとえば、銀ペーストなどからなる。
第１実施形態にかかる回路モジュール１００は、２層の内部導電層２ａと２ｂがシールド層９と接続されており、シールド層９および内部導電層２ａ、２ｂで構成される合成抵抗が小さくなっている。その結果、シールド層９が外部から受けた静電ノイズを十分にグランドに落とすことができ、内部回路が静電ノイズの影響を受けるおそれがない。また、回路モジュールの内部回路で発生した静電ノイズをシールド層９を経由して十分にグランドに落とすことができ、外部に静電ノイズの影響を与えるおそれがない。
以上のような構造からなる、第１実施形態にかかる回路モジュール１００は、たとえば、図２（Ａ）〜図３（Ｆ）に示す各工程を経て製造される。なお、ここでは、マザー基板を用いて、多数個の回路モジュール１００を一括して製造する方法を示す。
まず、図２（Ａ）に示すように、多数個の基板１がマトリックス状に形成されたマザー基板１１を準備する。なお、図においては、マザー基板１１の各基板１の境界部分を破線で示している。マザー基板１１は、たとえば、複数枚の所定のセラミックグリーンシート（図示せず）を積層し、加圧し、所定のプロファイルで焼成することにより作製する。なお、各セラミックグリーンシートには、積層前に、予め、必要に応じて、両主面間を貫通して、導電ビア６を形成するための、内部に導電性ペーストが充填された貫通孔を設けておく。また、必要に応じて、表面に、内部導電層２ａ〜２ｄ、ランド電極３、接地用電極４、端子電極５を形成するための、導電性ペーストを印刷しておく。
次に、図２（Ｂ）に示すように、マザー基板１１の各基板１のランド電極３に電子部品７を実装する。電子部品７の実装は、たとえば、ランド電極３の表面に予めクリームはんだを塗布し、電子部品７を載置し、全体を加熱し、クリームはんだをリフローさせ、全体を冷却し、電子部品７の端子電極をランド電極３に接合することによりおこなう。
次に、図２（Ｃ）に示すように、マザー基板１１の一方の主面に、電子部品７を被覆するように、マザー絶縁層１８を形成する。マザー絶縁層１８は、同時に製造される多数個の回路モジュール１００の各絶縁層８を一体的に形成したものである。なお、図においては、マザー絶縁層１８の各絶縁層８の境界部分を破線で示している。マザー絶縁層１８は、たとえば、加熱して半溶融状態となった樹脂シートを、マザー基板１１の一方の主面上に載置し、電子部品７の周囲に回り込ませ、更に加熱して硬化させることにより形成する。
次に、図３（Ｄ）に示すように、同時に製造される各回路モジュール１００の境界部分に溝Ｓを形成する。溝Ｓは、マザー絶縁層１８を、絶縁層８と絶縁層８に完全に分離する。しかし、溝Ｓは、マザー基板１１を、基板１と基板１に完全には分離しない。すなわち、隣接する基板１と基板１は、部分的につながった状態になる。この結果、各基板１の相対向する両端面には、内部導電体２ａ、２ｂが露出する。溝Ｓは、たとえば、ダイシングで形成する。
次に、図３（Ｅ）に示すように、各絶縁層８の表面、および各溝Ｓの内部に、導電物質１９を形成する。導電物質１９は、各回路モジュール１００において、各シールド層９を形成するためのものである。なお、図においては、導電物質１９の各シールド層９の境界部分を破線で示している。導電物質１９の形成は、たとえば、導電性ペーストをスピンコートして、絶縁層８の表面に塗布し、また溝Ｓの内部に充填し、加熱して硬化させることによりおこなう。なお、導電物質１９は、各基板１の相対向する両端面から露出した、内部導電体２ａ、２ｂと接続される。
最後に、図３（Ｆ）に示すように、導電物質１９とマザー基板１１を切断して、絶縁層８の表面および基板１の端面の一部分にシールド層９が形成された、個々の回路モジュール１００を完成させる。導電物質１９とマザー基板１１の切断は、たとえば、ダイシングによりおこなう。
以上、本発明の第１実施形態にかかる回路モジュール１００の構造、および製造方法の一例について説明した。しかしながら、本発明が上述した内容に限定されることはなく、本発明の趣旨に沿って、種々の変更をなすことができる。
例えば、回路モジュール１００では、内部導電層２ａ、２ｂの２層がシールド層９に直接接続されているが、３層またはそれよりも多くの内部導電層をシールド層９に直接接続するようにしても良い。
また、回路モジュール１００では、図１（Ｂ）に示すように、内部導電層２ａが、基板１の相対向する両端面から所定の幅で露出されてシールド層９に直接接続されているが、接続方法や接続個所はこれには限定されない。
たとえば、図４（Ａ）に示すように、内部導電層２ａの、基板１の相対向する端面からの露出幅を小さくしても良い。
あるいは逆に、図４（Ｂ）に示すように、内部導電層２ａの、基板１の相対向する端面からの露出幅を大きくしても良い。
また、図４（Ｃ）に示すように、内部導電層２ａを、基板１の４つの端面から露出させ、それらの露出部分をシールド層９と直接接続するようにしても良い。
更に、図５（Ａ）に示すように、図４（Ｃ）に示した接続方法に変更を加え、内部導電層２ａの、基板１の端面からの露出幅を大きくしても良い。
また、図５（Ｂ）に示すように、内部導電層２ａを、基板１の３つの端面から露出させ、それらの露出部分をシールド層９と直接接続するようにしても良い。
また、図５（Ｃ）に示すように、内部導電層２ａを、基板１の端面全周から露出させ、その露出部分をシールド層９と直接接続するようにしても良い。
このように、内部導電層２ａを、基板１の３つの端面あるいは４つの端面から露出させ、シールド層９と接続させるようにすれば、実装部品７がシールド層９および内部導電層２ａに囲まれるため、実装部品７が外部のノイズ信号からを影響を受けにくくなるとともに、回路モジュールの外部へノイズ信号を放出することもなくなる。
［第２実施形態］
図６に、本発明の第２実施形態にかかる回路モジュール２００を示す。ただし、図６は、回路モジュール２００の断面図である。
第２実施形態にかかる回路モジュール２００は、図１（Ａ）、（Ｂ）に示した第１実施形態にかかる回路モジュール１００の基板１の実装面側の主面（図１（Ａ）における下側の主面）に、更に別の電子部品を実装し、それらの電子部品を被覆した状態で更に別の絶縁層を形成するようにした。
すなわち、図６に示すように、回路モジュール２００は、回路モジュール１００の基板１の実装面側の主面にランド電極１３を設け、ランド電極１３に電子部品１７を実装し、電子部品１７を被覆するように絶縁層２８を形成している。そして、絶縁層２８の表面に、接地用電極１４と端子電極１５を形成している。
なお、基板１への電子部品１７の実装や絶縁層２８の形成は、たとえば、第１実施形態における製造方法の一例において説明した、図２（Ｃ）や図３（Ｄ）に示すように、個々の基板１がまだマザー基板１１の状態である段階でおこなっても良いし、あるいは、図３（Ｆ）に示すように、導電物質１９、マザー基板１１を個々の回路モジュール１００に切断した後の段階でおこなっても良い。
第２実施形態にかかる回路モジュール２００においては、基板により多くの電子部品を実装することが可能になり、より高度化した、より複雑な回路を有する電子回路を備えた回路モジュールを構成することができる。
１：基板
２ａ、２ｂ、２ｃ、２ｄ：内部導電層
（２ａＮ：内部導電層２ａの内部に形成された非形成部）
３、１３：ランド電極
４、１４：接地用電極
５、１５：端子電極
６：ビア導体
７、１７：電子部品
８、２８：絶縁層
９：シールド層

Claims (7)

  1. 内部導電層が形成された、直方体の基板と、
    前記基板の主面に実装された電子部品と、
    前記電子部品を被覆した状態で、前記基板の主面に形成された絶縁層と、
    シールド層と、
    前記内部導電層と接続された接地用電極を備えた回路モジュールであって、
    前記内部導電層は、銀または銀合金からなり、かつ前記基板の内部に２層以上形成され、
    前記基板は、低温焼結セラミックからなり、かつ前記内部導電層の少なくとも２層が露出するように、前記基板の４つの端面の一部分が周状に切り欠かれており、
    前記シールド層は、前記絶縁層の表面から前記周状に切り欠かれた基板の４つの端面の一部分に亘って形成されており、
    前記基板の４つの端面の一部分に形成されている前記シールド層の表面と、前記基板の４つの端面の前記シールド層が形成されていない部分の表面とが面一となっており、
    前記露出している内部導電層の少なくとも２層が、それぞれ、前記シールド層と直接接続されており、
    前記シールド層と直接接続されている前記内部導電層は、前記基板の周状に切り欠かれた部分の外縁より小さい長方形状の第１領域と、前記第１領域と前記シールド層とを接続する第２領域とを含み、前記第２領域は、前記第１領域の相対向する少なくとも１組の２辺の、前記第１領域の四隅を除く部分に形成されている回路モジュール。
  2. 前記第２領域が、前記第１領域の相対向する１組の２辺の中央部に形成されている、請求項１に記載された回路モジュール。
  3. 前記第２領域が、前記第１領域の相対向する２組の２辺の中央部に形成されている、請求項２に記載された回路モジュール。
  4. 前記絶縁層が、前記基板の一方の主面の全面にわたって形成されている、請求項１ないし３のいずれか１項に記載された回路モジュール。
  5. 前記基板の、前記電子部品が実装されていない側の主面に、前記接地用電極が形成されている、請求項１ないし４のいずれか１項に記載された回路モジュール。
  6. 前記基板の、前記電子部品が実装されていない側の主面に、更に別の電子部品が実装され、当該電子部品を被覆した状態で、前記基板の主面に更に別の絶縁層が形成され、当該絶縁層の表面に、前記接地用電極が形成されている、請求項１ないし４のいずれか１項に記載された回路モジュール。
  7. 前記シールド層と直接接続されている、少なくとも２層からなる前記内部導電層が、前記基板の内部において導電ビアにより相互に接続されている、請求項１ないし６いずれか１項に記載された回路モジュール。
JP2011158009A 2011-07-19 2011-07-19 回路モジュール Expired - Fee Related JP5668627B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011158009A JP5668627B2 (ja) 2011-07-19 2011-07-19 回路モジュール
US13/535,387 US8809694B2 (en) 2011-07-19 2012-06-28 Circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011158009A JP5668627B2 (ja) 2011-07-19 2011-07-19 回路モジュール

Publications (2)

Publication Number Publication Date
JP2013026330A JP2013026330A (ja) 2013-02-04
JP5668627B2 true JP5668627B2 (ja) 2015-02-12

Family

ID=47554996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011158009A Expired - Fee Related JP5668627B2 (ja) 2011-07-19 2011-07-19 回路モジュール

Country Status (2)

Country Link
US (1) US8809694B2 (ja)
JP (1) JP5668627B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804213B2 (en) 2018-05-17 2020-10-13 Kabushiki Kaisha Toshiba Circuit apparatus

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
JP2014183181A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
TWI601249B (zh) * 2013-05-22 2017-10-01 鐘化股份有限公司 Cooling structure
CN103400825B (zh) * 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8975735B2 (en) * 2013-08-08 2015-03-10 Infineon Technologies Ag Redistribution board, electronic component and module
TWI526132B (zh) * 2013-12-13 2016-03-11 Mpi Corp Correction film structure
US10026701B1 (en) * 2014-07-28 2018-07-17 National Technology & Engineering Solutions Of Sandia, Llc Electromagnetic isolation structure
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
JP6332190B2 (ja) 2015-07-31 2018-05-30 株式会社村田製作所 セラミック配線基板、電子回路モジュールおよび電子回路モジュールの製造方法
TWI656543B (zh) * 2015-10-16 2019-04-11 日商村田製作所股份有限公司 Electronic parts
KR101843249B1 (ko) * 2016-03-08 2018-03-28 삼성전기주식회사 전자 소자 모듈 및 전자 소자 모듈의 차폐 측정 방법
CN109075131A (zh) 2016-03-31 2018-12-21 株式会社村田制作所 电路模块
JP6681012B2 (ja) * 2016-08-08 2020-04-15 株式会社村田製作所 積層回路基板、積層電子部品およびモジュール
JP6757213B2 (ja) * 2016-09-13 2020-09-16 太陽誘電株式会社 半導体装置の製造方法
KR101896435B1 (ko) * 2016-11-09 2018-09-07 엔트리움 주식회사 전자파차폐용 전자부품 패키지 및 그의 제조방법
CN110036469B (zh) * 2016-12-02 2023-05-12 株式会社村田制作所 高频模块
WO2018110215A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 モジュール部品
JP6624083B2 (ja) * 2017-01-12 2019-12-25 株式会社村田製作所 電子部品
CN107046021A (zh) * 2017-06-08 2017-08-15 安徽安努奇科技有限公司 一种芯片级封装结构及其制备方法
JP6908127B2 (ja) * 2017-11-02 2021-07-21 株式会社村田製作所 回路モジュール
JP7074201B2 (ja) * 2018-09-27 2022-05-24 株式会社村田製作所 モジュールおよびその製造方法
WO2020196522A1 (ja) * 2019-03-26 2020-10-01 株式会社村田製作所 モジュール
WO2022230683A1 (ja) * 2021-04-26 2022-11-03 株式会社村田製作所 高周波モジュール及び通信装置
US11862688B2 (en) * 2021-07-28 2024-01-02 Apple Inc. Integrated GaN power module

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342896A (ja) 1989-07-11 1991-02-25 Nec Data Terminal Ltd 多層プリント基板
JPH08186978A (ja) 1994-12-29 1996-07-16 Tdk Corp 複合フェライトモールドｄｃ／ｄｃコンバータ
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
US6538196B1 (en) * 1999-10-28 2003-03-25 Ericsson Inc. Electric module structure formed with a polymer shrunk material
US7166910B2 (en) * 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
US6633005B2 (en) * 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
JP3738755B2 (ja) * 2002-08-01 2006-01-25 日本電気株式会社 チップ部品を備える電子装置
EP1394857A3 (en) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP2005235807A (ja) * 2004-02-17 2005-09-02 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
EP1843391A4 (en) * 2005-10-26 2009-12-30 Murata Manufacturing Co ELECTRONIC LAYER COMPONENT, ELECTRONIC DEVICE AND METHOD FOR PRODUCING AN ELECTRONIC LAYER COMPONENT
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
WO2007114224A1 (ja) * 2006-03-29 2007-10-11 Kyocera Corporation 回路モジュール及び無線通信機器、並びに回路モジュールの製造方法
KR101057368B1 (ko) * 2007-01-31 2011-08-18 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US8508036B2 (en) * 2007-05-11 2013-08-13 Tessera, Inc. Ultra-thin near-hermetic package based on rainier
FI20070415L (fi) * 2007-05-25 2008-11-26 Elcoteq Se Suojamaadoitus
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
DE112009000666T5 (de) * 2008-03-24 2011-07-28 Murata Mfg. Co., Ltd., Kyoto Verfahren zum Herstellen eines Elektronikkomponentenmoduls
WO2009122835A1 (ja) * 2008-03-31 2009-10-08 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
JP5402482B2 (ja) * 2009-10-01 2014-01-29 パナソニック株式会社 モジュールとモジュールの製造方法
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
JP2011124366A (ja) * 2009-12-10 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
US8084300B1 (en) * 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804213B2 (en) 2018-05-17 2020-10-13 Kabushiki Kaisha Toshiba Circuit apparatus

Also Published As

Publication number Publication date
JP2013026330A (ja) 2013-02-04
US8809694B2 (en) 2014-08-19
US20130020119A1 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
JP5668627B2 (ja) 回路モジュール
US10535581B2 (en) Module for heat generating electronic component
US10916496B2 (en) Circuit module
JP2976049B2 (ja) 積層電子部品
US10014111B2 (en) Substrate terminal mounted electronic element
WO2007060784A1 (ja) 回路モジュールの製造方法および回路モジュール
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
JP2014107552A (ja) 多層回路基板及びその製作方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
KR20070083505A (ko) 세라믹 다층 기판
JP2018121005A (ja) 電子素子実装用基板、電子装置および電子モジュール
CN104160459A (zh) 基板内置用芯片电阻器及其制造方法
US9538644B2 (en) Multilayer wiring substrate and module including same
JP5704177B2 (ja) 電子部品
US9370092B2 (en) Multilayer wiring board
JP2021005674A (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
CN111527596A (zh) 电路基板、电子部件搭载用基板及其制造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP3257531B2 (ja) 積層電子部品
WO2012165111A1 (ja) 多層基板の製造方法および多層基板
JP6959785B2 (ja) 回路基板、電子部品および電子モジュール
WO2017077837A1 (ja) 部品実装基板
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
US20140085845A1 (en) Thick-film hybrid circuit structure and method of manufacture the same
JP6181455B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141201

R150 Certificate of patent or registration of utility model

Ref document number: 5668627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees