[go: up one dir, main page]

KR100969146B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100969146B1
KR100969146B1 KR1020090013605A KR20090013605A KR100969146B1 KR 100969146 B1 KR100969146 B1 KR 100969146B1 KR 1020090013605 A KR1020090013605 A KR 1020090013605A KR 20090013605 A KR20090013605 A KR 20090013605A KR 100969146 B1 KR100969146 B1 KR 100969146B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode layer
sio
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090013605A
Other languages
English (en)
Inventor
정주용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090013605A priority Critical patent/KR100969146B1/ko
Priority to US12/707,312 priority patent/US8421103B2/en
Priority to EP10153771A priority patent/EP2221892B1/en
Priority to CN201310314297.4A priority patent/CN103441199B/zh
Priority to CN201010121491.7A priority patent/CN101807637B/zh
Application granted granted Critical
Publication of KR100969146B1 publication Critical patent/KR100969146B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8582—Means for heat extraction or cooling characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8581—Means for heat extraction or cooling characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
실시 예에 따른 반도체 발광소자는, 전극층; 상기 전극층 아래에 화합물 반도체층이 적층된 발광 구조물; 상기 전극층 위에 복수개가 이격된 휨 방지부재; 상기 전극층 위에 형성되며 상기 휨 방지부재 사이에 배치된 전도성 지지부재를 포함한다.
LED, 수직형 구조

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}
실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 전도성 지지부재의 영역에 소정 패턴의 휨 방지부재를 형성시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 소정 패턴의 휨 방지 부재에 의해 본딩에 의한 충격이나 열에 의한 칩의 휨 문제를 개선시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예에 따른 반도체 발광소자는, 전극층; 상기 전극층 아래에 화합물 반도체층이 적층된 발광 구조물; 상기 전극층 위에 복수개가 이격된 비전도성 휨 방지부재; 상기 전극층 위에 형성되며 상기 휨 방지부재 사이에 배치된 전도성 지지부재를 포함한다.
실시 예에 따른 반도체 발광소자 제조방법은, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 제2도전형 반도체층 위에 전극층을 형성하는 단계; 상기 전극층 위에 복수개가 서로 이격된 패턴 형태의 휨 방지부재를 형성하는 단계; 상기 전극층 위에 상기 휨 방지부재 사이에 전도성 지지부재를 형성하는 단계를 포함한다.
실시 예는 외부 충격으로부터 발광 구조물을 보호할 수 있는 효과가 있다.
실시 예는 본딩에 따른 충격으로부터 LED 칩의 특성 저하를 방지할 수 있다.
실시 예는 열에 의한 LED 칩의 휨을 최소화시켜 줄 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 이러한 실시 예를 설명함에 있어서, 각 층의 위 또는 아래에 대한 정의는 각 도면을 기준으로 설명하기로 하며, 각 구성 요소의 두께는 일 예이며 도면을 기준으로 한정하지는 않는다.
도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 단면도이다.
도 1을 참조하면, 반도체 발광소자(100)는 제 1도전형 반도체층(110), 활성층(120), 제 2도전형 반도체층(130), 아이솔레이션층(140), 전극층(150), 휨 방지부재(160), 전도성 지지부재(170) 및 제 1전극(115)을 포함한다.
상기 제 1도전형 반도체층(110)은 제1도전형 도펀트가 도핑된 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn , Se, Te 등을 포함한다.
상기 제 1도전형 반도체층(110)의 아래에는 제 1전극(115)이 소정의 패턴으로 형성될 수 있다.
상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 또는 다중 양자우물 구조로 형성되는 데, 예컨대, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)은 발광 재료에 따라 양자 우물층 및 양자 장벽층의 재료가 달라 질 수 있으며, 이에 대해 한정하지는 않는다. 상기 활성층(120)의 위 또는/및 아래에는 클래드층이 형성될 수도 있다.
상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Be, Zn 등의 원소계열을 포함한다.
상기 제1도전형 반도체층(110), 활성층(120) 및 제2도전형 반도체층(130)은 발광 구조물로 정의될 수 있다. 상기 제1도전형 반도체층(110)은 p형 반도체층, 상기 제2도전형 반도체층(130)은 n형 반도체층으로 구현될 수 있으며, 상기 제2도전형 반도체층(130) 위에 N형 또는 P형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물은 상기의 N-P 접합 구조뿐만 아니라, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(130)의 외측 둘레에는 틀 형태로 아이솔레이션층(140)이 형성될 수 있으며, 상기 아이솔레이션층(140)은 절연 물질 또는 전도성 물질로 형성될 수 있으며, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 , ITO, IZO, AZO, IZTO, IAZO, IGZO, IGTO, ATO 등을 포함할 수 있다. 상기 아이솔레이션층(140)은 형성하지 않을 수 있다.
상기 제2도전형 반도체층(130) 위에는 전극층(150)이 형성된다. 상기 전극 층(150)은 Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 이들의 합금 등으로 형성될 수 있다. 또한 상기 전극층(150)은 오믹 특성을 갖는 반사 전극 재료로 형성될 수 있다. 상기 전극층(150)과 상기 제2도전형 반도체층(130) 사이에는 오믹 특성을 갖는 물질이 소정 패턴으로 형성될 수도 있으며, 이에 대해 한정하지는 않는다.
상기 휨 방지부재(160)는 상기 전극층(150) 위에 소정 패턴으로 형성될 수 있다. 상기 휨 방지부재(160)는 소정의 강도를 갖는 물질, 내열성 물질, 비전도성 물질 등을 선택적으로 이용하여 형성될 수 있으며, 예컨대 Si02, Si3N4, Al203, TiO2, SiOx, SiNx2, SiNx, SiOxNy, 포토레지스터등 중에서 어느 하나로 형성된다. 다시 말하면, 상기 휨 방지 부재(160)는 상기 전도성 지지부재(170)의 열 팽창 계수와 동일하거나 유사한 비 전도성 재료로 형성될 수 있다.
상기 휨 방지부재(150)의 두께는 상기 전도성 지지부재(170)의 두께와 동일한 두께로 형성되며, 상단이 외부에 노출될 수 있다.
상기 휨 방지부재(160)는 복수개가 서로 이격되는 소정 형태의 패턴으로 형성되는 데, 원 기둥 또는 다각 기둥 형상, 소정 길이를 갖는 막대 형상, 반원 형상, 동심원 형상, 또는 적어도 1번 이상 교차되는 패턴(예: 십자형 또는 매트릭스형) 등으로 형성될 수 있으며, 이러한 패턴 형상은 변경될 수 있다.
상기 전극층(150) 위에는 전도성 지지부재(170)가 형성될 수 있으며, 상기 전도성 지지부재(170)는 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo) 등과 같은 물 질로 형성될 수 있다.
상기 휨 방지부재(160)는 상기 전도성 지지부재(170)의 영역에 복수개가 서로 이격되어 배치됨으로써, 반도체 발광소자(100)의 전체 영역에 대해 소정의 강도를 제공할 수 있다. 예컨대, 상기 제1전극(115)으로 와이어 본딩이 수행될 때 상기 본딩시 가해지는 충격으로부터 LED 칩이 휘어지는 것을 방지해 준다. 또한 상기 휨 방지부재(160)은 LED 칩에서 발생되는 열로부터 상기 LED 칩이 휘어지는 것을 방지할 수 있다. 또한 LED 칩이 깨지거나 박리되어 칩 특성을 저하시키는 문제를 개선할 수 있다.
도 2 내지 도 5는 실시 예에 따른 휨 방지부재의 패턴을 나타낸 도면이다.
도 2를 참조하면, 휨 방지부재(160)는 상기 전도성 지지부재(170)의 내측 영역에서 일정 크기의 사각형 기둥 형상의 패턴이 일정 간격으로 배치되어 있으며, 그 배치 간격은 주기적 또는 불규칙한 주기로 형성될 수 있다. 또한 상기 휨 방지부재(160)는 삼각 기둥, 사각 기둥 등과 같은 다각 기둥 형상으로 형성될 수 있다.
도 3을 참조하면, 전도성 지지부재(170)의 내측 영역에서 휨 방지부재(161)는 일정 크기의 원 기둥 형상의 패턴이 일정 간격으로 배치되어 있으며, 그 배치 간격은 주기적 또는 불규칙한 주기로 형성될 수 있다. 또한 상기 휨 방지부재(161)는 원 기둥, 타원 기둥과 같은 소정의 곡률을 갖는 기둥 형상을 포함할 수 있다.
도 4를 참조하면, 휨 방지부재(160)는 상기 전도성 지지부재(170)의 내측 영역에서 일정 길이의 막대 형태의 패턴이 일정 간격으로 배치되어 있으며, 그 배치 간격은 주기적 또는 불규칙한 주기로 형성될 수 있다. 또한 상기 휨 방지부재(162) 의 그 단면은 사각 기둥, 반구형 형태일 수 있으며, 이에 대해 한정하지는 않는다.
도 5를 참조하면, 휨 방지부재(160)는 상기 전도성 지지부재(170)의 내측 영역에서 일정 길이의 막대 형태의 패턴이 일정 간격 또는 불규칙 간격으로 배치되어 있으며, 적어도 1회 이상은 다른 패턴과 교차되는 구조이다. 상기 두 패턴이 교차되는 형태는 서로 직각으로 교차하거나 서로 소정 각도로 교차될 수 있으며, 이에 대해 한정하지는 않는다.
도 6내지 도15는 제1실시 예에 따른 반도체 발광소자의 제조과정을 나타낸 도면이다.
도 6을 참조하면, 기판(101) 위에는 제 1도전형 반도체층(110)이 형성되고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다.
상기 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101) 위에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수도 있으며, 박막 성장 후 제거될 수도 있다.
상기 기판(101) 위에는 질화물 반도체가 성장되는 데, 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의 해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 제 1도전형 반도체층(110)은 n형 반도체층으로, 상기 제 2도전형 반도체층(130)은 p형 반도체층으로 구현할 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다. 상기 p형 반도체층은 Mg와 같은 p형 도펀트가 도핑되며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.
상기 제1도전형 반도체층(110), 상기 활성층(120), 상기 제2도전형 반도체층(130)의 위 또는/및 아래에는 다른 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(110), 상기 활성층(120), 상기 제2도전형 반도체층(130)은 발광 구조물로 정의될 수 있다. 또한 상기 발광 구조물(135)은 상기의 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(130) 위의 내측 영역(142)은 개방되고, 외측 둘레에는 틀 형태로 아이솔레이션층(140)이 형성된다. 상기 아이솔레이션층(140)은 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 , ITO, IZO, AZO, IZTO, IAZO, IGZO, IGTO, ATO 등을 포함할 수 있다. 상기 아이솔레이션층(140)은 상기 제2도전형 반도체층(130)과의 접착력을 개선시켜 주어 박리 문제를 최소화할 수 있다. 또한 상기 아이솔레이션층(140)은 절연물질인 경우, 전도성 지지부재와 제2도전형 반도체층 사이를 이격시켜 줄 수 있다.
도 7을 참조하면, 상기 제2도전형 반도체층(130) 위의 일부 또는 전 영역에는 전극층(150)이 형성되며, 상기 전극층(150)은 씨드 금속, 오믹 금속, 반사 금속 중 적어도 한 특성을 갖는 재료 예컨대, Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 이들의 합금 등으로 형성될 수 있으며, 상기 재료로 한정하지는 않는다. 상기 전극층(150)은 상기 제2도전형 반도체층(130) 및 상기 아이솔레이션층(140) 위에 형성될 수 있다.
도 8을 참조하면, 상기 전극층(150) 위에는 휨 방지부재(160)가 형성된다. 상기 휨 방지부재(160)는 스퍼터링 방식, 전자빔 증착 방식, CVD 또는 PECVD 방식 중 어느 한 방식으로, 상기 전극층(150) 위에 복수개가 서로 이격되는 소정 패턴 형태로 형성될 수 있다. 상기 휨 방지부재(160)는 소정의 강도를 갖는 물질, 내열성 물질, 절연성 물질 등을 선택적으로 이용하여 형성될 수 있으며, 예컨대 Si02, Si3N4, Al203, TiO2, SiOx, SiNx2, SiNx, SiOxNy, 포토레지스터 등 중에서 어느 하나로 형성된다.
상기 휨 방지부재(150)의 두께(T1)는 상기 전도성 지지부재(160)의 두께와 동일하도록 형성될 수 있다.
상기 휨 방지부재(160)는 패턴 형상은 기둥 형상, 막대 형상, 반원 형태, 동심원 형상, 또는 적어도 1번 이상 교차되는 형상의 패턴(예: 십자형, 매트릭스형) 등으로 형성될 수 있으며, 이러한 패턴 형상은 변경될 수 있다.
도 9를 참조하면, 상기 전극층(150) 위에는 전도성 지지부재(170)가 형성될 수 있으며, 상기 전도성 지지부재(170)는 전해 도금 공정에 의해 형성되며, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo) 등과 같은 물질로 형성될 수 있다.
상기 전도성 지지부재(170)의 내측 영역에는 도 2 내지 도 5와 같은 패턴 형태를 포함하는 휨 방지 부재(160)가 배치된 구조이다.
상기 전도성 지지부재(170)의 두께는 상기 휨 방지부재(160)과 동일한 두께(T1)로 형성될 수 있다. 이 경우, 상기 전도성 지지부재(170)과 상기 휨 방지부재(160)은 상면 즉, 칩에서의 베이스면이 평탄한 면이 되어야 전기적 신뢰성을 제공할 수 있다.
상기 휨 방지 부재(160)는 반도체 발광소자(100)의 전체 영역에 대해 소정의 강도를 제공할 수 있다. 예컨대, 상기 제1전극(115)으로 와이어 본딩이 수행될 때 상기 본딩시 가해지는 충격으로부터 LED 칩이 휘어지는 것을 방지해 준다. 또한 상기 휨 방지부재(160)은 LED 칩에서 발생되는 열로부터 상기 LED 칩이 휘어지는 것을 방지할 수 있다. 또한 LED 칩이 깨지거나 박리되어 칩 특성을 저하시키는 문제를 개선할 수 있다.
여기서, 상기 휨 방지 부재(160)과 상기 전도성 지지부재(170) 사이의 두께가 서로 다른 수 있다.
예컨대, 도 10과 같이, 휨 방지 부재(160)의 두께(T1)가 상기 전도성 지지부재(170)의 두께(T2)보다 두껍게 형성된 경우, 상기 휨 방지 부재(160)와 상기 전도성 지지부재(170)는 T2 두께 이하(도 11의 TO)로 커팅하거나 폴리싱 과정을 거쳐 도 11과 같이 평탄화시켜 줄 수 있다.
또는 도 12와 같이, 전도성 지지부재(170)의 두께(T4)가 상기 휨 방지부재(160)의 두께(T3)보다 두껍게 형성된 경우, 상기 휨 방지 부재(160)와 상기 전도성 지지부재(170)는 T3 두께 이하(도 11의 TO)로 커팅하거나 폴리싱 과정을 거쳐 도 11과 같이 평탄화시켜 줄 수 있다.
도 9 및 13을 참조하면, 상기 전도성 지지부재(170)가 형성되면, 상기 기판(도 9의 101)을 물리적 또는/및 화학적 제거 방법으로 제거하게 된다. 상기 기판(101)의 제거 방법은 레이저 리프트 오프(LLO : Laser Lift Off) 과정으로 제거하게 된다. 즉, 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식(LLO : Laser Lift Off)으로 상기 기판(101)을 분리시켜 준다. 또는 상기 기판(101)과 상기 제 1도전형 반도체층(110) 사이에 다른 반도체층(예: 버퍼층)이 형성된 경우, 습식 식각 액을 이용하여 상기 버퍼층을 제거하여, 상기 기판을 분리할 수도 있다. 상기 기판(101)이 제거된 상기 제 1도전형 반도체층(110)의 표면에 대해 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공정을 수행할 수 있다.
도 13 및 도 14를 참조하면, 칩과 칩 경계 영역(즉, 채널 영역)에 대해 메사 에칭하여 제거한 다음, 칩 단위로 분리하게 된다. 이때 상기 발광 구조물(135)의 외곽 홈(137)은 상기 아이솔레이션층(140)의 외측 영역이 노출된다.
도 15를 참조하면, 상기 제1도전형 반도체층(110)의 아래에 소정 패턴을 갖는 제1전극(115)을 형성시켜 준다. 여기서, 상기 제1전극(115)의 형성 과정은 상기 메 사 에칭 전 또는 메사 에칭 후 또는 칩 분리 후 수행될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극(115)을 통해 본딩시 가해지는 충격은 상기 휨 방지부재(160)가 지지해 줌으로써, 웨이퍼의 휨 방지는 물론, 상기 발광 구조물(135)이 휘어지는 등의 문제가 제거될 수 있다. 또한 상기 휨 방지부재(160)는 LED 칩에서 발생되는 열로부터 상기 LED 칩이 휘어지는 것을 방지하게 된다.
도 16은 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 상기 제2실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 제1실시 예의 설명을 참조하고, 그 중복 설명은 생략하기로 한다.
도 16을 참조하면, 반도체 발광소자(100A)는 제 1도전형 반도체층(110), 활성층(120), 제 2도전형 반도체층(130), 아이솔레이션층(140), 전극층(150), 휨 방지부재(160), 충격 보호 부재(165), 전도성 지지부재(170) 및 제 1전극(115)을 포함한다.
상기 전극층(150) 위에는 휨 방지부재(160), 충격 보호 부재(165) 및 전도성 지지부재(170)가 소정 패턴으로 형성된다.
상기 휨 방지부재(160)는 상기 전극층(150)의 외측 영역에 소정의 패턴으로 형성되고, 상기 충격 보호부재(165)는 상기 제1전극(115)와 대응되는 영역에 형성될 수 있다.
상기 충격 보호 부재(165)는 직접적인 충격으로부터 LED 칩을 보호하기 위해 형성되는 것으로서, 상기 제1전극(115)의 형성 위치에 대응되어 형성되며, W, Mo와 같은 고용융점 금속 재료이거나, 고강도의 전도성 금속 재료를 이용할 수 있다. 상기 충격 보호 부재(165)는 강도 보강을 위해 최소 1um이상의 두께로 형성될 수 있으며, 예컨대 1~10um의 두께로 형성될 수 있다.
상기 충격 보호 부재(165)는 제1전극 개수 또는 패턴과 동일한 개수 또는 패턴으로 형성될 수 있다. 상기 제1전극(115)은 본딩 패드로서, 상기 충격 보호 부재(165)는 본딩시 가해지는 충격으로부터 지탱해 주어, 상기 반도체층(110,120,130)이 휘어지는 충격을 최소화시켜 준다. 이에 따라 최종 완성된 LED 칩이 깨지거나 박리되어 칩 특성을 저하시키는 문제를 개선할 수 있다.
도 17은 제3실시 예에 따른 반도체 발광소자를 나타낸 도면이다. 상기 제3실시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 부분은 제1실시 예를 참조하며, 중복 설명은 생략하기로 한다.
도 17을 참조하면, 반도체 발광소자(100B)는 제 1도전형 반도체층(110), 활성층(120), 제 2도전형 반도체층(130), 아이솔레이션층(140A), 전극층(150), 휨 방지부재(160), 전도성 지지부재(170) 및 제 1전극(115)을 포함한다.
상기 아이솔레이션층(140A)은 상기 제2도전형 반도체층(140)의 외측 둘레에 틀 형태로 형성되며, 상기 발광 구조물(110,120,130)의 외측(111,121,131)을 전기적으로 비활성화시켜 주는 띠 형태의 절연돌기(147)가 형성된다. 상기 아이솔레이 션층(140A)은 절연 재질 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3로 형성되며, 상기 절연 돌기(147)는 띠 형태 또는 폐 루프 형태로 형성되어, 상기 발광 구조물(110,120,130)의 내측 영역(A1)은 활성화되고, 외측 영역(A2)은 비 활성화된다. 이에 따라 상기 내측 영역(A1)의 발광 구조물(110,120,130)은 외벽의 각 층이 습기 등으로 인해 단락되더라도, 정상적으로 동작할 수 있게 된다.
상기 절연 돌기(147)의 형성 위치는 칩 외벽 또는 그 외벽 안쪽 위치로 변경될 수 잇다. 상기 절연 돌기(147)는 발광 구조물의 반도체층(110,120,130)과 아이솔레이션층(140A) 사이의 접착력을 강화시켜 줄 수 있다.
도 18은 제4실시 예에 따른 반도체 발광소자를 나타낸 도면이다. 상기 제4실 시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 부분은 제1실시 예를 참조하며, 중복 설명은 생략하기로 한다.
도 18을 참조하면, 반도체 발광소자(100C)는 제 1도전형 반도체층(110), 활성층(120), 제 2도전형 반도체층(130), 전극층(150), 휨 방지부재(160), 전도성 지지부재(170) 및 제 1전극(115)을 포함한다.
상기 제1도전형 반도체층(110)의 아래에는 소정의 러프니스(112)가 형성될 수 있으며, 이러한 러프니스(112)의 패턴에 대해 한정하지는 않는다.
상기 제2도전형 반도체층(130) 위에 아이솔레이션층(도 1의 140)을 형성하지 않고, 전극층(150)이 형성될 수 있다. 상기 전극층(150) 위에는 상기 전도성 지지 부재(17)의 두께로 휨 방지부재(160)가 형성될 수 있다.
상기 전극층(150)은 상기 제2도전형 반도체층(130)의 내측 영역에 형성되며, 발광 구조물(135)의 외곽 홈(137)에는 상기 전극층(150)이 노출되지 않게 형성될 수 있다. 이에 따라 일부 휨 방지부재(160)은 상기 제2도전형 반도체층(130) 위에 형성될 수 있다.
이에 따라 상기 휨 방지부재(160)는 상기 제2도전형 반도체층(130) 위에서 LED 칩이 외부 충격이나 열에 의해 휘어지는 것을 방지할 수 있다.
도 19는 제5실시 예에 따른 반도체 발광소자를 나타낸 도면이다. 상기 제5실 시 예를 설명함에 있어서, 상기 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 부분은 제1실시 예를 참조하며, 중복 설명은 생략하기로 한다.
도 19를 참조하면, 반도체 발광소자(100D)는 제 1도전형 반도체층(110), 활성층(120), 제 2도전형 반도체층(130), 전극층(150), 휨 방지부재(160), 전도성 지지부재(170) 및 제 1전극(115)을 포함한다.
반도체 발광소자(100D)는 발광 구조물(135)의 외벽에 커팅 홈이 형성되지 않을 수 있으며, 상기 발광 구조물(135)와 전도성 지지부재(170)의 직경이 동일한 크기로 형성될 수 있다.
상기에서 개시한 제1내지 제5실시 예는 각 실시 예의 독립적인 특징과 함께, 다른 실시 예에 선택적으로 적용될 수 있으며, 이는 실시 예의 기술적 범위 내에서 변경 가능하다. 또한 실시 예의 특징으로서, 휨 방지부재이 개시된 특징은 수직형 반도체 발광소자뿐만 아니라, 수평형 반도체 발광소자의 기판 위에 형성될 수 있 다.
또한 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제 1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 2내지 도 5는 실시 예에 따른 휨 방지부재의 패턴을 나타낸 도면이다.
도 6 내지 도 15는 제1실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면이다.
도 16은 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 17은 제3실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 18은 제4실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 19는 제5실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.

Claims (14)

  1. 전극층;
    상기 전극층 아래에 화합물 반도체층이 적층된 발광 구조물;
    상기 전극층 위에 복수개가 이격된 패턴 형태의 휨 방지부재;
    상기 전극층 위에 형성되며 상기 휨 방지부재 사이에 배치된 전도성 지지부재를 포함하는 반도체 발광소자.
  2. 제 1항에 있어서,
    상기 휨 방지부재는 Si02, Si3N4, Al203, TiO2, SiOx, SiNx2, SiNx, SiOxNy, 포토 레지스터 중에서 어느 하나로 형성되는 반도체 발광소자.
  3. 제 1항 또는 제 2항에 있어서,
    상기 휨 방지부재는 복수개의 기둥 형상의 패턴, 복수개의 막대 형상의 패턴, 복수개 패턴이 적어도 1회 교차되는 패턴 중 적어도 한 패턴을 포함하는 반도체 발광소자.
  4. 제 1항 또는 제 2항에 있어서,
    상기 휨 방지부재의 두께는 상기 전도성 지지부재와 동일한 두께로 형성되는 반도체 발광소자.
  5. 제 1항 또는 제 2항에 있어서,
    상기 발광 구조물 위의 외측 둘레와 상기 전극층 사이에 틀 형태로 형성된 아이솔레이션층을 포함하며,
    상기 아이솔레이션층은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2, ITO, IZO, AZO, IZTO, IAZO, IGZO, IGTO, ATO 중 어느 하나를 포함하는 반도체 발광소자.
  6. 제 5항에 있어서,
    상기 발광 구조물의 외벽에 상기 아이솔레이션층의 단부가 노출되도록 커팅된 외곽 홈을 포함하는 반도체 발광소자.
  7. 제1항에 있어서,
    상기 발광 구조물 위의 외측 둘레와 상기 전극층 사이에 틀 형태로 형성되며, 일부가 상기 발광 구조물의 일부 반도체층까지 연장된 절연 돌기를 포함하는 아이솔레이션층을 포함하며,
    상기 아이솔레이션층은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 중 어느 하나를 포함하는 반도체 발광소자.
  8. 제1항에 있어서,
    상기 발광 구조물은 3족-5족 화합물로 이루어진 P-N 접합, N-P 접합, P-N-P 접합, N-P-N 접합 중 어느 하나를 포함하며,
    상기 발광 구조물 아래에 형성된 제1전극을 포함하는 반도체 발광소자.
  9. 제8항에 있어서,
    상기 전극층 위에 상기 제1전극과 대응되게 형성된 충격 보호 부재를 포함하며,
    상기 충격 보호 부재는 W, Mo를 선택적으로 포함하는 반도체 발광소자.
  10. 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계;
    상기 제2도전형 반도체층 위에 전극층을 형성하는 단계;
    상기 전극층 위에 복수개가 서로 이격된 패턴 형태의 휨 방지부재를 형성하는 단계;
    상기 전극층 위에 상기 휨 방지부재 사이에 전도성 지지부재를 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  11. 제 10항에 있어서,
    상기 휨 방지부재 및 상기 전도성 지지부재는 서로 동일한 두께로 커팅 또는 폴리싱되는 반도체 발광소자 제조방법.
  12. 제 10항에 있어서,
    상기 발광 구조물의 상측 둘레와 상기 전극층 사이에 틀 형태로 절연 재질 또는 전도성 재질의 아이솔레이션층을 형성하는 반도체 발광소자 제조방법.
  13. 제 10항에 있어서,
    기판 위에 상기 제1도전형 반도체층이 형성되며,
    상기 전도성 지지부재를 베이스에 위치시킨 후, 상기 기판을 제거하는 단계;
    상기 기판 분리 후 칩 단위로 분리하는 단계를 포함하는 반도체 발광소자 제조방법.
  14. 제10항에 있어서,
    상기 휨 방지부재는 Si02, Si3N4, Al203, TiO2, SiOx, SiNx2, SiNx, SiOxNy, 포토레지스터 중에서 적어도 하나를 포함하는 반도체 발광소자 제조방법.
KR1020090013605A 2009-02-18 2009-02-18 반도체 발광소자 및 그 제조방법 Expired - Fee Related KR100969146B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090013605A KR100969146B1 (ko) 2009-02-18 2009-02-18 반도체 발광소자 및 그 제조방법
US12/707,312 US8421103B2 (en) 2009-02-18 2010-02-17 Semiconductor light emitting device and light emitting device package including the same
EP10153771A EP2221892B1 (en) 2009-02-18 2010-02-17 Semiconductor light emitting device and light emitting device package including the same
CN201310314297.4A CN103441199B (zh) 2009-02-18 2010-02-20 半导体发光器件
CN201010121491.7A CN101807637B (zh) 2009-02-18 2010-02-20 半导体发光器件和包括其的发光器件封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090013605A KR100969146B1 (ko) 2009-02-18 2009-02-18 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100969146B1 true KR100969146B1 (ko) 2010-07-08

Family

ID=42136369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013605A Expired - Fee Related KR100969146B1 (ko) 2009-02-18 2009-02-18 반도체 발광소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US8421103B2 (ko)
EP (1) EP2221892B1 (ko)
KR (1) KR100969146B1 (ko)
CN (2) CN103441199B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101838017B1 (ko) * 2011-05-24 2018-03-13 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101785644B1 (ko) * 2011-01-26 2017-10-16 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
CN110265517B (zh) * 2013-07-17 2024-03-29 晶元光电股份有限公司 发光元件
DE102013107967B4 (de) 2013-07-25 2021-05-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips
CN105702818B (zh) * 2016-02-04 2019-01-01 易美芯光（北京）科技有限公司 一种垂直结构芯片及其制备方法
CN105702827B (zh) * 2016-02-04 2019-01-18 易美芯光（北京）科技有限公司 一种新型垂直结构芯片及其制备方法
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
WO2019041311A1 (zh) * 2017-09-01 2019-03-07 深圳前海小有技术有限公司 复合衬底及其制备方法以及包括该复合衬底的半导体器件
DE102019126021A1 (de) * 2019-09-26 2021-04-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706951B1 (ko) 2005-08-17 2007-04-12 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR20070082278A (ko) * 2006-02-16 2007-08-21 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
KR20090004044A (ko) * 2007-07-06 2009-01-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863678B2 (ja) 1992-09-28 1999-03-03 三菱電機株式会社 半導体レーザ装置及びその製造方法
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
US6597717B1 (en) * 1999-11-19 2003-07-22 Xerox Corporation Structure and method for index-guided, inner stripe laser diode structure
US7064355B2 (en) * 2000-09-12 2006-06-20 Lumileds Lighting U.S., Llc Light emitting diodes with improved light extraction efficiency
US6869820B2 (en) * 2002-01-30 2005-03-22 United Epitaxy Co., Ltd. High efficiency light emitting diode and method of making the same
KR100961324B1 (ko) * 2002-03-22 2010-06-04 니치아 카가쿠 고교 가부시키가이샤 질화물 형광체와 그 제조 방법 및 발광 장치
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
CN1672260A (zh) * 2002-07-31 2005-09-21 奥斯兰姆奥普托半导体有限责任公司 可表面安装的半导体器件及其制造方法
TW560120B (en) * 2002-09-20 2003-11-01 Chung Shan Inst Of Science Nitride based semiconductor laser diode device including a selective growth mask
DE10245631B4 (de) 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
US7824937B2 (en) * 2003-03-10 2010-11-02 Toyoda Gosei Co., Ltd. Solid element device and method for manufacturing the same
EP1665397A2 (en) * 2003-09-16 2006-06-07 Matsushita Electric Industrial Co., Ltd. Led lighting source and led lighting apparatus
EP1668687A4 (en) * 2003-09-19 2007-11-07 Tinggi Tech Private Ltd FABRICATION OF A CONDUCTIVE METAL LAYER ON SEMICONDUCTOR COMPONENTS
CN100386890C (zh) * 2004-04-05 2008-05-07 清华大学 一种GaN基发光二极管的制作方法
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US7329907B2 (en) * 2005-08-12 2008-02-12 Avago Technologies, Ecbu Ip Pte Ltd Phosphor-converted LED devices having improved light distribution uniformity
WO2007058361A1 (ja) 2005-11-21 2007-05-24 Nippon Carbide Industries Co., Inc. 光反射用材料、発光素子収納用パッケージ、発光装置及び発光素子収納用パッケージの製造方法
WO2007091704A1 (en) * 2006-02-08 2007-08-16 Showa Denko K.K. Light-emitting diode and fabrication method thereof
KR20070088145A (ko) * 2006-02-24 2007-08-29 엘지전자 주식회사 발광 다이오드 및 그 제조방법
KR20080093557A (ko) 2007-04-17 2008-10-22 엘지전자 주식회사 질화물계 발광 소자
EP2458653B1 (en) * 2006-06-23 2023-08-30 LG Electronics Inc. Light emitting diode having vertical topology
KR100823699B1 (ko) * 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
KR100836455B1 (ko) * 2007-01-11 2008-06-09 엘지이노텍 주식회사 반도체 발광소자 및 반도체 발광소자의 제조 방법
JP4616856B2 (ja) * 2007-03-27 2011-01-19 株式会社日立製作所 半導体装置、及び半導体装置の製造方法
KR101316115B1 (ko) 2007-03-29 2013-10-11 서울바이오시스 주식회사 수직형 발광 다이오드 제조방법
WO2008123765A1 (en) 2007-04-05 2008-10-16 Kia Kuang Tan Solid state light source mounted directly on aluminum substrate for better thermal performance and method of manufacturing the same
JP4462289B2 (ja) * 2007-05-18 2010-05-12 ソニー株式会社 半導体層の成長方法および半導体発光素子の製造方法
WO2009005477A1 (en) * 2007-07-04 2009-01-08 Tinggi Technologies Private Limited Separation of semiconductor devices
JP4413955B2 (ja) * 2007-07-19 2010-02-10 株式会社東芝 蛍光体および発光装置
JP5188120B2 (ja) 2007-08-10 2013-04-24 新光電気工業株式会社 半導体装置
TWI338941B (en) * 2007-08-22 2011-03-11 Unimicron Technology Corp Semiconductor package structure
KR100945508B1 (ko) * 2007-11-16 2010-03-09 주식회사 하이닉스반도체 제로 캐패시터 램 및 그의 제조방법
KR101064070B1 (ko) * 2008-11-25 2011-09-08 엘지이노텍 주식회사 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706951B1 (ko) 2005-08-17 2007-04-12 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR20070082278A (ko) * 2006-02-16 2007-08-21 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
KR20090004044A (ko) * 2007-07-06 2009-01-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101838017B1 (ko) * 2011-05-24 2018-03-13 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Also Published As

Publication number Publication date
CN101807637A (zh) 2010-08-18
US20100207153A1 (en) 2010-08-19
EP2221892A1 (en) 2010-08-25
CN103441199A (zh) 2013-12-11
CN101807637B (zh) 2014-08-20
CN103441199B (zh) 2016-08-10
EP2221892B1 (en) 2013-01-16
US8421103B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
JP6386015B2 (ja) 発光素子
KR100969146B1 (ko) 반도체 발광소자 및 그 제조방법
EP2518782B1 (en) Light emitting device and light emitting device package
JP5118688B2 (ja) 半導体発光素子
KR101064070B1 (ko) 반도체 발광소자
KR101007113B1 (ko) 반도체 발광소자 및 그 제조방법
KR20110094955A (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
US8269234B2 (en) Semiconductor light-emitting device
EP2187458B1 (en) Semiconductor light emitting device with shock protection
KR101199129B1 (ko) 반도체 발광소자 및 그 제조방법
KR100999793B1 (ko) 반도체 발광소자 제조방법
KR101500027B1 (ko) 반도체 발광소자
KR101750207B1 (ko) 발광 소자 및 발광 소자 패키지
KR102249637B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A302 Request for accelerated examination
PA0302 Request for accelerated examination

St.27 status event code: A-1-2-D10-D17-exm-PA0302

St.27 status event code: A-1-2-D10-D16-exm-PA0302

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20240702

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20240702