[go: up one dir, main page]

KR100691159B1 - 질화갈륨계 반도체의 제조 방법 - Google Patents

질화갈륨계 반도체의 제조 방법 Download PDF

Info

Publication number
KR100691159B1
KR100691159B1 KR1020050036571A KR20050036571A KR100691159B1 KR 100691159 B1 KR100691159 B1 KR 100691159B1 KR 1020050036571 A KR1020050036571 A KR 1020050036571A KR 20050036571 A KR20050036571 A KR 20050036571A KR 100691159 B1 KR100691159 B1 KR 100691159B1
Authority
KR
South Korea
Prior art keywords
gallium oxide
gan
layer
substrate
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050036571A
Other languages
English (en)
Other versions
KR20060113285A (ko
Inventor
서효원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050036571A priority Critical patent/KR100691159B1/ko
Priority to JP2006118959A priority patent/JP4452252B2/ja
Priority to US11/411,142 priority patent/US20060246614A1/en
Publication of KR20060113285A publication Critical patent/KR20060113285A/ko
Application granted granted Critical
Publication of KR100691159B1 publication Critical patent/KR100691159B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

저밀도의 결정결함과 고품질의 결정성을 갖는 질화갈륨계 반도체의 제조 방법을 제공한다. 본 발명에 따른 질화갈륨계 반도체의 제조 방법은, 갈륨산화물 기판을 준비하는 단계와; 상기 갈륨산화물 기판 표면에 대한 물리적 화학적 전처리에 의해 상기 갈륨산화물 기판 표면을 질화물로 개질시켜 Ga-N 결합을 갖는 표면 질화물층을 형성하는 단계와; 상기 표면 질화물층 상에 질화갈륨계 반도체층을 형성하는 단계를 포함한다. 상기 갈륨산화물 기판 표면에 대한 물리적 화학적 전처리는, N2 + 이온빔 조사, 질소 이온의 이온 주입, 질소를 포함하는 플라즈마 또는 라디칼을 사용한 표면 처리 중 어느 하나에 의해 실시된다.
질화갈륨계 반도체, GaN

Description

질화갈륨계 반도체의 제조 방법{Method For Manufacturing Gallium Nitride-Based Semiconductor Device}
도 1a는 종래의 질화갈륨계 반도체 제조 방법의 일례에 따라 제조된 반도체층 구조의 단면도이다.
도 1b는 종래의 질화갈륨계 반도체 제조 방법의 다른 예에 따라 제조된 반도체층 구조의 단면도이다.
도 2는 본 발명에 따른 질화갈륨계 반도체 제조 방법을 개략적으로 나타낸 공정 흐름도이다.
도 3a 내지 도 3d는 본 발명의 일 실시형태에 따른 질화갈륨계 반도체 제조 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4c는 본 발명의 다른 실시형태에 따른 질화갈륨계 반도체 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
101: 갈륨산화물 기판 103: 표면 질화물층
105: GaN계 반도체층 204: 버퍼층
본 발명은 질화갈륨(GaN)계 반도체의 제조 방법에 관한 것으로, 특히 고품질의 결정성을 갖는 GaN계 반도체층을 얻기 위한 질화갈륨계 반도체의 제조 방법에 관한 것이다. 이하, 본 명세서에서 GaN계 반도체란, AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표현되는 2성분계(bianary), 3성분계(ternary) 또는 4성분계(quaternary) 화합물 반도체를 의미한다.
최근에, GaN계 반도체가 단파장 대역의 광전자 소자 및 고성능의 전자 소자 응용에 적합한 재료로서 주목을 받고 있다. 특히, GaN계 반도체는 청색 및 녹색 발광 다이오드(LED)의 핵심 재료로 각광을 받고 있다. 이러한 GaN계 반도체 발광 소자를 제조하기 위해서는 고품질의 GaN계 단결정 성장을 성장시키는 기술이 필수적으로 요구된다. 그러나, GaN계 단결정의 격자 상수 및 열팽창 계수와 정합되는 GaN계 단결정 성장용 기판 재료가 보편화되어 있지 않다는 문제점이 있다.
통상 GaN계 단결정은, 사파이어 기판 등의 이종 기판(hetero-substrate) 상에 유기금속 CVD(MOCVD)법, 수소화물 VPE(HVPE)법 등의 기상 성장법 또는 분자빔 에피택시(MBE)법으로 성장된다. 그러나, 사파이어 기판 등의 이종 기판과 GaN 단결정 사이에는 큰 격자 부정합이 존재하기 때문에(예를 들어, 사파이어 기판과 GaN 단결정 사이에는 약 18%의 격자 부정합 존재함), 이종 기판 상에 GaN계 반도체층을 성장시킬 경우, 전위(dislocation)와 같은 많은 결함이 발생한다.
이러한 격자 부정합을 완화시켜 결함 발생을 감소시키기 위해, 사파이어 기판 등의 이종 기판과 GaN계 반도체층 사이에 저온 GaN 버퍼층, 고온 GaN 버퍼층 또는 AlN 버퍼층 등 다양한 버퍼층을 성장시키는 기술이 제안되었다. 예를 들어, Akasaki et al.의 Appl. Phys. Lett 48, (1986), page 353에는 사파이어 기판 상에 형성된 저온 AlN 버퍼층 위에 AlGaN 에피택셜층을 성장시키는 방법이 개시되어 있다. 또한, 미국특허 제5,290,393호에는, 사파이어 기판 상에 형성된 저온 GaN 버퍼층 위에 AlGaN 에피택셜층을 성장시키는 방법이 개시되어 있다.
도 1a 및 도 1b는 종래의 GaN계 반도체 제조 방법들에 따라 얻은 반도체층 구조(10, 20)를 개략적으로 나타내는 단면도들이다.
먼저, 도 1a를 참조하면, 사파이어 기판(11) 상에 저온 AlN 버퍼층(11) 및 AlGaN 결정층(15)이 순차적으로 형성되어 있다. 이러한 반도체층 구조(10)를 얻기 위해서, 먼저 사파이어 기판(11) 위에서 400 내지 600℃의 저온에서 AlN 다결정층(polycrystalline layer)을 성장시켜 AlN 버퍼층(13)을 형성한다. 그 후, 약 1000℃의 고온으로 온도를 높여서 AlGaN을 성장시킴으로써, AlN 버퍼층(13) 상에 얻고자 하는 AlGaN 결정층을 형성한다. 저온 성장된 AlN 버퍼층(13)을 사용함으로써, 개선된 결정성을 갖는 AlGaN 결정층을 얻을 수 있게 된다.
도 1b를 참조하면, 사파이어 기판(21) 상에 저온 GaN 버퍼층(23) 및 AlGaN 결정층(25)이 순차적으로 형성되어 있다. 이러한 반도체층 구조(20)를 얻기 위해 서, 먼저 사파이어 기판(21) 상에 약 600℃의 온도에서 저온 GaN 다결정층을 성장시켜 저온 GaN 버퍼층(23)을 형성한다. 그 후, 약 1000℃의 고온으로 온도를 높임으로써, 상기 다결정층(23)의 일부를 단결정으로 변화시킨다. 이 단결정은 후속의 AlGaN 결정층(25) 성장을 위한 시드 결정(seed crystal)의 역할을 하게 된다. 이에 따라, AlN 버퍼층(13) 위에 성장된 AlGaN 결정층(15)보다 더 우수한 결정을 갖는 AlGaN 결정층(25)을 얻을 수 있게 된다.
그러나 이러한 버퍼층을 이용한다 하더라도, 사파이어 등의 이종 기판과 GaN계 반도체 사이의 격자 부정합이 매우 크기 때문에 결정 결함 발생을 근본적으로 해결하지는 못하고 있다. 예를 들어, 저온 GaN 버퍼층을 사용한다 하더라도, ~ 1010/cm3 정도의 결정결함을 함유하고 있기 때문에, 양질의 LED 또는 LD 등의 발광 소자 제조에 장애가 되고 있다. 또한, 종래의 방법들은 높은 밀도의 결정결함으로 인해, 수십 ㎛ 이상의 두께를 갖는 벌크(bulk) 형태의 GaN계 반도체 후막을 성장하는 데에 적합하지 않다. 따라서, 보다 더 낮은 결함 밀도를 갖는 GaN계 반도체 결정층을 성장시키기 위한 기술이 요구된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 결정 결함 발생을 억제하고 GaN계 반도체의 결정성을 더욱 개선시킬 수 있는 GaN계 반도체 제 조 방법을 제공하는 데에 있다.
상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 GaN계 반도체 제조 방법은, 갈륨산화물 기판을 준비하는 단계와; 상기 갈륨산화물 기판 표면에 대한 물리적 화학적 전처리에 의해 상기 갈륨산화물 기판 표면을 질화물로 개질시켜 Ga-N 결합을 갖는 표면 질화물층을 형성하는 단계와; 상기 표면 질화물층 상에 GaN계 반도체층을 형성하는 단계를 포함한다. 본 발명에서는, 기존의 사파이어 기판을 사용하는 대신에, LiGaO2 또는 Ga2O3 등의 갈륨산화물 기판을 사용한다. 갈륨산화물은 GaN 결정과의 격자 정합성이 매우 우수하므로, 우수한 결정성과 낮은 결함 밀도의 GaN계 반도체층을 성장시킬 수 있는 기반 구조를 제공한다.
본 발명의 일 실시형태에 따르면, 상기 갈륨산화물 기판 표면에 대한 물리적 화학적 전처리는, N2 + 이온빔 조사에 의해 실시될 수 있다. 바람직하게는, 상기 이온빔 조사는 0.001 keV 내지 10 MeV의 에너지를 갖는 반응성 N2 + 이온빔을 상기 갈륨 산화물 기판에 조사함으로써 실시된다.
다른 실시형태에 따르면, 상기 갈륨산화물 기판 표면에 대한 물리적 화학적 전처리는, 질소 이온(N+)의 이온 주입에 의해 실시될 수 있다. 바람직하게는, 상기 이온 주입은 1×1015 내지 1×1017 /cm2의 도즈량과 10 keV 내지 10 MeV의 주입 에너지로 질소 이온을 상기 갈륨산화물 기판에 주입함으로써 실시된다.
또 다른 실시형태로서, 상기 갈륨산화물 기판 표면에 대한 물리적 화학적 전처리는, 질소를 포함하는 플라즈마(plasma) 또는 라디칼(radical)을 사용한 표면 처리에 의해 실시될 수도 있다. 바람직하게는, 상기 플라즈마 또는 라디칼로는 질소 및 수소가 포함된 플라즈마 또는 라디칼을 사용한다.
전술한 다양한 물리적 화학적 전처리에 의해, 상기 갈륨산화물 기판 표면에는 Ga-N 결합을 갖는 표면 질화물층이 형성된다. 이러한 표면 질화물층은, 후속의 GaN계 반도체층을 성장시키는 데에 유용한 시드층의 역할을 하며, GaN계 반도체층의 결정 품질을 크게 향상시킨다.
본 발명의 바람직한 실시형태에 따르면, 상기 표면 질화물층을 형성하기 전에, 상기 갈륨산화물 기판을 세정하는 단계를 더 포함할 수 있다. 상기 세정 단계는 상기 갈륨산화물 기판을 에탄올 또는 물에 담그고 초음파를 가함으로써 실시될 수 있다.
본 발명의 실시형태에 따르면, 상기 표면 질화물층을 형성한 후에, 상기 표면 질화물층 상에 AlxGa1-xN 버퍼층(0≤x<1)을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 300 내지 900℃의 저온에서 상기 표면 질화물층 상에 AlxGa1-xN 버퍼층(0≤x<1)을 형성할 수 있다.
본 발명의 바람직한 실시형태에 따르면, 상기 표면 질화물층 형성한 후에, 상기 기판을 어닐링하거나 상기 기판 표면을 열세척하는 단계를 더 포함할 수 있다. 상기 어닐링은 1000 내지 1300℃의 온도에서 실시되는 것이 바람직하다. 또한, 상기 표면 열세척은, 800 내지 1200℃의 온도에서 실시되는 것이 바람직하다.
본 발명의 일 실시형태에 따르면, GaN계 반도체층을 형성한 후에 상기 갈륨산화물 기판을 분리 또는 제거하는 단계를 더 포함할 수도 있다. 예를 들어, 상기 GaN계 반도체층을 30 ㎛ 이상의 두께로 형성한 후에, 상기 갈륨산화물 기판을 분리 또는 제거함으로써, GaN계 기판을 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2는 본 발명에 따른 GaN계 반도체의 제조 방법을 개략적으로 나타낸 공정 흐름도이다. 도 2를 참조하면, 먼저 LiGaO2 기판 또는 Ga2O3 기판 등의 갈륨산화물 기판을 준비한다(S1 단계). 이러한 갈륨산화물 기판은 기존의 사파이어 기판에 비하여 GaN 결정과의 격자 정합성이 매우 높다. 예를 들어, LiGaO2의 결정은, GaN 결정과는 매우 유사한 결정 구조 및 격자 상수를 가지며, 양자 간의 격자 부정합도가 0.1 내지 4% 정도밖에 되지 않는다.
구체적으로 설명하면, LiGaO2 결정은 그 격자 상수(a, b, c)가 a=5.402Å, b=6.372Å, c= 5.007Å으로서, 우르차이트(wurtzite) 구조를 갖는 ZnO 결정에서 Zn 원자가 Li과 Ga으로 치환되어 이루어지는 결정 구조를 갖는다. 이 LiGaO2 결정은 일반적인 초크랄스키(Czochralski)법에 의하여 용이하게 성장될 수 있다. 특히, LiGaO2 결정과 GaN 결정 간의 격자 부정합도는 기부면(basal plane)인 (0001) 면에서 약 0.8% 밖에 되지 않는다(상온에서의 평균 격자 부정합도는 0.9% 임). Ga2O3 결정 등의 다른 갈륨산화물 결정도 GaN 결정과는 우수한 격자 정합성을 나타내고 있다. 따라서, 갈륨산화물 기판 상에 GaN 결정층을 성장시킬 경우, 낮은 결함 밀도 를 구현할 수 있을 것으로 예상된다.
그러나, 보다 낮은 결함 밀도와 보다 우수한 결정성을 갖는 GaN계 반도체층을 성장시키기 위해서는, GaN계 반도체를 성장시키기 전에 갈륨산화물 기판의 표면을 질화물로 개질시킬 필요가 있다. 즉, 도 2에 도시된 바와 같이, 이온 주입, 이온빔 조사, 플라즈마 또는 라디칼 처리 등의 물리적 화학적 표면 처리를 통해 상기 갈륨산화물층의 표면을 질화처리한다(S2 단계). 이러한 질화처리에 의해서, 상기 갈륨산화물층 표면에는 Ga-N 결합을 갖는 표면 질화물층이 형성된다. 이 표면 질화물층은 후속의 GaN계 반도체 결정 성장을 위한 양질의 시드층(seed)의 역할을 한다. 갈륨산화물 기판을 질화처리하기 전에 미리 갈륨산화물 기판을 세정하는 것이 바람직하다.
그 후, 질화처리된 상기 기판을 어닐링하거나 상기 기판 표면을 열세척한다(S3 단계). 격자 손상이 적을 경우 상기 어닐링 또는 표면 열세척 공정은 생략할 수도 있다. 선택적인 공정으로서, 상기 기판의 질화처리 단계와 어닐링(또는 표면 열세척) 단계 사이에, 저온 성장된 AlxGa1-xN 버퍼층과 같은 버퍼층을 표면 질화물층 상에 형성할 수도 있다(S3' 단계).
다음으로, 표면 질화물층 상에 얻고자 하는 GaN계 반도체층을 성장시킨다(S4 단계). GaN와의 격자 정합성이 우수한 갈륨산화물 기판과 함께, 양질의 시드층을 제공하는 표면 질화물층을 하층 구조로 사용하고 있기 때문에, 그 위에 성장되는 GaN계 반도체층은 매우 낮은 밀도의 결함을 가지며 우수한 결정성을 나타내게 된다.
그 후에는, 원하는 소자(예를 들어, LED 소자)를 얻기 위해, 다양한 조성과 두께의 GaN계 에피택셜층들을 더 성장시킬 수 있다. 또한, GaN기판을 제조하기 위해 상기 S4 단계에서 GaN계 반도체층을 30㎛ 이상의 큰 두께로 성장시킨 후에 상기 갈륨산화물 기판을 GaN계 반도체층으로부터 분리 또는 제거할 수도 있다.
도 3a 내지 도 3d는 본 발명의 일 실시형태에 따른 GaN계 반도체의 제조 방법을 설명하기 위한 단면도들이다. 먼저, 도 3a를 참조하면, Ga2O3 결정 또는 LiGaO2 결정 등으로 이루어진 갈륨산화물 기판(101)을 준비한다. 그 후, 상기 갈륨산화물 기판(101)을 에탄올 또는 물에 담가서 초음파를 가함으로써, 기판을 세정한다.
다음으로, 도 3b에 도시된 바와 같이 갈륨산화물 기판(101) 표면 상으로 반응성 N2 + 이온빔을 일정량 조사하여 상기 기판(101) 표면을 질화물로 개질시킨다. 상기 이온빔 조사시, 상기 반응성 N2 + 이온빔은 0.001 keV 내지 10 MeV의 에너지를 갖는 것이 바람직하다. 이러한 이온빔 조사를 통한 표면의 질화 처리로 인해, 기판(101) 표면에는 Ga-N 결합을 갖는 표면 질화물층(103)이 형성된다(도 3c 참조).
구체적으로 설명하면, N2 가스 또는 N2와 H2 가스 또는 NH3 가스 등 질소 가스나 질소를 포함하는 가스를 반응 소스 가스로 하여 갈륨산화물 기판(101)이 수용된 반응 챔버 내에 N2 + 이온빔을 형성한다. 그리고 나서, 갈륨산화물 기판(101) 표면으로의 반응성 N2 + 이온빔 조사에 의하여 기판(101) 표면 근방에서 산소 원자와 다른 원자와의 결합이 끊어지고 질소 원자가 산소 원자 자리를 차지함으로써, 적어도 일부 산소 원자가 질소 원자로 치환된다. 이에 따라, 기판 표면에는 Ga-N 결합을 갖는 질화물층(103)이 형성된다. 실제로 산소 원자는 질소 원자와 쉽게 치환될 수 있다. 이는 밀도 함수론에 의한 이온 반경의 유사성에 기인한다. 즉, 밀도 함수론(density functional theory)에 의한 이론적인 이온 반경 계산에 의하면, 1.88Å인 질소 이온간 거리는 1.93Å인 산소 이온간 거리에 매우 유사하다. 따라서, 상기 반응성 N2 + 이온빔 조사에 의하여 기판(101) 표면 부근의 산소 원자는 질소 원자로 쉽게 치환된다. 상기 표면 질화물층(103)은, 후속의 GaN계 반도체층을 성장시키기 위한 양질의 시드층(seed layer)의 역할을 할 뿐만 아니라, 기판(101) 내에 존 재하는 Li 등의 이종 원자(예를 들어, LiGaO2 기판을 사용하는 경우)가 GaN계 반도체층으로 확산되는 것을 방지하는 장벽층(barrier layer)으로서의 역할도 한다.
그 후, 바람직하게는 상기 질화처리된 기판을 어닐링하거나 상기 기판 표면을 열세척한다. 상기 어닐링은 1000 내지 1300℃의 온도 범위에서 실시될 수 있다. 표면 열세척은 800 내지 1200℃의 온도 범위에서 HCl 또는 암모니아 등의 세정 또는 에칭 가스 분위기에서 실시될 수 있다. 이러한 어닐링 또는 표면 열세척을 통해, 이온주입 등에 의해 발생될 수 있는 표면 질화물층의 격자 손상을 회복시켜거나 제거할 수 있다. 격자 손상이 적은 경우에는 상기 어닐링 또는 표면 열세척 공정은 생략할 수도 있다.
다음으로, 도 3d에 도시된 바와 같이, 표면 질화물층(103) 상에 GaN계 결정을 성장시킨다. 이에 따라, 낮은 결함 밀도와 우수한 결정성을 갖는 GaN계 반도체층(105)을 얻게 된다. GaN계 반도체층(105)은 예를 들어 유기금속 화학기상증착(MOCVD) 또는 분자선 에피택시(MBE)에 의해 성장될 수 있다. 표면 질화물층(103)은, Ga2O3 결정 또는 LiGaO2 결정(갈륨산화물 기판(101))으로부터 형성된 것이기 때문에, GaN 결정과는 우수한 격자 정합을 나타낸다. 또한, 표면 질화층(103)은 질소 원자로의 치환에 의해 산소가 결여된(산소 농도가 적은) 막을 형성한다. 일반적으로 잉여의 산소 원자는 GaN 결정층 성장시 결함을 유도하여 GaN 결정층 전체에 안 좋은 영향을 미친다. 따라서, 우수한 격자 정합성과 결여된 산소 농도를 갖는 표면 질화물층(103) 상에는 결정 결함 밀도가 낮은 고품질의 GaN계 반도체층(105)이 용이하게 성장될 수 있다.
전술한 실시형태에서는, 갈륨산화물 기판(101)의 표면을 질화물로 개질시키기 위해 기판(101) 표면에 대한 반응성 N2 + 이온빔 조사를 실시하였으나, 반응성 이온빔 조사 이외의 다른 물리적 화학적 표면 처리 방법을 사용할 수도 있다. 예를 들어, 질소 이온(N+)의 이온 주입에 의해 갈륨산화물 기판(101) 표면을 질화물로 개질시킬 수도 있다. 바람직하게는, 1×1015 내지 1×1017 /cm2의 도즈량과 10 keV 내지 10 MeV의 주입 에너지로 질소 이온을 갈륨산화물 기판(101) 상으로 주입함으로써 갈륨산화물 기판(101)에 표면 질화물층을 형성한다.
갈륨산화물 기판(101) 표면을 질화물로 개질시키기 위한 또 다른 방법으로서, 질소를 포함하는 플라즈마 또는 라디칼을 사용하여 갈륨산화물 기판(101) 표면을 처리할 수도 있다. 바람직하게는, 기판(101) 표면에서의 질소 원자의 고용도를 높이기 위해, 질소 및 수소가 포함된 플라즈마 또는 라디칼을 사용하여 기판(101) 표면을 처리한다.
상기 GaN계 반도체 제조 방법은, GaN계 LED 소자 뿐만 아니라 수십 ㎛ 이상의 두께를 갖는 GaN계 후막 또는 GaN계 기판을 제조하는 데에도 용이하게 적용될 수 있다. 예를 들어, GaN계 반도체층(105)을 30 ㎛ 이상의 두께로 형성한 후에, 갈륨산화물 기판(101)을 분리 또는 제거함으로써, GaN계 기판을 얻을 수 있다. 이 경우, 갈륨산화물 기판(101)은, 예를 들어 레이저 조사, 습식 에칭 또는 화학적 기계적 연마에 의해 상기 GaN계 반도체층(105)으로부터 분리 또는 제거될 수 있다.
도 4a 내지 도 4c는 본 발명의 다른 실시형태에 따른 GaN계 반도체 제조 방법을 설명하기 위한 단면도들이다. 먼저, 도 3a 및 도 3b에 도시된 바와 같이 세정 처리된 갈륨산화물 기판(101) 표면 상으로 반응성 N2 + 이온빔을 조사하여 기판(101) 표면을 질화물로 개질시킨다. 전술한 바와 같이, 반응성 N2 + 이온빔 조사 대신에 질소 이온 주입, 플라즈마 또는 라디칼 처리를 실시할 수도 있다. 이에 따라, 도 4a에 도시된 바와 같이, 갈륨산화물 기판(101) 표면에 Ga-N 결합을 갖는 표면 질화물층(103)이 형성된다.
다음으로, 도 4b에 도시된 바와 같이, 표면 질화물층(103) 상에 고온 또는 저온 AlxGa1-xN 버퍼층(204)을 형성한다. 예를 들어, 300 내지 900℃의 저온에서 표면 질화물층(103) 상에 AlxGa1-xN 버퍼층(0≤x<1)을 성장시킬 수 있다. 이러한 버퍼 층(204)을 형성함으로써, 후속 공정에서 성장되는 GaN계 결정층의 결함 밀도는 더욱 더 낮아지게 된다. 그 후, 바람직하게는, 이온빔 조사 등에 의해 표면 질화물층(103)에 발생될 수 있는 격자 손상을 회복 또는 제거하기 위해서 어닐링 또는 표면 열세척 공정을 실시한다.
다음으로, 도 4c에 도시된 바와 같이, MOCVD 등의 CVD 또는 MBE 등의 PVD 증착법에 의해 GaN계 결정을 성장시킴으로써, 버퍼층(204) 상에 GaN계 반도체층(105)을 형성한다. 표면 질화물층(103)과 버퍼층(204)을 기반층으로 하여 그 위에 GaN계 결정을 성장시켰기 때문에, 상기 GaN계 반도체층(105)은 저밀도의 결함과 고품질의 결정성을 갖게 된다. 본 실시형태에서도, 갈륨산화물 기판(101)의 분리 또는 제거 공정을 추가적으로 실시함으로써, GaN계 기판을 얻을 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
이상 설명한 바와 같이 본 발명에 따르면, 갈륨산화물 기판 표면을 질화물로 개질시켜 얻은 표면 질화물층 상에 GaN계 반도체층을 형성함으로써, 결정 결함 발 생을 더욱 억제하고 GaN계 반도체의 결정성을 더욱 개선시킬 수 있게 된다. 이에 따라, 전기적 광학적 특성이 향상된 LED 등의 발광 소자 등을 제조할 수 있을 뿐만 아니라, 갈륨산화물 기판의 분리 또는 제거 공정을 통해 고품질의 GaN계 기판을 얻을 수 있다.

Claims (14)

  1. 갈륨산화물 기판을 준비하는 단계;
    상기 갈륨산화물 기판 표면에 대한 물리적 화학적 전처리에 의해 상기 갈륨산화물 기판 표면을 질화물로 개질시켜 Ga-N 결합을 갖는 표면 질화물층을 형성하는 단계; 및
    상기 표면 질화물층 상에 질화갈륨계 반도체층을 형성하는 단계를 포함하고,
    상기 갈륨산화물 기판 표면에 대한 물리적 화학적 전처리는, N2 + 이온빔 조사, 질소 이온의 이온 주입, 질소를 포함하는 플라즈마 또는 라디칼을 사용한 표면 처리 중 어느 하나에 의해 실시되는 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
  2. 제1항에 있어서,
    상기 갈륨산화물 기판은 LiGaO2 기판 또는 Ga2O3 기판인 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 이온빔 조사는 0.001 keV 내지 10 MeV의 에너지를 갖는 반응성 N2 + 이온빔을 상기 갈륨 산화물 기판에 조사함으로써 실시되는 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 이온 주입은 1×1015 내지 1×1017 /cm2의 도즈량과 10 keV 내지 10 MeV의 주입 에너지로 질소 이온을 상기 갈륨산화물 기판에 주입함으로써 실시되는 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 표면 처리에 사용되는 플라즈마 또는 라디칼은 질소 및 수소가 포함된 플라즈마 또는 라디칼인 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
  9. 제1항에 있어서,
    상기 표면 질화물층을 형성하기 전에, 상기 갈륨산화물 기판을 세정하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
  10. 제1항에 있어서,
    상기 표면 질화물층을 형성한 후에, 상기 표면 질화물층 상에 AlxGa1-xN 버퍼층(0≤x<1)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
  11. 제1항에 있어서,
    상기 표면 질화물층 형성한 후에, 상기 표면 질화층이 형성된 기판을 어닐링하거나 표면 열세척하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
  12. 제11항에 있어서,
    상기 어닐링은 1000 내지 1300℃에서 실시되는 것을 특징으로 하는 질화갈륨 계 반도체의 제조 방법.
  13. 제11항에 있어서,
    상기 표면 열세척은, 800 내지 1200℃에서 실시되는 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
  14. 제1항에 있어서,
    상기 GaN계 반도체층을 형성한 후에, 상기 갈륨산화물 기판을 분리 또는 제거하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨계 반도체의 제조 방법.
KR1020050036571A 2005-04-30 2005-04-30 질화갈륨계 반도체의 제조 방법 Expired - Fee Related KR100691159B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050036571A KR100691159B1 (ko) 2005-04-30 2005-04-30 질화갈륨계 반도체의 제조 방법
JP2006118959A JP4452252B2 (ja) 2005-04-30 2006-04-24 窒化ガリウム系半導体の製造方法
US11/411,142 US20060246614A1 (en) 2005-04-30 2006-04-26 Method for manufacturing gallium nitride-based semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036571A KR100691159B1 (ko) 2005-04-30 2005-04-30 질화갈륨계 반도체의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060113285A KR20060113285A (ko) 2006-11-02
KR100691159B1 true KR100691159B1 (ko) 2007-03-09

Family

ID=37234968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036571A Expired - Fee Related KR100691159B1 (ko) 2005-04-30 2005-04-30 질화갈륨계 반도체의 제조 방법

Country Status (3)

Country Link
US (1) US20060246614A1 (ko)
JP (1) JP4452252B2 (ko)
KR (1) KR100691159B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064068B1 (ko) * 2009-02-25 2011-09-08 엘지이노텍 주식회사 발광소자의 제조방법
JP5491065B2 (ja) * 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
KR101047652B1 (ko) * 2009-12-18 2011-07-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
DE102011100037A1 (de) 2011-04-29 2012-10-31 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip mit integriertem ESD-Schutz
US8778783B2 (en) * 2011-05-20 2014-07-15 Applied Materials, Inc. Methods for improved growth of group III nitride buffer layers
US8980002B2 (en) 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
US8853086B2 (en) 2011-05-20 2014-10-07 Applied Materials, Inc. Methods for pretreatment of group III-nitride depositions
JP2018532258A (ja) * 2015-08-17 2018-11-01 オントス イクイップメント システムズ インコーポレイテッド 大気圧プラズマによる準備工程を使用するエピタキシャル成長
GB201705755D0 (en) * 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
CN110391352B (zh) * 2018-04-17 2021-12-07 上海和辉光电股份有限公司 一种柔性显示器的封装方法和结构
US12417914B2 (en) * 2021-02-03 2025-09-16 Texas Instruments Incorporated Technique for GaN epitaxy on insulating substrates
CN114525585A (zh) * 2022-01-05 2022-05-24 西安电子科技大学 采用预铺Ga层在金刚石上外延β-Ga2O3薄膜的制备方法及结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030094031A (ko) * 2002-05-31 2003-12-11 가부시키가이샤 코하 발광 소자 및 그 제조 방법
KR20040015100A (ko) * 2001-04-27 2004-02-18 신에쯔 한도타이 가부시키가이샤 발광소자의 제조방법
JP2005064153A (ja) * 2003-08-08 2005-03-10 Koha Co Ltd 半導体層

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433169A (en) * 1990-10-25 1995-07-18 Nichia Chemical Industries, Ltd. Method of depositing a gallium nitride-based III-V group compound semiconductor crystal layer
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
US5834331A (en) * 1996-10-17 1998-11-10 Northwestern University Method for making III-Nitride laser and detection device
JP3639789B2 (ja) * 2001-01-31 2005-04-20 シャープ株式会社 窒化物系半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040015100A (ko) * 2001-04-27 2004-02-18 신에쯔 한도타이 가부시키가이샤 발광소자의 제조방법
KR20030094031A (ko) * 2002-05-31 2003-12-11 가부시키가이샤 코하 발광 소자 및 그 제조 방법
JP2005064153A (ja) * 2003-08-08 2005-03-10 Koha Co Ltd 半導体層

Also Published As

Publication number Publication date
JP2006310850A (ja) 2006-11-09
US20060246614A1 (en) 2006-11-02
KR20060113285A (ko) 2006-11-02
JP4452252B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
JP5842057B2 (ja) 半導体装置の製造方法
US6943095B2 (en) Low defect density (Ga, A1, In) N and HVPE process for making same
JP5099763B2 (ja) 基板製造方法およびｉｉｉ族窒化物半導体結晶
KR100988126B1 (ko) 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
JP4597259B2 (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
JP4063336B2 (ja) 表面調整された炭化ケイ素基板の回収
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
KR100691159B1 (ko) 질화갈륨계 반도체의 제조 방법
JP3729065B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
US6906351B2 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
KR20100104997A (ko) 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법
KR100682272B1 (ko) 질화물계 기판 제조 방법 및 이에 따른 질화물계 기판
US8889530B2 (en) Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate
JP2009084136A (ja) 半導体デバイスの製造方法
JP4786587B2 (ja) Ｉｉｉ族窒化物半導体およびその製造方法、ｉｉｉ族窒化物半導体製造用基板
JP2005005723A (ja) 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
JP4192430B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
JP4873705B2 (ja) 窒化インジウム（ＩｎＮ）あるいは高インジウム組成を有する窒化インジウムガリウム（ＩｎＧａＮ）エピタキシャル薄膜の形成方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP2024119396A (ja) 半導体基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20160301

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20160301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000