JPH06169225A - Voltage current conversion circuit - Google Patents
Voltage current conversion circuitInfo
- Publication number
- JPH06169225A JPH06169225A JP4319766A JP31976692A JPH06169225A JP H06169225 A JPH06169225 A JP H06169225A JP 4319766 A JP4319766 A JP 4319766A JP 31976692 A JP31976692 A JP 31976692A JP H06169225 A JPH06169225 A JP H06169225A
- Authority
- JP
- Japan
- Prior art keywords
- current
- bias
- positive
- circuit
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 16
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電圧電流変換回路、特
に出力電流を制御する正負トランジスタ対及び電流ミラ
ー回路のバイアス回路の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage-current conversion circuit, and more particularly to an improvement in a bias circuit for a positive / negative transistor pair and a current mirror circuit for controlling an output current.
【０００２】[0002]
【従来の技術】電圧信号を電流信号に変換するために、
オペアンプと正負トランジスタ対及び電流ミラー回路と
の組み合わせ回路が一般に用いられ、入力インピーダン
スの高いオペアンプを用いることから、電圧信号に対し
て忠実に変換された出力電流を得ることができる利点が
ある。2. Description of the Related Art In order to convert a voltage signal into a current signal,
A combination circuit of an operational amplifier, a pair of positive and negative transistors, and a current mirror circuit is generally used. Since an operational amplifier with a high input impedance is used, there is an advantage that an output current faithfully converted to a voltage signal can be obtained.
【０００３】図３にはこのような従来における電圧電流
変換回路の一例が示されている。FIG. 3 shows an example of such a conventional voltage-current conversion circuit.
【０００４】オペアンプ１０の非反転入力端子１０ａに
は電圧信号入力が供給され、またこのオペアンプ１０の
反転入力にはＡ点にて反転側抵抗１１が接続され、その
他端は接地されている。A voltage signal input is supplied to the non-inverting input terminal 10a of the operational amplifier 10, and an inverting resistor 11 is connected to the inverting input of the operational amplifier 10 at a point A, and the other end is grounded.
【０００５】そして、前記オペアンプ１０の出力はＢ点
から正負トランジスタ対１２，１３の各ベース入力に接
続され、この正負トランジスタ対１２，１３が出力電流
を決定する。正負トランジスタ対１２，１３は、逆極性
のトランジスタからなり、両トランジスタ１２，１３の
エミッタは、Ｂ´点にて共通接続され、この接続点Ｂ´
が前記反転側抵抗１１のオペアンプ１０側接続点Ａに接
続されている。The output of the operational amplifier 10 is connected to the base inputs of the positive and negative transistor pairs 12 and 13 from the point B, and the positive and negative transistor pairs 12 and 13 determine the output current. The positive and negative transistor pairs 12 and 13 are transistors of opposite polarities, the emitters of both transistors 12 and 13 are commonly connected at a point B ', and this connection point B'
Is connected to the operational amplifier 10 side connection point A of the inverting resistor 11.
【０００６】前記正負トランジスタ対１２，１３及び後
述する電流ミラー回路にバイアス電圧を供給するため
に、バイアス回路が設けられており、このバイアス回路
は図示の如く正側定電流源１４、第１ダイオード１５、
第２ダイオード１６及び負側定電流源１７の直列回路か
らなり、前記オペアンプ１０の出力電圧は両ダイオード
１５，１６の共通接続点Ｂに接続されている。正側定電
流源１４には、正側電位Ｖcc、例えば＋５Ｖが供給さ
れ、また、他方の負側定電流源１７には、反対極性の−
Ｖcc、例えば−５Ｖが供給されている。A bias circuit is provided in order to supply a bias voltage to the positive and negative transistor pairs 12 and 13 and a current mirror circuit which will be described later. The bias circuit includes a positive side constant current source 14 and a first diode as shown in the drawing. 15,
It is composed of a series circuit of a second diode 16 and a negative side constant current source 17, and the output voltage of the operational amplifier 10 is connected to a common connection point B of both diodes 15 and 16. The positive-side constant current source 14 is supplied with a positive-side potential V cc , for example, +5 V, and the other negative-side constant current source 17 has a negative polarity −.
Vcc , for example, -5V is supplied.
【０００７】そして、前記正トランジスタ１２のベース
入力には、前記第１ダイオード１５のアノード側が接続
され、正トランジスタ１２のコレクタと正側電源Ｖccと
の間には、電流ミラー回路１８が接続されている。同様
に、負側トランジスタ１３のベース入力には、前記バイ
アス回路の第２ダイオード１６のカソードが接続され、
トランジスタ１３のコレクタと負側電源−Ｖccとの間に
は、逆極性の電流ミラー回路１９が接続されている。そ
して、両ミラー回路１８，１９の共通コレクタ端子Ｃか
ら出力電流が得られる。The base side of the positive transistor 12 is connected to the anode side of the first diode 15, and the current mirror circuit 18 is connected between the collector of the positive transistor 12 and the positive power source Vcc. ing. Similarly, the cathode of the second diode 16 of the bias circuit is connected to the base input of the negative side transistor 13.
A reverse polarity current mirror circuit 19 is connected between the collector of the transistor 13 and the negative power source −V cc . Then, an output current is obtained from the common collector terminal C of both mirror circuits 18 and 19.
【０００８】従来の電圧電流変換回路は以上の構成から
なり、以下にその作用を簡単に説明する。The conventional voltage-current conversion circuit has the above-mentioned structure, and its operation will be briefly described below.
【０００９】まず、入力電圧信号が正側にふれたときに
は、Ｂ点の電圧に従って正トランジスタ１２が支配的に
電流通路を構成し、実線で示されるように正側電源Ｖcc
から電流ミラー回路１８、正トランジスタ１２を通って
反転側抵抗１１に電流が流れ、同時に電流ミラー回路１
８から端子Ｃに出力電流が得られる。First, when the input voltage signal touches the positive side, the positive transistor 12 predominantly forms a current path in accordance with the voltage at the point B, and as shown by the solid line, the positive side power source V cc.
Current flows from the current mirror circuit 18 to the inverting resistance 11 through the positive transistor 12 and the current mirror circuit 1 at the same time.
An output current is obtained from terminal 8 at terminal C.
【００１０】反対に、入力電圧信号が負側にふれたとき
には、図３の破線の如く電流が流れる。このような電圧
電流変換回路においては、前記Ｂ点とＢ´点とはほぼ同
電位を保つ。On the contrary, when the input voltage signal touches the negative side, a current flows as shown by the broken line in FIG. In such a voltage-current conversion circuit, the points B and B'maintain substantially the same potential.
【００１１】従って、このような従来回路においては、
入力電圧Ｖを反転側抵抗１１の抵抗値Ｒ1 で除した電流
Ｉが出力されることとなる。Therefore, in such a conventional circuit,
A current I obtained by dividing the input voltage V by the resistance value R 1 of the inverting resistor 11 is output.
【００１２】[0012]
【発明が解決しようとする課題】しかしながら、前述し
た従来における電圧電流変換回路においては、無信号時
においてもオフセット電流が流れてしまうという問題が
あった。すなわち、バイアス回路にはＩ1 で示されるバ
イアス電流が流れ、このバイアス電流Ｉ1 が第１及び第
２ダイオード１５，１６を流れることによって正負トラ
ンジスタ対１２，１３のバイアス電圧を得るとともに、
電流ミラー回路１８，１９のバイアス電流を作る作用も
行なうが、周知のように電流ミラー回路は、完全に同一
特性とすることはできず、共通のＩＣ回路内にこのよう
な電流ミラー回路１８，１９を製作した場合においても
無視できない特性ばらつきが残り、この結果、前述した
ように無信号電圧状態においても出力オフセット電流が
生じてしまう。However, the above-mentioned conventional voltage-current conversion circuit has a problem that an offset current flows even when there is no signal. That, together with the bias circuit flows a bias current shown by I 1, to obtain a bias voltage of the positive and negative pair of transistors 12 and 13 by the bias current I 1 flows through the first and second diodes 15 and 16,
Although it also acts to generate the bias current of the current mirror circuits 18 and 19, as is well known, the current mirror circuits cannot have completely the same characteristics, and such current mirror circuits 18 and 19 cannot be formed in a common IC circuit. Even when 19 is manufactured, the characteristic variation that cannot be ignored remains, and as a result, the output offset current occurs even in the no-signal voltage state as described above.
【００１３】このようなオフセット電流は、サーボルー
プ等に組み込まれた場合、ゼロドリフトを発生させる等
の問題を生じさせ、精密な制御回路には大きな欠点を生
起していた。When such an offset current is incorporated in a servo loop or the like, it causes a problem such as zero drift, which causes a serious defect in a precise control circuit.
【００１４】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、オフセット電流を低減させ、ゼ
ロドリフトを抑制することのできる改良された電圧電流
変換回路を提供することにある。The present invention has been made in view of the above conventional problems, and an object thereof is to provide an improved voltage-current conversion circuit capable of reducing an offset current and suppressing zero drift.
【００１５】[0015]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、バイアス回路として従来の定電流源とダ
イオードの直列接続による第１バイアス枝路に対して並
列な第２バイアス枝路を設けたことを特徴とする。この
第２バイアス枝路は、前記第１及び第２ダイオードと並
列に接続され、第１抵抗、第３ダイオード、第４ダイオ
ード及び第２抵抗の直列接続から構成されている。そし
て、前記正負トランジスタ対の各ベース入力は、それぞ
れ第２バイアス枝路の第１抵抗と第３ダイオード、そし
て第４ダイオードと第２抵抗の接続点に接続される。In order to achieve the above object, the present invention provides a second bias branch circuit parallel to a first bias branch path formed by a conventional constant current source and a diode connected in series as a bias circuit. Is provided. The second bias branch is connected in parallel with the first and second diodes and is composed of a series connection of a first resistor, a third diode, a fourth diode and a second resistor. Each base input of the positive / negative transistor pair is connected to the connection point of the first resistor and the third diode of the second bias branch, and the connection point of the fourth diode and the second resistor, respectively.
【００１６】[0016]
【作用】従って、本発明によれば、無信号時には、正負
トランジスタ対のコレクタ・エミッタ電流は、ほとんど
第２バイアス枝路を流れるバイアス電流によって規制さ
れ、本発明においては、第２バイアス枝路を流れる電流
は、第１バイアス枝路を流れる電流より充分に小さく設
定することができるので、この結果、オフセット電流を
著しく小さくすることができる。Therefore, according to the present invention, when there is no signal, the collector-emitter current of the pair of positive and negative transistors is regulated by the bias current flowing through the second bias branch path. The flowing current can be set sufficiently smaller than the current flowing through the first bias branch, and as a result, the offset current can be significantly reduced.
【００１７】[0017]
【実施例】以下に図面を参照しながら本発明の好適な実
施例を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.
【００１８】図１には、本発明に係る電圧電流変換回路
の好適な第１実施例が示され、前述した図３の従来回路
と同一部材には同一符号を付して説明を省略する。FIG. 1 shows a preferred first embodiment of the voltage-current conversion circuit according to the present invention. The same members as those in the conventional circuit shown in FIG.
【００１９】第１実施例において特徴的なことは、正負
トランジスタ対１２，１３及び電流ミラー回路１８，１
９に対するバイアス回路が、従来回路における定電流源
１４，１７とダイオード１５，１６の直列回路のみでな
く、この第１バイアス枝路と並列に設けられた第２バイ
アス枝路を有することにある。第２バイアス枝路は、第
１抵抗２１、第３ダイオード２２、第４ダイオード２３
そして第２抵抗２４の直列回路からなる。第１抵抗２１
の一端は、正側定電流源１４に接続され、その他端は、
第３ダイオード２２のアノードと接続されるとともに、
正トランジスタ１２のベース入力に接続されている。そ
して、第２抵抗２４はその一端が負側定電流源１７に接
続されるとともに、他端が第４ダイオード２３のカソー
ドに接続され、更に負トランジスタ１３のベース入力に
接続されている。A characteristic of the first embodiment is that positive and negative transistor pairs 12 and 13 and current mirror circuits 18 and 1 are provided.
The bias circuit for 9 includes not only the series circuit of the constant current sources 14 and 17 and the diodes 15 and 16 in the conventional circuit, but also the second bias branch provided in parallel with the first bias branch. The second bias branch includes the first resistor 21, the third diode 22, and the fourth diode 23.
And it consists of a series circuit of the second resistor 24. First resistor 21
One end of is connected to the positive side constant current source 14, and the other end is
While being connected to the anode of the third diode 22,
It is connected to the base input of the positive transistor 12. The second resistor 24 has one end connected to the negative side constant current source 17, the other end connected to the cathode of the fourth diode 23, and further connected to the base input of the negative transistor 13.
【００２０】従って、本実施例によれば、電流ミラー回
路１８，１９のバイアス電流を減少することが可能とな
り、この結果、無信号時の出力オフセット電流を抑制し
てゼロドリフトを効果的に除去することが可能となる。Therefore, according to this embodiment, the bias currents of the current mirror circuits 18 and 19 can be reduced, and as a result, the output offset current when there is no signal is suppressed to effectively eliminate the zero drift. It becomes possible to do.
【００２１】すなわち、本実施例によれば、バイアス回
路を第１バイアス枝路と第２バイアス枝路との並列回路
としたことにより、第１バイアス枝路を流れる電流Ｉ1
に対し、第２バイアス枝路を流れる電流Ｉ2 は著しく抑
制され、例えば、極めて容易にその電流比を１／１０程
度にすることができる。この結果、正負トランジスタ対
１２，１３を流れる電流Ｉ3 は更にこれより小さくな
り、例えば極めて容易に第２バイアス電流Ｉ2 の１／１
０程度に減少することができる。この結果、本実施例に
よれば、無信号時におけるオフセット電流を著しく減少
させ、ゼロドリフトを抑制可能となる。That is, according to this embodiment, since the bias circuit is a parallel circuit of the first bias branch and the second bias branch, the current I 1 flowing through the first bias branch is increased.
On the other hand, the current I 2 flowing through the second bias branch is remarkably suppressed, and for example, the current ratio can be extremely easily reduced to about 1/10. As a result, the current I 3 flowing through the pair of positive and negative transistors 12 and 13 becomes smaller than this, and for example, it is extremely easy to obtain 1/1 of the second bias current I 2 .
It can be reduced to about zero. As a result, according to this embodiment, it is possible to significantly reduce the offset current when there is no signal and suppress the zero drift.
【００２２】もちろん、微小電流とすることによって、
信号に位相遅れが生じることがあるが、このような位相
遅れが問題となる場合には、任意にコンデンサを付加
し、このような位相遅れを補償することも可能である。Of course, by using a very small current,
A phase delay may occur in the signal, but if such a phase delay causes a problem, it is possible to add a capacitor arbitrarily to compensate for such a phase delay.
【００２３】以上のように、第１実施例によれば、バイ
アス回路を２段構成とすることにより、バイアス電流を
減少させ、出力オフセット電流を著しく減少することが
できた。As described above, according to the first embodiment, by forming the bias circuit in two stages, the bias current can be reduced and the output offset current can be significantly reduced.
【００２４】図２には、本発明の第２実施例が示され、
図１に示した構成と同一部材には同一符号を付して説明
を省略する。前述した第１実施例においては、バイアス
電流を著しく減少させるため、入力電圧信号に対してダ
イナミックレンジが低下してしまう場合がある。図１か
ら明らかなように、正トランジスタ１２及び負トランジ
スタ１３の各エミッタとＢ´点との間には、それぞれ抵
抗２５，２６が接続されており、これらの抵抗２５，２
６の抵抗値Ｒ3 は反転側抵抗１１の抵抗値Ｒ1との関係
にて定まる。従って、これらの抵抗２５，２６の抵抗値
Ｒ3 は自由に設定することができず、この結果、トラン
ジスタ１２，１３のベース電流供給能力に制限が加えら
れ、この結果、前述したようなダイナミックレンジの低
下が生じる。FIG. 2 shows a second embodiment of the present invention,
The same members as those in the configuration shown in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. In the above-described first embodiment, since the bias current is significantly reduced, the dynamic range may be reduced with respect to the input voltage signal. As is apparent from FIG. 1, resistors 25 and 26 are connected between the emitters of the positive transistor 12 and the negative transistor 13 and the point B ′, respectively.
The resistance value R 3 of 6 is determined in relation to the resistance value R 1 of the inverting resistor 11. Therefore, the resistance value R 3 of the resistors 25 and 26 cannot be freely set, and as a result, the base current supply capability of the transistors 12 and 13 is limited, resulting in the dynamic range as described above. Occurs.
【００２５】図２に示した第２実施例では、前記抵抗Ｒ
3 を除去し、代わりに第２バイアス枝路の第１抵抗２１
及び第２抵抗２４と並列に第５ダイオード２７、第６ダ
イオード２８を並列接続したことを特徴とする。このよ
うな回路構成をとることにより、第２実施例において
は、正負トランジスタ１２，１３への電流供給がダイオ
ード２７，２８からの電流によって確保され、この結
果、必要なダイナミックレンジを維持することが可能と
なる。In the second embodiment shown in FIG. 2, the resistor R
3 is removed and instead the first resistor 21 of the second bias branch is
Also, the fifth diode 27 and the sixth diode 28 are connected in parallel with the second resistor 24. With such a circuit configuration, in the second embodiment, the current supply to the positive and negative transistors 12 and 13 is secured by the current from the diodes 27 and 28, and as a result, the required dynamic range can be maintained. It will be possible.
【００２６】すなわち、正負トランジスタ１２，１３の
電流増幅率をβとすると、トランジスタのコレクタ・エ
ミッタ電流をＩ0 とした場合、トランジスタのベース電
流はＩ0 ／βであらわされ、図１のように第５及び第６
ダイオード２７，２８がない場合には、コレクタ・エミ
ッタ電流Ｉ0 が大きくなると、ベース電流Ｉ0 ／βも大
きくなり、この結果、ベース電位が低下してトランジス
タがオフしてしまうことがあるが、第２実施例によれば
第５及び第６ダイオード２７，２８からも電流が供給さ
れ、これによって前述したトランジスタのオフ反転を確
実に防止することができる。このときの第５、第６ダイ
オード２７，２８のダイオード電圧をＶF とすれば、コ
レクタ・エミッタ電流Ｉ0 は、 Ｉ0 ＝β／Ｒ2 ・ＶF であらわされる。[0026] That is, when the current amplification factor of the positive and negative transistors 12 and 13 and beta, if a collector-emitter current of the transistor was I 0, the base current of the transistor is represented by I 0 / beta, as shown in FIG. 1 5th and 6th
In the absence of the diodes 27 and 28, if the collector-emitter current I 0 increases, the base current I 0 / β also increases, and as a result, the base potential decreases and the transistor may turn off. According to the second embodiment, currents are also supplied from the fifth and sixth diodes 27 and 28, which makes it possible to reliably prevent the above-mentioned transistor inversion. If the diode voltage of the fifth and sixth diodes 27, 28 at this time is V F , the collector-emitter current I 0 is expressed by I 0 = β / R 2 · V F.
【００２７】[0027]
【発明の効果】以上説明したように、本発明によれば、
電圧電流変換時に無信号状態でのオフセット電流を著し
く減少させ、サーボループシステム等にも十分利用する
ことのできる改良された電圧電流変換回路を提供可能で
ある。As described above, according to the present invention,
It is possible to provide an improved voltage-current conversion circuit that can significantly reduce the offset current in the no-signal state at the time of voltage-current conversion and can be sufficiently used in a servo loop system or the like.
【図１】本発明に係る電圧電流変換回路の第１実施例を
示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of a voltage-current conversion circuit according to the present invention.
【図２】本発明に係る電圧電流変換回路の第２実施例を
示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the voltage-current conversion circuit according to the present invention.
【図３】従来における電圧電流変換回路の一例を示す回
路図である。FIG. 3 is a circuit diagram showing an example of a conventional voltage-current conversion circuit.
１０ オペアンプ １１ 反転側抵抗 １２ 正トランジスタ １３ 負トランジスタ １４ 正側定電流源 １５ 第１ダイオード １６ 第２ダイオード １７ 負側定電流源 １８，１９ 電流ミラー回路 ２１ 第１抵抗 ２２ 第３ダイオード ２３ 第４ダイオード ２４ 第２抵抗 ２７ 第５ダイオード ２８ 第６ダイオード 10 Op Amp 11 Inverting Side Resistance 12 Positive Transistor 13 Negative Transistor 14 Positive Side Constant Current Source 15 First Diode 16 Second Diode 17 Negative Side Constant Current Source 18, 19 Current Mirror Circuit 21 First Resistor 22 Third Diode 23 Fourth Diode 24 2nd resistance 27 5th diode 28 6th diode
Claims (1)
オペアンプと、 オペアンプの出力電圧がベース入力に供給される正トラ
ンジスタ及び負トランジスタであって、コレクタ・エミ
ッタ電流がオペアンプの他方の入力端子に接続された反
転側抵抗に供給される正負トランジスタ対と、 正負トランジスタ対のバイアス電流を決定するバイアス
回路と、 正負トランジスタ対のコレクタ・エミッタ電流と等しい
電流を出力するミラー回路と、を含み、電圧信号に比例
した電流出力を得る電圧電流変換回路において、 バイアス回路は、 正側定電流源と第１、第２ダイオード及び負側定電流源
の直列接続を有し、オペアンプ出力端子が両ダイオード
間に接続された第１バイアス枝路と、 前記第１、第２ダイオードと並列に接続され、第１抵
抗、第３ダイオード、第４ダイオード及び第２抵抗の直
列接続からなる第２バイアス枝部と、を含み、 第１抵抗と第３ダイオード、そして第４ダイオードと第
２抵抗との接続点に正負トランジスタの各ベース端子が
接続されていることを特徴とする電圧電流変換回路。1. An operational amplifier in which a voltage signal is supplied to one input terminal, and a positive transistor and a negative transistor in which an output voltage of the operational amplifier is supplied to a base input, and a collector-emitter current of the other input terminal of the operational amplifier. A positive and negative transistor pair supplied to the inverting side resistor connected to the bias circuit, a bias circuit that determines the bias current of the positive and negative transistor pair, and a mirror circuit that outputs a current equal to the collector-emitter current of the positive and negative transistor pair, In a voltage-current conversion circuit that obtains a current output proportional to a voltage signal, a bias circuit has a positive side constant current source, first and second diodes, and a negative side constant current source connected in series, and an operational amplifier output terminal has both diodes. A first bias branch connected between the first bias branch and the first and second diodes connected in parallel, A second bias branch formed of a diode, a fourth diode, and a second resistor connected in series, and each base of the positive and negative transistors at a connection point between the first resistor and the third diode, and the fourth diode and the second resistor. A voltage-current conversion circuit characterized in that terminals are connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319766A JP2896029B2 (en) | 1992-11-30 | 1992-11-30 | Voltage-current converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319766A JP2896029B2 (en) | 1992-11-30 | 1992-11-30 | Voltage-current converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06169225A true JPH06169225A (en) | 1994-06-14 |
| JP2896029B2 JP2896029B2 (en) | 1999-05-31 |
Family
ID=18113947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319766A Expired - Fee Related JP2896029B2 (en) | 1992-11-30 | 1992-11-30 | Voltage-current converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2896029B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980020803A (en) * | 1996-09-11 | 1998-06-25 | 김광호 | Voltage Controlled Bidirectional Current Source Device |
| JP2012204942A (en) * | 2011-03-24 | 2012-10-22 | Akira Fukushima | Acoustic push-pull amplification device |
| JP2017212735A (en) * | 2016-05-24 | 2017-11-30 | フルークコーポレイションＦｌｕｋｅ Ｃｏｒｐｏｒａｔｉｏｎ | Transconductance amplifier having low distortion |
| CN114401009A (en) * | 2022-01-04 | 2022-04-26 | 金卡智能集团股份有限公司 | Digital signal processing circuit and electronic instrument device |
| CN117270622A (en) * | 2023-11-21 | 2023-12-22 | 深圳市知用电子有限公司 | Pressure current converting circuit, transmitter and signal transmission system |
-
1992
- 1992-11-30 JP JP4319766A patent/JP2896029B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980020803A (en) * | 1996-09-11 | 1998-06-25 | 김광호 | Voltage Controlled Bidirectional Current Source Device |
| JP2012204942A (en) * | 2011-03-24 | 2012-10-22 | Akira Fukushima | Acoustic push-pull amplification device |
| JP2017212735A (en) * | 2016-05-24 | 2017-11-30 | フルークコーポレイションＦｌｕｋｅ Ｃｏｒｐｏｒａｔｉｏｎ | Transconductance amplifier having low distortion |
| CN114401009A (en) * | 2022-01-04 | 2022-04-26 | 金卡智能集团股份有限公司 | Digital signal processing circuit and electronic instrument device |
| CN117270622A (en) * | 2023-11-21 | 2023-12-22 | 深圳市知用电子有限公司 | Pressure current converting circuit, transmitter and signal transmission system |
| CN117270622B (en) * | 2023-11-21 | 2024-01-19 | 深圳市知用电子有限公司 | Pressure current converting circuit, transmitter and signal transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2896029B2 (en) | 1999-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384684B1 (en) | Amplifier | |
| US3959733A (en) | Differential amplifier | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JP3082690B2 (en) | Operational amplifier circuit | |
| JP2896029B2 (en) | Voltage-current converter | |
| JP3162732B2 (en) | Amplifier circuit | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US4612513A (en) | Differential amplifier | |
| JP3178716B2 (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
| JPH06120747A (en) | Differential amplifier | |
| US5278516A (en) | Buffer circuit | |
| JPH051649B2 (en) | ||
| JP3103104B2 (en) | Buffer circuit | |
| JPH06112737A (en) | Through rate increasing circuit | |
| JPH0527282B2 (en) | ||
| JP2566941B2 (en) | DC offset voltage compensation circuit for integrated circuit | |
| JP2853485B2 (en) | Voltage-current converter | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JPS61105628A (en) | Clamping circuit | |
| JPH0433162B2 (en) | ||
| JPH037409A (en) | Buffer circuit | |
| JP2001007655A (en) | Full differential amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |