JP7688631B2 - 回路基板 - Google Patents

Description

実施例は、印刷回路基板に関する。

印刷回路基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）は、電気絶縁基板に伝導性材料で印刷回路を印刷した基板である。

印刷回路基板は、多様な種類の素子を平板上に密集搭載させるために、各素子の装着位置を確定し、素子を連結する回路パターンを平板の表面に印刷して固定する構造で構成したり、印刷回路基板の内部に素子が埋め込まれる形態の埋め込み（ｅｍｂｅｄｄｅｄ）構造で構成される。

最近、電子パートの小型化および多機能を実現するために、印刷回路基板を高密度集積化が可能な多層構造として使用されている。

一般に、従来の埋め込み印刷回路基板は、ドリルビット（ｄｒｉｌｌ ｂｉｔ）を用いて素子を内裝するためのキャビティ（ｃａｖｉｔｙ）を形成したり、素子の安着のために離型フィルムなどの副材料を使用したり、サンドブラスト（ｓａｎｄ ｂｌａｓｔ）を用いて素子を内裝するためのキャビティを形成した。

しかし、従来の埋め込み印刷回路基板は、上記のようにドリルビットを使用する場合、加工領域の位置と深さの公差が大きく発生して、高密度集積化が困難であり、これにより最終的に除去される保護層を形成しなければならなかった。

また、従来の埋め込み印刷回路基板は、上記のようにサンドブラストを使用する場合、所望の深さまでのみキャビティを形成することが困難であり、これによりストップ層を形成しなければならなかった。

また、離型フィルムなどの副資材を使用するためには手作業が必要であるので、キャビティサイズの小型化が容易ではなく、製造コストが上昇するという問題点があった。

一方、前記保護層やストップ層を使用する場合、キャビティが形成された後には、その除去過程が必須に行われなければならず、これによる工程が複雑になるという問題がある。また、前記保護層やストップ層は、金属で形成され、これによりエッチング工程を行ってこれを除去した。

しかし、サンドブラストやレーザー工程のためには、前記保護層やストップ層が少なくとも３～１０μｍの厚さを有するべきであり、これにより前記保護層やストップ層を除去するときに、前記キャビティを介して露出するパッドの一部も一緒に除去されるという問題がある。

実施例においては、新しい構造の印刷回路基板、パッケージ基板、およびその製造方法を提供する。

また、実施例においては、複数の工程を通じてキャビティを形成して、印刷回路基板の信頼性の問題を解決することができる印刷回路基板、パッケージ基板、およびその製造方法を提供する。

また、実施例においては、キャビティを含む絶縁層の一部が表面に粗さを有しつつ残存するようにして、後に積層されるモールド層との接着力を向上させることができる印刷回路基板、パッケージ基板、およびその製造方法を提供する。

提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していない他の技術的課題は、下記の記載から実施例が属する技術分野における通常の知識を有する者にとって明確に理解されるであろう。

実施例に係る印刷回路基板は、第１絶縁層と、前記第１絶縁層上に配置され、キャビティを含む第２絶縁層と、前記第１絶縁層上に配置され、前記キャビティを介して上面が露出するパッドと、を含み、前記キャビティは、第１内壁を含む第１パートと、 前記第１パートの下の第２内壁を含む第２パートとを含み、前記第１内壁の傾斜角は、前記第２内壁の傾斜角とは異なる。

また、前記キャビティは、前記第１内壁と前記第２内壁との間の変曲点を含む。

また、前記変曲点は、前記パッドの上面よりも高く位置する。

また、前記第１内壁の傾斜角は、前記第２内壁の傾斜角よりも小さい。

また、前記第１内壁の傾斜角は５０°～６０°の範囲を有し、前記第２内壁の傾斜角は６０°～８０°の範囲を有する。

また、前記第２絶縁層は、前記キャビティが形成される領域の前記第１絶縁層の上面上に配置される第１部分と、前記第１部分以外の第２部分とを含み、前記第１部分の厚さは、前記第２部分の厚さよりも小さい。

また、前記第２絶縁層の前記第１部分の上面は、前記パッドの上面よりも低く位置する。

また、前記キャビティの前記第１パートの上部幅は、前記キャビティの前記第２パートの下部幅よりも大きい。

また、前記キャビティは、前記第２内壁と連結され、前記第１絶縁層の上面よりも高く位置する底面を含む。

また、前記第１内壁、前記第２内壁、および前記底面は、表面屈曲を有する。

また、前記第１内壁が有する表面屈曲は、前記第２内壁および前記底面のうち少なくとも一つが有する表面屈曲とは異なる。

一方、実施例に係るパッケージ基板は、第１絶縁層と、前記第１絶縁層上に配置され、キャビティを含む第２絶縁層と、前記第１絶縁層上に配置され、前記キャビティを介して上面が露出するパッドと、前記パッド上に配置される接続部と、前記接続部上に配置される電子素子と、を含み、前記キャビティは、第１内壁を含む第１パートと、前記第１パートの下に前記第１内壁と連結される第２内壁および前記第２内壁と連結される底面を含む第２パートとを含み、前記第１内壁、前記第２内壁、および底面は、それぞれ表面屈曲を有し、前記第１内壁が有する表面屈曲は、前記第２内壁および前記底面のうち少なくとも一つが有する表面屈曲とは異なる。

また、前記キャビティは、前記第１内壁と前記第２内壁との間に前記パッドの上面よりも高く位置する変曲点を含み、前記変曲点を基準に前記第１内壁が有する傾斜角は、前記第２内壁が有する傾斜角よりも小さい。

また、前記キャビティ内に配置され、前記電子素子の少なくとも一部を覆うモールディング層を含み、前記モールディング層は、前記第１内壁、前記第２内壁、および前記底面と接触する。

一方、実施例に係る印刷回路基板の製造方法は、第１絶縁層を準備し、前記第１絶縁層の上面にパッドを形成するステップと、前記第１絶縁層の上面上に前記パッドを覆う第２絶縁層を形成するステップと、前記第２絶縁層上に開口部を有するマスクを形成するステップと、前記マスクの開口部を介してレーザー工程を行い、前記第２絶縁層の一部を開放するキャビティの第１パートを形成するステップと、前記第１パートの下の前記第２絶縁層にプラズ工程を行い、前記第２絶縁層の一部を開放しながら前記パッドの上面を露出するキャビティの第２パートを形成するステップと、を含み、前記第２パートの形成前の前記パッドの上面は、前記第２絶縁層により覆われる。

また、前記第１パートは、第１傾斜角を有する第１内壁を含み、前記第２パートは、前記第１傾斜角とは異なる第２傾斜角を含む第２内壁を含む。

また、前記第２パートは、前記第２内壁と連結され、前記第１絶縁層の上面よりも高く位置する底面を含み、前記第１内壁、前記第２内壁、および前記底面は、表面屈曲を有し、前記第１内壁が有する表面屈曲は、前記第２内壁および前記底面のうち少なくとも一つが有する表面屈曲とは異なる。

実施例によると、印刷回路基板は、キャビティを含む。このとき、前記キャビティ１６０は、第２絶縁層１２０を貫通する構造ではなく非貫通構造を有する。このとき、前記キャビティ１６０は、第１絶縁層１１０上に配置されたパッド１４１ａを露出する。そして、前記キャビティ１６０の底面は、前記パッド１４１ａの上面よりも低く位置する。これにより、実施例においては、前記キャビティ１６０を形成するために追加の層を形成する必要はなく、これによる工程数を減らすことができる。また、実施例においては、前記追加層を除去する工程で発生する前記パッド１４１ａの厚さ変化や形状変化による損失を解決することができ、これによる製品の信頼性を向上させることができる。

また、実施例によると、キャビティの第１パートは、レーザ工程を通して形成され、その後、キャビティの残りの第２パートはプラズマ工程を通して形成される。このように前記第１パートをレーザ工程を通じて形成することにより、キャビティを形成するための全体的な工程時間を短縮することができ、前記第２パートをプラズマ工程を通じて形成することにより、精密な空間確保をすることができる。

また、実施例によると、印刷回路基板のキャビティ１６０は、変曲点１６３を中心に第１傾斜角を有する第１内壁１６１と、第２傾斜角を有する第２内壁１６２とを含み、前記第２内壁１６３から延びる底面１６４を含む。このとき、前記キャビティ１６０の第１内壁１６１、第２内壁１６２、および底面１６４は、平坦ではなく一定の表面粗さを有することができる。また、前記キャビティ１６０内のパッド１４１ａ上には電子素子を実装することができる。また、モールディング層１９０は、キャビティ１６０内に配置されて前記電子素子を覆うことができる。このとき、前記キャビティ１６０の内壁および底面１６４は、一定の表面粗さを有することにより、前記モールディング層１９０と接触する表面面積を増加させることができ、これによる前記モールディング層１９０のモールディング時の接合力を向上させることができる。

実施例に係る印刷回路基板を示す図である。 図１のキャビティ領域を拡大した図である。 第１実施例に係るパッケージ基板を示す図である。 第２実施例に係るパッケージ基板を示す図である。 図１に示した印刷回路基板の製造方法を工程順に示す図である。 図１に示した印刷回路基板の製造方法を工程順に示す図である。 図１に示した印刷回路基板の製造方法を工程順に示す図である。 図１に示した印刷回路基板の製造方法を工程順に示す図である。 図１に示した印刷回路基板の製造方法を工程順に示す図である。 実施例に係る印刷回路基板のキャビティを拡大した顕微鏡写真である。

以下、添付した図面を参照して、本発明の好ましい実施例を詳細に説明する。

但し、本発明の技術思想は、説明される一部の実施例に限定されるものではなく、互いに異なる多様な形態で実現され、本発明の技術思想の範囲内であれば、実施例間のその構成要素のうち一つ以上を選択的に結合、置換して使用することができる。

また、本発明の実施例で使用される用語（技術および科学的用語を含む）は、明らかに特別に定義されて記述されない限り、本発明が属する技術分野において、通常の知識を有する者に一般的に理解される意味として解釈することができ、事前に定義された用語のように一般的に使用される用語は、関連技術の文脈上の意味を考慮して、その意味を解釈できるであろう。また、本発明の実施例で使用される用語は、実施例を説明するためのものであり、本発明を制限するものではない。

本明細書において、単数形は、フレーズで特に言及しない限り、複数形も含むことができ、「Ａおよび（と）Ｂ、Ｃのうち少なくとも一つ（または一つ以上）」に記載される場合、Ａ、Ｂ、Ｃに組み合わせることができるすべての組み合わせのうち一つ以上を含むことができる。また、本発明の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）等の用語を用いることができる。

このような用語は、その構成要素を他の構成要素と区別するためのものに過ぎず、その用語により当該構成要素の本質や順番または順序などに限定されない。そして、ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、その構成要素は、その他の構成要素に直接的に連結、結合または接続される場合のみならず、その構成要素とその他の構成要素との間にまた他の構成要素によって「連結」、「結合」または「接続」される場合も含むことができる。

また、各構成要素の「上（うえ）または下（した）」に形成または配置されることが記載される場合には、上（うえ）または下（した）は、二つの構成要素が互いに直接接触される場合のみならず、一つ以上の別の構成要素が二つの構成要素の間に形成または配置される場合も含む。また、「上（うえ）または下（した）」で表現される場合、一つの構成要素を基準に上方向のみならず、下側方向の意味も含むことができる。

以下、添付の図面を参照して、本発明の実施例を詳細に説明すると次の通りである。

図１は、実施例に係る印刷回路基板を示す図であり、図２は、図１のキャビティ領域を拡大した図である。

図１および図２を参照すると、印刷回路基板１００は、第１絶縁層１１０と、第２絶縁層１２０と、第３絶縁層１３０と、回路パターン１４１、１４１、１４３、１４４ 、１４５、１４６、１４７、１４８と、ビアＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７と、保護層１５１、１５２とを含む。

第１絶縁層１１０は、印刷回路基板１００の中央に配置された絶縁層であり得る。

第１絶縁層１１０の上部には、第２絶縁層１２０が配置される。

また、第１絶縁層１１０の下部には、第３絶縁層１３０が配置される。

このとき、図面上には、第１絶縁層１１０が印刷回路基板１００の全体積層構造において、正中央層に配置されるものと示したが、これに限定されない。即ち、前記第１絶縁層１１０は、印刷回路基板１００の全体積層構造において、上部側に偏った位置に配置されることもあり、これとは逆に、下部側に偏った位置に配置されることもある。

第１絶縁層１１０の上部には、第２絶縁層１２０が配置される。このとき、第２絶縁層１２０は、複数の層構造を有する。例えば、第２絶縁層１２０は、前記第１絶縁層１１０の上面上に配置された第２－１絶縁層１２１と、前記第２－１絶縁層１２１の上面上に配置された第２－２絶縁層１２２と、前記第２－２絶縁層１２２の上面上に配置された第２－３絶縁層１２３とを含むことができる。このとき、図面上には、前記第２絶縁層１２０が３層構造を有するものと示したが、これに限定されない。即ち、第２絶縁層１２０は、２層以下で構成されることもあり、これとは異なり、４層以上の構造を有して構成されることもある。

また、第１絶縁層１１０の下部には、第３絶縁層１３０が配置される。このとき、第３絶縁層１３０は、複数の層構造を有する。例えば、第３絶縁層１３０は、前記第１絶縁層１１０の下面の下に配置された第３－１絶縁層１３１と、前記第３－１絶縁層１３１の下面の下に配置された第３－２絶縁層１３２と、前記第３－２絶縁層１３２の下面の下に配置された第３－３絶縁層１３３とを含むことができる。このとき、図面上には、前記第３絶縁層１３０が３層構造を有するものと示したが、これに限定されない。即ち、第２絶縁層１３０は、２層以下で構成されることもあり、これとは異なり、４層以上の構造を有して構成されることもある。

また、図面上には、印刷回路基板１００が絶縁層を基準に７層構造を有するものと示したが、これに限定されない。例えば、印刷回路基板１００は、絶縁層を基準に６層以下の層数を有することもあり、これとは異なり、８層以上の層数を有することもある。

第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０は、配線を変更できる電気回路が編成されている基板であって、表面に回路パターンを形成できる絶縁材料で作られたプリント、配線板、および絶縁基板をすべて含むことができる。

例えば、第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０のうち少なくとも一つは、リジッド（ｒｉｇｉｄ）又はフレキシブル（Ｆｌｅｘｉｂｌｅ）であり得る。例えば、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０のうち少なくとも一つは、ガラスまたはプラスチックを含むことができる。詳細には、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０の少なくとも一つは、ソーダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）又はアルミノシリケートガラスなどの化学強化／半強化ガラスを含むか、ポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ、ＰＥＴ）、プロピレングリコール（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ、ＰＰＧ）、ポリカーボネート（ＰＣ）などの強化もしくは延性プラスチックを含むか、サファイアを含むことができる。

また、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０の少なくとも一つは、光等方性フィルムを含むことができる。一例として、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０の少なくとも一つは、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ、ＰＣ）または光等方ポリメチルメタクリレート（ＰＭＭＡ）などを含むことができる。

また、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０のうちの少なくとも一つは、部分的に曲面を有しつつ曲がることがある。即ち、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０の少なくとも一つは、部分的には平面を有し、部分的には曲面を有しつつ曲がることがある。詳細には、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０のうち少なくとも一つは、端部が曲面を有しつつ曲がったり、ランダムな曲率を含んだ表面を有しつつ曲がったり曲がれることがある。

また、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０の少なくとも一つは、柔軟な特性を有するフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。また、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０のうちの少なくとも一つは、カーブド（ｃｕｒｖｅｄ）またはベンデッド（ｂｅｎｄｅｄ）基板であり得る。このとき、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０の少なくとも一つは、回路設計に基づいて、回路部品を接続する電気配線を配線図形に表現し、絶縁物上に電気導体を再現することができる。また、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０の少なくとも一つは、電気部品を搭載し、これらを回路的に連結する配線を形成することができ、部品の電気的な連結機能以外の部品を機械的に固定させることができる。

一方、実施例における前記第２絶縁層１２０の最下部に配置された第２－１絶縁層１２１は、ガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ）を含まない絶縁層であり得る。好ましくは、前記第２－１絶縁層１２１は、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）、ＰＰＧ（ＰＲＥＰＥＲ；Ｇｌａｓｓ Ｆａｂｒｉｃ）、およびＡＢＦ（Ａｋｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）のうちいずれか一つであり得る。これは、前記第２－１絶縁層１２１の一部は、プラズマ工程によって除去され得る。このとき、前記第２－１絶縁層１２１内にガラス繊維が含まれる場合、前記プラズマ工程に影響を与えることがあり、これにより、前記第２－１絶縁層１２１は、ガラス繊維を含まない絶縁物質を含むことができる。

前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０の表面には、回路パターンが配置され得る。

例えば、第１絶縁層１１０の上面には、第１回路パターン１４１が配置され得る。このとき、第１回路パターン１４１は、互いに一定間隔で離隔しつつ、前記第１絶縁層１１０の上面に複数で配置され得る。

第１絶縁層１１０の下面には、第２回路パターン１４２が配置され得る。第２回路パターン１４２は、互いに一定間隔で離隔しつつ、前記第１絶縁層１１０の下面に複数で配置され得る。

また、第２絶縁層１２０の表面にも回路パターンが配置され得る。例えば、第２－１絶縁層１２１の上面には、互いに一定間隔で離隔し、複数の第３回路パターン１４３が配置され得る。また、第２－２絶縁層１２２の上面には、互いに一定間隔で離隔し、複数の第４回路パターン１４４が配置され得る。また、第２－３絶縁層１２３の上面には、互いに一定間隔で離隔し、複数の第５回路パターン１４５が配置され得る。

また、第３絶縁層１３０の表面にも回路パターンが配置され得る。例えば、第３－１絶縁層１３１の下面には、互いに一定間隔で離隔し、複数の第６回路パターン１４６が配置され得る。また、第３－２絶縁層１３２の下面には、互いに一定間隔で離隔し、複数の第７回路パターン１４７が配置され得る。また、第３－３絶縁層１３３の下面には、互いに一定間隔で離隔し、複数の第８回路パターン１４８が配置され得る。

一方、上記のような第１～第８回路パターン１４１、１４２、１４３、１４４、１４５、１４６、１４７、１４８は、電気的信号を伝達する配線であって、電気伝導性の高い金属物質で形成され得る。このために、前記第１～第８回路パターン１４１、１４２、１４３、１４４、１４５、１４６、１４７、１４８は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、スズ（Ｓｎ）、銅（Ｃｕ）および亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質で形成され得る。また、前記第１～第８回路パターン１４１、１４２、１４３、１４４、１４５、１４６、１４７、１４８は、ボンディング力に優れた金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ） 、錫（Ｓｎ）、銅（Ｃｕ）、亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質を含むペースト又はソルダペーストで形成され得る。好ましくは、前記第１～第８回路パターン１４１、１４２、１４３、１４４、１４５、１４６、１４７、１４８は、電気伝導性が高く、価格が比較的安価な銅（Ｃｕ）で形成され得る。

前記第１～第８回路パターン１４１、１４２、１４３、１４４、１４５、１４６、１４７、１４８は、通常のプリント回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、およびＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。

一方、第１回路パターン１４１は、前記第１絶縁層１１０の上面に配置され、キャビティ１６０を介して露出するパッド１４１ａを含むことができる。前記パッド１４１ａは、前記キャビティ１６０内に実装される電子素子（後述）と電気的に連結され得る。例えば、前記パッド１４１ａは、前記キャビティ１６０内に実装される電子素子とワイヤを介して連結されるワイヤボンディングパッドであり得る。これとは異なり、前記パッド１４１ａは、前記キャビティ１６０内に実装される電子素子の端子と直接連結されるフリップチップボンディングパッドであり得る。これについては、以下でより詳細に説明する。

一方、第１～第８回路パターン１４１、１４２、１４３、１４４、１４５、１４６、１４７、１４８は、それぞれ層間導通のためのビアと連結されるパターンと、信号伝達のためのパターンと、電子素子等と連結されるパッドと、を含むことができる。

第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０には、互いに異なる層に配置された回路パターンを互いに電気的に連結するビアＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、 Ｖ６、Ｖ７が配置され得る。ビアＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７は、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０のうち少なくともいずれか一つを貫通して配置され得る。そして、ビアＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７の両端は、互いに異なる絶縁層に配置された回路パターンとそれぞれ連結され、それにより電気信号を伝達することができる。

第１絶縁層１１０には、第１ビアＶ１が配置され得る。第１ビアＶ１は、前記第１絶縁層１１０の上面および下面を貫通して配置され得る。第１ビアＶ１は、前記第１絶縁層１１０の上面に配置された第１回路パターン１４１と、前記第１絶縁層１１０の下面に配置された第２回路パターン１４２とを電気的に連結することができる。

第２絶縁層１２０には、複数のビアが配置され得る。即ち、第２－１絶縁層１２１には、第２ビアＶ２が配置され得る。第２ビアＶ２は、第１絶縁層１１０の上面に配置された第１回路パターン１４１と、前記第２－１絶縁層１２１の上面に配置された第３回路パターン１４３とを電気的に連結することができる。

また、第２－２絶縁層１２２には、第３ビアＶ３が配置され得る。第３ビアＶ３は、前記第２－２絶縁層１２２の上面に配置された第４回路パターン１４４と、前記第２－１絶縁層１２１の上面に配置された第３回路パターン１４３とを電気的に連結することができる。

また、第２－３絶縁層１２３には、第４ビアＶ４が配置され得る。第４ビアＶ４は、前記第２－３絶縁層１２３の上面に配置された第５回路パターン１４５と、前記第２－２絶縁層１２２の上面に配置された第４回路パターン１４４とを電気的に連結することができる。

第３絶縁層１３０には、複数のビアが配置され得る。即ち、第３－１絶縁層１３１には、第５ビアＶ５が配置され得る。第５ビアＶ５は、前記第１絶縁層１１０の下面に配置された第２回路パターン１４２と、前記第３－１絶縁層１３１の下面に配置された第６回路パターン１４６とを電気的に連結することができる。

また、第３－２絶縁層１３２には、第６ビアＶ６が配置され得る。第６ビアＶ６は、前記第３－２絶縁層１３２の下面に配置された第７回路パターン１４７と、前記第３－１絶縁層１３１の下面に配置された第６回路パターン１４６とを電気的に連結することができる。

また、第３－３絶縁層１３３には、第７ビアＶ７が配置され得る。第７ビアＶ７は、前記第３－３絶縁層１３３の下面に配置された第８回路パターン１４８と、前記第３－２絶縁層１３２の下面に配置された第７回路パターン１４７とを電気的に連結することができる。

一方、前記ビアＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７は、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０のうちいずれか一つの絶縁層のみを貫通することがあり、これとは異なり、複数の絶縁層を共通に貫通して配置され得る。これにより、前記ビアＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７は、互いに隣接する絶縁層ではなく、少なくとも２層以上離れた絶縁層の表面上に配置された回路パターンを互いに連結することができる。

一方、前記ビアＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７は、前記複数の絶縁層のうち少なくとも一つの絶縁層を貫通する貫通孔（図示せず）の内部を伝導性物質で充填して形成することができる。

前記貫通孔は、機械、レーザ、および化学加工のいずれか一つの加工方式によって形成され得る。前記貫通孔が機械加工によって形成される場合には、ミーリング（Ｍｉｌｌｉｎｇ）、ドリル（Ｄｒｉｌｌ）、およびルーティング（Ｒｏｕｔｉｎｇ）などの方式を使用することができ、レーザ加工によって形成される場合には、ＵＶやＣＯ_２レーザ方式を使用することができ、化学加工によって形成される場合には、アミノシラン、ケトン類などを含む薬品を用いて前記複数の絶縁層のうち少なくとも一つの絶縁層を開放することができる。

一方、前記レーザによる加工は、光学エネルギーを表面に集中させて材料の一部を溶かして蒸発させて、所望の形状をとる切断方法であって、コンピュータプログラムによる複雑な形成も容易に加工でき、他の方法では切断しにくい複合材料も加工することができる。

また、前記レーザによる加工は、切断直径が最小０．００５ｍｍまで可能であり、加工可能な厚さの範囲が広いという長所がある。

前記レーザ加工ドリルとしては、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｕｍ Ｇａｒｎｅｔ）レーザやＣＯ_２レーザや紫外線（ＵＶ）レーザを用いることが好ましい。ＹＡＧレーザは、銅箔層および絶縁層の両方とも加工できるレーザであり、ＣＯ_２レーザは、絶縁層のみ加工できるレーザである。

前記貫通孔が形成されると、前記貫通孔の内部を伝導性物質で充填して前記ビアＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７を形成することができる。前記ビアＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６、Ｖ７を形成する金属物質は、銅（Ｃｕ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）とパラジウム（Ｐｄ）のうちから選択されるいずれか 一つの物質であり得、前記伝導性物質の充填は、無電解メッキ、電解メッキ、スクリーン印刷（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、蒸発法（Ｅｖａｐｏｒａｔｉｏｎ）、インクジェットティングおよびディスフェンシングのいずれか一つ、またはこれらの組み合わせた方式を用いることができる。

一方、第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０のうち最外郭に配置された絶縁層の表面には、保護層１５１、１５２が配置され得る。例えば、複数の絶縁層のうち最上部に配置された絶縁層の上面には、第１保護層１５１が配置され得る。例えば、第２絶縁層１２０の最上部に配置された第２－３絶縁層１２３の上面には、第１保護層１５１が配置され得る。また、複数の絶縁層のうち最下部に配置された絶縁層の下面には、第２保護層１５２が配置され得る。例えば、第３絶縁層１３０のうち最下部に配置された第３－３絶縁層１３３の下面には、第２保護層１５２が配置され得る。

前記第１保護層１５１および第２保護層１５２は、それぞれ開口部を有することができる。例えば、第１保護層１５１は、第２－３絶縁層１２３の上面に配置された第５回路パターン１４５のうち露出すべき第５回路パターンの表面を露出する開口部を有することができる。

また、第２保護層１５２は、第３－３絶縁層１３３の下面に配置された第８回路パターン１４８のうち露出すべき第８回路パターンの表面を露出する開口部を有することができる。

このような第１保護層１５１および第２保護層１５２は、絶縁性物質を含むことができる。第１保護層１５１および第２保護層１５２は、回路パターンの表面を保護するために塗布された後に加熱して硬化できる多様な物質を含むことができる。前記第１保護層１５１および第２保護層１５２は、レジスト（ｒｅｓｉｓｔ）層であり得る。例えば、第１保護層１５１および第２保護層１５２は、有機高分子物質を含むソルダーレジスト層であり得る。一例として、前記第１保護層１５１および第２保護層１５２は、エポキシアクリレート系の樹脂を含むことができる。詳細には、第１保護層１５１および第２保護層１５２は、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加剤、アクリル系のモノマーなどを含むことができる。但し、実施例はこれに限定されず、前記第１保護層１５１および第２保護層１５２は、フォトソルダーレジスト層、カバーレイ、および高分子物質のうちいずれか一つであり得ることは言うまでもない。

前記第１保護層１５１および第２保護層１５２の厚さは、１μｍ～２０μｍであり得る。前記第１保護層１５１および第２保護層１５２の厚さは、１μｍ～１５μｍであり得る。例えば、前記第１保護層１５１および第２保護層１５２の厚さは、５μｍ～２０μｍであり得る。前記第１保護層１５１および第２保護層１５２の厚さが２０μｍを超える場合には、印刷回路基板１００の厚さが増加することがある。前記第１保護層１５１および第２保護層１５２の厚さが１μｍ未満の場合には、印刷回路基板１００に含まれた回路パターンの信頼性が低下することがある。

一方、第２絶縁層１２０には、キャビティ１６０が形成され得る。このとき、前記キャビティ１６０は、複数の層で構成される第２絶縁層１２０内に配置され得る。このとき、前記キャビティ１６０は、前記複数の層で構成された第２絶縁層１２０のうち少なくとも一つの絶縁層を貫通して配置され、少なくとも他の一つの絶縁層を非貫通して配置され得る。

即ち、一般的なキャビティ１６０は、絶縁層を貫通して配置される。これにより、キャビティ１６０が配置される位置で、前記キャビティ１６０と水平方向に重なる絶縁層は存在しなくなる。例えば、比較例におけるキャビティは、前記第２絶縁層１２０の全体を貫通して配置される。例えば、比較例におけるキャビティは、第２－１絶縁層１２１の下面および第２－３絶縁層１２３の上面を貫通して配置される。

これとは異なり、実施例におけるキャビティは、キャビティが配置される位置で、前記キャビティ１６０と垂直に重なる絶縁層のうち少なくとも一つの絶縁層は貫通しつつ、少なくとも他の一つの絶縁層は貫通しない。

即ち、実施例におけるキャビティ１６０は、前記第２絶縁層１２０に配置される。即ち、キャビティ１６０は、第２－１絶縁層１２１、第２－２絶縁層１２２、および第２－３絶縁層１２３内に配置される。

このとき、比較例の印刷回路基板の構造におけるキャビティは、前記第２－１絶縁層１２１、第２－２絶縁層１２２、および第２－３絶縁層１２３をすべて貫通して配置される。これにより、比較例の印刷回路基板には、キャビティと垂直に重なる領域における第１絶縁層の上面が露出する。即ち、比較例の印刷回路基板における前記キャビティと垂直に重なる第１絶縁層の上面には、第２絶縁層（より明確には、第２－１絶縁層）が存在しない。

これに対して、実施例における印刷回路基板１００におけるキャビティ１６０は、第２－１絶縁層１２１および第２－２絶縁層１２２を貫通しつつ、前記第２－３絶縁層 １２３を非貫通して配置され得る。

即ち、キャビティ１６０は、第２－１絶縁層１２１内に配置される第１部分と、第２－２絶縁層１２２内に配置される第２部分と、第２－３絶縁層１２３内に配置される第３部分と、を含むことができる。ここで、実施例における第２絶縁層１２２が３層構造を有することにより、前記キャビティ１６０が第１～第３部分で構成されるものと示したが、これに限定されない。例えば、第２絶縁層１２０が２層構造を有する場合、前記キャビティ１６０は、第１および第２部分のみを含むことができる。例えば、前記第２絶縁層１２２が５層構造を有する場合、前記キャビティ１６０は、第１～第５部分を含むことができる。但し、実施例におけるキャビティ１６０は、最下部に配置されたパートが貫通孔形状ではなく溝形状を有することにその特徴がある。

前記第１部分は、前記第２－１絶縁層１２１内に配置され得る。このとき、前記第１部分は、前記第２－１絶縁層１２１内に配置され、前記キャビティ１６０の下部領域を形成する溝（Ｇｒｏｏｖｅ）であり得る。

前記第２部分は、前記第２－２絶縁層１２２内に配置され得る。前記第２部分は、前記第２－２絶縁層１２２内に配置され、前記キャビティ１６０の中央領域を形成する貫通孔であり得る。

前記第３部分は、前記第２－３絶縁層１２３内に配置され得る。前記第３部分は、前記第２－３絶縁層１２３内に配置され、前記キャビティ１６０の上部領域を形成する貫通孔であり得る。

即ち、キャビティ１６０は、前記第１部分、第２部分、および第３部分の組み合わせで構成され得る。このとき、前記第１部分の厚さは、前記第２－１絶縁層１２１の厚さより小さいことがある。したがって、前記キャビティ１６０は、前記第２－１絶縁層１２１を非貫通して形成され得る。

言い換えれば、第２－１絶縁層１２１は、前記キャビティ１６０と垂直方向に重なる領域上に配置される第１領域Ｒ１と、前記第１領域Ｒ１を除いた第２領域Ｒ２とを含むことができる。そして、前記第１領域Ｒ１の厚さは、前記第２領域Ｒ２の厚さとは異なることがある。

好ましくは、前記第２領域Ｒ２の厚さＨ１は、前記第２－１絶縁層１２１が有する厚さであり得る。

前記第２領域Ｒ２の厚さＨ１は、２０μｍ～１００μｍであり得る。例えば、前記第２領域Ｒ２の厚さＨ１は、２５μｍ～５０μｍの厚さを有することができる。例えば、前記第２領域Ｒ２の厚さＨ１は、３０μｍ～４０μｍの厚さを有することができる。前記第２領域Ｒ２の厚さＨ１が１００μｍを超える場合には、全体的な印刷回路基板１００の厚さが増加することがある。前記第２領域Ｒ２の厚さＨ１が２０μｍ未満の場合には、パッド１４１ａや第１回路パターンを安定して保護することができない。また、前記第２領域Ｒ２の厚さＨ１が前記２０μｍ未満の場合には、電子素子を実装する工程で前記第２－１絶縁層１２１が熱／圧力等に脆弱であり得る。

前記第１領域Ｒ１の厚さＨ２は、前記第２領域の厚さＨ１よりも小さいことがある。前記第１領域Ｒ１の厚さＨ２は、前記パッド１４１ａの厚さＨ３によって決定され得る。好ましくは、前記第１領域Ｒ１の厚さＨ２は、前記パッド１４１ａの厚さＨ３よりも小さいことがある。

好ましくは、前記パッド１４１ａの厚さＨ３は、前記第２領域Ｒ２の厚さＨ１よりも小さいことがある。例えば、前記パッド１４１ａの厚さＨ３は、５μｍ～３０μｍであり得る。

そして、前記第１領域Ｒ１の厚さＨ２は、前記パッド１４１ａの厚さＨ３よりも小さいことがある。例えば、第１領域Ｒ１領域の厚さＨ２は、３μｍ～２５μｍであり得る。したがって、前記第２－１絶縁層１２１の第１領域Ｒ１は、前記第１絶縁層１１０上に配置される。このとき、前記第２－１絶縁層１２１の第１領域Ｒ１は、前記第１絶縁層１１０上に配置されるパッド１４１ａの上面を露出することがある。

即ち、実施例においては、電子素子を実装するために、前記第２絶縁層１２０を貫通してキャビティ１６０を形成せず、前記第２絶縁層１２０の少なくとも一部（前記第２－１絶縁層１２１の第１領域）を前記第１絶縁層１１０上に残存させた状態でキャビティ１６０を形成する。

このとき、前記残存した前記第２絶縁層１２０の一部の厚さＨ２は、前記キャビティ１６０上に露出すべきパッド１４１ａの厚さＨ３よりも小さい。これにより、実施例においては、前記パッド１４１ａ上に電子素子を実装するのに影響を与えず、前記パッド１４１ａの形状を維持させながら前記キャビティ１６０を形成することができる。

即ち、従来は、上記のような複数の絶縁層内にキャビティを形成するために、保護層またはストップ層を第１絶縁層上に配置した状態でキャビティ形成工程を行った。これにより、従来は、所望の深さ（第２絶縁層をすべて貫通する深さ）だけキャビティを形成することができた。但し、従来は、前記キャビティが形成された後に、前記保護層やストップ層を除去するエッチング工程を行なければならなかった。これにより、従来は、前記保護層やストップ層を除去するエッチング工程中に前記第１絶縁層上に配置されるパッドの一部も一緒に除去され、これにより前記パッドの信頼性に問題が発生し得る。このとき、サンドブラストやレーザー工程時に必要な保護層やストップ層の厚さは、３μｍ～１０μｍ水準であり、これにより、前記エッチング工程時の前記パッドの全体の厚のうち前記保護層やストップ層の厚さに対応するだけ除去されるという問題があった。

これにより、実施例においては、前記保護層やストップ層を形成させない状態でキャビティを容易に形成できるようにし、これにより、前記保護層やストップ層の除去工程中に発生する信頼性の問題を解決するようにする。

そして、これは、前記キャビティを形成する工程条件の制御を通して、前記第２－１絶縁層１２１を貫通しない状態で前記キャビティ１６０を形成するようにする。

このとき、前記キャビティ１６０は、複数の工程によって形成され得る。

即ち、前記キャビティ１６０は、第１工程によって形成された第１パートと第２工程によって形成された第２パートとに区分され得る。

前記第１パートは、前記第２－３絶縁層１２３の全領域、第２－２絶縁層１２２の全領域、および第２－１絶縁層１２１の一部領域に形成され得る。前記第１工程は、レーザー工程であり得る。

即ち、実施例においては、キャビティ１６０を形成する時に、一次的にレーザ工程を通じて前記第２－３絶縁層１２３の全領域、第２－２絶縁層１２２の全領域、および第２－１絶縁層１２１の一部領域を除去して、キャビティ１６０の第１パート１６０ａを形成することができる。

このとき、前記第１パート１６０ａの第１内壁１６１は、第１傾斜角θ１を有することができる。好ましくは、前記第１傾斜角θ１は、５０°～６０°であり得る。前記第１パート１６０ａの第１内壁１６１は、レーザ工程によって形成されたレーザ切断面であり得る。

前記第１パート１６０ａは、第１深さを有することができる。このとき、前記第２絶縁層１２０の全体の厚を基準に前記第１パート１６０ａが有する第１深さは、プラズマ工程によって形成された第２パート１６０ｂが有する第２深さに対して大きいことがある。前記第１パート１６０ａが有する第１深さは、前記第２絶縁層１２０の厚さの１／２よりも大きいことがある。

第１パート１６０ａの下には、第２パート１６０ｂが形成され得る。前記第２パート１６０ｂは、前記第１パート１６０ａと連通することができる。例えば、前記第２パート１６０ｂは、前記第１パート１６０ａと連結されて一つのキャビティ１６０を形成することができる。

前記第１パート１６０ａの第１内壁１６１と第２パート１６０ｂの第２内壁１６２との間に変曲点１６３が形成され得る。前記変曲点１６３は、前記キャビティ１６０の内壁１６１、１６２の傾斜角が変更される部分を意味し得る。例えば、変曲点１６３は、前記第１パート１６０ａの第１内壁１６１の最下端と前記第２パート１６０ｂの第２内壁１６２の最上端とが会う地点であり得る。

即ち、前記第１パート１６０ａは、レーザー工程によって形成され、前記第２パート１６０ｂは、プラズマ工程によって形成され、これによって前記第１パート１６０ａと第２パート１６０ｂとが会う地点には、傾斜角（又は曲率）が変更される変曲点１６３が位置し得る。

このとき、前記変曲点１６３は、前記パッド１４１ａよりも高く位置し得る。言い換えれば、前記第１パート１６０ａの最下端は、前記パッド１４１ａの上面よりも高く位置し得る。言い換えれば、前記第２パート１６０ｂの最上端は、前記パッド１４１ａの上面よりも高く位置し得る。

即ち、前記第１パート１６０ａは、前記パッド１４１ａの上面を基準に、これよりも高い地点までレーザ工程によって形成され得る。このとき、前記第１パート１６０ａが、前記パッド１４１ａが位置した地点まで形成される場合、前記第１パート１６０ａを形成する過程で、レーザによって前記パッド１４１ａが損傷することがある。これにより、実施例においては、前記パッド１４１ａの上面を基準に、これより高い地点までのみ前記第１パート１６０ａが形成できるようにする。

そして、第２パート１６０ｂは、第２深さを有し、前記第１パート１６０ａの下に形成され得る。前記第２深さは、前記第１パート１６０ａが有する第１深さよりも小さいことがある。

前記第２パート１６０ｂは、前記第１内壁１６１と連結される第２内壁１６２および前記第２内壁１６２と連結される底面１６４を含むことができる。前記第２内壁１６２および前記底面１６４は、プラズマ工程によって形成されたプラズマ処理面であり得る。

前記底面１６４は、前記パッド１４１ａの上面よりも低く位置し得る。即ち、前記底面１６４が前記パッド１４１ａよりも高く位置する場合、前記パッド１４１ａの上面の一部が前記第２絶縁層によって覆われ、これにより製品の信頼性に影響を与えることがある。したがって、実施例においては、前記底面１６４が前記パッド１４１ａの上面よりも低く位置するようにする。

前記第２パート１６０ｂの第２内壁１６２は、第２傾斜角θ２を有することができる。このとき、前記第２パート１６０ｂの第２内壁１６２が有する第２傾斜角θ２は、前記第１パート１６０ａの第１内壁１６１が有する第１傾斜角θ１とは異なることがある。例えば、前記第２パート１６０ｂの第２内壁１６２が有する第２傾斜角θ２は、前記第１パート１６０ａの第１内壁１６１が有する第１傾斜角θ１よりも大きいことがある。例えば、前記第２傾斜角θ２は、６０°～８０°であり得る。

一方、前記第２パート１６０ｂを形成する過程で、前記第２絶縁層１２０によって覆われたパッド１４１ａの上面が露出することがある。このとき、前記第２パート１６０ｂは、プラズマ工程によって形成され、これにより前記第２パート１６０ｂを形成する過程で、前記パッド１４１ａの表面に損傷を与えることなく前記第２パート１６０ｂを精密に形成することができる。

上述したように、第１パート１６０ａおよび第２パート１６０ｂを含む前記キャビティ１６０の最大深さは、前記第２絶縁層１２０の全体の厚よりも小さいことがある。また、前記キャビティ１６０の最小深さは、前記第２絶縁層１２０の全体の厚から前記パッド１４１ａの厚さを引いた深さよりも大きいことがある。これにより、実施例においては、前記第２絶縁層１２０のうち第２－１絶縁層１２１の第１領域Ｒ１の上面が前記第１絶縁層１１０の上面よりも高く、前記パッド１４１ａの上面よりも低く位置するようにする。

一方、図２を参照すると、前記キャビティ１６０は、第１パート１６０ａの第１内壁１６１と、第２パート１６０ｂの第２内壁１６２および底面１６４とを含むことができる。

このとき、前記第１パート１６０ａの第１内壁１６１と、第２パート１６０ｂの第２内壁１６２および底面１６４とは、一定の表面粗さを有することができる。

このとき、前記第１パート１６０ａの第１内壁１６１が有する表面粗さは、前記第２パート１６０ｂの第２内壁１６２が有する表面粗さとは異なることがある。例えば、前記第１パート１６０ａの第１内壁１６１が有する表面粗さは、前記第２パート１６０ｂの第２内壁１６２が有する表面粗さよりも大きいことがある。また、前記第２パート１６０ｂの第２内壁１６２が有する表面粗さは、前記底面１６４が有する表面粗さと同じであり得る。

このとき、実施例においては、前記キャビティ１６０の第１パート１６０ａの第１内壁１６１と、第２パート１６０ｂの第２内壁１６２および底面１６４とが一定の表面粗さを有するように追加の工程を行うことではなく、前記キャビティ１６０を形成するためのレーザー工程およびプラズマ工程時に、上記のような互いに異なる表面粗さが形成されるようにすることができる。

言い換えれば、前記キャビティ１６０の底面１６４は、前記第２－１絶縁層１２１の第１領域Ｒ１の上面を意味し得る。そして、前記第２－１絶縁層１２１の第１領域Ｒ１の上面の高さは、一定ではなく、位置に応じて偏差を有することがある。

一方、上述したように、前記第１パート１６０ａの第１内壁１６１および第２パート１６０ｂの第２内壁１６２は、第１傾斜角θ１および第２傾斜角θ２を有することがある。

このとき、前記内壁１６１、１６２は、直線ではなく一定の表面粗さを有する曲線であり得る。これにより、前記第１傾斜角θ１は、前記第１パート１６０ａの最上端と前記第１パート１６０ａの最下端との間を連結する仮想の第１ラインと前記第２絶縁層１２０の上面に対応する仮想の第２線間との間の内角であり得る。

また、前記第２傾斜角θ２は、前記第２パート１６０ｂの最上端と前記第２パート１６０ｂの最下端との間を連結する仮想の第３ラインと前記第２絶縁層１２０の上面に対応する仮想の第２線間との間の内角であり得る。

図３は、第１実施例に係るパッケージ基板を示す図である。

図４を参照すると、実施例におけるパッケージ基板２００は、図１に示す印刷回路基板１００と、印刷回路基板１００のキャビティ１６０内に実装された電子素子１８０とを含む。

図１で説明した印刷回路基板１００は、電子素子１８０を実装するためのパッケージ基板２００として用いることができる。

このとき、前記印刷回路基板１００については、図１で既に詳細に説明したので、これについての説明は省略する。

印刷回路基板１００は、キャビティ１６０を含み、前記キャビティ１６０には、パッド１４１ａが露出することがある。このとき、前記キャビティ１６０内で前記パッド１４１ａが形成された領域を除いた残りの領域には、前記第２－１絶縁層１２１が配置され得る。但し、前記第２－１絶縁層１２１の第１領域Ｒ１の高さは、前記パッド１４１ａの高さよりも低い。これにより、前記電子素子１８０は、前記第１領域Ｒ１上の前記第２－１絶縁層１２１によって影響を受けずに、前記パッド１４１ａ上に安定して実装され得る。即ち、前記パッド１４１ａの高さよりも前記第２－１絶縁層１２１の前記第１領域Ｒ１の高さが高いと、前記電子素子１８０は、前記パッド１４１ａ上に傾いた状態で実装されることがあり、さらに前記パッド１４１ａとの電気的接続状態に不良が発生することがある。

このとき、前記電子素子１８０は、印刷回路基板１００のキャビティ１６０内に配置される電子部品であり得、これは能動素子と受動素子とに区分され得る。そして、前記能動素子は、非線形部分を積極的に利用した素子であり、受動素子は、線形特性と非線形特性の両方が存在しても、非線形特性は利用しない素子を意味する。そして、前記受動素子には、トランジスタ、ＩＣ半導体チップなどを含むことができ、前記受動素子には、コンデンサ、抵抗、インダクタなどを含むことができる。前記受動素子は、能動素子である半導体チップの信号処理速度を高めたり、フィルタリング機能などを行うために、通常の印刷回路基板に実装される。

一方、前記パッド１４１ａ上には、接続部１７０が配置され得る。前記接続部１７０の平面形状は、四角形状であり得る。前記接続部１７０は、前記パッド１４１ａ上に配置されて、前記電子素子１８０を固定しつつ前記電子素子１８０と前記パッド１４１ａとの間を電気的に連結する。このために、パッド１４１ａは伝導性物質で形成され得る。一例として、前記接続部１７０は、ソルダーボールであり得る。前記接続部１７０は、ソルダーに異種成分の物質が含まれ得る。前記ソルダーは、ＳｎＣｕ、ＳｎＰｂ、ＳｎＡｇＣｕのうち少なくともいずれか一つで構成され得る。そして、前記異種成分の物質は、Ａｌ、Ｓｂ、Ｂｉ、Ｃｕ、Ｎｉ、Ｉｎ、Ｐｂ、Ａｇ、Ｓｎ、Ｚｎ、Ｇａ、Ｃｄ、およびＦｅのうちいずれか一つを含むことができる。

一方、前記電子素子１８０の上面は、前記印刷回路基板１００の最上層の表面よりも高く位置し得る。但し、実施例はこれに限定されず、前記電子素子１８０の種類に応じて、前記電子素子１８０の上面が前記印刷回路基板１００の最上層の表面と同じ高さに配置されることがあり、これとは異なり、低く配置されることもある。

図４は、第２実施例に係るパッケージ基板を示す図である。

図４を参照すると、実施例におけるパッケージ基板２００Ａは、図１に示す印刷回路基板１００と、前記印刷回路基板１００のキャビティ１６０内に実装された電子素子１８０ａとを含む。

また、パッケージ基板２００Ａは、前記キャビティ１６０内に配置され、前記電子素子１８０ａを覆うモールディング層１９０をさらに含む。

前記モールディング層１９０は、選択的に前記キャビティ１６０内に配置され、前記キャビティ１６０内に実装された電子素子１８０ａを保護することができる。

前記モールディング層１９０は、モールディング用樹脂で構成されることがあり、例えば、ＥＭＣ（Ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）であり得る。但し、実施例はこれに限定されず、前記モールディング層１９０は、ＥＭＣ以外にも多様な他のモールディング用樹脂で構成されることもある。

図１で説明した印刷回路基板１００は、電子素子１８０ａを実装するためのパッケージ基板２００Ａとして用いることができる。

印刷回路基板１００は、キャビティ１６０を含み、前記キャビティ１６０には、パッド１４１ａが露出することがある。このとき、前記キャビティ１６０内で前記パッド１４１ａが形成された領域を除いた残りの領域には、前記第２－１絶縁層１２１が配置され得る。但し、前記第２－１絶縁層１２１の第１領域Ｒ１の高さは、前記パッド１４１ａの高さよりも低い。これにより、前記電子素子１８０ａは、前記第１領域Ｒ１上の第２－１絶縁層１２１によって影響を受けずに、前記パッド１４１ａ上に安定して実装され得る。言い換えれば、前記パッド１４１ａの高さよりも前記第２－１絶縁層１２１の第１領域Ｒ１の高さが高いと、前記電子素子１８０ａは、前記パッド１４１ａ上に傾いた状態で実装されることがあり、さらに前記パッド１４１ａとの電気的接続状態に不良が発生することがある。

一方、実施例におけるキャビティ１６０の内壁１６１、１６２および底面１６４は、平坦ではなく一定の屈曲を有することができる。言い換えれば、キャビティ１６０の内壁１６１、１６２および底面１６４は、一定の水準以上の表面粗さを有することができる。即ち、キャビティ１６０の内壁１６１、１６２および底面１６４は、粗さを有することができる。

実施例におけるモールディング層１９０は、前記キャビティ１６０の内壁１６１、１６２および底面１６４と接触して配置される。このとき、前記キャビティ１６０の内壁１６１、１６２および底面１６４は、平坦ではなく一定の屈曲を有する。このようなキャビティ１６０の構造は、前記モールディング層１９０との接触する表面面積を増加させることができ、これにより前記モールディング層１９０と印刷回路基板１００との間の接合力を向上させることができる。

実施例によると、印刷回路基板は、キャビティを含む。このとき、前記キャビティ１６０は、第２絶縁層１２０を貫通する構造ではなく非貫通する構造を有する。このとき、前記キャビティ１６０は、第１絶縁層１１０上に配置されたパッド１４１ａを露出する。そして、前記キャビティ１６０の底面は、前記パッド１４１ａの上面よりも低く位置する。これにより、実施例においては、前記キャビティ１６０を形成するために追加の層を形成しなくてもよく、これによる工程数を減らすことができる。また、実施例においては、前記追加層を除去する工程で発生する前記パッド１４１ａの厚さ変化や形状変化による損失を解決することができ、これによる製品の信頼性を向上させることができる。

また、実施例によると、印刷回路基板のキャビティ１６０は、内壁１６１、１６２および底面１６４を含む。このとき、前記キャビティ１６０の内壁１６１、１６２および底面１６４は、平坦ではなく一定の表面粗さを有することができる。また、前記キャビティ１６０内のパッド１４１ａ上には、電子素子が実装され得る。また、モールディング層１９０は、前記キャビティ１６０内に配置されて前記電子素子を覆うことがある。このとき、前記キャビティ１６０の内壁および底面は、一定の表面粗さを有することにより、前記モールディング層１９０との接触する表面面積を増加させることができ、これによる前記モールディング層１９０のモールディング時の接合力を向上させることができる。

以下では、添付の図面を参照して実施例に係る印刷回路基板の製造方法について説明する。

図５乃至図９は、図１に示した印刷回路基板の製造方法を工程順に示す図であり、図１０は、実施例に係る印刷回路基板のキャビティを拡大した顕微鏡写真である。

図５を参照すると、第１絶縁層１１０を準備し、前記第１絶縁層１１０の表面に第１および第２回路パターン１４１、１４２を形成することができ、前記第１絶縁層１１０を貫通し、前記第１および第２回路パターン１４１、１４２を電気的に連結する第１ビアＶ１を形成することができる。

前記第１絶縁層１１０は、プリプレグであり得る。前記プリプレグ（ＰＰＧ）は、半硬化状態で流動性および粘着性が良く、接着剤層および絶縁材層として用いられる繊維強化複合材料用の中間基材として使用されるが、強化繊維にマトリックス樹脂を予め含浸した成形材料である。このようなプリプレグを積層して加熱／加圧して樹脂を硬化させることにより成形品が形成される。即ち、プリプレグ（Ｐｒｅｐｒｅｇ）は、ガラス繊維（Ｇｌａｓｓ ｆｉｂｅｒ）に樹脂（ＢＴ/Ｅｐｏｘｙ、ＦＲ４、ＦＲ５など）が含浸されてＢ－ｓｔａｇｅまで硬化した材料をいう。

即ち、前記第１絶縁層１１０は、熱硬化性または熱可塑性高分子基板、セラミック基板、有無機複合材料基板、またはガラス繊維含浸基板であり得、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。

即ち、前記第１絶縁層１１０は、配線を変更できる電気回路が編成されている板であって、絶縁基板の表面に導体パターンを形成できる絶縁材料で作られたプリント、配線板、および絶縁基板をすべて含むことができる。

前記第１絶縁層１１０の表面には、金属層（図示せず）が積層される。前記金属層は、前記第１絶縁層１１０上に銅を含む金属を無電解めっきを施して形成され得る。また、前記金属層は、前記第１絶縁層１１０に無電解めっきを施して形成することとは異なり、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）を使用することができる。

前記金属層に無電解めっきを施して形成する場合、前記第１絶縁層１１０の上面に粗さを付与してめっきが円滑に行われるようにすることができる。そして、前記金属層をパターニングして、前記第１絶縁層１１０の上面および下面にそれぞれ第１および第２回路パターン１４１、１４２を形成する。このとき、前記第１回路パターン１４１は、後で前記第１絶縁層１１０上に実装される電子素子１８０、１８０ａと、接続部１７０を介して連結されるパッド１４１ａとを含むことができる。

上記のような第１および第２回路パターン１４１、１４２は、通常のプリント回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、およびＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。

次に、図６を参照すると、前記第１絶縁層１１０の上部および下部にそれぞれ第２絶縁層１２０および第３絶縁層１３０を積層する工程を行うことができる。

このとき、第２絶縁層１２０は、複数の層構造を有する。例えば、第２絶縁層１２０は、前記第１絶縁層１１０の上面上に配置された第２－１絶縁層１２１と、前記第２－１絶縁層１２１の上面上に配置された第２－２絶縁層１２２と、前記第２－２絶縁層１２２の上面上に配置された第２－３絶縁層１２３と、を含むことができる。

また、第３絶縁層１３０は、複数の層構造を有する。例えば、第３絶縁層１３０は、前記第１絶縁層１１０の下面の下に配置された第３－１絶縁層１３１と、前記第３－１絶縁層１３１の下面の下に配置された第３－２絶縁層１３２と、前記第３－２絶縁層１３２の下面の下に配置された第３－３絶縁層１３３と、を含むことができる。

また、第２絶縁層１２０の表面に回路パターンを形成する工程を行うことができる。例えば、第２－１絶縁層１２１の上面に互いに一定間隔で離隔し、複数の第３回路パターン１４３を形成する工程を行うことができる。また、第２－２絶縁層１２２の上面に互いに一定間隔で離隔する複数の第４回路パターン１４４を形成する工程を行うことができる。また、第２－３絶縁層１２３の上面に互いに一定間隔で離隔して配置される複数の第５回路パターン１４５を形成する工程を行うことができる。

また、第３絶縁層１３０の表面に回路パターンを形成する工程を行うことができる。例えば、第３－１絶縁層１３１の下面に互いに一定間隔で離隔して配置される複数の第６回路パターン１４６を形成する工程を行うことができる。また、第３－２絶縁層１３２の下面に互いに一定間隔で離隔して配置される複数の第７回路パターン１４７を形成する工程を行うことができる。また、第３－３絶縁層１３３の下面に互いに一定間隔で離隔して配置される複数の第８回路パターン１４８を形成する工程を行うことができる。

また、前記第１絶縁層１１０、第２絶縁層１２０、および第３絶縁層１３０には、互いに異なる層に配置された回路パターンを互いに電気的に連結するビアＶ１、Ｖ２、Ｖ３、Ｖ４、 Ｖ５、Ｖ６、Ｖ７を形成する工程を行うことができる。

次に、図７を参照すると、第２絶縁層１２０におけるキャビティ領域上にキャビティ１６０を形成する工程を行うことができる。このとき、前記キャビティ１６０は、複数の層で構成される第２絶縁層１２０内に形成することができる。

このとき、前記キャビティ１６０は、互いに異なる複数の工程を経て形成され得る。

即ち、キャビティ１６０を形成するための第１キャビティ形成ステップとして、レーザ工程を行うことができる。

このとき、前記第１キャビティ形成ステップの前に、前記第２絶縁層１２０の上面のうちキャビティ１６０が形成される領域を除いた残りの領域にマスク３１０を形成することができる。前記マスク３１０は、金属層であり得る。例えば、前記マスク３１０を、銅を含む金属物質で形成することができる。

即ち、前記マスク３１０は、レーザーおよびプラズマ工程時にエッチングされない物質で形成され得、一例として、銅を含む金属層であり得る。

前記マスク３１０は、０．１μｍ～１２μｍの間の厚さを有することができる。前記マスク３１０が０．１μｍよりも小さい場合、マスクの役割を正常に遂行できなくなり、これによりキャビティが形成されてはいけない領域にもキャビティが形成され得る。また、前記マスク３１０が１２μｍよりも大きいと、前記マスク３１０の除去工程で他の回路パターンの損傷が発生することがある。

次に、図８に示すように、前記第２絶縁層１２０上にレーザを用いて第１キャビティの形成ステップを行って、キャビティ１６０の第１パート１６０ａを形成する。その後、図９に示すように、プラズマ工程を通じて第２キャビティの形成ステップを行って、前記第１パート１６０ａの下にキャビティ１６０の第２パート１６０ｂを形成する。

これにより、キャビティ１６０は、第２－１絶縁層１２１内に配置される第１部分と、第２－２絶縁層１２２内に配置される第２部分と、第２－３絶縁層１２３内に配置された第３部分と、を含むことができる。ここで、実施例における第２絶縁層１２２が３層構造を有することにより、前記キャビティ１６０が第１～第３部分で構成されるものと示したが、これに限定されない。例えば、第２絶縁層１２０が２層構造を有する場合、前記キャビティ１６０は、第１および第２部分のみを含むことができる。例えば、前記第２絶縁層１２２が５層構造を有する場合、前記キャビティ１６０は、第１～第５部分を含むことができる。但し、実施例におけるキャビティ１６０は、最下部に配置されたパートが貫通孔形状ではなく溝形状を有することにその特徴がある。これにより、図１０に示すように、キャビティ１６０は、複数の工程を経て形成され、互いに異なる傾斜角を有する複数の部分に区分され得る。

次に、図９に示すように、前記キャビティ１６０の形成に使用されたマスク３１０を除去した後、前記第２絶縁層１２０および第３絶縁層１３０の最外郭に保護層１５１、１５２を形成する。

例えば、複数の絶縁層のうち最上部に配置された絶縁層の上面には、第１保護層１５１が配置され得る。例えば、第２絶縁層１２０のうち最上部に配置された第２－３絶縁層１２３の上面には、第１保護層１５１が配置され得る。また、複数の絶縁層のうち最下部に配置された絶縁層の下面には、第２保護層１５２が配置され得る。例えば、第３絶縁層１３０のうち最下部に配置された第３－３絶縁層１３３の下面には、第２保護層１５２が配置され得る。

前記第１保護層１５１および第２保護層１５２は、それぞれ開口部を有することができる。例えば、第１保護層１５１は、第２－３絶縁層１２３の上面に配置された第５回路パターン１４５のうち露出すべき第５回路パターンの表面を露出する開口部を有することができる。

また、第２保護層１５２は、第３－３絶縁層１３３の下面に配置された第８回路パターン１４８のうち露出すべき第８回路パターンの表面を露出する開口部を有することができる。

以上、実施例に説明された特徴、構造、効果などは、少なくとも一つの実施例に含まれ、必ずしも一つの実施例にのみ限定されるものではない。さらに、各実施例において例示された特徴、構造、効果などは実施例が属する分野の通常の知識を有する者によって他の実施例に対しても組合せまたは、変形して実施可能である。したがって、このような組合せと変形に関係した内容は、実施例の範囲に含まれるものと解釈されるべきである。

以上、実施例を中心に説明したがこれは単なる例示に過ぎず、実施例を限定するものではなく、実施例が属する分野の通常の知識を有した者であれば本実施例の本質的な特性を逸脱しない範囲で、以上で例示されていない多様な変形と応用が可能であることが理解できるだろう。例えば、実施例に具体的に示された各構成要素は、変形して実施することができるものである。そして、このような変形と応用に係る差異点は、添付された請求範囲で規定する実施例の範囲に含まれるものと解釈されるべきである。

Claims (20)

1. ベース絶縁層と、
   前記ベース絶縁層上に配置され、キャビティを含む上部絶縁層と、
   前記上部絶縁層内に埋め込まれた回路パターンと、
   前記上部絶縁層のキャビティ内に配置された電子素子と、を含み、
   前記上部絶縁層は、前記キャビティを形成する内壁面を含み、
   前記内壁面は、前記ベース絶縁層の上面に対し第１傾斜角を有する第１面と、前記第１面上に配置され、前記ベース絶縁層の前記上面に対し前記第１傾斜角と異なる第２傾斜角を有する第２面とを含み、
   前記回路パターンは、前記ベース絶縁層の上面に平行な水平方向に沿って前記キャビティの第１面と重なったビア電極と、前記ビア電極上に配置され、前記第１面と前記水平方向に沿って重ならず、前記第２面と前記水平方向に沿って重なった配線部とを含み、
   前記電子素子は、前記ビア電極及び前記配線部と前記水平方向に沿って重なった、回路基板。
2. 前記上部絶縁層上に配置された保護絶縁層をさらに含む、請求項１に記載の回路基板。
3. 前記ベース絶縁層内に埋め込まれた回路層をさらに含み、
   前記回路層は、前記ベース絶縁層の少なくとも一部領域を貫通するベースビア電極と、
   前記ベースビア電極と連結されたベース配線層と、を含み、
   前記水平方向に垂直な垂直方向への前記配線部の厚さは、前記ベース配線層の前記垂直方向の厚さと同一である、請求項２に記載の回路基板。
4. 前記回路パターンは、前記ビア電極上に配置された上部ビア電極をさらに含み、
   前記上部ビア電極は、前記第１面と前記水平方向に沿って重ならず、前記第２面と前記水平方向に沿って重なった、請求項３に記載の回路基板。
5. 前記電子素子は、前記第１面、及び前記第２面と前記水平方向に沿って離隔した、請求項４に記載の回路基板。
6. 前記上部絶縁層のキャビティは、前記第１面と前記第２面が直接接触された接触部を含み、
   前記電子素子は、前記接触部と前記水平方向に沿って重なった、請求項５に記載の回路基板。
7. 前記ビア電極は、前記接触部よりも前記ベース絶縁層に隣接するように配置された、請求項６に記載の回路基板。
8. 前記第１傾斜角は、６０°～８０°の間の傾斜角を有し、
   前記第２傾斜角は、５０°～６０°の間の傾斜角を有する、請求項１に記載の回路基板。
9. 前記保護絶縁層は、貫通ホールを含み、
   前記保護絶縁層の前記貫通ホールの少なくとも一部は、前記水平方向に垂直な垂直方向に沿って前記キャビティと重なった、請求項２に記載の回路基板。
10. 前記ベース絶縁層と前記上部絶縁層は、同一物質で備えられた、請求項１に記載の回路基板。
11. 前記電子素子の前記垂直方向の厚さは、前記ビア電極の前記垂直方向の厚さより大きい、請求項３に記載の回路基板。
12. 前記上部ビア電極と前記ビア電極は、前記ベース絶縁層に向かうほど幅が漸減する、請求項４に記載の回路基板。
13. ベース絶縁層と、
    前記ベース絶縁層上に配置され、キャビティを含む上部絶縁層と、
    前記上部絶縁層内に埋め込まれた回路パターンと、
    前記上部絶縁層のキャビティ内に配置された電子素子と、
    前記上部絶縁層上に配置された保護絶縁層と、を含み、
    前記上部絶縁層は、前記キャビティを形成する内壁面を含み、
    前記内壁面は、前記ベース絶縁層の上面に対し第１傾斜角を有する第１面と、前記第１面上に配置され、前記ベース絶縁層に対し前記第１傾斜角より小さい第２傾斜角を有する第２面とを含み、
    前記回路パターンは、前記ベース絶縁層の上面に平行な水平方向に沿って前記キャビティの第１面と重なったビア電極と、前記ビア電極上に配置され、前記第１面と前記水平方向に沿って重ならず、前記第２面と前記水平方向に沿って重なった配線部と、を含み、
    前記電子素子は、前記ビア電極、前記配線部、前記第１面、前記第２面、及び前記上部絶縁層に埋め込まれた回路パターンと前記水平方向に沿って重なった、回路基板。
14. 前記上部絶縁層のキャビティは、前記第１面と前記第２面が直接接触された接触部を含み、
    前記電子素子は、前記接触部と前記水平方向に沿って重なった、請求項１３に記載の回路基板。
15. 前記水平方向に垂直な垂直方向への前記電子素子の厚さは、前記ビア電極の前記垂直方向の厚さより大きい、請求項１４に記載の回路基板。
16. 前記第１傾斜角は、６０°～８０°の間の傾斜角を有し、
    前記第２傾斜角は、５０°～６０°の間の傾斜角を有する、請求項１３に記載の回路基板。
17. 前記ベース絶縁層内に埋め込まれた回路層をさらに含み、
    前記回路層は、前記ベース絶縁層の少なくとも一部領域を貫通するベースビア電極と、前記ベースビア電極と連結されたベース配線層と、を含み、
    前記配線部の前記垂直方向の厚さは、前記ベース配線層の前記垂直方向の厚さと同一である、請求項１５に記載の回路基板。
18. 前記回路パターンは、前記ビア電極上に配置された上部ビア電極をさらに含み、
    前記上部ビア電極は、前記第１面と前記水平方向に沿って重ならず、前記第２面と前記水平方向に沿って重なった、請求項１７に記載の回路基板。
19. 前記ビア電極は、前記接触部よりも前記ベース絶縁層に隣接するように配置された、請求項１４に記載の回路基板。
20. 前記保護絶縁層は、上面と下面を貫通する貫通ホールを含み、
    前記保護絶縁層の前記貫通ホールの少なくとも一部は、前記水平方向に垂直な垂直方向に沿って前記キャビティと重なった、請求項１３に記載の回路基板。

Images