[go: up one dir, main page]

JP7527871B2 - 光電変換装置及びその駆動方法 - Google Patents

光電変換装置及びその駆動方法 Download PDF

Info

Publication number
JP7527871B2
JP7527871B2 JP2020119104A JP2020119104A JP7527871B2 JP 7527871 B2 JP7527871 B2 JP 7527871B2 JP 2020119104 A JP2020119104 A JP 2020119104A JP 2020119104 A JP2020119104 A JP 2020119104A JP 7527871 B2 JP7527871 B2 JP 7527871B2
Authority
JP
Japan
Prior art keywords
unit
signal
photoelectric conversion
conversion device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020119104A
Other languages
English (en)
Other versions
JP2022015925A (ja
Inventor
知弥 笹子
享裕 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2020119104A priority Critical patent/JP7527871B2/ja
Priority to US17/361,919 priority patent/US11818483B2/en
Publication of JP2022015925A publication Critical patent/JP2022015925A/ja
Application granted granted Critical
Publication of JP7527871B2 publication Critical patent/JP7527871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/95—Circuit arrangements
    • H10F77/953—Circuit arrangements for devices having potential barriers
    • H10F77/959—Circuit arrangements for devices having potential barriers for devices working in avalanche mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)
  • Measurement Of Optical Distance (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光電変換装置及びその駆動方法に関する。
受光部に到来する光子の数をデジタル的に計数し、その計数値をデジタル信号として画素から出力する光電変換装置が知られている。特許文献１には、光電変換素子への光子の入射に応じてパルス信号を出力する光電変換装置において、受光部からのパルス信号の単位時間当たりの出力数であるパルスレートが予め設定された値となるように受光部の感度を制御する技術が開示されている。
特開２０１８－１８２０５１号公報
しかしながら、特許文献１に記載の技術においては、光電変換素子から連続して出力された信号が干渉することにより各々の電圧パルスとして分離できなくなることは考慮されておらず、高輝度時においてパルスレートが理論値を大きく下回ることがあった。
本発明の目的は、高輝度時に適切な感度調整を行うことが可能なフォトンカウント型の光電変換装置及びその駆動方法を提供することにある。
本発明の一観点によれば、入射光を光電変換し、生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードと、前記アバランシェダイオードのアバランシェ増倍を抑制するクエンチ部と、前記アバランシェダイオードの出力信号をパルスに変換するパルス変換部と、前記パルス変換部から出力されるパルスの数を積分又は累算した累算信号を生成する信号生成部と、を各々が有する複数の画素と、前記パルス変換部から出力される前記パルスの幅が所定の幅以上であるか否かを検出する検出部と、前記検出部による検出結果に基づいて、前記アバランシェダイオードに印加される逆バイアス電圧を、前記アバランシェダイオードの降伏電圧以上の範囲で制御する電圧制御部と、を有し、前記電圧制御部は、前記パルスの幅が前記所定の幅以上である画素の数を累算する累算部と、前記累算部による累算値と所定値とを比較する信号比較部と、を有し、前記累算値が前記所定値以上の場合に、前記アバランシェダイオードの降伏電圧以上の範囲で前記アバランシェダイオードに印加される逆バイアス電圧を低くする光電変換装置が提供される。
また、本発明の他の一観点によれば、入射光を光電変換し、生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードと、前記アバランシェダイオードのアバランシェ増倍を抑制するクエンチ部と、前記アバランシェダイオードの出力信号をパルスに変換するパルス変換部と、前記パルス変換部から出力されるパルスの数を積分又は累算した累算信号を生成する信号生成部と、を各々が有する複数の画素を有する光電変換装置の駆動方法であって、前記画素の感度を調整する感度調整期間と、前記感度調整期間の後に、前記累算信号を生成する露光期間と、前記露光期間の後に、前記累算信号を読み出す読み出し期間と、を実行し、前記感度調整期間では、前記パルス変換部から出力される前記パルスの幅が所定の幅以上であるか否かを検出し、検出結果に基づいて、前記アバランシェダイオードに印加される逆バイアス電圧を、前記アバランシェダイオードの降伏電圧以上の範囲で制御し、前記感度調整期間では、前記パルスの幅が前記所定の幅以上である画素の数を累算し、累算値が所定値以上の場合に、前記アバランシェダイオードの降伏電圧以上の範囲で前記アバランシェダイオードに印加される逆バイアス電圧を低くする光電変換装置の駆動方法が提供される。
本発明によれば、フォトンカウント型の光電変換装置において、高輝度時における感度調整を適切に行うことができる。
本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第１実施形態による光電変換装置における画素の構成例を示す概略図である。 本発明の第１実施形態による光電変換装置における電圧制御部の構成例を示す図である。 本発明の第１実施形態による光電変換装置における画素の動作を示すタイミング図（その１）である。 本発明の第１実施形態による光電変換装置における画素の動作を示すタイミング図（その２）である。 本発明の第１実施形態による光電変換装置における画素の光電変換特性の一例を示す図である。 本発明の第１実施形態による光電変換装置における撮像方法の一例を示すフローチャート（その１）である。 本発明の第１実施形態による光電変換装置における撮像方法の一例を示すフローチャート（その２）である。 本発明の第１実施形態による光電変換装置の駆動方法を示すタイミング図である。 本発明の第２実施形態による光電変換装置の駆動方法を示すタイミング図である。 本発明の第３実施形態による光電変換装置における撮像方法の一例を示すフローチャートである。 本発明の第４実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第５実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第６実施形態による撮像システム及び移動体の構成例を示す図である。
［第１実施形態］
本発明の第１実施形態による光電変換装置について、図１乃至図６を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置における画素の構成例を示す概略図である。図３は、本実施形態による光電変換装置における電圧制御部の構成例を示す概略図である。図４及び図５は、本実施形態による光電変換装置における画素の動作を示すタイミング図である。図６は、本実施形態による光電変換装置における画素の光電変換特性の一例を示す図である。
はじめに、本実施形態による光電変換装置の概略構成について図１を用いて説明する。
本実施形態による光電変換装置１００は、図１に示すように、センサ部１０と、回路部２０と、を有する。回路部２０は、行選択回路２１と、信号処理回路２２と、列選択回路２３と、制御回路２４と、電圧制御部２５と、電圧供給部２６と、を有する。
センサ部１０には、複数行及び列方向に渡ってマトリクス状に配された複数の画素Ｐが設けられている。図１には、第０行から第３行までの４行と、第０列から第３列までの４列に配された１６個の画素Ｐを、行番号及び列番号を示す符号とともに示している。例えば、第１行、第３列に配された画素Ｐには「Ｐ１３」の符号を付している。なお、センサ部１０を構成する画素アレイの行数及び列数は、特に限定されるものではない。
行選択回路２１は、センサ部１０に配された複数の画素Ｐを行単位で制御するための制御信号ＰＶＳＥＬ，ＰＶＳＥＬＤを生成する回路部である。制御信号ＰＶＳＥＬは、画素Ｐ内の信号生成回路（後述する信号生成部１４に相当）を駆動するための制御信号である。また、制御信号ＰＶＳＥＬＤは、画素Ｐ内の検出回路（後述する検出部１５に相当）を駆動するための制御信号である。
センサ部１０の画素アレイの各行には、行選択回路２１に接続され、行選択回路２１により生成された制御信号ＰＶＳＥＬ，ＰＶＳＥＬＤを対応する行の画素Ｐに供給するための制御線が配されている。これら制御線の各々は、行方向に並ぶ画素Ｐにそれぞれ接続され、これら画素Ｐに共通の信号線をなしている。図１には、各々の制御線に供給される制御信号ＰＶＳＥＬ，ＰＶＳＥＬＤを、行番号を示す符号とともに表している。例えば、第１行の制御線には、「ＰＶＳＥＬ［１］」，「ＰＶＳＥＬＤ［１］」の符号を付している。
センサ部１０の画素アレイの各列には、出力線ＰＯＵＴが列方向に配されている。出力線ＰＯＵＴの各々は、列方向に並ぶ画素Ｐにそれぞれ接続され、これら画素Ｐに共通の信号線をなしている。図１には、出力線ＰＯＵＴを、列番号を示す符号とともに表している。例えば、第３列の出力線には、「ＰＯＵＴ３」の符号を付している。出力線ＰＯＵＴの各々は、ｎビットのデジタル信号を出力するためのｎ本の信号線を備えている。出力線ＰＯＵＴは、信号処理回路２２に接続されている。
信号処理回路２２は、画素Ｐから出力された信号に対して所定の信号処理を行い、処理後の信号を保持する回路部である。信号処理回路２２は、センサ部１０の画素アレイの各列に対応して設けられた複数の列メモリ（図示せず）を有する。各列の列メモリは、対応する列の出力線ＰＯＵＴに接続されており、対応する列の出力線ＰＯＵＴを介して画素Ｐから読み出された信号を保持する機能を備える。画素Ｐから出力される信号は、出力線ＰＯＵＴのｎ本の信号線を介して入力されるｎビットの信号であるため、列メモリの各々は各ビットの信号をそれぞれ保持するための少なくともｎ個の保持部を有する。
列選択回路２３は、信号処理回路２２の列メモリを列単位で制御するための制御信号ＰＨＳＥＬと、センサ部１０に配された複数の画素Ｐを列単位で制御するための制御信号ＰＨＳＥＬＤと、を生成する回路部である。制御信号ＰＨＳＥＬは、水平出力線ＨＳＩＧに読み出す信号を保持している列メモリを選択するための制御信号である。制御信号ＰＨＳＥＬＤは、画素Ｐ内の検出回路（後述する検出部１５に相当）を駆動するための制御信号である。
信号処理回路２２には、列選択回路２３に接続され、列選択回路２３により生成された制御信号ＰＨＳＥＬを対応する列の列メモリに供給するための制御信号線が配されている。列選択回路２３から制御信号ＰＨＳＥＬを受信した列メモリは、保持している信号を水平出力線ＨＳＩＧを介して、光電変換装置１００の出力信号ＳＯＵＴとして外部に出力する。なお、図１には、各々の制御線に供給される制御信号ＰＨＳＥＬを、列番号を示す符号とともに表している。例えば、第３列の制御線には、「ＰＨＳＥＬ［３］」の符号を付している。水平出力線ＨＳＩＧは、ｎビットのデジタル信号からなる出力信号ＳＯＵＴを出力するためのｎ本の信号線を備えている。
センサ部１０の画素アレイの各列には、列選択回路２３に接続され、列選択回路２３により生成された制御信号ＰＨＳＥＬＤを対応する列の画素Ｐに供給するための制御線が配されている。これら制御線の各々は、列方向に並ぶ画素Ｐにそれぞれ接続され、これら画素Ｐに共通の信号線をなしている。図１には、各々の制御線に供給される制御信号ＰＨＳＥＬＤを、列番号を示す符号とともに表している。例えば、第３列の制御線には、「ＰＨＳＥＬＤ［３］」の符号を付している。
また、センサ部１０を構成する複数の画素Ｐの各々には、出力線ＤＥＴＯＵＴが接続されている。列選択回路２３から制御信号ＰＨＳＥＬＤを受信した検出回路（後述する検出部１５に相当）は、検出信号を出力線ＤＥＴＯＵＴに出力する。なお、本明細書では、出力線ＤＥＴＯＵＴに出力される検出信号を、検出信号ＤＥＴＯＵＴと呼ぶことがある。
電圧制御部２５は、出力線ＤＥＴＯＵＴを介して画素Ｐから出力される検出信号の数を累算し、累算値を所定値（基準値）と比較する回路部である。電圧制御部２５は、累算値と所定値との比較の結果に応じた制御信号ＰＣＯＭＰを生成し、制御線を介して電圧供給部２６に供給する機能を備える。電圧供給部２６は、電源電圧ＶＢＩＡＳを画素Ｐに供給する回路部である。電圧供給部２６は、電圧制御部２５から受信した制御信号ＰＣＯＭＰに応じて、画素Ｐに供給する電圧ＶＢＩＡＳを設定する機能を備える。
なお、電圧供給部２６は、必ずしも光電変換装置１００が有している必要はなく、外部の装置に配置されていてもよい。この場合、電圧制御部２５の制御信号ＰＣＯＭＰを光電変換装置１００の外部の装置に出力し、当該外部の装置により光電変換装置１００に供給する電源電圧ＶＢＩＡＳを設定するように構成することができる。電圧供給部２６（或いは対応する外部の装置）は、制御信号ＰＣＯＭＰに応じて画素Ｐに供給される電源電圧ＶＤＤを設定するように構成されていてもよい。或いは、電圧供給部２６は、制御信号ＰＣＯＭＰに応じて電源電圧ＶＢＩＡＳ及び電源電圧ＶＤＤの双方を設定するように構成されていてもよい。
制御回路２４は、行選択回路２１、信号処理回路２２、列選択回路２３の動作やそのタイミングを制御する制御信号を供給するための回路部である。なお、行選択回路２１、信号処理回路２２、列選択回路２３の動作やそのタイミングを制御する制御信号の少なくとも一部は、光電変換装置１００の外部から供給してもよい。
次に、本実施形態による光電変換装置における画素Ｐの構成例について、図２を用いて説明する。図２には、同じ行（第ｊ行）の隣接する２つの列（第ｋ列及び第（ｋ＋１）列）に配された２つの画素Ｐと、電圧制御部２５と、電圧供給部２６と、を示している。
各々の画素Ｐは、図２に示すように、アバランシェ増倍型のアバランシェダイオードＤと、クエンチ部１２と、パルス変換部１３と、信号生成部１４と、検出部１５と、を有する。検出部１５は、期間検出部１６と、セレクタ部１７と、を有する。
アバランシェダイオードＤのアノードは、電源電圧ＶＢＩＡＳを供給する電圧供給部２６に接続されている。アバランシェダイオードＤのカソードは、クエンチ部１２の一方の端子と、パルス変換部１３の入力端子とに接続されている。以下、アバランシェダイオードＤのカソードと、クエンチ部１２の一方の端子と、パルス変換部１３の入力端子との接続部を、ノードＰＳＩＧと呼ぶ。クエンチ部１２の他方の端子は、電源電圧ＶＤＤを供給する電源ノードに接続されている。
パルス変換部１３の出力端子は、信号生成部１４の入力端子と、検出部１５の期間検出部１６の入力端子とに接続されている。以下、パルス変換部１３の出力端子と、信号生成部１４の入力端子と、検出部１５の期間検出部１６の入力端子との接続部を、ノードＰＤＯＵＴと呼ぶ。信号生成部１４の出力端子は、出力線ＰＯＵＴに接続されている。期間検出部１６の出力端子は、セレクタ部１７の入力端子に接続されている。セレクタ部１７の出力端子は、出力線ＤＥＴＯＵＴを介して電圧制御部２５に接続されている。信号生成部１４には、行選択回路２１から制御信号ＰＶＳＥＬが供給される。セレクタ部１７には、行選択回路２１から制御信号ＰＶＳＥＬＤが供給され、列選択回路２３から制御信号ＰＨＳＥＬＤが供給される。
アバランシェダイオードＤは、入射光を光電変換し、生じた電荷をアバランシェ増倍により増倍する機能を備える。クエンチ部１２は、アバランシェダイオードＤのアバランシェ増倍を抑制する役割を有する。クエンチ部１２は、特に限定されるものではないが、例えば抵抗素子やトランジスタにより構成され得る。パルス変換部１３は、アバランシェダイオードＤの出力信号をパルスに変換する機能を備える。パルス変換部１３は、特に限定されるものではないが、例えばインバータ回路により構成され得る。
信号生成部１４は、パルス変換部１３から出力されるパルスの数を積分又は累算した累算信号を生成する機能を備える。信号生成部１４は、カウンタを含んで構成され得る。信号生成部１４は、行選択回路２１からの制御信号ＰＶＳＥＬに応じて、累算信号を対応する列の出力線ＰＯＵＴに出力する。
検出部１５は、パルス変換部１３から出力される電圧パルスの幅が所定の幅以上であるか否かを検出する機能を備える。期間検出部１６は、電圧パルスの幅が所定の幅未満であるときローレベルの信号ＰＤＥＴを出力し、電圧パルスの幅が所定の幅以上である場合に、ハイレベルの信号ＰＤＥＴを出力する。セレクタ部１７は、行選択回路２１からの制御信号ＰＶＳＥＬＤ及び列選択回路２３からの制御信号ＰＨＳＥＬＤに応じて、期間検出部１６による検出結果を出力線ＤＥＴＯＵＴに出力する。なお、図２では、各画素Ｐが検出部１５を含む。これにより、各画素Ｐのパルス変換部１３から出力される電圧パルスの幅をすべて個別に検出でき、精度をよくすることができるが、この構成は必須ではない。例えば、複数の画素Ｐに対して１つの検出部１５が配されていてもよいし、検出部１５が画素Ｐ外に配されていてもよい。
次に、本実施形態による光電変換装置における電圧制御部２５の構成例について、図３を用いて説明する。
電圧制御部２５は、例えば図３に示すように、累算部２７と、信号比較部２８と、により構成され得る。電圧制御部２５の入力端子でもある累算部２７の入力端子は、出力線ＤＥＴＯＵＴに接続されている。累算部２７の出力端子は、信号比較部２８の入力端子に接続されている。電圧制御部２５の出力端子でもある信号比較部２８の出力端子は、電圧供給部２６に接続されている。累算部２７は、カウンタを含んで構成され得る。信号比較部２８は、比較回路を含んで構成され得る。
次に、画素Ｐ、電圧制御部２５及び電圧供給部２６の動作の概略について、図２及び図３を用いて説明する。
アバランシェダイオードＤには、電源電圧ＶＤＤ，ＶＢＩＡＳが供給される電源ノードから、クエンチ部１２を介して降伏電圧以上の大きさの逆バイアス電圧が印加されている。これにより、アバランシェダイオードＤは、ガイガーモードでの動作が可能な状態になっている。
アバランシェダイオードＤは、光子が入射すると、入射光子により励起された電子に起因するアバランシェ増倍により多数の電子（及び正孔）を発生する。アバランシェ増倍により発生した電流がクエンチ部１２に流れると、クエンチ部１２で電圧降下が起こる。その結果、アバランシェダイオードＤに印加される電圧が減少し、アバランシェダイオードＤの動作領域は非ガイガーモードに遷移する。アバランシェ増倍が停止するとクエンチ部１２の電圧降下が元に戻り、アバランシェダイオードＤの動作領域は再びガイガーモードとなる。ガイガーモードにおいてアバランシェ増倍により発生する電子（及び正孔）の数は、光電変換された電子（及び正孔）がどのような経路で増幅されるかに依存する。したがって、クエンチ部１２の電圧降下に伴うノードＰＳＩＧの電位の変化量は一定のばらつきを有する。
また、ガイガーモードにおいてアバランシェ増倍により発生する電子（及び正孔）の数は、アバランシェダイオードＤに印加される電圧に依存する。すなわち、アバランシェダイオードＤに印加される電圧が高いほどアバランシェ増倍により発生する電子（及び正孔）の数は増加し、クエンチ部１２での電圧降下は大きくなる。一方、アバランシェダイオードＤに印加される電圧が低いほどアバランシェ増倍により発生する電子（及び正孔）の数は減少し、クエンチ部１２での電圧降下は小さくなる。
アバランシェダイオードＤ、クエンチ部１２及びパルス変換部１３は、光子の入射に応じてパルスを出力する受光部を構成する。パルス変換部１３は、ノードＰＳＩＧの電位の変化を、所定の閾値電圧に従って状態遷移するパルス信号に変換する。このような構成により、光子の入射に応じた電圧パルスがパルス変換部１３の出力ノードであるノードＰＤＯＵＴから出力される。
通常、アバランシェダイオードＤに印加される電圧は、光電変換された電子（及び正孔）の増幅経路によるクエンチ部１２の電圧降下のばらつきの影響を受けないように設定される。すなわち、アバランシェダイオードＤに印加される電圧は、ノードＰＳＩＧの電位の変化がパルス変換部１３の閾値電圧に対して十分に大きくなるように設定される。一方、アバランシェダイオードＤに印加される電圧を小さくすると、アバランシェ増倍により発生する電子（及び正孔）の数が減少する。これにより、パルス変換部１３が入射光に応じてパルス信号を出力する確率は、クエンチ部１２の電圧降下のばらつきの影響を受け、低下することができる。すなわち、感度を低下することが可能となる。本実施形態では、アバランシェダイオードの降伏電圧以上の範囲でアバランシェダイオードに印加される逆バイアス電圧を制御している。具体的には、アバランシェダイオードに印加される逆バイアス電圧を、閾値電圧に対して十分に大きな第１の値から、閾値電圧以上であって当該第１の値よりも低い値へと制御する。これにより、感度を低下することが可能となる。
信号生成部１４は、カウンタを有し、パルス変換部１３から出力される電圧パルスを計数する。また、信号生成部１４は、行選択回路２１から供給される制御信号ＰＶＳＥＬに応じて、計数結果をｎビットのデジタル信号である信号ＰＯＵＴとして出力する。信号生成部１４の出力端子は、信号ＰＯＵＴをビット毎に出力するためのｎ本の信号線を備えている。
期間検出部１６は、パルス変換部１３から出力される電圧パルスの幅（信号レベルがハイレベル又はローレベルで維持される期間の長さ）を検出するように構成されている。そして、期間検出部１６は、受光部から出力される電圧パルスの幅が所定の幅以上であるか否かを検出し、検出結果に応じた信号ＰＤＥＴをセレクタ部１７に出力する。信号ＰＤＥＴは、光子が入射したことを示す電圧パルスの幅が所定の幅以上であるときに状態（信号レベル）が遷移する信号である。
セレクタ部１７は、行選択回路２１から供給される制御信号ＰＶＳＥＬＤと列選択回路２３から供給される制御信号ＰＨＳＥＬＤとに基づいて、期間検出部１６から出力された信号ＰＤＥＴを、検出信号ＤＥＴＯＵＴとして出力線ＤＥＴＯＵＴに出力する。
電圧制御部２５は、検出信号ＤＥＴＯＵＴに基づいて、アバランシェダイオードＤに印加される電圧を、アバランシェダイオードＤの降伏電圧の範囲で制御する。より詳細には、電圧制御部２５は、電圧パルスの幅が所定の幅以上である画素Ｐ（検出画素）の数を累算する累算部２７と、累算部による累算値と所定値とを比較する信号比較部２８と、を有する。
累算部２７は、カウンタを有し、各画素Ｐのセレクタ部１７から出力される検出信号ＤＥＴＯＵＴを計数し、カウント値を表すｍビットのデジタル信号である信号ＤＰＣＮＴを信号比較部２８に出力する。すなわち、累算部２７は、光子が入射したことを示す電圧パルスの幅が所定の幅以上である画素Ｐ（検出画素）を計数する。図３には一例として、累算部２７がｍビットカウンタを備えている場合を例示している。
信号比較部２８は、累算部２７から出力される信号ＤＰＣＮＴの値と所定値との比較結果に応じた制御信号ＰＣＯＭＰを出力する。例えば、信号比較部２８は、検出画素の数と所定値とを比較し、検出画素の数が所定値以上の場合に、ハイレベルの制御信号ＰＣＯＭＰを出力する。
信号比較部２８における判定の基準となる所定値は、特に限定されるものではない。例えば、センサ部１０を構成する複数の画素のうち所定の割合の画素数を判定の基準となる所定値に設定することができる。或いは、センサ部１０を構成する総ての画素の画素数を所定値に設定することができる。なお、期間検出部１６が電圧パルスの幅を検出する画素Ｐは、センサ部１０を構成する複数の画素の総てであってもよいし、センサ部１０を構成する複数の画素のうちの一部の画素Ｐであってもよい。
電圧供給部２６は、信号比較部２８から出力される制御信号ＰＣＯＭＰに応じて、アバランシェダイオードＤに印加する電圧を設定する。例えば、電圧供給部２６は、ハイレベルの制御信号ＰＣＯＭＰを受信すること応じてアノードに供給する電源電圧ＶＢＩＡＳを増加する。典型的には電源電圧ＶＢＩＡＳは負の高電圧であり、これによりアバランシェダイオードＤに印加される電圧は減少する。なお、電源電圧ＶＢＩＡＳは、アバランシェダイオードＤに降伏電圧以上の大きさの逆バイアス電圧が印加される範囲に設定される。なお、本実施形態ではアノードに印加される電圧を制御しているが、カソードに印加される電圧を制御してもよい。
次に、本実施形態による光電変換装置における画素Ｐの動作について、図４乃至図６を用いて説明する。
アバランシェダイオードＤに光子が入射していないとき、アバランシェダイオードＤのカソード（ノードＰＳＩＧ）の電位は電圧ＶＤＤである。このとき、パルス変換部１３の出力端子（ノードＰＤＯＵＴ）の信号レベルは、所定のハイレベル（Ｈｉｇｈ）であるものとする。
図４（ａ）は、アバランシェダイオードＤに光子が１つ入射した場合におけるパルス変換部１３の動作を示すタイミング図である。図４（ａ）中、「ＰＳＩＧ」はノードＰＳＩＧの電位を表し、「ＰＤＯＵＴ」はノードＰＤＯＵＴの電位を表している。電圧ＶＤＤはパルス変換部１３及びアバランシェダイオードＤのカソード側に供給される電源電圧であり、電圧ＶＳＳはパルス変換部１３に供給される基準電圧であり、閾値電圧Ｖｔｈはパルス変換部１３の出力信号のレベルが反転する電圧である。
時刻ｔ１において、アバランシェダイオードＤに光子が入射したものとする。すると、アバランシェダイオードＤにおける光電変換によって電子－正孔対が生成され、アバランシェ増倍により発生した電流がクエンチ部１２を流れる。これにより、クエンチ部１２で電圧降下が起こり、図４（ａ）に示すように、ノードＰＳＩＧの電位が電圧ＶＤＤから徐々に低下する。
続く時刻ｔ２において、ノードＰＳＩＧの電位が所定の閾値電圧Ｖｔｈよりも低くなると、ノードＰＤＯＵＴの電位のレベルはハイレベルから所定のローレベル（Ｌｏｗ）へと遷移する。
続く時刻ｔ３において、アバランシェダイオードＤの動作領域がガイガーモードから外れ、アバランシェダイオードＤのアバランシェ増倍が停止すると、クエンチ部１２の電圧降下が元に戻り始め、ノードＰＳＩＧの電位が徐々に増加する。
続く時刻ｔ５において、ノードＰＳＩＧの電位が閾値電圧Ｖｔｈ以上になると、ノードＰＤＯＵＴの電位のレベルがローレベルからハイレベルに戻る。
このように、アバランシェダイオードＤに光子が１つ入射すると、パルス変換部１３からノードＰＤＯＵＴに、ローレベルの期間が期間Ｔｐ１である電圧パルスが出力される。期間Ｔｐ１の長さは、アバランシェダイオードＤを構成する物理定数、クエンチ部１２及びパルス変換部１３の回路定数に依存し、ほぼ一定値となる。
図４（ａ）には１光子の入射に対して１電圧パルスが発生する場合を示したが、光子が入射するタイミングによっては光子の入射と電圧パルスの発生とが一対一で対応しない場合も起こりうる。その一例を、図４（ｂ）のタイミング図を用いて説明する。
図４（ｂ）は、期間Ｔｐ１よりも短い時間の間にアバランシェダイオードＤに２つの光子が入射した場合におけるパルス変換部１３の動作を示すタイミング図である。図４（ｂ）中、「ＰＳＩＧ」はノードＰＳＩＧの電位を表し、「ＰＤＯＵＴ」はノードＰＤＯＵＴの電位を表している。
時刻ｔ１において、アバランシェダイオードＤに光子が入射したものとする。すると、アバランシェダイオードＤにおける光電変換によって電子－正孔対が生成され、アバランシェ増倍により発生した電流がクエンチ部１２を流れる。これにより、クエンチ部１２で電圧降下が起こり、図４（ｂ）に示すように、ノードＰＳＩＧの電位が電圧ＶＤＤから徐々に低下する。
続く時刻ｔ２において、ノードＰＳＩＧの電位が所定の閾値電圧Ｖｔｈよりも低くなると、ノードＰＤＯＵＴの電位のレベルはハイレベルから所定のローレベル（Ｌｏｗ）へと遷移する。
続く時刻ｔ３において、アバランシェダイオードＤの動作領域がガイガーモードから外れ、アバランシェダイオードＤのアバランシェ増倍が停止すると、クエンチ部１２の電圧降下が元に戻り始め，ノードＰＳＩＧの電位が徐々に増加する。
ところが、同じく時刻ｔ３に再び光子が入射したとすると、ノードＰＳＩＧの電位は、閾値電圧Ｖｔｈを超える前の時刻ｔ４において再びアバランシェ増倍により降下を始める。そして、２つ目の光子の入射によるアバランシェ増倍が停止すると、クエンチ部１２の電圧降下が元に戻り始め、ノードＰＳＩＧの電位が再び徐々に増加する。
続く時刻ｔ６において、ノードＰＳＩＧの電位が閾値電圧Ｖｔｈ以上になると、ノードＰＤＯＵＴの電位のレベルがローレベルからハイレベルに戻る。
図４（ｂ）において、パルス変換部１３からは、ローレベルの期間が期間Ｔｐ２である電圧パルスが出力される。この場合、パルス変換部１３から出力される電圧パルスの数は、アバランシェダイオードＤに入射した光子の数よりも少なくなる。このような現象は、光子の入射レートが電圧パルスの発生レートを上回っていることが原因であり、高輝度の環境下において顕著となる。
図５は、ノードＰＤＯＵＴの電位と、信号ＰＯＵＴと、信号ＰＤＥＴとの関係を示すタイミング図である。
時刻ｔ１よりも前の期間において、信号生成部１４のカウンタのカウント値（信号ＰＯＵＴ［ｎ－１：０］）の値は０であるものとする。また、信号ＰＤＥＴは、電圧パルスの幅が所定の幅未満であるとき、所定のローレベルであり、電圧パルスの幅が所定の幅以上であるとき、所定のハイレベルに遷移するものとする。時刻ｔ１よりも前の期間において、信号ＰＤＥＴは、ローレベルであるものとする。
図５に示すように、時刻ｔ１から時刻ｔ１０の各タイミングにおいて、それぞれ光子が入射したものとする。これにより、パルス変換部１３からノードＰＤＯＵＴに、光子の入射タイミングに応じた電圧パルスが出力される。
信号生成部１４は、パルス変換部１３からノードＰＤＯＵＴに出力される電圧パルスを計数し、その結果を信号ＰＯＵＴとして出力する。図５には、時刻ｔ１以降、光子の入射するタイミングに応じて信号生成部１４が計数した結果を信号ＰＯＵＴとして順次出力する場合を示している。
ここで、時刻ｔ１０において、パルス変換部１３から、１光子の入射に対応するパルス幅である期間Ｔｐ１よりも長い幅の電圧パルスが出力されたものとする。これは、図４（ｂ）を用いて説明したように、高輝度の光入射を想定したものである。
期間検出部１６は、ノードＰＤＯＵＴに出力される電圧パルスの幅（ローレベルである期間の長さ）が所定の時間を超えた場合に、信号ＰＤＥＴをローレベルからハイレベルへと遷移する。例えば図５に示すように、期間検出部１６は、電圧パルスがローレベルである期間の長さが所定の時間を超えた時刻ｔ１１において、信号ＰＤＥＴをローレベルからハイレベルへと遷移する。
図６は、画素Ｐの光電変換特性の一例を示すグラフである。図６において、横軸は画素Ｐに入射する光量を示し、縦軸は光子の入射により発生した電圧パルスの計数値を示している。縦軸の値は、信号生成部１４が出力する信号ＰＯＵＴの値に相当する。
画素Ｐへの入射光量が比較的少ない場合には、図４（ａ）を用いて説明したように、光子の入射と電圧パルスの発生とがほぼ一対一で対応する。このため、例えば光量Ｘ２以下の場合には、入射光量が多いほどにパルスの計数値も大きくなる。
しかしながら、画素Ｐへの入射光量が多くなると、図４（ｂ）を用いて説明したように、光子の入射レートが電圧パルスの発生レートを上回り、複数の光子の入射に対応して１電圧パルスが発生する状態となる。この度合いは、画素Ｐへの入射光量が多いほどに顕著となる。
そのため、期間検出部１６を備えていない構成において画素Ｐへの入射光量が光量Ｘ２を超えると、図６に「比較例」として点線で示したように、光量が多くなるほどにパルスの計数値が減少することになる。例えば、光量Ｘ１と光量Ｘ３とにおいてパルスの計数値は同じＹ１となり、光量の違いを見分けることができない。
一方、本実施形態においては、電圧パルスがローレベルである期間の長さが所定の時間を超えた検出画素の数が所定値以上の場合に、アバランシェダイオードＤのアノードに供給される電源電圧ＶＢＩＡＳを低下するように構成している。アバランシェダイオードＤのアノードに供給される電源電圧ＶＢＩＡＳを低下すると、図６に「実施例」として実線で示したように、光電変換特性を光量の高い方向へと平行移動させることができる。すなわち、感度を低下することが可能である。したがって、光量の違いを見分けられない高輝度の状態においても、感度を調整することが可能となる。
次に、本実施形態による光電変換装置の駆動方法について、図７乃至図９を用いて説明する。図７及び図８は、本実施形態による光電変換装置における撮像方法の一例を示すフローチャートである。図９は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。
本実施形態による光電変換装置１００は、例えば図７及び図８に示すフローチャートに従って駆動され得る。
まず、光電変換装置１００は、撮像が開始されると、感度調整期間を実行する（ステップＳ１０１）。光電変換装置１００は、制御回路２４による制御のもと、入射光量に応じて電源電圧ＶＢＩＡＳを制御し、画素Ｐの感度調整を行う。
感度調整期間の後、光電変換装置１００は、露光期間を実行する（ステップＳ１０３）。光電変換装置１００は、制御回路２４による制御のもと、所定の露光期間の間、センサ部１０の各画素Ｐにより入射光子の計数を行う。
露光期間の後、光電変換装置１００は、読出し期間を実行する（ステップＳ１０４）。光電変換装置１００は、制御回路２４による制御のもと、露光期間の間に各画素Ｐで計数した値を出力信号ＳＯＵＴとして順次出力し、一連の撮像動作を終了する。
図８は、図７のフローチャートのステップＳ１０１における感度調整方法の一例を示すフローチャートである。
ステップＳ１０１に移行すると、光電変換装置１００は、まず、アバランシェダイオードＤのアノードに印加される電源電圧ＶＢＩＡＳを第１の電圧に制御する（ステップＳ２０１）。第１の電圧は、画素Ｐの感度が十分に高くなる電圧である。
次いで、光電変換装置１００は、所定の検出期間の間、センサ部１０の各画素Ｐを露光し、受光部から出力される電圧パルスの幅が所定の幅以上であるか否かを検出する（ステップＳ２０２）。
次いで、光電変換装置１００は、受光部から出力される電圧パルスの幅が所定の幅以上である画素Ｐ（検出画素）の数を累算する（ステップＳ２０３）。
次いで、光電変換装置１００は、検出画素の数が所定値以上であるか否かの判定を行う（ステップＳ２０４）。
ステップＳ２０４における判定の結果、検出画素の数が所定値未満である場合（ステップＳ２０４の「Ｎｏ」）には、画素Ｐの感度設定の変更が不要であると判定し、ステップＳ１０１の処理を終了する。
ステップＳ２０４における判定の結果、検出画素の数が所定値以上である場合（ステップＳ２０４の「Ｙｅｓ」）には、ステップＳ２０５へと移行する。
次いで、光電変換装置１００は、検出画素の数が所定値以上であることを受け、アバランシェダイオードＤのアノードに印加される電源電圧ＶＢＩＡＳを第２の電圧に制御する（ステップＳ２０５）。第２の電圧は、アバランシェダイオードＤのアノードに第１の電圧が印加されているときよりもアバランシェダイオードＤの端子間電圧が低くなる電圧、すなわち画素Ｐの感度が低くなる電圧である。
このように、本実施形態の撮像方法では、撮像毎に感度調整を行う。したがって、例えばビデオ撮影の場合など、複数の画像を連続して撮影する場合、フレーム毎にリアルタイムで画素Ｐの感度調整を行うことが可能である。したがって、被写体の明るさが変化する場合にも適切な感度で撮像を行うことができる。
次に、本実施形態による光電変換装置の具体的な駆動例について、図９を用いて説明する。図９は、本実施形態による光電変換装置の動作を示すタイミング図である。
図９には一例として、パルス変換部１３から出力される電圧パルスの幅の検出を行う画素Ｐが、０行０列目、０行２列目、２行０列目、２行２列目の４画素であり、これら４画素の総てが検出部１５から検出信号ＤＥＴＯＵＴを出力する場合を示している。また、センサ部１０の総ての画素Ｐは、信号生成部１４から信号ＰＯＵＴを出力するものとする。
図９には、電圧供給部２６から供給される電源電圧ＶＢＩＡＳ、行選択回路２１から供給される制御信号ＰＶＳＥＬ，ＰＶＳＥＬＤ、列選択回路２３から供給される制御信号ＰＨＳＥＬ，ＰＨＳＥＬＤを示している。また、図９には、画素Ｐのセレクタ部１７から出力される検出信号ＤＥＴＯＵＴ、累算部２７から出力される信号ＤＰＣＮＴ、信号比較部２８から供給される制御信号ＰＣＯＭＰ、光電変換装置１００の出力信号ＳＯＵＴ［ｎ－１：０］を更に示している。制御信号ＰＶＳＥＬ，ＰＶＳＥＬＤ，ＰＨＳＥＬ，ＰＨＳＥＬＤに付記する［０］，［１］，［２］，［３］は、対応する行番号又は列番号を示している。
電圧供給部２６から供給される電源電圧ＶＢＩＡＳは、電圧ＶＢＩＡＳＬ及び電圧ＶＢＩＡＳＬより高い電圧ＶＢＩＡＳＨのうちの一方をとり得るものとする。電源電圧ＶＢＩＡＳが電圧ＶＢＩＡＬのときが高感度の設定条件となり、電源電圧ＶＢＩＡＳが電圧ＶＢＩＡＳＨのときが低感度の設定条件となる。
時刻ｔ１から時刻ｔ６の期間は、ステップＳ１０１の感度調整期間に相当する。
時刻ｔ１において、累算部２７のカウンタがリセットされ、信号ＤＰＣＮＴの値が０になる。これにより、信号比較部２８の制御信号ＰＣＯＭＰがローレベルとなり、電圧供給部２６から供給される電源電圧ＶＢＩＡＳが、高感度の設定条件である電圧ＶＢＩＡＳＬとなる。各画素Ｐの期間検出部１６は、受光部から出力される電圧パルスの幅が所定の幅以上であるか否かの検出を開始する。ここでは、時刻ｔ１から時刻ｔ２の期間を検出期間とする。
続く時刻ｔ２から時刻ｔ６までの期間は、期間検出部１６によって電圧パルスの幅が所定の幅以上であることを検出された画素Ｐ（検出画素）の数を累算する検出画素累積期間である。
時刻ｔ２において、制御回路２４は、行選択回路２１及び列選択回路２３により制御信号ＰＶＳＥＬＤ［０］，ＰＨＳＥＬＤ［０］をローレベルからハイレベルへと制御する。これにより選択された０行０列目の画素Ｐ００のセレクタ部１７は、検出信号ＤＥＴＯＵＴを電圧制御部２５に出力する。画素Ｐ００の受光部から出力された電圧パルスの幅が所定の幅以上であったとすると、検出信号ＤＥＴＯＵＴはハイレベルとなり、累算部２７では検出信号ＤＥＴＯＵＴに対するカウントが行われ、信号ＤＰＣＮＴの値は１となる。
制御信号ＰＨＳＥＬＤ［０］がローレベルに制御された後の時刻ｔ３において、制御回路２４は、列選択回路２３により制御信号ＰＨＳＥＬＤ［２］をローレベルからハイレベルへと制御する。これにより選択された０行２列目の画素Ｐ０２のセレクタ部１７は、検出信号ＤＥＴＯＵＴを電圧制御部２５に出力する。画素Ｐ０２の受光部から出力された電圧パルスの幅が所定の幅以上であったとすると、検出信号ＤＥＴＯＵＴはハイレベルとなり、累算部２７では検出信号ＤＥＴＯＵＴに対するカウントが行われ、信号ＤＰＣＮＴの値は２となる。
制御信号ＰＨＳＥＬＤ［２］がローレベルに制御された後の時刻ｔ４において、制御回路２４は、行選択回路２１により、制御信号ＰＶＳＥＬＤ［０］をハイレベルからローレベルへと制御する。また、制御回路２４は、行選択回路２１及び列選択回路２３により、制御信号ＰＶＳＥＬＤ［２］，ＰＨＳＥＬＤ［０］をローレベルからハイレベルへと制御する。これにより選択された２行０列目の画素Ｐ２０のセレクタ部１７は、検出信号ＤＥＴＯＵＴを電圧制御部２５に出力する。画素Ｐ２０の受光部から出力された電圧パルスの幅が所定の幅以上であったとすると、検出信号ＤＥＴＯＵＴはハイレベルとなり、累算部２７では検出信号ＤＥＴＯＵＴに対するカウントが行われ、信号ＤＰＣＮＴの値は３となる。
制御信号ＰＨＳＥＬＤ［０］がローレベルに制御された後の時刻ｔ５において、制御回路２４は、列選択回路２３により制御信号ＰＨＳＥＬＤ［２］をローレベルからハイレベルへと制御する。これにより選択された２行２列目の画素Ｐ２２のセレクタ部１７は、検出信号ＤＥＴＯＵＴを電圧制御部２５に出力する。画素Ｐ２２の受光部から出力された電圧パルスの幅が所定の幅以上であったとすると、検出信号ＤＥＴＯＵＴはハイレベルとなり、累算部２７では検出信号ＤＥＴＯＵＴに対するカウントが行われ、信号ＤＰＣＮＴの値は４となる。
制御信号ＰＨＳＥＬＤ［２］がローレベルに制御された後の時刻ｔ６において、制御回路２４は、行選択回路２１により、制御信号ＰＶＳＥＬＤ［２］をハイレベルからローレベルへと制御し、検出画素累積期間を終了する。
時刻ｔ６において、信号比較部２８は、累算部２７から出力される信号ＤＰＣＮＴの値に応じた制御信号ＰＣＯＭＰを電圧供給部２６に出力する。
判定の基準値が１であった場合を仮定すると、信号比較部２８は、値が４である信号ＤＰＣＮＴを受けて制御信号ＰＣＯＭＰをローレベルからハイレベルへと制御し、電圧供給部２６に出力する。ハイレベルの制御信号ＰＣＯＭＰを受信した電圧供給部２６は、電源電圧ＶＢＩＡＳを電圧ＶＢＩＡＳＬから電圧ＶＢＩＡＳＨへと変更する。これにより、光電変換装置１００は、低感度の設定条件となる。なお、同じ基準値のもとで信号ＤＰＣＮＴの値が０であった場合には、制御信号ＰＣＯＭＰはローレベルのままであり、光電変換装置１００は高感度の設定条件のままで露光期間へと移行する。
続く時刻ｔ６から時刻ｔ７までの期間は、ステップＳ１０３の露光期間に相当する。センサ部１０を構成する複数の画素Ｐの各々は、露光期間の間、信号生成部１４において、受光部から出力される電圧パルスを計数する。時刻ｔ１から時刻ｔ６までの感度調整期間に検出した情報をもとに検出感度を適宜設定することにより、入射光子の数をより正確にカウントすることができる。
続く時刻ｔ７から時刻ｔ１４の期間は、ステップＳ１０４の読み出し期間に相当する。
時刻ｔ７において、制御回路２４は、行選択回路２１により制御信号ＰＶＳＥＬ［０］をローレベルからハイレベルへと制御する。これにより、選択された０行目の各列の画素Ｐの信号生成部１４は、信号ＰＯＵＴを信号処理回路２２へと出力する。
同じく時刻ｔ７において、制御回路２４は、列選択回路２３により制御信号ＰＨＳＥＬ［０］をローレベルからハイレベルへと制御する。これにより、信号処理回路２２の０列目の列メモリに保持されている画素Ｐ００の信号が出力信号ＳＯＵＴとして、水平出力線ＨＳＩＧを介して出力される。
続く時刻ｔ８において、制御回路２４は、列選択回路２３により、制御信号ＰＨＳＥＬ［０］をハイレベルからローレベルへと制御し、制御信号ＰＨＳＥＬ［１］をローレベルからハイレベルへと制御する。これにより、信号処理回路２２の１列目の列メモリに保持されている画素Ｐ０１の信号が出力信号ＳＯＵＴとして、水平出力線ＨＳＩＧを介して出力される。
続く時刻ｔ９において、制御回路２４は、列選択回路２３により、制御信号ＰＨＳＥＬ［１］をハイレベルからローレベルへと制御し、制御信号ＰＨＳＥＬ［２］をローレベルからハイレベルへと制御する。これにより、信号処理回路２２の２列目の列メモリに保持されている画素Ｐ０２の信号が出力信号ＳＯＵＴとして、水平出力線ＨＳＩＧを介して出力される。
続く時刻ｔ１０において、制御回路２４は、列選択回路２３により、制御信号ＰＨＳＥＬ［２］をハイレベルからローレベルへと制御し、制御信号ＰＨＳＥＬ［３］をローレベルからハイレベルへと制御する。これにより、信号処理回路２２の３列目の列メモリに保持されている画素Ｐ０３の信号が出力信号ＳＯＵＴとして、水平出力線ＨＳＩＧを介して出力される。
続く時刻ｔ１１において、制御回路２４は、行選択回路２１により、制御信号ＰＶＳＥＬ［０］をハイレベルからローレベルへと制御し、制御信号ＰＶＳＥＬ［１］をローレベルからハイレベルへと制御する。これにより、０行目の選択が解除されるとともに、新たに選択された１行目の各列の画素Ｐの信号生成部１４は、信号ＰＯＵＴを信号処理回路２２へと出力する。
同じく時刻ｔ１１において、制御回路２４は、列選択回路２３により、制御信号ＰＨＳＥＬ［３］をハイレベルからローレベルへと制御し、制御信号ＰＨＳＥＬ［０］をローレベルからハイレベルへと制御する。これにより、信号処理回路２２の０列目の列メモリに保持されている画素Ｐ１０の信号が出力信号ＳＯＵＴとして、水平出力線ＨＳＩＧを介して出力される。
続く時刻ｔ１２において、制御回路２４は、列選択回路２３により、制御信号ＰＨＳＥＬ［０］をハイレベルからローレベルへと制御し、制御信号ＰＨＳＥＬ［１］をローレベルからハイレベルへと制御する。これにより、信号処理回路２２の１列目の列メモリに保持されている画素Ｐ１１の信号が出力信号ＳＯＵＴとして、水平出力線ＨＳＩＧを介して出力される。
この後、１行２列目から３行２列目の画素Ｐの信号も同様に、出力信号ＳＯＵＴとして水平出力線ＨＳＩＧを介して出力する。
続く時刻ｔ１３において、制御回路２４は、列選択回路２３により、制御信号ＰＨＳＥＬ［２］をハイレベルからローレベルへと制御し、制御信号ＰＨＳＥＬ［３］をローレベルからハイレベルへと制御する。これにより、信号処理回路２２の３列目の列メモリに保持されている画素Ｐ３３の信号が出力信号ＳＯＵＴとして、水平出力線ＨＳＩＧを介して出力される。
続く時刻ｔ１４において、制御回路２４は、行選択回路２１及び列選択回路２３により、制御信号ＰＶＳＥＬ［３］，ＰＨＳＥＬ［３］をハイレベルからローレベルへと制御し、画素Ｐ００から画素Ｐ３３までの読み出し動作を完了する。
時刻１４以降は、次フレームの感度調整期間となり、時刻ｔ１から時刻ｔ１４までの動作が繰り返し行われる。
このように、本実施形態によれば、フォトンカウント型の光電変換装置において、高輝度時における感度調整を適切に行うことができる。
［第２実施形態］
本発明の第２実施形態による光電変換装置の駆動方法について、図１０を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
本実施形態では、第１実施形態による光電変換装置の他の駆動方法を説明する。図１０は、本実施形態による光電変換装置における動作例を示すタイミング図である。
図１０には一例として、パルス変換部１３から出力される電圧パルスの幅の検出を行う画素Ｐが、０行０列目、０行２列目、２行０列目、２行２列目の４画素であり、これら４画素の総てが検出部１５から検出信号ＤＥＴＯＵＴを出力する場合を示している。また、センサ部１０の総ての画素Ｐは、信号生成部１４から信号ＰＯＵＴを出力するものとする。また、信号比較部２８における判定の基準値は２であるものとする。
図１０には、電圧供給部２６から供給される電源電圧ＶＢＩＡＳ、行選択回路２１から供給される制御信号ＰＶＳＥＬ，ＰＶＳＥＬＤ、列選択回路２３から供給される制御信号ＰＨＳＥＬ，ＰＨＳＥＬＤを示している。また、図１０には、画素Ｐのセレクタ部１７から出力される検出信号ＤＥＴＯＵＴ、累算部２７から出力される信号ＤＰＣＮＴ、信号比較部２８から供給される制御信号ＰＣＯＭＰ、光電変換装置１００の出力信号ＳＯＵＴ［ｎ－１：０］を更に示している。制御信号ＰＶＳＥＬ，ＰＶＳＥＬＤ，ＰＨＳＥＬ，ＰＨＳＥＬＤに付記する［０］，［１］，［２］，［３］は、対応する行番号又は列番号を示している。
電圧供給部２６から供給される電源電圧ＶＢＩＡＳは、電圧ＶＢＩＡＳＬ及び電圧ＶＢＩＡＳＬより高い電圧ＶＢＩＡＳＨのうちの一方をとり得るものとする。電源電圧ＶＢＩＡＳが電圧ＶＢＩＡＬのときが高感度の設定条件となり、電源電圧ＶＢＩＡＳが電圧ＶＢＩＡＳＨのときが低感度の設定条件となる。
時刻ｔ１から時刻ｔ４の期間は、ステップＳ１０１の感度調整期間に相当する。
時刻ｔ１において、累算部２７のカウンタがリセットされ、信号ＤＰＣＮＴの値が０になる。これにより、信号比較部２８の制御信号ＰＣＯＭＰがローレベルとなり、電圧供給部２６から供給される電源電圧ＶＢＩＡＳが、高感度の設定条件である電圧ＶＢＩＡＳＬとなる。各画素Ｐの期間検出部１６は、受光部から出力される電圧パルスの幅が所定の幅以上であるか否かの検出を開始する。ここでは、時刻ｔ１から時刻ｔ２の期間を検出期間とする。
続く時刻ｔ２から時刻ｔ４までの期間は、期間検出部１６によって電圧パルスの幅が所定の幅以上であることを検出された画素Ｐ（検出画素）の数を累算する検出画素累積期間である。
時刻ｔ２において、制御回路２４は、行選択回路２１及び列選択回路２３により制御信号ＰＶＳＥＬＤ［０］，ＰＨＳＥＬＤ［０］をローレベルからハイレベルへと制御する。これにより選択された０行０列目の画素Ｐ００のセレクタ部１７は、検出信号ＤＥＴＯＵＴを電圧制御部２５に出力する。画素Ｐ００の受光部から出力された電圧パルスの幅が所定の幅以上であったとすると、検出信号ＤＥＴＯＵＴはハイレベルとなり、累算部２７では検出信号ＤＥＴＯＵＴに対するカウントが行われ、信号ＤＰＣＮＴの値は１となる。
制御信号ＰＨＳＥＬＤ［０］がローレベルに制御された後の時刻ｔ３において、制御回路２４は、列選択回路２３により制御信号ＰＨＳＥＬＤ［２］をローレベルからハイレベルへと制御する。これにより選択された０行２列目の画素Ｐ０２のセレクタ部１７は、検出信号ＤＥＴＯＵＴを電圧制御部２５に出力する。画素Ｐ０２の受光部から出力された電圧パルスの幅が所定の幅以上であったとすると、検出信号ＤＥＴＯＵＴはハイレベルとなり、累算部２７では検出信号ＤＥＴＯＵＴに対するカウントが行われ、信号ＤＰＣＮＴの値は２となる。
続く時刻ｔ４において、信号比較部２８は、値が２である信号ＤＰＣＮＴを受けて制御信号ＰＣＯＭＰをローレベルからハイレベルへと制御し、電圧供給部２６に出力する。ハイレベルの制御信号ＰＣＯＭＰを受信した電圧供給部２６は、電源電圧ＶＢＩＡＳを電圧ＶＢＩＡＳＬから電圧ＶＢＩＡＳＨへと変更する。これにより、光電変換装置１００は、低感度の設定条件となる。なお、同じ基準値のもとで信号ＤＰＣＮＴの値が０であった場合には、制御信号ＰＣＯＭＰはローレベルのままであり、光電変換装置１００は高感度の設定条件のままで露光期間へと移行する。
本実施形態においては、電圧パルスの幅の検出を行う画素Ｐから検出結果（検出信号ＤＥＴＯＵＴ）を順次受信し、検出画素の累算値（信号ＤＰＣＮＴの値）が所定値以上になったときに検出部による検出を停止する。すなわち、信号ＤＰＣＮＴの値が信号比較部２８における判定の基準値に達すると直ちに制御信号ＰＣＯＭＰが電圧供給部２６に出力され、検出画素累算期間が終了する。したがって、第１実施形態の駆動例と比較して感度調整期間を短縮することが可能となる。
続く時刻ｔ４から時刻ｔ１４までの期間の動作は図９に示す第１実施形態の駆動例と同じであるため、ここでは説明を省略する。
このように、本実施形態によれば、フォトンカウント型の光電変換装置において、高輝度時における感度調整を適切に行うことができる。また、感度調整期間を短縮できることにより、その分、各フレームにおける露光期間の長さを増やすことができる。これにより、撮像画像のダイナミックレンジを拡大することが可能である。
［第３実施形態］
本発明の第３実施形態による光電変換装置の駆動方法について、図１１を用いて説明する。第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
本実施形態では、第１実施形態による光電変換装置の他の駆動方法を説明する。図１０は、本実施形態による光電変換装置における撮像方法を示すフローチャートである。
光電変換装置１００は、撮像が開始されると、入射光量に応じて電源電圧ＶＢＩＡＳを制御し、画素Ｐの感度調整を行う(ステップＳ１０１)。
次いで、光電変換装置１００は、撮像信号の読み出し回数ｉを０にリセットする（ステップＳ１０２）。なお、読み出し回数ｉはフレーム数に相当する。
次いで、光電変換装置１００は、所定の露光期間の間、センサ部１０の各画素Ｐにより入射光子の計数を行う（ステップＳ１０３）。
次いで、光電変換装置１００は、露光期間の間に各画素Ｐで計数した値を出力信号ＳＯＵＴとして順次読み出し（ステップＳ１０４）。
次いで、光電変換装置１００は、ステップＳ１０４における読み出し動作を受けて、読み出し回数ｉを１増加する（ステップＳ１０５）。
次いで、光電変換装置１００は、読み出し回数ｉが予め定められた所定の値（図１１の例ではｎ）に達しているか否かの判定を行う（ステップＳ１０６）。
ステップＳ１０６における判定の結果、読み出し回数ｉがｎに達していない場合（ステップＳ１０６の「Ｎｏ」）には、ステップＳ１０３に戻り、次フレームの露光期間を開始する。
ステップＳ１０６における判定の結果、読み出し回数ｉがｎである場合（ステップＳ１０６の「Ｙｅｓ」）には、一連の撮像動作を終了する。
このように、本実施形態の撮像方法では、ステップＳ１０１における画素Ｐの感度調整の後、ｎ回（ｎフレーム）の撮像が連続して行われる。したがって、２回以上のｎ回の撮像を連続して行った場合、（ｎ－１）回分の感度調整期間を省略することができ、その分、各フレームにおける露光期間の長さを増やすことができる。これにより、撮像画像のダイナミックレンジを拡大することが可能である。
［第４実施形態］
本発明の第４実施形態による光電変換装置及びその駆動方法について、図１２を用いて説明する。第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１２は、本実施形態による光電変換装置の概略構成を示すブロック図である。
本実施形態による光電変換装置１００は、図１２に示すように、センサ部１０が複数のブロック１０Ａ，１０Ｂに分けられている。そして、センサ部１０のブロック１０Ａに対しては電圧制御部２５Ａ及び電圧供給部２６Ａが設けられており、センサ部１０のブロック１０Ｂに対しては電圧制御部２５Ｂ及び電圧供給部２６Ｂが設けられている。
センサ部１０のブロック１０Ａは、第０列及び第１列の各行に配された８個の画素Ｐを含む。ブロック１０Ａに配された画素Ｐの各々は、出力線ＤＥＴＯＵＴＡを介して電圧制御部２５Ａに接続されている。電圧制御部２５Ａは、電圧供給部２６Ａに接続されている。
電圧制御部２５Ａは、出力線ＤＥＴＯＵＴＡを介してブロック１０Ａに配された画素Ｐから出力される検出信号の数を累算し、累算値を所定値と比較する回路部である。電圧制御部２５Ａは、比較の結果に応じた制御信号ＰＣＯＭＰＡを生成し、制御線を介して電圧供給部２６Ａに供給する機能を備える。電圧供給部２６Ａは、制御信号ＰＣＯＭＰＡに応じて設定される電源電圧ＶＢＩＡＳＡをブロック１０Ａに配された画素Ｐに供給する回路部である。
同様に、センサ部１０のブロック１０Ｂは、第２列及び第３列の各行に配された８個の画素Ｐを含む。ブロック１０Ｂに配された画素Ｐの各々は、出力線ＤＥＴＯＵＴＢを介して電圧制御部２５Ｂに接続されている。電圧制御部２５Ｂは、電圧供給部２６Ｂに接続されている。電圧供給部２６Ｂは、ブロック１０Ｂに配された画素Ｐの各々に電源電圧ＶＢＩＡＳＢを供給する。
電圧制御部２５Ｂは、出力線ＤＥＴＯＵＴＢを介してブロック１０Ｂに配された画素Ｐから出力される検出信号の数を累算し、累算値を所定値と比較する回路部である。電圧制御部２５Ｂは、比較の結果に応じた制御信号ＰＣＯＭＰＢを生成し、制御線を介して電圧供給部２６Ｂに供給する機能を備える。電圧供給部２６Ｂは、制御信号ＰＣＯＭＰＢに応じて設定される電源電圧ＶＢＩＡＳＢをブロック１０Ｂに配された画素Ｐに供給する回路部である。
このように、本実施形態による光電変換装置１００においては、センサ部１０が複数のブロックに分けられており、各々のブロックに対して電圧制御部２５及び電圧供給部２６がそれぞれ設けられている。このように構成することで、高輝度時において、センサ部１０のブロック毎に画素Ｐの感度を調整することができる。
なお、図１２には、センサ部１０を２つのブロックに分割した例を示しているが、センサ部１０を構成するブロックの数は３つ以上であってもよい。また、図１２では列を単位としてセンサ部１０を複数のブロックに分割しているが、行を単位としてセンサ部１０を複数のブロックに分割してもよい。また、センサ部１０を行列状に配された複数のブロックに分割してもよい。
また、１つのブロックを構成する画素アレイの行数及び列数は、特に限定されるものではない。また、１つのブロックを構成する画素Ｐの数は１つであってもよい。また、センサ部１０を構成する複数のブロックの大きさは、必ずしも一様である必要はなく、ブロック毎に異なる大きさであってもよい。
また、電圧供給部２６Ａ，２６Ｂは、必ずしも光電変換装置１００が有している必要はなく、外部の装置に配置されていてもよい。この場合、電圧制御部２５Ａ，２５Ｂの制御信号ＰＣＯＭＰＡ，ＰＣＯＭＰＢが光電変換装置１００の外部の装置に出力され、当該外部の装置により電圧ＶＢＩＡＳＡ，ＶＢＩＡＳＢを制御するように構成することができる。
［第５実施形態］
本発明の第５実施形態による撮像システムについて、図１３を用いて説明する。図１３は、本実施形態による撮像システムの概略構成を示すブロック図である。
本実施形態による撮像システム２００は、図１３に示すように、バリア２０１と、レンズ２０２と、絞り２０３と、光電変換装置２０４と、ＡＦセンサ２０５と、を有している。レンズ２０２は、被写体の光学像を結像するための光学系である。バリア２０１は、レンズ２０２のプロテクトを行うものである。絞り２０３は、レンズ２０２を通過する光の光量を調整するためのものである。光電変換装置２０４は、第１乃至第５実施形態で説明した光電変換装置１００を用いて構成され、レンズ２０２で結像された被写体の光学像を画像信号として取得するためのものである。ＡＦセンサ２０５は、焦点検出に必要な信号を取得するためのものである。
また、撮像システム２００は、信号処理部２０８を更に有している。信号処理部２０８は、光電変換装置２０４やＡＦセンサ２０５から出力された信号の処理や、得られた画像データに対して各種の補正を行い或いはデータを圧縮する処理を行うためのものである。
また、撮像システム２００は、メモリ部２０９、外部Ｉ／Ｆ回路２１０、タイミング発生部２１１、全体制御・演算部２１２、記録媒体制御Ｉ／Ｆ部２１３を更に有している。メモリ部２０９は、画像データを一時記憶するためのものである。外部Ｉ／Ｆ回路２１０は、外部コンピュータ２１５などの外部機器と通信するためのものである。タイミング発生部２１１は、信号処理部２０８などに各種タイミング信号を出力するためのものである。全体制御・演算部２１２は、各種演算とカメラ全体を制御するためのものである。記録媒体制御Ｉ／Ｆ部２１３は、取得した画像データを記録し、又は画像データの読み出しを行うための半導体メモリなどの着脱可能な記録媒体２１４との間でデータのやりとりを行うためのものである。
バリア２０１がオープンされると、被写体からの光学像がレンズ２０２及び絞り２０３を介してＡＦセンサ２０５に入射される。全体制御・演算部２１２は、ＡＦセンサ２０５からの出力信号をもとに、前記した位相差検出の手法により被写体までの距離を算出する。その後、全体制御・演算部２１２は、演算結果に基づいてレンズ２０２を駆動し、再び撮像面に合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ２０２を駆動するオートフォーカス制御を行う。
次いで、合焦が確認された後に、光電変換装置２０４による電荷蓄積動作が開始される。光電変換装置２０４の電荷蓄積動作が終了すると、光電変換装置２０４から出力された画像信号は、信号処理部２０８を介して全体制御・演算部２１２によってメモリ部２０９に書き込まれる。
その後、メモリ部２０９に蓄積されたデータは、全体制御・演算部２１２の制御により記録媒体制御Ｉ／Ｆ部２１３を介して記録媒体２１４に記録される。或いは、メモリ部２０９に蓄積されたデータは、外部Ｉ／Ｆ回路２１０を介して、直接に外部コンピュータ２１５などに入力してもよい。
第１乃至第４実施形態において説明したように、これまでの実施形態に示した光電変換装置１００を用いることにより高輝度時における計数値の誤差を低減することができる。従って、この光電変換装置２０４を用いた本実施形態の撮像システムによれば、より高品質な画像を取得することが可能となる。
［第６実施形態］
本発明の第６実施形態による撮像システム及び移動体について、図１４を用いて説明する。図１４は、本実施形態による撮像システム及び移動体の構成を示す図である。
図１４（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第５実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１４（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
また、上記第１乃至第４実施形態においては、アバランシェダイオードＤのアノードに印加する電圧を２種類の電圧レベルのうちのいずれかに設定する例を示したが、３種類以上の電圧レベルのうちのいずれかに設定するように構成してもよい。この場合、例えばパルス変換部１３から出力される電圧パルスの頻度やパルスの幅等に応じて、複数の電圧レベルの中から適切な電圧レベルを選択することができる。
また、上記第５及び第６実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１３及び図１４に示した構成に限定されるものではない。
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
Ｄ…アバランシェダイオード
Ｐ…画素
１０…センサ部
１２…クエンチ部
１３…パルス変換部
１４…信号生成部
１５…検出部
１６…期間検出部
１７…セレクタ部
２０…回路部
２１…行選択回路
２２…信号処理回路
２３…列選択回路
２４…制御回路
２５…電圧制御部
２６…電圧供給部
２７…累算部
２８…信号比較部
１００…光電変換装置

Claims (13)

  1. 入射光を光電変換し、生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードと、前記アバランシェダイオードのアバランシェ増倍を抑制するクエンチ部と、前記アバランシェダイオードの出力信号をパルスに変換するパルス変換部と、前記パルス変換部から出力されるパルスの数を積分又は累算した累算信号を生成する信号生成部と、を各々が有する複数の画素と、
    前記パルス変換部から出力される前記パルスの幅が所定の幅以上であるか否かを検出する検出部と、
    前記検出部による検出結果に基づいて、前記アバランシェダイオードに印加される逆バイアス電圧を、前記アバランシェダイオードの降伏電圧以上の範囲で制御する電圧制御部と、を有し、
    前記電圧制御部は、前記パルスの幅が前記所定の幅以上である画素の数を累算する累算部と、前記累算部による累算値と所定値とを比較する信号比較部と、を有し、前記累算値が前記所定値以上の場合に、前記アバランシェダイオードの降伏電圧以上の範囲で前記アバランシェダイオードに印加される逆バイアス電圧を低くする
    ことを特徴とする光電変換装置。
  2. 前記累算部は、前記複数の画素から前記検出結果を順次受信し、
    前記信号比較部は、前記累算値が前記所定値以上になったときに前記検出部による検出を停止する
    ことを特徴とする請求項１記載の光電変換装置。
  3. 前記電圧制御部は、前記複数の画素のうち所定の割合を超える画素において前記パルスの幅が前記所定の幅以上である場合に、前記アバランシェダイオードの降伏電圧以上の範囲で前記アバランシェダイオードに印加される逆バイアス電圧を低くする
    ことを特徴とする請求項１又は２記載の光電変換装置。
  4. 前記検出部は、前記複数の画素のうちの一部の画素について前記パルスの幅が前記所定の幅以上であるか否かを検出する
    ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
  5. 前記複数の画素は複数のブロックに分けられており、
    前記電圧制御部は、前記複数のブロックの各々に対して設けられている
    ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  6. 前記電圧制御部は、前記アバランシェダイオードのアノードに印加される電圧を制御する
    ことを特徴とする請求項１乃至５の何れか１項に記載の光電変換装置。
  7. 前記電圧制御部は、前記アバランシェダイオードのカソードに印加される電圧を制御する
    ことを特徴とする請求項１乃至６の何れか１項に記載の光電変換装置。
  8. 入射光を光電変換し、生じた電荷をアバランシェ増倍により増倍するアバランシェダイオードと、前記アバランシェダイオードのアバランシェ増倍を抑制するクエンチ部と、前記アバランシェダイオードの出力信号をパルスに変換するパルス変換部と、前記パルス変換部から出力されるパルスの数を積分又は累算した累算信号を生成する信号生成部と、を各々が有する複数の画素を有する光電変換装置の駆動方法であって、
    前記画素の感度を調整する感度調整期間と、
    前記感度調整期間の後に、前記累算信号を生成する露光期間と、
    前記露光期間の後に、前記累算信号を読み出す読み出し期間と、を実行し、
    前記感度調整期間では、前記パルス変換部から出力される前記パルスの幅が所定の幅以上であるか否かを検出し、検出結果に基づいて、前記アバランシェダイオードに印加される逆バイアス電圧を、前記アバランシェダイオードの降伏電圧以上の範囲で制御し、
    前記感度調整期間では、前記パルスの幅が前記所定の幅以上である画素の数を累算し、累算値が所定値以上の場合に、前記アバランシェダイオードの降伏電圧以上の範囲で前記アバランシェダイオードに印加される逆バイアス電圧を低くする
    ことを特徴とする光電変換装置の駆動方法。
  9. 前記感度調整期間と、前記露光期間と、前記読み出し期間とを、繰り返し実行する
    ことを特徴とする請求項８記載の光電変換装置の駆動方法。
  10. 前記感度調整期間の後、前記感度調整期間が次に行われるまでの間に、前記露光期間と前記読み出し期間とを２回以上の所定の回数、繰り返し実行する
    ことを特徴とする請求項８記載の光電変換装置の駆動方法。
  11. 前記複数の画素は、複数のブロックに分けられており、
    前記アバランシェダイオードに印加される逆バイアス電圧を前記複数のブロック毎に制御する
    ことを特徴とする請求項８乃至１０のいずれか１項に記載の光電変換装置の駆動方法。
  12. 請求項１乃至７のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
  13. 移動体であって、
    請求項１乃至７のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する
    距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
JP2020119104A 2020-07-10 2020-07-10 光電変換装置及びその駆動方法 Active JP7527871B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020119104A JP7527871B2 (ja) 2020-07-10 2020-07-10 光電変換装置及びその駆動方法
US17/361,919 US11818483B2 (en) 2020-07-10 2021-06-29 Photoelectric conversion device and method of driving photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020119104A JP7527871B2 (ja) 2020-07-10 2020-07-10 光電変換装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2022015925A JP2022015925A (ja) 2022-01-21
JP7527871B2 true JP7527871B2 (ja) 2024-08-05

Family

ID=79173261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020119104A Active JP7527871B2 (ja) 2020-07-10 2020-07-10 光電変換装置及びその駆動方法

Country Status (2)

Country Link
US (1) US11818483B2 (ja)
JP (1) JP7527871B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022054553A (ja) * 2020-09-28 2022-04-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
US12119334B2 (en) 2020-10-14 2024-10-15 Canon Kabushiki Kaisha Photoelectric conversion apparatus, photo-detection system, and movable body
JP2024121845A (ja) * 2023-02-28 2024-09-09 キヤノン株式会社 撮像システム、撮像方法、及びコンピュータプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008048334A (ja) 2006-08-21 2008-02-28 Matsushita Electric Ind Co Ltd 光受信器
US20170131143A1 (en) 2014-07-02 2017-05-11 Andreas G. Andreou Photodetection circuit and operating method thereof
JP2018174224A (ja) 2017-03-31 2018-11-08 株式会社デンソー 光検出器
JP2018182051A (ja) 2017-04-12 2018-11-15 株式会社デンソー 光検出器
JP2019007950A (ja) 2017-06-22 2019-01-17 株式会社デンソー 光測距装置
JP2019193043A (ja) 2018-04-23 2019-10-31 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
JP2020028081A (ja) 2018-08-16 2020-02-20 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
US20200084396A1 (en) 2018-09-06 2020-03-12 Canon Kabushiki Kaisha Photoelectric conversion device, method of driving photoelectric conversion device, imaging system, and movable object

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132102B2 (ja) 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
JP4350768B2 (ja) 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
JP5063223B2 (ja) 2007-07-02 2012-10-31 キヤノン株式会社 光電変換装置及び撮像システム
JP5038188B2 (ja) 2008-02-28 2012-10-03 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
JP5221982B2 (ja) 2008-02-29 2013-06-26 キヤノン株式会社 固体撮像装置及びカメラ
JP5241454B2 (ja) 2008-12-01 2013-07-17 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
JP5284132B2 (ja) 2009-02-06 2013-09-11 キヤノン株式会社 固体撮像装置、撮像システム、および撮像装置の駆動方法
JP2012147183A (ja) 2011-01-11 2012-08-02 Canon Inc 光電変換装置
JP6045136B2 (ja) 2011-01-31 2016-12-14 キヤノン株式会社 光電変換装置
IN2014CN04970A (ja) * 2011-12-21 2015-09-18 Koninkl Philips Nv
JP6188281B2 (ja) 2012-05-24 2017-08-30 キヤノン株式会社 光電変換装置
JP2014175553A (ja) 2013-03-11 2014-09-22 Canon Inc 固体撮像装置およびカメラ
US9048370B1 (en) * 2013-03-14 2015-06-02 Google Inc. Dynamic control of diode bias voltage (photon-caused avalanche)
JP6223055B2 (ja) 2013-08-12 2017-11-01 キヤノン株式会社 光電変換装置
JP6457822B2 (ja) 2015-01-21 2019-01-23 キヤノン株式会社 光電変換装置及び撮像システム
JP6409604B2 (ja) 2015-02-09 2018-10-24 株式会社島津製作所 光子又は荷電粒子の計数装置
JP6784609B2 (ja) 2017-02-24 2020-11-11 キヤノン株式会社 光電変換装置、撮像システム及び移動体
JP6730217B2 (ja) * 2017-03-27 2020-07-29 株式会社デンソー 光検出器
JP6946046B2 (ja) 2017-04-28 2021-10-06 キヤノン株式会社 光電変換装置及びその駆動方法
JP2019075394A (ja) * 2017-10-12 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、電子装置
JP2019133982A (ja) 2018-01-29 2019-08-08 キヤノン株式会社 撮像装置、撮像システム及び移動体
JP7146424B2 (ja) 2018-03-19 2022-10-04 キヤノン株式会社 光電変換装置及び撮像システム
JP7171213B2 (ja) 2018-04-02 2022-11-15 キヤノン株式会社 光電変換装置及び撮像システム
JP7246863B2 (ja) * 2018-04-20 2023-03-28 ソニーセミコンダクタソリューションズ株式会社 受光装置、車両制御システム及び測距装置
JP6852041B2 (ja) 2018-11-21 2021-03-31 キヤノン株式会社 光電変換装置及び撮像システム
JP7292868B2 (ja) 2018-12-18 2023-06-19 キヤノン株式会社 検出器
JP6932223B2 (ja) * 2019-06-10 2021-09-08 シャープ株式会社 光検出装置、及び電子機器
US11159738B2 (en) * 2019-09-25 2021-10-26 Semiconductor Components Industries, Llc Imaging devices with single-photon avalanche diodes having sub-exposures for high dynamic range
FR3101729B1 (fr) * 2019-10-07 2023-02-10 St Microelectronics Res & Dev Ltd Extinction d'une SPAD

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008048334A (ja) 2006-08-21 2008-02-28 Matsushita Electric Ind Co Ltd 光受信器
US20170131143A1 (en) 2014-07-02 2017-05-11 Andreas G. Andreou Photodetection circuit and operating method thereof
JP2018174224A (ja) 2017-03-31 2018-11-08 株式会社デンソー 光検出器
JP2018182051A (ja) 2017-04-12 2018-11-15 株式会社デンソー 光検出器
JP2019007950A (ja) 2017-06-22 2019-01-17 株式会社デンソー 光測距装置
JP2019193043A (ja) 2018-04-23 2019-10-31 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
JP2020028081A (ja) 2018-08-16 2020-02-20 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
US20200084396A1 (en) 2018-09-06 2020-03-12 Canon Kabushiki Kaisha Photoelectric conversion device, method of driving photoelectric conversion device, imaging system, and movable object
CN110880955A (zh) 2018-09-06 2020-03-13 佳能株式会社 光电转换设备、驱动方法、成像系统及可移动物体
JP2020041812A (ja) 2018-09-06 2020-03-19 キヤノン株式会社 光電変換装置及び撮像システム

Also Published As

Publication number Publication date
US20220014698A1 (en) 2022-01-13
US11818483B2 (en) 2023-11-14
JP2022015925A (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
JP7547575B2 (ja) 光電変換装置、撮像システム、移動体
US12044568B2 (en) Photoelectric conversion device, method of driving photoelectric conversion device, imaging system, and moving body
US11115608B2 (en) Imaging device, imaging system, and drive method of imaging device
JP7771252B2 (ja) 光電変換装置、撮像システム、移動体
JP7630985B2 (ja) 光電変換装置及びその駆動方法
JP7171213B2 (ja) 光電変換装置及び撮像システム
JP7152912B2 (ja) 光電変換装置及び撮像システム
US10841517B2 (en) Solid-state imaging device and imaging system
US11070753B2 (en) Imaging device and method of driving imaging device
CN110324544B (zh) 固态摄像设备及其驱动方法、摄像系统及可移动体
JP7527871B2 (ja) 光電変換装置及びその駆動方法
US20190253067A1 (en) Image pickup device, image pickup system, and moving apparatus
JP7571188B2 (ja) 光電変換装置及び撮像システム
US12363454B2 (en) Photoelectric conversion device
US11812178B2 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving object

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240724

R150 Certificate of patent or registration of utility model

Ref document number: 7527871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150