JP7570584B1 - 近似量子フーリエ変換装置、近似量子フーリエ変換方法及び近似量子フーリエ変換プログラム - Google Patents

Abstract

近似量子フーリエ変換装置（１０）は、量子計算部（２０）と古典計算部（３０）との機能構成要素を備える。量子計算部（２０）は、量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算部（２１）と、実計算部（２１）で利用する複数の量子状態を保存する量子状態保存部（２２）とを備える。実計算部（２１）は、量子状態保存部（２２）に保存された複数の量子状態から、変換に必要な量子状態を呼び出して利用する。

Description

本開示は、近似量子フーリエ変換を行う技術に関する。

量子フーリエ変換は、量子計算機が古典計算機より優位性を持つための重要な演算である。量子フーリエ変換を、以下ＱＦＴと記載する。ＱＦＴは、素因数分解及び信号処理の高速実行に利用される。

従来は、計算結果に微小な影響しか及ぼさない演算を省略することによって、近似ＱＦＴの高速実行を行っていた（特許文献１参照）。しかし、近年、大規模量子計算の実現のための、量子誤り訂正の研究が進行した。その結果、近似ＱＦＴに利用される量子位相ゲートについて、従来よりも極めて長い計算時間が必要であることが判明した。

この事実を踏まえ、近年、量子誤り訂正を踏まえた近似ＱＦＴが提案されてきた（非特許文献１，２参照）。非特許文献１，２では、量子計算で主流となりつつあるＣｌｉｆｆｏｒｄ＋Ｔゲートモデルの下、計算コストの大きいＴゲート数を減らすことによって、近似ＱＦＴの効率化を行う方法が提案されている。

特開２００８－５２３６５号公報

Ｒ． Ｒｉｎｅｓ ａｎｄ Ｉ． Ｃｈｕａｎｇ， Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｑｕａｎｔｕｍ Ｍｏｄｕｌａｒ Ｍｕｌｔｉｐｌｉｅｒｓ， ｅｐｒｉｎｔ ａｒＸｉｖ， １８０１．０１０８１， Ｊａｎｕａｒｙ ３ｒｄ， ２０１８． Ｙ． Ｎａｍ， Ｙ． Ｓｕ， ａｎｄ Ｄ． Ｍａｓｌｏｖ， Ａｐｐｒｏｘｉｍａｔｅ Ｑｕａｎｔｕｍ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ ｗｉｔｈ Ｏ（ｎ ｌｏｇ（ｎ）） Ｔ Ｇａｔｅｓ， Ｎｐｊ Ｑｕａｎｔｕｍ Ｉｎｆｏｒｍａｔｉｏｎ， ６（２６）， Ｍａｒｃｈ １３ｔｈ， ２０２０． Ｆｉｒｓｔ ｏｎｌｉｎｅ ａｓ ｅｐｒｉｎｔ ａｒＸｉｖ １８０３．０４９３３， Ｍａｒｃｈ １３ｔｈ， ２０１８．

非特許文献１，２で提案された近似ＱＦＴでは、近似ＱＦＴを構成する各ゲートを逐一実行する。そのため、計算時間が長く非効率である。
本開示は、近似ＱＦＴの計算時間を削減可能にすることを目的とする。

本開示に係る近似量子フーリエ変換装置は、
量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算部と、
前記実計算部で利用する複数の量子状態を保存する量子状態保存部と
を備え、
前記実計算部は、前記量子状態保存部に保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用する。

本開示では、量子状態記憶部に記憶された量子状態を呼び出して利用して量子ビットの状態を変換する。これにより、計算時間を削減して近似ＱＦＴを実行可能である。

実施の形態１に係る近似量子フーリエ変換装置１０の構成図。 実施の形態１に係る近似量子フーリエ変換装置１０の動作概要を示すフローチャート。 実施の形態１に係る近似量子フーリエ変換装置１０の詳細な動作を示すフローチャート。 実施の形態１に係る前処理のフローチャート。 実施の形態１に係る実計算処理のフローチャート。 実施の形態１に係る後処理のフローチャート。 変形例１に係る近似量子フーリエ変換装置１０の構成図。

実施の形態１．
＊＊＊構成の説明＊＊＊
図１を参照して、実施の形態１に係る近似量子フーリエ変換装置１０の構成を説明する。
近似量子フーリエ変換装置１０は、コンピュータである。
近似量子フーリエ変換装置１０は、プロセッサ１１と、メモリ１２と、ストレージ１３とのハードウェアを備える。プロセッサ１１は、信号線を介して他のハードウェアと接続され、これら他のハードウェアを制御する。近似量子フーリエ変換装置１０は、表示器４０と接続されている。

プロセッサ１１は、プロセッシングを行うＩＣである。ＩＣはＩｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔの略である。プロセッサ１１は、具体例としては、ＣＰＵ、ＤＳＰ、ＧＰＵである。ＣＰＵは、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔの略である。ＤＳＰは、Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒの略である。ＧＰＵは、Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔの略である。

メモリ１２は、データを一時的に記憶する記憶装置である。メモリ１２は、具体例としては、ＳＲＡＭ、ＤＲＡＭである。ＳＲＡＭは、Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙの略である。ＤＲＡＭは、Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙの略である。

ストレージ１３は、データを保管する記憶装置である。ストレージ１３は、具体例としては、ＨＤＤである。ＨＤＤは、Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅの略である。また、ストレージ１３は、ＳＤ（登録商標）メモリカード、ＣｏｍｐａｃｔＦｌａｓｈ（登録商標）、ＮＡＮＤフラッシュ、フレキシブルディスク、光ディスク、コンパクトディスク、Ｂｌｕ－ｒａｙ（登録商標）ディスク、ＤＶＤといった可搬記録媒体であってもよい。ＳＤは、Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌの略である。ＤＶＤは、Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋの略である。

近似量子フーリエ変換装置１０は、機能構成要素として、量子計算部２０と、古典計算部３０とを備える。量子計算部２０は、実計算部２１と、量子状態保存部２２とを備える。量子状態保存部２２は、Ｔゲート生成部２３と、状態計算部２４とを備える。古典計算部３０は、測定部３１と、進捗出力部３２とを備える。近似量子フーリエ変換装置１０の各機能構成要素の機能はソフトウェアにより実現される。
ストレージ１３には、近似量子フーリエ変換装置１０の各機能構成要素の機能を実現するプログラムが格納されている。このプログラムは、プロセッサ１１によりメモリ１２に読み込まれ、プロセッサ１１によって実行される。これにより、近似量子フーリエ変換装置１０の各機能構成要素の機能が実現される。

図１では、プロセッサ１１は、１つだけ示されていた。しかし、プロセッサ１１は、複数であってもよく、複数のプロセッサ１１が、各機能を実現するプログラムを連携して実行してもよい。

＊＊＊動作の説明＊＊＊
図２から図６を参照して、実施の形態１に係る近似量子フーリエ変換装置１０の動作を説明する。
実施の形態１に係る近似量子フーリエ変換装置１０の動作手順は、実施の形態１に係る近似量子フーリエ変換方法に相当する。また、実施の形態１に係る近似量子フーリエ変換装置１０の動作を実現するプログラムは、実施の形態１に係る近似量子フーリエ変換プログラムに相当する。

図２を参照して、実施の形態１に係る近似量子フーリエ変換装置１０の動作概要を説明する。
（ステップＳ１０１：量子状態保存処理）
量子状態保存部２２は、複数の量子状態を事前計算して保存しておく。
具体的には、Ｔゲート生成部２３は、Ｔゲートを生成する。状態計算部２４は、Ｔゲート生成部２３によって生成されたＴゲートを利用して、実計算部２１が利用する位相ゲートを実行するために必要な量子状態を生成する。
状態計算部２４は、Ｔゲートを利用する際、測定部３１による測定結果を利用した補正を行う。具体的には、状態計算部２４は、まず、Ｔゲートの適用対象である量子ビットを制御ビット、Ｔゲート生成部２３によって生成された量子ビットを標的ビットとする制御ＮＯＴゲートを適用する。次に、状態計算部２４は、Ｔゲート生成部２３の量子ビットを測定部３１に測定させる。状態計算部２４は、この測定結果が０の場合は処理を終了し、測定結果が１の場合はＴゲートの適用対象である量子ビットにＳゲートを適用する。
なお、以降の処理において、状態計算部２４が量子状態を生成又は再生成する際にも、Ｔゲート生成部２３によって生成されたＴゲートを利用する。

（ステップＳ１０２：初期値設定処理）
実計算部２１は、実行可能な位相ゲートの初期値を与える。

続いて、ステップＳ１０３からステップＳ１０８を含むループ１で、実計算部２１は近似ＱＦＴを実行する。この際、実計算部２１は、量子状態保存部２２に保存された複数の量子状態から、必要な量子状態を呼び出して、各位相ゲートを実行する。実計算部２１は、各位相ゲートの実行状況を、実行可能な位相ゲートの把握に利用する。

ループ１では、全ての位相ゲートについて完了するまで、完了していない実行可能な位相ゲートを対象の位相ゲートとして処理が実行される。

（ステップＳ１０３：ゲート実行処理）
実計算部２１は、対象の位相ゲートを実行する。この際、実計算部２１は、量子状態保存部２２から必要な量子状態を呼び出す。そして、測定部３１に古典ビットへの測定を行わせる。
この時点で、量子状態保存部２２から呼び出された量子状態は崩壊する。量子状態保存部２２は、利用された量子状態の再生成を開始する。なお、ステップＳ１０３では、あくまでも、量子状態の再生成を開始するだけであり、量子状態の生成完了を待たず、処理はステップＳ１０４に移行される。

（ステップＳ１０４：測定結果判定処理）
実計算部２１は、測定部３１による測定結果を利用して、さらなる位相ゲートの適用が必要か否かを判定する。
具体的には、実計算部２１は、測定結果が０であるか否かを判定する。実計算部２１は、測定結果が０であるなら対象の位相ゲートは適用できたものとみなす。そして、実計算部２１は、ゲートの適用を終了し、処理をステップＳ１０７に移行する。一方、実計算部２１は、測定結果が０でないなら対象の位相ゲートの適用は未完了とみなす。そして、実計算部２１は、さらなるゲートを適用するため、処理をステップＳ１０５に移行する。

（ステップＳ１０５：回数判定処理）
実計算部２１は、ステップＳ１０３での測定回数が指定回数に達しているか否かを判定する。指定回数は予め設定されているものとする。
実計算部２１は、測定回数が指定回数に達している場合には、処理をステップＳ１０６に移行する。一方、実計算部２１は、測定回数が指定回数に達していない場合には、処理をステップＳ１０３に戻す。

（ステップＳ１０６：ゲート適用処理）
実計算部２１は、適切なゲートを適用して、処理をステップＳ１０７に移行する。

（ステップＳ１０７：進捗出力処理）
実計算部２１は、進捗出力部３２に対象の位相ゲートの計算完了を出力する。進捗出力部３２は、計算完了の出力を受け、近似ＱＦＴの計算完了部分を表示器３００に表示する。
この際、実計算部２１は、対象の位相ゲートの計算完了に伴い、実行可能な位相ゲートの情報を更新する。

（ステップＳ１０８：量子状態更新処理）
量子状態保存部２２は、保存されている複数の量子状態のうち、利用しない量子状態を廃棄し、後で利用する量子状態の再生成を開始する。ここで、量子状態保存部２２が保存している各量子状態には量子もつれがない。そのため、量子状態保存部２２は、測定部３１に測定を行わせた上で、初期状態に戻す。その後、量子状態の再生成を開始する。
なお、ステップＳ１０８では、ステップＳ１０３と同様に、あくまでも、量子状態の再生成を開始するだけであり、量子状態の生成完了を待たず、処理はステップＳ１０４に移行される。

次に、実施の形態１に係る近似量子フーリエ変換装置１０の動作の前提となる事項を説明する。
以下の説明では、近似ＱＦＴにより変換される量子状態の量子ビット数をｎとし、量子ビットの番号を１，２，・・・，ｎとする。

以下の説明では、近似ＱＦＴの近似精度εについてε～ｎ^－ａ（ａはある定数）を想定して記載する。しかし、より精度の高い近似精度についても、同様に、適用可能である。近似でない通常のＱＦＴは、ε＝２^－ｎの状況で実行され、それ以上の近似精度は不要である。そのため、近似精度の最大精度はε＝２^－ｎである。

以下の説明では、ｌｏｇ（１／ε）という値が使用される。これは本来、数１１であり、ｌｏｇ（１／ε）以上の最小の整数を意図しているが、簡単のためにｌｏｇ（１／ε）と記載する。

以下の説明では、自然数ｊについて、Ｒ_ｊゲートを数１２に示す通りとする。ここで、Ｒ_ｊゲートの逆行列であるＲ_ｊ ^－１ゲートは数１３に示す通りである。ここでは、位相ゲートは、Ｒ_ｊゲート及びＲ_ｊ ^－１ゲートの積で表されるゲートの集合を意味している。

量子状態保存部２２が保存する量子状態について説明する。
量子状態保存部２２が保存する量子状態には、各量子ビットに応じて、（１）前処理状態と、（２）実計算状態と、（３）後処理状態の３種類の量子状態がある。これらの量子状態は、（１）から（３）の順に利用される。
具体的には、各量子ビットは、（ａ）制御演算の標的ビットとして演算処理が行われる状態と、（ｂ）制御演算の制御ビットとして演算処理が行われる状態との２状態に順に遷移する。この２状態の間が数１４に示すＨゲート（アダマールゲート）で区切られる。

このとき、（１）から（３）の量子状態は、それぞれ、次の状況で利用される。まず、（１）前処理状態は、演算状態（ａ）の処理が終了した際の位相ずれを修正するために利用される。（２）実計算状態は、演算状態（ｂ）の処理で利用される。（３）後処理状態は、演算状態（ｂ）の処理が終了した際の位相ずれを修正する際に利用される。

具体的には、量子状態保存部２２が保存する量子状態は以下のようになる。
（１）前処理状態について
量子状態保存部２２は、量子ビットの番号ｊが２≦ｊ≦ｌｏｇ（１／ε）の場合はＲ_２Ｒ_ｊ＋１ ^－１ゲートに、それ以外の場合はＲ_２Ｒ_{ｌｏｇ（１／ε）＋１} ^－１ゲートに対応する量子状態を保存する。ここで、Ｒ_２Ｒ_ｊ ^－１ゲートでは、数１５に示すｊ－２個の量子状態が保存される。

（２）実計算状態について
量子状態保存部２２は、量子ビットの番号ｊが１≦ｊ≦ｎ－ｌｏｇ（１／ε）＋１の場合はＲ_３ ^－１，Ｒ_４ ^－１，・・・，Ｒ_{ｌｏｇ（１／ε）＋１} ^－１ゲートに、それ以外の場合はＲ_３ ^－１，Ｒ_４ ^－１，・・・，Ｒ_{ｎ－ｊ＋２} ^－１ゲートに対応する量子状態を保存する。ここで、Ｒ_ｊ ^－１ゲートでは、数１６に示すｊ－２個の量子状態が保存される。

（３）後処理状態について
量子状態保存部２２は、量子ビットの番号ｊが１≦ｊ≦ｎ－ｌｏｇ（１／ε）＋１の場合はＲ_２Ｒ_{ｌｏｇ（１／ε）＋１} ^－１ゲートに、それ以外の場合はＲ_２Ｒ_{ｎ－ｊ＋２} ^－１ゲートに対応する量子状態を保存する。

量子状態保存部２２は、上記の（１）～（３）についての量子状態をすべて保存するのではない。量子状態保存部２２は、一部の量子状態のみを保存し、即時実行可能とする。その上で、実計算部分１１０で利用されて崩壊した量子状態の再生成を行うことで、利用する量子ビット数の削減を行う。
ここで、Ｔゲートを生成するのに必要な計算時間をｄ_Ｔステップとしたとき、量子状態の再生成にかかる時間は、おおよそ３ｄ_Ｔｌｏｇ（１／ε）ステップである。ここで、「ステップ」とは、制御ＮＯＴゲート１回の実行時間と量子状態の測定１回の実行時間との合計時間、又は、それと同等の計算時間である。したがって、即時実行可能とすべき位相ゲートは、３ｄ_Ｔｌｏｇ（１／ε）ステップで必要な分で十分である。

（１）から（３）の量子状態について、実際に保存する量子状態数について概要を説明する。具体的な利用スケジュールについては、図３を参照して後述する。なお、以下において、量子状態の個数が「約〇個」と書かれている場合、「約」は、十分小さい項を無視し、主要項を抽出していることを示す。

（１）前処理状態について
Ｒ_２Ｒ_ｊ ^－１ゲート１個の消費間隔は少なくとも２ステップである。よって、１ステップで利用するＲ_２Ｒ_ｊ ^－１ゲートの数は高々１／２個とみなすことができる。したがって、３／２ｄ_Ｔｌｏｇ（１／ε）回分、Ｒ_２Ｒ_ｊ ^－１ゲートに利用する量子状態を保存しておけば、前処理状態は即時実行可能である。つまり、準備すべき量子状態数は、約３／２ｄ_Ｔ（ｌｏｇ（１／ε））^２個である。

（２）実計算状態について
各Ｒ_ｊ ^－１ゲート１個の消費間隔は少なくとも２ステップである。よって、１ステップで利用するＲ_ｊ ^－１ゲートの数は高々１／２個とみなすことができる。ここで、実計算状態で用意するＲ_３ ^－１，Ｒ_４ ^－１，・・・，Ｒ_{ｌｏｇ（１／ε）＋１} ^－１ゲートに必要な量子状態数を全て合わせると、約１／２（ｌｏｇ（１／ε））^２個である。そのため、１ステップで利用する量子状態数は、高々１／４（ｌｏｇ（１／ε））^２個である、したがって、準備すべき量子状態数は、約３／４ｄ_Ｔ（ｌｏｇ（１／ε））^３個である。

（３）後処理状態について
前処理状態と同様、Ｒ_２Ｒ_ｊ ^－１ゲート１個の消費間隔は少なくとも２ステップである。よって、１ステップで利用するＲ_２Ｒ_ｊ ^－１ゲートの数は高々１／２個とみなすことができる。したがって、３／２ｄ_Ｔｌｏｇ（１／ε）回分、Ｒ_２Ｒ_ｊ ^－１ゲートに利用する量子状態を保存しておけば、後処理状態は即時実行可能である。つまり、準備すべき量子状態数は、約３／２ｄ_Ｔ（ｌｏｇ（１／ε））^２個である。

以上のことから、準備すべき量子状態数は、（２）実計算状態の量子状態数が主要項となる。つまり、準備すべき量子状態数は、約３／４ｄ_Ｔ（ｌｏｇ（１／ε））^３個となる。

図３を参照して、実施の形態１に係る近似量子フーリエ変換装置１０の詳細な動作を説明する。
図３のフローチャート及びその説明では、ゲートに適用について、適用番号を示す記号を導入する。まず、［ｊ］にゲートを適用とある場合には、番号ｊの量子ビットに、１量子ビットに対する量子ゲートを適用する。また、［ｊ，ｋ］に制御ＮＯＴゲートを適用とある場合には、番号ｊの量子ビットを制御ビット、番号ｋの量子ビットを標的ビットとする制御ＮＯＴゲートを適用する。また、図３のフローチャート及びその説明に登場する［ｊ，ｋ］について、ｊ又はｋが、量子ビット番号の範囲である１以上ｎ以下にない場合、その［ｊ，ｋ］は処理完了とみなす。さらに、ｊ≧ｋが成立する要素［ｊ，ｋ］についても処理完了とみなす。

ステップＳ２０１の処理が図２のステップＳ１０１の処理に対応する。ステップＳ２０２及びステップＳ２０３の処理が図２のステップＳ１０２の処理に対応する。ステップＳ２０４以降の処理が、図２のループ１の処理に対応する。

（ステップＳ２０１：量子状態保存処理）
量子状態保存部２２は、複数の量子状態を事前計算して保存しておく。
（１）前処理状態については、量子状態保存部２２は、量子ビットの番号ｊが２≦ｊ≦ｍｉｎ（ｎ，３／２ｄ_Ｔｌｏｇ（１／ε）＋１）の量子ビットで必要なゲートに対応する量子状態を保存する。具体的には、量子状態保存部２２は、各量子ビットｊで利用されるＲ_２Ｒ_{ｍｉｎ（ｊ＋１，ｌｏｇ（１／ε）＋１）} ^－１ゲートに必要な量子状態を保存する。
（２）実計算状態については、量子状態保存部２２は、Ｒ_３ ^－１，Ｒ_４ ^－１，・・・Ｒ_{ｌｏｇ（１／ε）＋１} ^－１ゲートの組である３／２ｄ_Ｔｌｏｇ（１／ε）組で準備すべき量子状態全てを保存する。
（３）後処理状態については、量子状態保存部２２は、量子ビットの番号ｊが１≦ｊ≦ｍｉｎ（ｎ，３／２ｄ_Ｔｌｏｇ（１／ε））の量子ビットで必要なゲートに対応する量子状態を保存する。具体的には、量子状態保存部２２は、各量子ビットｊで利用されるＲ_２Ｒ_{ｍｉｎ（ｎ－ｊ＋２，ｌｏｇ（１／ε）＋１）} ^－１ゲートに必要な量子状態を保存する。
なお、上記の量子状態の生成は、Ｔゲート生成部２３で生成されたＴゲートを利用して、状態計算部２４が行う。

（ステップＳ２０２：初期値設定処理）
実計算部２１は、実行可能な位相ゲートの初期値を与える。ここでは、実計算部２１は、位相ゲートの初期値として、添え字の集合Ｓに［１，２］を与える。

（ステップＳ２０３：第１前処理）
実計算部２１は、番号１の量子ビットについて、（１）前処理状態を利用した前処理を行う。具体的な処理については、図４を参照して後述する。

続いて、実計算部２１は、近似ＱＦＴを実行する。実計算部２１は、集合Ｓの各要素ｓについて、ループ２（ステップＳ２０４からステップＳ２１４の処理）を繰り返し実行する。
なお、各要素ｓに関する操作は並列実行可能である。特に、ここでは、集合Ｓに含まれる実行可能な状態にある要素ｓを、全て並列に実行することを想定している。つまり、実計算部２１は、実行可能な状態にある各要素ｓを対象の要素ｓとして、全ての対象の要素ｓについて並列にステップＳ２０４からステップＳ２１４の処理を繰り返し実行する。

（ステップＳ２０４：要素設定処理）
実計算部２１は、対象の要素ｓの第１成分をｊに設定し、第２成分をｋに設定する。

（ステップＳ２０５：待機判定処理）
実計算部２１は、要素［ｊ－１，ｋ］と要素［ｊ，ｋ－１］とのいずれの処理も完了しているか否かを判定する。実計算部２１は、いずれの処理も完了している場合には、処理をステップＳ２０６に移行する。一方、実計算部２１は、少なくともいずれかの処理が完了していない場合には、処理をループ２の先頭に戻す。

（ステップＳ２０６：第１制御ＮＯＴゲート適用処理）
実計算部２１は、番号ｊの量子ビットを制御ビット、番号ｋの量子ビットを標的ビットとする制御ＮＯＴゲートを適用する。

（ステップＳ２０７：実計算処理）
実計算部２１は、番号ｋの量子ビットに、（２）実計算状態を利用して、位相ゲートＲ_{ｋ－ｊ＋２} ^－１を適用する。具体的な処理については、図５を参照して後述する。

（ステップＳ２０８：第２制御ＮＯＴゲート適用処理）
実計算部２１は、番号ｊの量子ビットを制御ビット、番号ｋの量子ビットを標的ビットとする制御ＮＯＴゲートを適用する。
その上で、実計算部２１は、要素［ｊ，ｋ］を処理完了とする。具体的には、実計算部２１は、進捗出力部３２に要素［ｊ，ｋ］の計算完了を出力する。進捗出力部３２は、計算完了の出力を受け、近似ＱＦＴの計算完了部分を表示器３００に表示する。

（ステップＳ２０９：ｋ完了判定処理）
実計算部２１は、番号ｋの量子ビットが標的ビットとして利用完了したかを判定する。具体的には、実計算部２１は、ｋ－ｊ＝１である場合には、番号ｋの量子ビットは標的ビットとして利用完了したと判定する。一方、実計算部２１は、ｋ－ｊ＝１でない場合には、番号ｋの量子ビットは標的ビットとして利用完了していないと判定する。
実計算部２１は、番号ｋの量子ビットが標的ビットとして利用完了した場合には、処理をステップＳ２１０に移行する。一方、実計算部２１は、番号ｋの量子ビットが標的ビットとして利用完了していない場合には、処理をステップＳ２１１に移行する。

（ステップＳ２１０：第２前処理）
実計算部２１は、番号ｋの量子ビットについて、（１）前処理状態を利用した前処理を行う。具体的な処理については、ステップＳ２０３の処理と同様に、図４を参照して後述する。

（ステップＳ２１１：第１要素追加処理）
実計算部２１は、要素［ｊ＋１，ｋ］を集合Ｓに追加する。

（ステップＳ２１２：ｊ完了判定処理）
実計算部２１は、番号ｊの量子ビットについて、当該量子ビットを制御ビットとする演算が完了しており、かつ、後処理が完了していないという条件を満たすか否かを判定する。ｋ－ｊ＝ｌｏｇ（１／ε）－１又はｋ＝ｎである場合には、番号ｊの量子ビットについて、当該量子ビットを制御ビットとする演算が完了していることになる。
実計算部２１は、条件を満たす場合には、処理をステップＳ２１３に移行する。一方、実計算部２１は、条件を満たさない場合には、処理をステップＳ２１４に移行する。

（ステップＳ２１３：後処理）
実計算部２１は、番号ｊの量子ビットについて、（３）後処理状態を利用した後処理を行う。具体的な処理については、図６を参照して後述する。

（ステップＳ２１４：第２要素追加処理）
実計算部２１は、要素［ｊ，ｋ＋１］を集合Ｓに追加する。

（ステップＳ２１５：全要素完了判定処理）
実計算部２１は、集合Ｓの全ての要素が処理完了となっているか否かを判定する。
実計算部２１は、全ての要素の処理が完了している場合には、処理を終了する。一方、実計算部２１は、処理が完了していない要素が残っている場合には、処理を第２ループの先頭に戻す。

図４を参照して、実施の形態１に係る前処理（図３のステップＳ２０３及びＳ２１０）を説明する。
図４のフローチャート及びその説明では、パラメータｊ，εが外部で定められているものとする。特に、パラメータｊは、前処理を行う量子ビットの番号を表し、以前の説明における添え字ｊとは無関係である。また、内部変数ｋも以前の説明とは無関係である。

（ステップＳ３０１：第１ｊ判定処理）
実計算部２１は、パラメータｊ＝１であるか否かを判定する。
実計算部２１は、パラメータｊ＝１である場合には、処理をステップＳ３１１に移行する。一方、実計算部２１は、パラメータｊ＝１でない場合には、処理をステップＳ３０２に移行する。

（ステップＳ３０２：ｋ初期化処理）
実計算部２１は、パラメータｋに初期値０を設定する。パラメータｋは、測定回数の累積値を表す。

（ステップＳ３０３：ゲート適用処理）
実計算部２１は、パラメータｋの値に応じた（１）前処理状態であって、量子状態保存部２２に保存されている（１）前処理状態を呼び出す。具体的には、実計算部２１は、数１７に示す（１）前処理状態を呼び出す。

そして、実計算部２１は、番号ｊの量子ビットを制御ビット、呼び出された量子状態（前処理状態）を標的ビットとする制御ＮＯＴゲートを適用する。

（ステップＳ３０４：測定回数累積処理）
実計算部２１は、パラメータｋに１を加算する。

（ステップＳ３０５：測定処理）
実計算部２１は、ステップＳ３０３で呼び出された量子状態を、測定部３１に測定させる。

（ステップＳ３０６：第２ｊ判定処理）
実計算部２１は、パラメータｊ≧ｌｏｇ（１／ε）か否かを判定する。
実計算部２１は、パラメータｊ≧ｌｏｇ（１／ε）である場合には、処理をステップＳ３０７に移行する。一方、実計算部２１は、パラメータｊ≧ｌｏｇ（１／ε）でない場合には、処理をステップＳ３０８に移行する。

（ステップＳ３０７：量子状態再生成処理）
量子状態保存部２２は、ステップＳ３０３で呼び出され利用された量子状態の再生成を開始する。ステップＳ３０７では、あくまでも、量子状態の再生成を開始するだけであり、量子状態の生成完了を待たず、処理はステップＳ３０８に移行される。

（ステップＳ３０８：測定結果判定処理）
実計算部２１は、ステップＳ３０５で測定された結果が０であるか否かを判定する。
実計算部２１は、測定結果が０である場合には、処理をステップＳ３１１に移行する。一方、実計算部２１は、測定結果が０でない場合には、処理をステップＳ３０９に移行する。

（ステップＳ３０９：測定回数判定処理）
実計算部２１は、測定回数が基準回数に達しているか否かを判定する。基準回数は、ｍｉｎ（ｊ－１，ｌｏｇ（１／ε）－１）である。
実計算部２１は、測定回数が基準回数に達している場合には、処理をステップＳ３１０に移行する。一方、実計算部２１は、測定回数が基準回数に達していない場合には、処理をステップＳ３０３に戻す。

（ステップＳ３１０：Ｒ_２ ^－１ゲート適用処理）
実計算部２１は、数１８に示すＲ_２ ^－１ゲートを適用する。

（ステップＳ３１１：Ｈゲート適用処理）
実計算部２１は、Ｈゲート（アダマールゲート）を適用する。

（ステップＳ３１２：進捗出力処理）
実計算部２１は、進捗出力部３２に位相ゲートの計算完了を出力する。進捗出力部３２は、計算完了の出力を受け、近似ＱＦＴの計算完了部分を表示器３００に表示する。

（ステップＳ３１３：第３ｊ判定処理）
実計算部２１は、パラメータｊ≧ｌｏｇ（１／ε）か否かを判定する。
実計算部２１は、パラメータｊ≧ｌｏｇ（１／ε）である場合には、処理を終了する。一方、実計算部２１は、パラメータｊ≧ｌｏｇ（１／ε）でない場合には、処理をステップＳ３１４に移行する。

（ステップＳ３１４：量子状態更新処理）
量子状態保存部２２は、Ｒ_２Ｒ_ｊ＋１ ^－１ゲート用の量子状態を廃棄する。また、量子状態保存部２２は、Ｒ_２Ｒ_{ｌｏｇ（１／ε）＋１} ^－１ゲート用の量子状態１組の生成を開始する。ステップＳ３１４では、あくまでも、量子状態の再生成を開始するだけであり、量子状態の生成完了を待たず、処理は終了状態に移行する。

図５を参照して、実施の形態１に係る実計算処理（図３のステップＳ２０７）を説明する。
図５のフローチャート及びその説明では、Ｒ_ｊ ^－１ゲートの実行方法が示されている。この添え字ｊは、以前の説明に登場したｊとは無関係である。また、内部変数ｋも以前の説明とは無関係である。

（ステップＳ４０１：ｋ初期化処理）
実計算部２１は、パラメータｋに初期値０を設定する。パラメータｋは、測定回数の累積値を表す。

（ステップＳ４０２：ゲート適用処理）
実計算部２１は、パラメータｋの値に応じた（２）実計算状態であって、量子状態保存部２２に保存されている（２）実計算状態を呼び出す。具体的には、実計算部２１は、数１９に示す（２）実計算状態を呼び出す。

そして、実計算部２１は、番号ｊの量子ビットを制御ビット、呼び出された量子状態（実計算状態）を標的ビットとする制御ＮＯＴゲートを適用する。

（ステップＳ４０３：測定回数累積処理）
実計算部２１は、パラメータｋに１を加算する。

（ステップＳ４０４：測定処理）
実計算部２１は、ステップＳ４０２で呼び出された量子状態を、測定部３１に測定させる。

（ステップＳ４０５：量子状態再生成処理）
量子状態保存部２２は、ステップＳ４０２で呼び出され利用された量子状態の再生成を開始する。ステップＳ４０５では、あくまでも、量子状態の再生成を開始するだけであり、量子状態の生成完了を待たず、処理はステップＳ４０６に移行される。

（ステップＳ４０６：測定結果判定処理）
実計算部２１は、ステップＳ４０４で測定された結果が０であるか否かを判定する。
実計算部２１は、測定結果が０である場合には、処理をステップＳ４０９に移行する。一方、実計算部２１は、測定結果が０でない場合には、処理をステップＳ４０７に移行する。

（ステップＳ４０７：測定回数判定処理）
実計算部２１は、測定回数が基準回数に達しているか否かを判定する。基準回数は、ｊ－２である。
実計算部２１は、測定回数が基準回数に達している場合には、処理をステップＳ４０８に移行する。一方、実計算部２１は、測定回数が基準回数に達していない場合には、処理をステップＳ４０２に戻す。

（ステップＳ４０８：Ｒ_２ ^－１ゲート適用処理）
実計算部２１は、数２０に示すＲ_２ ^－１ゲートを適用する。

（ステップＳ４０９：進捗出力処理）
実計算部２１は、進捗出力部３２に位相ゲートの計算完了を出力する。進捗出力部３２は、計算完了の出力を受け、近似ＱＦＴの計算完了部分を表示器３００に表示する。

図６を参照して、実施の形態１に係る後処理（図３のステップＳ２１３）を説明する。
図６のフローチャート及びその説明では、パラメータｊ，εが外部で定められているものとする。特に、パラメータｊは、後処理を行う量子ビットの番号を表し、以前の説明における添え字ｊとは無関係である。また、内部変数ｋも以前の説明とは無関係である。

（ステップＳ５０１：ｋ初期化処理）
実計算部２１は、パラメータｋに初期値０を設定する。パラメータｋは、測定回数の累積値を表す。

（ステップＳ５０２：ゲート適用処理）
実計算部２１は、パラメータｋの値に応じた（３）後処理状態であって、量子状態保存部２２に保存されている（３）後処理状態を呼び出す。具体的には、実計算部２１は、数２１に示す（３）後処理状態を呼び出す。

そして、実計算部２１は、番号ｊの量子ビットを制御ビット、呼び出された量子状態（後処理状態）を標的ビットとする制御ＮＯＴゲートを適用する。

（ステップＳ５０３：測定回数累積処理）
実計算部２１は、パラメータｋに１を加算する。

（ステップＳ５０４：測定処理）
実計算部２１は、ステップＳ５０２で呼び出された量子状態を、測定部３１に測定させる。

（ステップＳ５０５：第１ｊ判定処理）
実計算部２１は、パラメータｊ≦ｎ－（３ｄ_Ｔ＋１）ｌｏｇ（１／ε）＋１か否かを判定する。
実計算部２１は、パラメータｊ≦ｎ－（３ｄ_Ｔ＋１）ｌｏｇ（１／ε）＋１である場合には、処理をステップＳ５０６に移行する。一方、実計算部２１は、パラメータｊ≦ｎ－（３ｄ_Ｔ＋１）ｌｏｇ（１／ε）＋１でない場合には、処理をステップＳ５０７に移行する。

（ステップＳ５０６：量子状態再生成処理）
量子状態保存部２２は、ステップＳ５０２で呼び出され利用された量子状態の再生成を開始する。ステップＳ５０２では、あくまでも、量子状態の再生成を開始するだけであり、量子状態の生成完了を待たず、処理はステップＳ５０７に移行される。

（ステップＳ５０７：測定結果判定処理）
実計算部２１は、ステップＳ５０４で測定された結果が０であるか否かを判定する。
実計算部２１は、測定結果が０である場合には、処理をステップＳ５１０に移行する。一方、実計算部２１は、測定結果が０でない場合には、処理をステップＳ５０８に移行する。

（ステップＳ５０８：測定回数判定処理）
実計算部２１は、測定回数が基準回数に達しているか否かを判定する。基準回数は、ｍｉｎ（ｎ－ｊ，ｌｏｇ（１／ε）－１）である。
実計算部２１は、測定回数が基準回数に達している場合には、処理をステップＳ５０９に移行する。一方、実計算部２１は、測定回数が基準回数に達していない場合には、処理をステップＳ５０２に戻す。

（ステップＳ５０９：Ｒ_２ ^－１ゲート適用処理）
実計算部２１は、数２２に示すＲ_２ ^－１ゲートを適用する。

（ステップＳ５１０：進捗出力処理）
実計算部２１は、進捗出力部３２に位相ゲートの計算完了を出力する。進捗出力部３２は、計算完了の出力を受け、近似ＱＦＴの計算完了部分を表示器３００に表示する。

（ステップＳ５１１：第２ｊ判定処理）
実計算部２１は、パラメータｊが、ｎ－（３ｄ_Ｔ＋１）ｌｏｇ（１／ε）＋１＜ｊ≦ｎ－３ｄ_Ｔｌｏｇ（１／ε）－１を満たすか否かを判定する。
実計算部２１は、満たす場合には、処理をステップＳ５１２に移行する。一方、実計算部２１は、満たさない場合には、処理を終了する。

（ステップＳ５１２：量子状態更新処理）
量子状態保存部２２は、Ｒ_２Ｒ_{ｌｏｇ（１／ε）＋１} ^－１ゲート用の量子状態を廃棄する。また、量子状態保存部２２は、Ｒ_２Ｒ_{ｎ－３ｄＴｌｏｇ（１／ε）＋２－ｊ} ^－１ゲート用の量子状態の生成を開始する。ここでは、ｄＴは、ｄ_Ｔを表す。ステップＳ５１２では、あくまでも、量子状態の再生成を開始するだけであり、量子状態の生成完了を待たず、処理は終了状態に移行する。

＊＊＊実施の形態１の効果＊＊＊
以上のように、実施の形態１に係る近似量子フーリエ変換装置１０は、量子状態保存部２２が即時実行可能とする位相ゲートについての量子状態を事前に生成して保存しておく。そして、実計算部２１は、量子状態保存部２２に保存された量子状態を利用して位相ゲートを適用する。
これにより、従来はおよそ３ｌｏｇ（１／ε）ステップのゲート実行が必要であった位相ゲートが、期待値２ステップのゲートで実行可能となる。したがって、実施の形態１に係る近似量子フーリエ変換装置１０によって実行される近似ＱＦＴは、従来と異なり、各位相ゲートが近似精度に依存しない計算時間で実行可能となる。そのため、近似量子フーリエ変換装置１０は、近似ＱＦＴを、従来技術と比較して、極めて高速に行うことが可能である。

また、実施の形態１に係る近似量子フーリエ変換装置１０は、近似ＱＦＴで利用するｎ量子ビットに加え、約（３／４）ｄ_Ｔ（ｌｏｇ（１／ε））^３個の量子ビットを追加で利用する。ここで、上記説明では、近似ＱＦＴの近似精度εについてε～ｎ^－ａ（ａはある定数）を想定したが、この下で追加量子ビット数は約（（３ａ^３）／４）ｄ_Ｔ（ｌｏｇｎ）^３個となる。ここで、ｎが極めて大きくなるような大規模計算において、（（３ａ^３）／４）ｄ_Ｔ（ｌｏｇｎ）^３≪ｎである。したがって、近似量子フーリエ変換装置１０が実現する近似ＱＦＴでは、実計算部２１の量子ビット数が量子ビット数の主要項となる。そのため、量子状態保存部２２の量子ビットは、近似量子フーリエ変換装置１０で要求される量子ビット数には大きな影響を及ぼさない。

＊＊＊他の構成＊＊＊
＜変形例１＞
実施の形態１では、各機能構成要素がソフトウェアで実現された。しかし、変形例１として、各機能構成要素はハードウェアで実現されてもよい。この変形例１について、実施の形態１と異なる点を説明する。

図７を参照して、変形例１に係る近似量子フーリエ変換装置１０の構成を説明する。
各機能構成要素がハードウェアで実現される場合には、近似量子フーリエ変換装置１０は、プロセッサ１１とメモリ１２とストレージ１３とに代えて、電子回路１４を備える。電子回路１４は、各機能構成要素と、メモリ１２と、ストレージ１３との機能とを実現する専用の回路である。

電子回路１４としては、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ロジックＩＣ、ＧＡ、ＡＳＩＣ、ＦＰＧＡが想定される。ＧＡは、Ｇａｔｅ Ａｒｒａｙの略である。ＡＳＩＣは、Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔの略である。ＦＰＧＡは、Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙの略である。
各機能構成要素を１つの電子回路１４で実現してもよいし、各機能構成要素を複数の電子回路１４に分散させて実現してもよい。

＜変形例２＞
変形例２として、一部の各機能構成要素がハードウェアで実現され、他の各機能構成要素がソフトウェアで実現されてもよい。

プロセッサ１１とメモリ１２とストレージ１３と電子回路１４とを処理回路という。つまり、各機能構成要素の機能は、処理回路により実現される。

なお、以上の説明における「部」を、「回路」、「工程」、「手順」、「処理」又は「処理回路」に読み替えてもよい。

以上、本開示の実施の形態及び変形例について説明した。これらの実施の形態及び変形例のうち、いくつかを組み合わせて実施してもよい。また、いずれか１つ又はいくつかを部分的に実施してもよい。なお、本開示は、以上の実施の形態及び変形例に限定されるものではなく、必要に応じて種々の変更が可能である。

１０ 近似量子フーリエ変換装置、１１ プロセッサ、１２ メモリ、１３ ストレージ、１４ 電子回路、２０ 量子計算部、２１ 実計算部、２２ 量子状態保存部、２３ Ｔゲート生成部、２４ 状態計算部、３０ 古典計算部、３１ 測定部、３２ 進捗出力部、４０ 表示器。

Claims (14)

1. 量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算部と、
   前記実計算部で利用する複数の量子状態を保存する量子状態保存部と
   を備え、
   前記実計算部は、前記量子状態保存部に保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
   前記実計算部は、前記量子ビットを、制御演算の標的ビットとして演算処理が行われる演算状態ａと、制御演算の制御ビットとして演算処理を行う演算状態ｂとに順に遷移させ、
   前記量子状態保存部は、前記演算状態ａの処理が終了した際の位相ずれを修正するために利用される前処理状態と、前記演算状態ｂの処理で利用される実計算状態と、前記演算状態ｂの処理が終了した際の位相ずれを修正する際に利用される後処理状態との量子状態を、即時実行可能とする量子ビットについて保存する近似量子フーリエ変換装置。
2. 量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算部と、
   前記実計算部で利用する複数の量子状態を保存する量子状態保存部と
   を備え、
   前記実計算部は、前記量子状態保存部に保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
   前記実計算部は、前記量子ビットに対して位相ゲートとアダマールゲートと制御ＮＯＴゲートとを適用し、前記位相ゲートを適用する際に、前記量子状態保存部に保存された量子状態を呼び出して利用する近似量子フーリエ変換装置。
3. 量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算部と、
   前記実計算部で利用する複数の量子状態を保存する量子状態保存部と
   を備え、
   前記実計算部は、前記量子状態保存部に保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
   前記量子状態保存部は、前記実計算部の動作に応じて、即時実行が不要となった量子ビットについての量子状態を廃棄し、即時実行が必要になった量子ビットについての量子状態を生成して保存する近似量子フーリエ変換装置。
4. 量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算部と、
   前記実計算部で利用する複数の量子状態を保存する量子状態保存部と
   を備え、
   前記実計算部は、前記量子状態保存部に保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
   前記量子状態保存部は、前記実計算部の動作により崩壊した量子状態であって、依然として即時実行が必要な量子ビットについての量子状態を再生成して保存する近似量子フーリエ変換装置。
5. 前記実計算部は、前記量子ビットの状態を変換する処理の進捗により、新たな量子ビットについての状態を変換する処理の実行が可能になると、前記新たな量子ビットについての状態を変換する処理を開始する
   請求項１から４までのいずれか１項に記載の近似量子フーリエ変換装置。
6. 制御ＮＯＴゲート１回の実行時間と量子状態の測定１回の実行時間との合計時間を１ステップとし、Ｔゲートを生成するのにかかる時間をｄ_Ｔとし、近似精度をεとした場合に、前記即時実行可能とする量子ビットは３ｄ_Ｔｌｏｇ（１／ε）ステップで必要となる量子ビットである
   請求項１に記載の近似量子フーリエ変換装置。
7. 近似量子フーリエ変換装置における実計算部が、量子ビットの状態を変換することにより、近似量子フーリエ変換を行い、
   前記近似量子フーリエ変換装置における量子状態保存部が、前記実計算部で利用する複数の量子状態を保存し、
   前記実計算部は、前記量子状態保存部に保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
   前記実計算部は、前記量子ビットを、制御演算の標的ビットとして演算処理が行われる演算状態ａと、制御演算の制御ビットとして演算処理を行う演算状態ｂとに順に遷移させ、
   前記量子状態保存部は、前記演算状態ａの処理が終了した際の位相ずれを修正するために利用される前処理状態と、前記演算状態ｂの処理で利用される実計算状態と、前記演算状態ｂの処理が終了した際の位相ずれを修正する際に利用される後処理状態との量子状態を、即時実行可能とする量子ビットについて保存する近似量子フーリエ変換方法。
8. 近似量子フーリエ変換装置における実計算部が、量子ビットの状態を変換することにより、近似量子フーリエ変換を行い、
   前記近似量子フーリエ変換装置における量子状態保存部が、前記実計算部で利用する複数の量子状態を保存し、
   前記実計算部は、前記量子状態保存部に保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
   前記実計算部は、前記量子ビットに対して位相ゲートとアダマールゲートと制御ＮＯＴゲートとを適用し、前記位相ゲートを適用する際に、前記量子状態保存部に保存された量子状態を呼び出して利用する近似量子フーリエ変換方法。
9. 近似量子フーリエ変換装置における実計算部が、量子ビットの状態を変換することにより、近似量子フーリエ変換を行い、
   前記近似量子フーリエ変換装置における量子状態保存部が、前記実計算部で利用する複数の量子状態を保存し、
   前記実計算部は、前記量子状態保存部に保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
   前記量子状態保存部は、前記実計算部の動作に応じて、即時実行が不要となった量子ビットについての量子状態を廃棄し、即時実行が必要になった量子ビットについての量子状態を生成して保存する近似量子フーリエ変換方法。
10. 近似量子フーリエ変換装置における実計算部が、量子ビットの状態を変換することにより、近似量子フーリエ変換を行い、
    前記近似量子フーリエ変換装置における量子状態保存部が、前記実計算部で利用する複数の量子状態を保存し、
    前記実計算部は、前記量子状態保存部に保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
    前記量子状態保存部は、前記実計算部の動作により崩壊した量子状態であって、依然として即時実行が必要な量子ビットについての量子状態を再生成して保存する近似量子フーリエ変換方法。
11. 量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算処理と、
    前記実計算処理で利用する複数の量子状態を保存する量子状態保存処理と
    を行う近似量子フーリエ変換装置としてコンピュータを機能させ、
    前記実計算処理は、前記量子状態保存処理で保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
    前記実計算処理は、前記量子ビットを、制御演算の標的ビットとして演算処理が行われる演算状態ａと、制御演算の制御ビットとして演算処理を行う演算状態ｂとに順に遷移させ、
    前記量子状態保存処理は、前記演算状態ａの処理が終了した際の位相ずれを修正するために利用される前処理状態と、前記演算状態ｂの処理で利用される実計算状態と、前記演算状態ｂの処理が終了した際の位相ずれを修正する際に利用される後処理状態との量子状態を、即時実行可能とする量子ビットについて保存する近似量子フーリエ変換プログラム。
12. 量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算処理と、
    前記実計算処理で利用する複数の量子状態を保存する量子状態保存処理と
    を行う近似量子フーリエ変換装置としてコンピュータを機能させ、
    前記実計算処理は、前記量子状態保存処理で保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
    前記実計算処理は、前記量子ビットに対して位相ゲートとアダマールゲートと制御ＮＯＴゲートとを適用し、前記位相ゲートを適用する際に、前記量子状態保存処理で保存された量子状態を呼び出して利用する近似量子フーリエ変換プログラム。
13. 量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算処理と、
    前記実計算処理で利用する複数の量子状態を保存する量子状態保存処理と
    を行う近似量子フーリエ変換装置としてコンピュータを機能させ、
    前記実計算処理は、前記量子状態保存処理で保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
    前記量子状態保存処理は、前記実計算処理の動作に応じて、即時実行が不要となった量子ビットについての量子状態を廃棄し、即時実行が必要になった量子ビットについての量子状態を生成して保存する近似量子フーリエ変換プログラム。
14. 量子ビットの状態を変換することにより、近似量子フーリエ変換を行う実計算処理と、
    前記実計算処理で利用する複数の量子状態を保存する量子状態保存処理と
    を行う近似量子フーリエ変換装置としてコンピュータを機能させ、
    前記実計算処理は、前記量子状態保存処理で保存された前記複数の量子状態から、変換に必要な量子状態を呼び出して利用し、
    前記量子状態保存処理は、前記実計算処理の動作により崩壊した量子状態であって、依然として即時実行が必要な量子ビットについての量子状態を再生成して保存する近似量子フーリエ変換プログラム。

Images