[go: up one dir, main page]

JP6929266B2 - 光電変換装置、光電変換システム、移動体 - Google Patents

光電変換装置、光電変換システム、移動体 Download PDF

Info

Publication number
JP6929266B2
JP6929266B2 JP2018235921A JP2018235921A JP6929266B2 JP 6929266 B2 JP6929266 B2 JP 6929266B2 JP 2018235921 A JP2018235921 A JP 2018235921A JP 2018235921 A JP2018235921 A JP 2018235921A JP 6929266 B2 JP6929266 B2 JP 6929266B2
Authority
JP
Japan
Prior art keywords
transistor
photoelectric conversion
pixel
region
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018235921A
Other languages
English (en)
Other versions
JP2020098840A (ja
Inventor
小林　昌弘
昌弘 小林
関根　寛
関根　　寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018235921A priority Critical patent/JP6929266B2/ja
Priority to US16/711,167 priority patent/US10930690B2/en
Priority to CN201911299416.7A priority patent/CN111326534B/zh
Publication of JP2020098840A publication Critical patent/JP2020098840A/ja
Priority to US17/167,964 priority patent/US11450701B2/en
Application granted granted Critical
Publication of JP6929266B2 publication Critical patent/JP6929266B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/4912—Receivers
    • G01S7/4913—Circuits for detection, sampling, integration or read-out
    • G01S7/4914—Circuits for detection, sampling, integration or read-out of detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光電変換装置、光電変換装置を有する光電変換システム、光電変換装置を有する移動体に関する。
光電変換部と、光電変換部が生成した電荷を保持する電荷保持部と、電荷保持部からの電荷が転送されるフローティングディフュージョンとを有する画素を備える光電変換装置が知られている。特許文献１には、光が入射する各画素に含まれる光電変換部で蓄積された信号電荷を電荷保持部へ転送することが記載されている。特許文献１において、電荷保持部からフローティングディフュージョンへの信号電荷の転送は行順次に行われる。信号電荷を保持している状態の電荷保持部に光が入射すると、偽信号が生じ画質が低下する。特許文献１では、電荷保持部への光の入射を防ぐために、電荷保持部は主に金属を用いた遮光部材によって遮光されている。
特開２００９−２７２３７４号公報
特許文献１のように遮光部材が設けられる場合に、増幅トランジスタ等が設けられた活性領域の位置にコンタクトプラグを接続するための開口を遮光部材に設ける必要がある。これにより、電荷保持部に光が入射する可能性が生じうる。
本発明は、活性領域、電荷保持部、及び遮光部材の配置を好適な配置とすることにより、電荷保持部への光の入射を低減することを目的とする。
本発明の一形態に係る光電変換装置は、光電変換部と、前記光電変換部の電荷を保持する電荷保持部と、前記電荷保持部から電荷が転送されるフローティングディフュージョンと、共通の活性領域に形成された第１トランジスタおよび第２トランジスタと、をそれぞれが含む複数の画素を備え、前記活性領域は、前記第１トランジスタおよび前記第２トランジスタの一部である部分領域を含み、前記部分領域は、平面視で第１方向に延在する第１領域と、前記第１領域に接続され、平面視で前記第１方向に交わる第２方向に延在する第２領域と、前記第２トランジスタの一部であって、前記第２領域に接続され、平面視で前記第１方向とは反対の第３方向に延在する第３領域とを備え、平面視で、前記複数の画素のうちの第１画素の前記部分領域は、前記第１画素の前記第１トランジスタのゲートと前記複数の画素のうちの前記第１画素に隣り合う第２画素の前記電荷保持部との間と、前記第１画素の前記第２トランジスタのゲートと前記第２画素の前記電荷保持部との間に配され、前記第１トランジスタは、リセットトランジスタであり、前記第２トランジスタは、増幅トランジスタであり、前記部分領域に平面視で重なる領域に遮光部材が配されている。
本発明の一形態に係る光電変換装置は、光電変換部と、前記光電変換部の電荷を保持する電荷保持部と、前記電荷保持部から電荷が転送されるフローティングディフュージョンと、共通の活性領域に形成された第１トランジスタおよび第２トランジスタと、をそれぞれが含む複数の画素を備え、前記活性領域は、前記第１トランジスタおよび前記第２トランジスタの一部である部分領域を含み、前記部分領域は、平面視で第１方向に延在する第１領域と、前記第１領域に接続され、平面視で前記第１方向に交わる第２方向に延在する第２領域と、前記第２トランジスタの一部であって、前記第２領域に接続され、平面視で前記第１方向とは反対の第３方向に延在する第３領域とを備え、平面視で、前記複数の画素のうちの第１画素の前記部分領域は、前記第１画素の第１トランジスタのゲートと前記複数の画素のうちの前記第１画素に隣り合う第２画素の前記電荷保持部との間と、前記第１画素の前記第２トランジスタのゲートと前記第２画素の前記電荷保持部との間に配され、前記部分領域に平面視で重なる領域に遮光部材が配され、前記遮光部材は、前記第２画素の前記電荷保持部に重なる領域に配された遮光部材から連続している。
本発明の一形態に係る光電変換装置は、光電変換部と、前記光電変換部で生じた電荷を保持する電荷保持部と、前記電荷保持部から電荷が転送されるフローティングディフュージョンと、共通の活性領域に形成された第１トランジスタおよび第２トランジスタと、前記フローティングディフュージョンに接続され、前記フローティングディフュージョンの容量値を変更する第３トランジスタと、をそれぞれが含む複数の画素を備え、前記活性領域は、前記第１トランジスタおよび前記第２トランジスタの一部である部分領域を含み、前記部分領域は、平面視で第１方向に延在する第１領域と、前記第１領域に接続され、平面視で前記第１方向に交わる第２方向に延在する第２領域と、前記第２トランジスタの一部であって、前記第２領域に接続され、平面視で前記第１方向とは反対の第３方向に延在する第３領域とを備え、平面視で、前記複数の画素のうちの第１画素の前記部分領域は、前記第１画素の第１トランジスタのゲートと前記複数の画素のうちの前記第１画素に隣り合う第２画素の前記電荷保持部との間と、前記第１画素の前記第２トランジスタのゲートと前記第２画素の前記電荷保持部との間に配され、前記部分領域に平面視で重なる領域に遮光部材が配されている。
電荷保持部への光の入射を低減した光電変換装置とすることができる。
第１の実施形態に係る光電変換装置の構成例を示すブロック図である。 第１の実施形態に係る光電変換装置の画素回路を示す回路図である。 第１の実施形態に係る光電変換装置の駆動例を示すタイミングチャートである。 第１の実施形態に係る光電変換装置の画素の配置図である。 図４のＡ−Ｂ断面模式図である。 第１の実施形態に係る光電変換装置の変形例に係る画素の配置図である。 図６のＣ−Ｄ断面模式図である。 第２の実施形態に係る光電変換装置の画素回路を示す回路図である。 第２の実施形態に係る光電変換装置の画素の配置図である。 第３の実施形態に係る光電変換装置の画素回路を示す回路図である。 第３の実施形態に係る光電変換装置の画素の配置図である。 第４の実施形態に係る光電変換装置の画素の断面図である。 第５の実施形態に係る光電変換システムの概略図である。 第６の実施形態に係る移動体の概略図である。
本発明を実施するための形態を、以下で図面を参照しながら説明する。ただし、以下の実施形態において示す構成は一例にすぎず、本発明は図示された構成に限定されるものではない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張している場合がある。
以下に示す実施形態において、同一の構成については同一の符号を付し、説明を省略する場合がある。
以下の実施形態では電子を信号電荷とする場合について説明を行うが、正孔を信号電荷としても同様の効果を得ることができる。また、以下に示す実施形態では、第１導電型の半導体領域は電子を多数キャリアとする領域であり、第２導電型の半導体領域は正孔を多数キャリアとする領域であるが、逆であってもよい。
＜第１の実施形態＞
以下、図１から図５を参照しながら第１の実施形態の光電変換装置１００について説明する。図１は、光電変換装置１００のブロック図である。図２は、光電変換装置１００の画素領域１に含まれる３行３列分の画素１０の等価回路図である。図３は、光電変換装置１００の動作の一例を示す駆動タイミング図である。図４は、図２の画素の配置図である。図５は、図４のＡ−Ｂにおける断面模式図である。
光電変換装置１００の構成と動作について、以下に簡潔に説明する。
図１に示すように、光電変換装置１００は、複数の画素１０が２次元状に配された画素領域１を備える。複数の画素１０の各列に対応して信号線が配されており、信号線は、読出回路３０に接続される。読出回路３０は、複数の画素１０の各列に対応して設けられた列回路を有する。列回路は、画素１０から出力された信号に対し、ノイズ低減処理、増幅処理、ＡＤ変換処理等を行う。
図２の等価回路図に示す通り、それぞれの画素１０は、光電変換部ＰＤと電荷保持部ＭＥＭと電荷保持部ＭＥＭから電荷が転送されるフローティングディフュージョンＦＤを少なくとも有する。またそれぞれの画素１０は、光電変換部ＰＤから電荷保持部ＭＥＭに電荷を転送するための第一転送トランジスタＧＳ、電荷保持部ＭＥＭからフローティングディフュージョンＦＤに電荷を転送するための第二転送トランジスタＴＸを有する。さらに、それぞれの画素１０は、光電変換部ＰＤから電荷を排出するための排出トランジスタＯＧを有する。本実施形態では、それぞれの画素１０は、少なくとも、フローティングディフュージョンＦＤを初期化するためのリセットトランジスタＲＳと、フローティングディフュージョンの電位に応じた信号を出力する増幅トランジスタＳＦと、を含む。また、それぞれの画素１０は、増幅トランジスタＳＦを信号線に接続する選択トランジスタＳＬを有する。画素１０に設けられた各トランジスタは、例えば、ＭＯＳトランジスタにより構成されている。なお、本実施形態では、第１トランジスタがリセットトランジスタＲＳに相当し、第２トランジスタが増幅トランジスタＳＦに相当する。
図３に、画素領域１のｎ−１行目、ｎ行目、及びｎ＋１行目に配された複数の画素１０の駆動タイミングを示す。
時刻ｔ１において、画素領域１に設けられた、光が入射するすべての画素１０の排出トランジスタＯＧのゲートがオフに制御され、各画素に含まれる光電変換部ＰＤに電荷が蓄積可能な状態となる。
時刻ｔ２の前に各画素の第二転送トランジスタＴＸがオンし、電荷保持部ＭＥＭからフローティングディフュージョンＦＤに電荷が転送され、時刻ｔ２において電荷保持部ＭＥＭのリセットが完了する。時刻ｔ３において画素領域１のすべての画素１０の第一転送トランジスタＧＳのゲートがオンし、光電変換部ＰＤの蓄積電荷が電荷保持部ＭＥＭへ転送されたのち、時刻ｔ４において第一転送トランジスタＧＳのゲートがオフする。時刻ｔ１から時刻ｔ４の間に入射した光が、光電変換部ＰＤにおいて電子に光電変換され蓄積されて電荷保持部ＭＥＭへ転送される。この動作により、グローバル電子シャッターを実現している。
さらに時刻ｔ５から時刻ｔ１０において、リセットトランジスタＲＳを行毎に順次オフ、選択トランジスタＳＬ、第二転送トランジスタＴＸを行毎に順次オンしている。これにより、電荷保持部ＭＥＭからフローティングディフュージョンＦＤへ、行毎に保持電荷の転送動作がなされる。この時、フローティングディフュージョンＦＤへ転送された電荷量に基づく信号が増幅トランジスタＳＦと選択トランジスタＳＬを介して、図２に示す画素出力部ＯＵＴから読み出される。図１に示した信号線には、不図示の電流源が接続されている。選択トランジスタＳＬがオンすることによって、増幅トランジスタＳＦには電流が流れ、ソースフォロワ動作を行うことができる。つまり、増幅トランジスタＳＦはソースフォロワ回路として動作する。
さらに、画素出力部ＯＵＴから読み出された信号は、図１に示す読出回路３０でノイズ処理やＡＤ変換がなされた後に、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）８０を介して出力回路９０より光電変換装置の外部へ読み出される。以降、時刻ｔ１からｔ１０の動作がｔ１１以降も繰り返される。時刻ｔ１と時刻ｔ１１との間が１フレーム期間に相当する。本明細書において、１フレーム期間とは、垂直走査回路２０が、複数の画素の行ごとの走査（垂直走査）を開始してから、最終行に到達して垂直走査を終了するまでの期間である。また、１フレーム期間は、例えば画素アレイを複数のフィールドに分けて読み出す場合には、１度その行が垂直走査回路２０によって選択されてから、次にその行が再び垂直走査回路２０によって選択されるまでの期間であってもよい。また、光電変換装置が撮像装置である場合は、１フレーム期間とは、１枚の画像を生成するために光電変換部の電荷蓄積期間の開始から画素領域１の画素の信号の読み出しを終えるまでの期間であってもよい。
なお、ここで示した動作はあくまで一例であり、グローバル電子シャッター動作を行うに当たり、適宜変更されうる。例えば、フレームレートを向上させる目的で、時刻ｔ１１が時刻ｔ１０よりも前にきてもよい。つまり、あるフレーム期間と別のフレーム期間とが重なっていてもよい。例えば、あるフレーム期間において、光電変換部ＰＤから電荷保持部ＭＥＭへの電荷の転送が終わった後に各画素の電荷保持部ＭＥＭから画素出力部ＯＵＴへの出力する期間と、別のフレーム期間において光電変換部ＰＤでの電荷の蓄積を行う期間と、が重なっていてもよい。
図３では、電荷保持部ＭＥＭから読み出し回路への信号の読み出しを行毎に行う例を示したが、領域ごとに電荷保持部ＭＥＭから読み出し回路への信号の読み出しを行ってもよい。例えば、リセットトランジスタＲＳ及び選択トランジスタＳＬの制御を画素毎に行い、領域ごとに電荷保持部ＭＥＭから読み出し回路への信号の読み出しを行ってもよい。
図４に光電変換装置１００における一部の画素１０の平面配置図の一例を示す。半導体基板には、図２の画素回路図に対応する各構成が配されている。例えば、半導体基板には、光電変換部ＰＤ、電荷保持部ＭＥＭ、フローティングディフュージョンＦＤ，各トランジスタのチャネルが配されている。
図４では、各画素に含まれる３つの活性領域が、それぞれの活性領域が分離するように配されている。リセットトランジスタ等の各トランジスタのチャネルが配された活性領域には、複数の第１導電型の半導体領域（第１半導体領域）が設けられる。また、活性領域には、各トランジスタのチャネルとして第２導電型の複数の半導体領域（第２半導体領域）が設けられている。本実施形態では、複数の第２半導体領域は、少なくともリセットトランジスタＲＳのチャネルとしての第２半導体領域と増幅トランジスタＳＦのチャネルとしての第２半導体領域とを含む。光電変換部ＰＤが配された活性領域は第１導電型の半導体領域（第３半導体領域）を含む。また、光電変換部ＰＤが配された活性領域は、第２導電型の第４半導体領域を含む。電荷保持部ＭＥＭが配された活性領域は第１導電型の半導体領域（第５半導体領域）を含む。また、電荷保持部ＭＥＭが配された活性領域は第２導電型の半導体領域（第６半導体領域）を含む。
電荷保持部ＭＥＭへ光が入射することを防止するために、平面視で半導体基板に重なる領域に遮光部材ＬＳが配されている。
遮光部材ＬＳには、平面視において、光電変換部ＰＤに重なる領域と、トランジスタを駆動するために電位を供給する接続部ＶＩＡが配置される領域に重なる領域と、に開口が設けられている。
本実施形態では、リセットトランジスタＲＳ及び増幅トランジスタＳＦが共通の活性領域に形成されている。つまり、連続的に形成された活性領域にリセットトランジスタＲＳのチャネル及び増幅トランジスタＳＦのチャネルが形成されている。本明細書において、共通の活性領域とは、ＰＮ分離及び／又は絶縁体分離等の分離部により分離されていない領域を指す。例えば、図４では、リセットトランジスタＲＳのチャネルが形成された活性領域を取り囲むように絶縁体の分離部ＳＴＩが配されている。この分離部ＳＴＩにより取り囲まれる領域が共通の活性領域となる。
図４に示すように、活性領域は、第１トランジスタの一部および第２トランジスタの一部である部分領域Ｕ４を含む。部分領域Ｕ４は、平面視で第１方向に延在する第１領域と、前記第１領域に接続され、平面視で前記第１方向に交わる第２方向に延在する第２領域と、第２トランジスタの一部であって、前記第２領域に接続され、平面視で前記第１方向とは反対の第３方向に延在する第３領域と、を備える。図４に示すように、本実施形態では、平面視で第１トランジスタであるリセットトランジスタＲＳと第２トランジスタである増幅トランジスタＳＦとの間に位置する部分領域Ｕ４がＵ字状に折り返されている。
平面視で、複数の画素１０のうちの第１画素１０の部分領域Ｕ４は、第１画素１０の第１トランジスタのゲートと複数の画素１０のうちの第１画素１０に隣り合う第２画素１０の電荷保持部ＭＥＭとの間に配される。また、第１画素１０の部分領域Ｕ４は、第１画素１０の第２トランジスタのゲートと第２画素の電荷保持部ＭＥＭとの間に配される。言い換えると、部分領域Ｕ４の一部が第１画素１０の第１トランジスタのゲートと第２画素１０の電荷保持部ＭＥＭとの間に配され、部分領域Ｕ４の他の一部が第１画素１０の第２トランジスタのゲートと第２画素の電荷保持部ＭＥＭとの間に配される。
部分領域Ｕ４は、第２画素１０の電荷保持部ＭＥＭの第１画素側の辺（第１の辺）に隣接して配されている。また、第１の辺に隣接して第１画素１０の光電変換部ＰＤが配されている。
遮光部材ＬＳは平面視で部分領域Ｕ４に重なる領域に設けられている。図４に示すように、リセットトランジスタＲＳと増幅トランジスタＳＦとの間には、トランジスタは配されていない。つまり、部分領域Ｕ４にはトランジスタに接続するためのコンタクトプラグを配する必要はなく、部分領域Ｕ４に重なる領域において遮光部材ＬＳには開口が設けられない。本実施形態によれば、隣り合う画素に含まれる電荷保持部ＭＥＭと接続部ＶＩＡにコンタクトプラグを接続するために設けられた開口との間に遮光部材が配されることとなる。したがって電荷保持部ＭＥＭと開口との距離を確保することができ、隣り合う電荷保持部ＭＥＭに開口を通る光が入射することを低減することができる。
図４では、複数の接続部ＶＩＡがある画素の光電変換部ＰＤに対して同じ側に位置するように配している。例えば、リセットトランジスタＲＳ、転送トランジスタＴＸ、フローティングディフュージョンＦＤ、増幅トランジスタＳＦ、選択トランジスタＳＬが共通の活性領域に形成されている。これにより、遮光部材ＬＳの開口の数を抑えながら、１つの開口に必要な面積を抑えることができる。
図５に図４のＡ−Ｂの断面図を示す。電荷保持部ＭＥＭで電荷が保持されている期間中に光電変換部ＰＤ以外の遮光部材ＬＳの開口から侵入した光により生じた電荷が隣り合う画素１０の電荷保持部ＭＥＭへ混入すると、保持電荷量が変化し、ノイズとなって画質を低下させる。本実施形態によれば、ある画素１０の接続部ＶＩＡが配された開口と、隣り合う画素１０の電荷保持部ＭＥＭとの間の距離を確保し、両者の間に位置する部分領域Ｕ４に遮光部材ＬＳが配される。したがって、隣り合う画素１０の電荷保持部ＭＥＭへの電荷の混入を低減できる。
また、本実施形態における電荷保持部ＭＥＭは、信号電荷を第二転送トランジスタＴＸがオンされるまでの期間保持する第１導電型のＮ型半導体領域で構成された保持領域５１を含む。保持領域５１は、第２導電型のＰ型半導体領域で構成された表面保護領域５２と空乏化抑制領域５３に挟まれた形態を取っている。この形態により、半導体基板の表面の結晶欠陥によって生じる不要電荷が電荷保持部ＭＥＭに混入するのを低減している。
図４では、リセットトランジスタＲＳと増幅トランジスタＳＦとの間に配置される画素電源ＶＤＤの接続部ＶＩＡはリセットトランジスタＲＳと隣り合う画素の電荷保持部ＭＥＭとの間であって、電荷保持部ＭＥＭから十分離れた位置に形成されている。通常画素電源ＶＤＤには高い電位が供給されるため、部分領域Ｕ４の第１半導体領域の電位は高い状態に維持されている。これにより、開口から侵入した光によって生じる不要電荷を第１半導体領域の部分領域Ｕ４で吸収し、電荷保持部ＭＥＭの保持領域５１に混入するのを効果的に抑制することができる。
図５に示すように、遮光部材ＬＳは、隣り合う画素の電荷保持部ＭＥＭに重なる領域に配された遮光部材ＬＳから連続している。つまり、電荷保持部ＭＥＭに重なる遮光部材と遮光部材ＬＳとは一体的に構成されている。
遮光部材ＬＳは、半導体基板のリセットトランジスタＲＳのゲートが設けられた側の面（第１面）から接続部ＶＩＡに接続されるコンタクトプラグの上端までの距離よりも半導体基板の第１面から遮光部材ＬＳの上端までの距離が近くなるように配される。遮光部材ＬＳは、コンタクトプラグに直接接する配線よりも低い位置であって半導体基板の第１面よりも高い位置に配されている。これにより、遮光部材ＬＳと半導体基板の表面との間に光が入ることを低減することができる。
ある画素１０の光電変換部ＰＤ以外に重なる開口の電荷保持部ＭＥＭ側の端部から、隣り合う画素１０の電荷保持部ＭＥＭの保持領域５１のある画素１０側の端部までの距離Ｄ１は半導体基板の遮光部材ＬＳが配された側の面から遮光部材ＬＳまでの高さＨ１に対し、１０倍以上の比となるように開口から離されていることが望ましい。これは開口で回折した光が電荷保持部ＭＥＭに侵入するまでに十分減衰するために必要な距離となる。距離Ｄ１が、高さＨ１に対し、１５倍以上の比となることがより望ましい。
本実施形態で説明した構成により、隣り合う画素１０の電荷保持部ＭＥＭに不要電荷が混入することを低減し、ノイズを低減することで画質を向上させることができる。
なお、図５等では、電荷保持部ＭＥＭは埋込フォトダイオード型の構成を取っているが、この構成に限らず、例えば半導体基板の第１面をゲートで覆うトランジスタ型の構成としても良い。また、半導体基板やウェル６０の不純物層の導電型や構成、分離部ＳＴＩの構成などを適宜変更しても良い。
また、図４において、接続部ＶＩＡは１つのトランジスタに対して１つしか設けられていないが、抵抗を低減するなどの目的で１つのトランジスタに対して複数の接続部ＶＩＡを設けてもよい。その場合、遮光部材ＬＳの開口が増加する可能性があるため、電荷保持部ＭＥＭから離れた箇所のみに複数の接続部ＶＩＡを配置する等、適宜選択しうる。
また、本実施形態では画素領域１に設けられた画素として、光が入射する画素１０（以下、有効画素という）のみを示していた。この例に限定されるものでは無く、例えば、光電変換部ＰＤが遮光されたオプティカルブラック画素をさらに設けても良い。このオプティカルブラック画素は、図３の動作で示した動作によって、有効画素と同じタイミングでグローバル電子シャッター動作を行うようにしても良い。また、オプティカルブラック画素は、有効画素とは異なるタイミングで光電変換部ＰＤのリセット、光電変換部ＰＤの読み出しを行うようにしても良い。このオプティカルブラック画素の信号によって、光電変換部ＰＤの暗電流成分を検出することができる。また、画素領域１に、光電変換部ＰＤを有さないダミー画素をさらに設けるようにしても良い。このダミー画素の信号によって、増幅トランジスタＳＦのノイズレベルを検出することができる。
また、本実施形態で述べたグローバル電子シャッター動作は、すべての有効画素の信号蓄積期間が同じである必要は無い。例えば、画素領域１を複数の領域に分割し、領域ごとに信号蓄積期間を異ならせる。そして、その１つの領域に含まれる複数行、複数列の画素１０の信号蓄積期間を同じにするようにしても良い。
また、画素領域１のうち、一部の行の画素１０から信号を読み出さない、間引き動作を行う場合がある。この間引き動作が行われる画素１０については、光電変換部ＰＤのリセット、光電変換部ＰＤからの読み出しのタイミングが、有効画素とは異なるようにしてもよい。例えば、１フレーム期間にわたって、光電変換部ＰＤをリセットし続けるようにしてもよい。このような場合においても、信号を読み出す他の複数行、複数列の画素１０の信号蓄積期間が同じであれば、グローバル電子シャッター動作の範疇に含まれる。
＜変形例＞
図６及び図７に、第１の実施形態の変形例の一例を示す。図６は平面図であり、図７は図６のＣ−Ｄ断面図である。
図４と同様にリセットトランジスタＲＳの一部および増幅トランジスタＳＦの一部である部分領域Ｕ４を含む構成を採用している。図６では、図４の平面配置図に対して、第一転送トランジスタＧＳ、第二転送トランジスタＴＸなどのゲート電極に電位を付与するための接続部ＶＩＡの配置が変更されている。図６では、各トランジスタの接続部ＶＩＡを光電変換部ＰＤに対して同じ側に配置している。そして、平面視で１つの開口Ｏ１に重なるように増幅トランジスタＳＦ及びリセットトランジスタＲＳを含む各トランジスタの接続部ＶＩＡが配されている。結果として、遮光部材ＬＳに設けられる開口Ｏ１を電荷保持部ＭＥＭから遠ざけることができ、電荷保持部ＭＥＭへ混入する光の侵入を抑制しうる。また、図６及び図７に示す通り、電荷保持部ＭＥＭと同一画素の開口Ｏ１との距離Ｄ２も確保することで光の侵入を抑制しうる。さらに、配置を工夫することで、開口の面積自体を低減してもよい。
図６では、平面視で１つの開口Ｏ１と重なる領域に、リセットトランジスタＲＳに電位を共有するための接続部ＶＩＡ、増幅トランジスタＳＦに電位を共有するための接続部ＶＩＡ、第二転送トランジスタＴＸに電位を共有するための接続部ＶＩＡが配されている。また、平面視で光電変換部ＰＤに重なる領域に配された開口Ｏ２に第一転送トランジスタＧＳに電位を供給するための接続部ＶＩＡが配されている。
ある画素１０の開口Ｏ２の端部から同じ画素１０の電荷保持部ＭＥＭまでの距離Ｄ３が、開口Ｏ１の端部から開口Ｏ２の端部までの距離Ｄ４よりも長くなっている。また、ある画素１０の開口Ｏ１の端部から同じ画素１０の電荷保持部ＭＥＭまでの距離Ｄ２が、開口Ｏ１の端部から開口Ｏ２の端部までの距離Ｄ４よりも長くなっている。したがって、同じ画素１０の電荷保持部ＭＥＭ及び隣り合う画素１０の電荷保持部ＭＥＭへ混入する光を抑制しうる。
本実施形態で説明した構成によれば、隣り合う画素の電荷保持部ＭＥＭ及び同じ画素の電荷保持部ＭＥＭに光が入射することを低減し、ノイズを低減することで画質を向上させることができる。
＜第２の実施形態＞
図８、図９を用いて第２の実施形態の光電変換装置について説明する。図８の画素領域の回路図において第１の実施形態の図２と異なる点は、フローティングディフュージョンＦＤとリセットトランジスタＲＳとに接続された容量付加トランジスタＡＤ（第３トランジスタ）が追加されている点である。
容量付加トランジスタＡＤは主に、光電変換装置のダイナミックレンジを拡大させる目的で使用される。容量付加トランジスタＡＤにより、フローティングディフュージョンＦＤの容量値を変化させている。例えば、容量付加トランジスタＡＤをオン状態とすることでフローティングディフュージョンＦＤの容量が大きくなり、同じ電荷量が読み出された場合においても、電位の変化を小さく抑えることができる。結果、より多くの電荷を取り扱うことが可能となるため、光電変換装置のダイナミックレンジが拡大しうる。
一方で、光電変換装置の画素に含まれるトランジスタが増加することで接続部ＶＩＡも増加するため、遮光部材ＬＳの開口と隣り合う画素１０の電荷保持部ＭＥＭとの距離が近接し、光が電荷保持部ＭＥＭに侵入しやすくなる。
そこで、図９の平面配置図に示す通り、共通の活性領域に、付加容量トランジスタＡＤ、リセットトランジスタＲＳ、増幅トランジスタＳＦ、選択トランジスタＳＬを形成している。つまり、連続した活性領域に各トランジスタを形成している。そして、リセットトランジスタＲＳの一部および増幅トランジスタＳＦの一部である部分領域Ｕ４を備え、部分領域Ｕ４に平面視で重なる領域に遮光部材ＬＳを配している。
このような構成により、第１の実施形態よりも接続部ＶＩＡの数が増えたとしても、遮光部材ＬＳの開口と電荷保持部ＭＥＭとの距離を十分に確保し、光の侵入を低減している。また、開口と電荷保持部ＭＥＭとの間に高電位の第１半導体領域を配置することで、不要電荷が電荷保持部ＭＥＭに混入しづらくなる構成としている。
本実施形態で説明した構成により、容量付加トランジスタＡＤが追加され、画素の構成要素が増加した場合においても、電荷保持部ＭＥＭに光が混入するのを抑制し、ノイズを低減することで画質を向上させることができる。
＜第３の実施形態＞
図１０及び図１１を用いて第３の実施形態の光電変換装置について説明する。図１０の画素回路図において第１の実施形態の図２と異なる点は、１つの画素が複数の光電変換部ＰＤＡ、ＰＤＢ及び複数の電荷保持部ＭＥＭＡ、ＭＥＭＢを含む点である。そして、複数の電荷保持部ＭＥＭＡとＭＥＭＢとがフローティングディフュージョンＦＤ以降の回路要素を共有する構成を採用している。光電変換装置の解像度を向上させる目的として、複数の光電変換部ＰＤを含む場合に画素のサイズを縮小することがある。この場合は、画素の読み出し回路の配置面積を低減するために、複数の光電変換部ＰＤでフローティングディフュージョンＦＤ以降の各トランジスタを共有する手法がしばしば取られる。
図１１の平面配置図においては、第１の実施形態の図４とは画素共有構成が取られている点の他に、活性領域の部分領域Ｕ４が増幅トランジスタＳＦの一部および選択トランジスタＳＬの一部である点で異なる。増幅トランジスタＳＦと選択トランジスタＳＬとの間には電位を与える必要がないため、接続部ＶＩＡを配置しなくて良い。また、電位も画素電源ＶＤＤから増幅トランジスタＳＦの動作閾値に相当する程度の降下した電位であるため、比較的高電位で不要電荷を取り込みやすい。したがって、電荷保持部ＭＥＭと開口部との間に増幅トランジスタＳＦと選択トランジスタＳＬとの間の活性領域の一部を配置することで、電荷保持部ＭＥＭから開口部までの距離をより大きくとることができるとともに、不要電荷の混入を抑制しうる。なお、部分領域Ｕ４の各端部に配されるトランジスタは、増幅トランジスタＳＦと選択トランジスタＳＬとに限定されず、他のトランジスタであってもよい。
本実施形態においても、距離Ｄ１は高さＨ１に対し、およそ１０倍以上の比となるように遮光部材ＬＳが配されることが好ましい。これにより、ある画素の開口を通過して隣り合う電荷保持部ＭＥＭに向かう光が電荷保持部ＭＥＭに侵入する前に光を減衰させることができる。より好ましくは、距離Ｄ１が高さＨ１に対して１５倍以上となるように遮光部材ＬＳを配置する。
本実施形態で説明した構成により、画素サイズが縮小した場合においても、不要電荷が電荷保持部ＭＥＭに混入するのを抑制し、ノイズを低減することで画質を向上させることができる。
＜第４の実施形態＞
図１２に、第４の実施形態に係る光電変換装置の断面図を示す。本実施形態に係る光電変換装置は、図４に示す画素回路と回路構成は同じであるが、半導体基板の第１面に対向する第２面から光が入射する点で第１の実施形態に係る光電変換装置と異なる。また、本実施形態に係る光電変換装置は、半導体基板のコンタクトが接続される側の面とは反対側の面の側にも遮光部材７０が配されている点で異なる。遮光部材７０は平面視で光電変換部ＰＤに重なる領域に開口が設けられている。
光電変換部ＰＤへ光を入射させるために遮光部材７０に設けられた開口を通過した光に、光電変換部ＰＤではなくトランジスタに向かう光が含まれることがある。この場合に、コンタクトプラグが接続される配線層８０で反射して隣り合う電荷保持部ＭＥＭに入射して不要電荷が発生する可能性がある。
本実施形態によれば、配線層８０で反射される光を遮光部材ＬＳで反射させることができるため、電荷保持部ＭＥＭへの光の入射を低減することができる。また、遮光部材ＬＳと半導体基板との距離をコンタクトプラグの長さよりも短くしているため、遮光部材ＬＳと半導体基板との間に光が入射することを低減することができる。さらに、図１２に示すように、部分領域Ｕ４が電荷保持部ＭＥＭに近接していることにより、電荷保持部ＭＥＭの近傍で生じた電荷を部分領域Ｕ４に吸収させることができる。これにより、電荷保持部ＭＥＭへ混入することを低減することができ、画質の低下を抑制することができる。
なお、本実施形態は、部分領域Ｕ４に係る構成については、第１実施形態と同じとしているため、第１実施形態と同じ効果を得ることができる。また、第２実施形態、第３実施形態と組み合わせても良く、その場合には、各実施形態に対応した効果を得ることができる。
＜第５の実施形態＞
本実施形態による光電変換システムについて、図１３を用いて説明する。図１３は、本実施形態による光電変換システムの概略構成を示すブロック図であり、光電変換装置２０１には、上記第１乃至第４の実施形態のいずれかに記載の光電変換装置を用いることができる。
図１３では、光電変換システムの一例として、撮像システムを説明する。撮像システムとしては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。なお、光電変換システムは、撮像システムに限定されず、例えば、測距センサ、測光センサであってもよい。測距センサは、典型的には被写体までの距離情報を生成するために用いられるセンサであり、例えばＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）センサ等が有る。測光センサは、典型的には被写体の明るさを検出するために用いられるセンサである。
図１３に例示した光電変換システム２００は、光電変換装置２０１、被写体の光学像を光電変換装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、光電変換装置２０１に光を集光する光学系である。光電変換装置２０１は、第１乃至第５実施形態で説明した光検出装置であって、レンズ２０２により結像された光学像を画像データに変換する。
光電変換システム２００は、また、光電変換装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、光電変換装置２０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８の一部であるＡＤ変換部は、光電変換装置２０１が設けられた半導体基板に形成されていてもよいし、光電変換装置２０１とは別の半導体基板に形成されていてもよい。また、光電変換装置２０１と信号処理部２０８とが同一の半導体基板に形成されていてもよい。
光電変換システム２００は、さらに、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに光電変換システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、光電変換システム２００に内蔵されていてもよく、着脱可能であってもよい。
さらに光電変換システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、光電変換装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システム２００は少なくとも光電変換装置２０１と、光電変換装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。
光電変換装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、光電変換装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。
上述した各実施形態による光検出装置を適用することにより、安定的に高感度で飽和信号量が大きい良質な画像を取得しうる光電変換システムを実現することができる。
＜第６の実施形態＞
図１４を参照しながら、本実施形態に係る移動体について説明する。
図１４（ａ）は、車載カメラに関する光電変換装置の一例を示したものである。光電変換装置３１０は、上記第１乃至第４の実施形態のいずれかに記載の光電変換装置である。光電変換装置３１０は、光電変換装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、光電変換装置３１０により取得された複数の画像データから視差情報（視差画像の位相差）の算出を行う視差算出部３１４を有する。また、光電変換装置３１０は、算出された視差に基づいて対象物までの距離を算出する距離計測部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差算出部３１４や距離計測部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
光電変換装置３１０は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換装置３１０は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、光電変換装置３１０は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を光電変換装置３１０で撮像する。図１４（ｂ）に、車両前方（範囲３５０）を撮像する場合の光電変換装置を示した。車両情報取得装置３２０が、所定の動作を行うように光電変換装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光電変換装置は、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
＜変形実施形態＞
本発明は、上記実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
ＰＤ 光電変換部
ＭＥＭ 電荷保持部
ＦＤ フローティングディフュージョン
ＲＳ リセットトランジスタ
ＳＦ 増幅トランジスタ
ＳＬ 選択トランジスタ
Ｕ４ 部分領域
ＬＳ 遮光部材

Claims (10)

  1. 光電変換部と、平面視で前記光電変換部と並んで配され且つ前記光電変換部の電荷を保持する電荷保持部と、前記電荷保持部から電荷が転送されるフローティングディフュージョンと、共通の活性領域に形成された第１トランジスタおよび第２トランジスタと、をそれぞれが含む複数の画素を備え、
    前記活性領域は、前記第１トランジスタの一部および前記第２トランジスタの一部である部分領域を含み、
    前記部分領域は、平面視で第１方向に延在する第１領域と、前記第１領域に接続され、平面視で前記第１方向に交わる第２方向に延在する第２領域と、前記第２トランジスタの一部であって、前記第２領域に接続され、平面視で前記第１方向とは反対の第３方向に延在する第３領域とを備え、
    平面視で、前記複数の画素のうちの第１画素の前記部分領域は、前記第１画素の前記第１トランジスタのゲートと前記複数の画素のうちの前記第１画素に隣り合う第２画素の前記電荷保持部との間と、前記第１画素の前記第２トランジスタのゲートと前記第２画素の前記電荷保持部との間に配され、
    前記部分領域は、前記第２画素の前記電荷保持部の第１の辺に隣接して配され、
    前記第１トランジスタに接続される第１コンタクトプラグと、前記第２トランジスタに接続される第２コンタクトプラグと、を有し、
    遮光部材は、平面視で、前記第１コンタクトプラグおよび前記第２コンタクトプラグに重なる領域に開口を有し、
    平面視で、前記第１画素の前記開口と前記第２画素の前記電荷保持部との間に前記第１画素の前記部分領域が配され、
    前記第１トランジスタは、リセットトランジスタであり、
    前記第２トランジスタは、増幅トランジスタであり、
    前記部分領域に平面視で重なる領域に前記遮光部材が配されていることを特徴とする光電変換装置。
  2. 光電変換部と、平面視で前記光電変換部と並んで配され且つ前記光電変換部で生じた電荷を保持する電荷保持部と、前記電荷保持部から電荷が転送されるフローティングディフュージョンと、共通の活性領域に形成された第１トランジスタおよび第２トランジスタと、前記フローティングディフュージョンに接続され、前記フローティングディフュージョンの容量値を変更する第３トランジスタと、をそれぞれが含む複数の画素を備え、
    前記活性領域は、前記第１トランジスタの一部および前記第２トランジスタの一部である部分領域を含み、
    前記部分領域は、平面視で第１方向に延在する第１領域と、前記第１領域に接続され、平面視で前記第１方向に交わる第２方向に延在する第２領域と、前記第２トランジスタの一部であって、前記第２領域に接続され、平面視で前記第１方向とは反対の第３方向に延在する第３領域とを備え、
    平面視で、前記複数の画素のうちの第１画素の前記部分領域は、前記第１画素の第１トランジスタのゲートと前記複数の画素のうちの前記第１画素に隣り合う第２画素の前記電荷保持部との間と、前記第１画素の前記第２トランジスタのゲートと前記第２画素の前記電荷保持部との間に配され、
    前記部分領域は、前記第２画素の前記電荷保持部の第１の辺に隣接して配され、
    前記第１トランジスタに接続される第１コンタクトプラグと、前記第２トランジスタに接続される第２コンタクトプラグと、を有し、
    遮光部材は、平面視で、前記第１コンタクトプラグおよび前記第２コンタクトプラグに重なる領域に開口を有し、
    平面視で、前記第１画素の前記開口と前記第２画素の前記電荷保持部との間に前記第１画素の部分領域が配され、
    前記部分領域に平面視で重なる領域に前記遮光部材が配されていることを特徴とする光電変換装置。
  3. 前記光電変換部、前記電荷保持部、前記フローティングディフュージョン、前記第１トランジスタのチャネル、および前記第２トランジスタのチャネルは、半導体基板に含まれ、
    前記半導体基板の第１面に前記第１トランジスタのゲートが配され、
    前記遮光部材は、前記半導体基板の前記第１面の側に配され、
    平面視における前記開口から前記第２画素の電荷保持部までの距離は、前記遮光部材から前記半導体基板の前記第１面までの距離の１５倍以上であることを特徴とする請求項１または２に記載の光電変換装置。
  4. 前記複数の画素のそれぞれは、選択トランジスタを含み、
    前記遮光部材の前記開口は、平面視で、前記選択トランジスタに接続される第３コンタクトプラグに重なる領域に配されていることを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
  5. １つの前記開口に重なる領域に、前記第１コンタクトプラグ、前記第２コンタクトプラグ、および前記第３コンタクトプラグが配されていることを特徴とする請求項４に記載の光電変換装置。
  6. 前記第１トランジスタのチャネルと前記第２トランジスタのチャネルとの間には絶縁体が配されていることを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
  7. 前記第１の辺に隣接して前記第１画素の前記光電変換部が配されていることを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
  8. 平面視で前記電荷保持部は前記光電変換部に重ならない領域に配されることを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
  9. 請求項１乃至８のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号を処理する処理装置と、を有する光電変換システム。
  10. 請求項１乃至８のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差情報から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて移動体を制御する制御手段と、を有する移動体。
JP2018235921A 2018-12-17 2018-12-17 光電変換装置、光電変換システム、移動体 Active JP6929266B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018235921A JP6929266B2 (ja) 2018-12-17 2018-12-17 光電変換装置、光電変換システム、移動体
US16/711,167 US10930690B2 (en) 2018-12-17 2019-12-11 Photoelectric conversion apparatus, photoelectric conversion system, and movable body
CN201911299416.7A CN111326534B (zh) 2018-12-17 2019-12-17 光电转换设备、光电转换系统和可移动体
US17/167,964 US11450701B2 (en) 2018-12-17 2021-02-04 Photoelectric conversion apparatus, photoelectric conversion system, and movable body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018235921A JP6929266B2 (ja) 2018-12-17 2018-12-17 光電変換装置、光電変換システム、移動体

Publications (2)

Publication Number Publication Date
JP2020098840A JP2020098840A (ja) 2020-06-25
JP6929266B2 true JP6929266B2 (ja) 2021-09-01

Family

ID=71072943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018235921A Active JP6929266B2 (ja) 2018-12-17 2018-12-17 光電変換装置、光電変換システム、移動体

Country Status (3)

Country Link
US (2) US10930690B2 (ja)
JP (1) JP6929266B2 (ja)
CN (1) CN111326534B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130212399A1 (en) * 2011-08-17 2013-08-15 Geoffrey I. Cairns Travel Vault

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074924A (ja) * 1996-08-30 1998-03-17 Sony Corp 固体撮像素子およびその製造方法
JP2003234496A (ja) * 2002-02-12 2003-08-22 Sony Corp 固体撮像装置およびその製造方法
KR100789609B1 (ko) * 2006-08-21 2007-12-27 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
JP5335271B2 (ja) * 2008-04-09 2013-11-06 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5328224B2 (ja) 2008-05-01 2013-10-30 キヤノン株式会社 固体撮像装置
JP2010098113A (ja) * 2008-10-16 2010-04-30 Panasonic Corp Ｃｃｄ型固体撮像装置およびその製造方法
JP5302644B2 (ja) * 2008-12-03 2013-10-02 キヤノン株式会社 撮像装置、及び撮像システム
JP2011204878A (ja) * 2010-03-25 2011-10-13 Sony Corp 固体撮像デバイスおよび電子機器
JP5641287B2 (ja) * 2010-03-31 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP2011222708A (ja) * 2010-04-08 2011-11-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2014022421A (ja) * 2012-07-13 2014-02-03 Sony Corp 固体撮像素子及びその製造方法、並びに、電子機器
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
TWI623232B (zh) * 2013-07-05 2018-05-01 Sony Corp 固體攝像裝置及其驅動方法以及包含固體攝像裝置之電子機器
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
KR102154184B1 (ko) * 2014-03-10 2020-09-09 삼성전자 주식회사 이미지 센서 및 이를 제조하는 방법
JP6595750B2 (ja) * 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
KR102234041B1 (ko) * 2014-06-18 2021-04-01 삼성전자주식회사 이미지 센서와 이를 포함하는 이미지 처리 시스템
JP6634017B2 (ja) * 2014-07-31 2020-01-22 ソニーセミコンダクタソリューションズ株式会社 画素回路、半導体光検出装置および放射線計数装置
JP6650668B2 (ja) * 2014-12-16 2020-02-19 キヤノン株式会社 固体撮像装置
CN113658968B (zh) * 2014-12-18 2024-12-17 索尼公司 光检测设备
JP6812963B2 (ja) * 2015-02-27 2021-01-13 ソニー株式会社 固体撮像装置及び電子機器
US9865632B2 (en) * 2015-03-23 2018-01-09 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate
JP6711597B2 (ja) * 2015-12-01 2020-06-17 キヤノン株式会社 固体撮像装置の製造方法、固体撮像装置、及びそれを有する撮像システム
US9748298B2 (en) * 2015-06-30 2017-08-29 Semiconductor Components Industries, Llc Image sensors with backside trench structures
JP2018092976A (ja) * 2016-11-30 2018-06-14 キヤノン株式会社 撮像装置
JP6967530B2 (ja) * 2016-12-01 2021-11-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
JP7193907B2 (ja) * 2017-01-23 2022-12-21 キヤノン株式会社 固体撮像装置
JP6701108B2 (ja) * 2017-03-21 2020-05-27 キヤノン株式会社 固体撮像装置及び撮像システム
JP2018198272A (ja) * 2017-05-24 2018-12-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
CN111183522B (zh) * 2017-10-03 2023-11-17 索尼半导体解决方案公司 固态摄像元件、固态摄像元件的制造方法以及电子设备
KR102673912B1 (ko) * 2017-11-09 2024-06-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치, 및 전자 기기

Also Published As

Publication number Publication date
US10930690B2 (en) 2021-02-23
JP2020098840A (ja) 2020-06-25
CN111326534B (zh) 2024-05-10
US20210159261A1 (en) 2021-05-27
CN111326534A (zh) 2020-06-23
US11450701B2 (en) 2022-09-20
US20200194482A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
JP6806494B2 (ja) 撮像装置、撮像システム、移動体及び撮像装置の駆動方法
JP6736539B2 (ja) 撮像装置及びその駆動方法
CN108632544B (zh) 固态成像设备、成像系统和能移动的物体
JP6953263B2 (ja) 固体撮像装置および撮像システム
JP7193907B2 (ja) 固体撮像装置
JP2018092976A (ja) 撮像装置
US20170353675A1 (en) Imaging apparatus, imaging system, and moving object
JP2019029480A (ja) 固体撮像素子
JP7538618B2 (ja) 光電変換装置及び光電変換システム
US10504954B2 (en) Imaging device, imaging system, and moving body
JP7639097B2 (ja) 光電変換装置、光電変換システム、および移動体
US10425600B2 (en) Solid state imaging device
JP6929266B2 (ja) 光電変換装置、光電変換システム、移動体
JP2019029693A (ja) 撮像装置、撮像システム、移動体
JP2019012751A (ja) 撮像装置、撮像システム、移動体、撮像装置の製造方法
JP2021086919A (ja) 光電変換装置、撮像システム、および移動体
JP7279105B2 (ja) 光電変換装置
JP7581020B2 (ja) 光電変換装置、光電変換システム、移動体
JP2020191600A (ja) 光電変換装置および光電変換システム
JP7019743B2 (ja) 固体撮像装置及び撮像システム
US12401927B2 (en) Photoelectric conversion apparatus, photoelectric conversion system, and moving body
US20230387173A1 (en) Photoelectric conversion device having expanded dynamic range and transfer electrodes
JP2023174479A (ja) 光電変換装置
JP2022158523A (ja) 光電変換装置、光電変換システム、移動体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210810

R151 Written notification of patent or utility model registration

Ref document number: 6929266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151