[go: up one dir, main page]

JP6952629B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6952629B2
JP6952629B2 JP2018052031A JP2018052031A JP6952629B2 JP 6952629 B2 JP6952629 B2 JP 6952629B2 JP 2018052031 A JP2018052031 A JP 2018052031A JP 2018052031 A JP2018052031 A JP 2018052031A JP 6952629 B2 JP6952629 B2 JP 6952629B2
Authority
JP
Japan
Prior art keywords
metal
layer
electrode
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018052031A
Other languages
English (en)
Other versions
JP2019165110A (ja
Inventor
一城 野村
一城 野村
松尾　美恵
美恵 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018052031A priority Critical patent/JP6952629B2/ja
Priority to US16/267,203 priority patent/US11355441B2/en
Publication of JP2019165110A publication Critical patent/JP2019165110A/ja
Application granted granted Critical
Publication of JP6952629B2 publication Critical patent/JP6952629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03612—Physical or chemical etching by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05019—Shape in side view being a non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、半導体装置に関する。
半導体装置の小型化、高機能化又は高集積化を実現するために、絶縁層と金属電極が表面に露出する２つの基板を接合するハイブリッド接合技術（Ｈｙｂｒｉｄ Ｂｏｎｄｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ）がある。ハイブリッド接合技術は、例えば、プラズマ処理で絶縁層の表面を親水化し２つの基板を貼り合わせた後、アニール処理を行うことで絶縁層の表面同士及び金属電極の表面同士を接合する。
アニール処理の温度が高くなると、例えば、基板の中に設けられた電極や金属配線にボイドが生じ、電極の接触不良や金属配線の導通不良が生じるおそれがある。したがって、ハイブリッド接合技術におけるアニール処理の低温化が望まれる。
特開２０１６−９２１９７号公報
本発明が解決しようとする課題は、アニール処理の低温化が可能な半導体装置を提供することにある。
本発明の一態様の半導体装置は、第１の絶縁層と、前記第１の絶縁層の中に設けられた第１の導電層と、前記第１の絶縁層の中に設けられた第１の金属層と、前記第１の金属層と前記第１の導電層との間に設けられ、前記第１の金属層の線膨張係数よりも線膨張係数の大きい第２の金属層と、を有する第１の基板と、第２の絶縁層と、前記第２の絶縁層の中に設けられ、前記第１の金属層に接する第３の金属層と、を有し前記第１の基板と接する第２の基板と、を備え、前記第２の金属層と前記第１の金属層とが積層される方向を第１の方向、前記第１の方向に対し垂直な方向を第２の方向、前記第１の方向及び前記第２の方向に垂直な方向を第３の方向とした場合に、前記第１の金属層の前記第２の方向の幅が前記第２の金属層の前記第２の方向の幅と等しく、前記第１の金属層の前記第３の方向の幅が前記第２の金属層の前記第３の方向の幅と等しい。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式上面図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 比較形態の半導体装置の模式断面図。 比較形態の半導体装置の製造途中の断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
本明細書中に記載される電極や配線を構成する元素の種類は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）又はＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが可能である。また、電極厚さや電極幅等の長さは、例えば、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）又はＴＥＭ（Ｔｒａｍｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により測定することが可能である。
本明細書中、銅（Ｃｕ）を主成分とする金属とは、金属を構成する総元素の中で、銅の占める原子割合が最も大きい金属を意味する。本明細書中、銅を主成分とする金属とは、例えば、銅の占める原子割合が９０原子％以上の金属である。
本明細書中、アルミニウム（Ａｌ）を主成分とする金属とは、金属を構成する総元素の中で、アルミニウムの占める原子割合が最も大きい金属を意味する。本明細書中、アルミニウムを主成分とする金属とは、例えば、アルミニウムの占める原子割合が９０原子％以上の金属である。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の絶縁層と、第１の絶縁層の中に設けられた第１の導電層と、第１の絶縁層の中に設けられた第１の金属層と、第１の金属層と第１の導電層との間に設けられ、第１の金属層の線膨張係数よりも線膨張係数の大きい第２の金属層と、を有する第１の基板と、第２の絶縁層と、第２の絶縁層の中に設けられ、第１の金属層に接する第３の金属層と、を有し第１の基板と接する第２の基板と、を備える。
第１の実施形態の半導体装置は、絶縁層と金属電極が表面に露出する第１の基板及び第２の基板を、ハイブリッド接合技術により接合した半導体装置である。以下、第１の基板は複数のロジック回路が形成されたロジック基板、第２の基板は複数のフォトダイオードが形成されたセンサ基板である場合を例に説明する。また、ロジック基板及びセンサ基板は、ともにウェハである場合、いわゆるＷａｆｅｒ ｏｎ Ｗａｆｅｒの場合を例に説明する。ロジック基板及びセンサ基板をウェハレベルで接合した後、ダイシングすることにより、複数のイメージセンサが製造可能である。第１の実施形態の半導体装置は、イメージセンサ又は複数のイメージセンサが形成されたウェハである。
図１は、第１の実施形態の半導体装置の模式断面図である。半導体装置１００は、第１の基板１０１、第２の基板１０２を備える。
以後、説明の便宜上、図１に示すｚ方向を第１の方向、ｘ方向を第２の方向、ｙ方向を第３の方向と称することとする。
第１の基板１０１は、半導体層１１、絶縁層１２（第１の絶縁層）、金属電極１５を備える。絶縁層１２は第１の絶縁層の一例である。
例えば、半導体層１１と絶縁層１２の中に形成された図示しないトランジスタや配線によりロジック回路が形成されている。第１の基板１０１は、ロジック基板である。
半導体層１１は、例えば、単結晶シリコンである。絶縁層１２は、例えば、酸化シリコン層又は窒化シリコン層である。絶縁層１２は、例えば、酸化シリコン層と窒化シリコン層との積層構造であっても構わない。
金属電極１５は、絶縁層１２の表面に設けられる。金属電極１５は、第１の基板１０１と第２の基板１０２との間を電気的に接続する機能を有する。
第２の基板１０２は、半導体層２１、絶縁層２２（第２の絶縁層）、金属電極２５を備える。絶縁層２２は、第２の絶縁層の一例である。
例えば、半導体層２１と絶縁層２２の中に形成された図示しないフォトダイオードや配線によりセンサが形成されている。第２の基板１０２は、センサ基板である。
半導体層２１は、例えば、単結晶シリコンである。絶縁層２２は、例えば、酸化シリコン層又は窒化シリコン層である。絶縁層２２は、例えば、酸化シリコン層と窒化シリコン層との積層構造であっても構わない。
金属電極２５は、絶縁層２２の表面に設けられる。金属電極２５は、第１の基板１０１と第２の基板との間を電気的に接続する機能を有する。
第１の基板１０１と第２の基板１０２は、金属電極１５の表面と金属電極２５の表面とが接するように接合されている。また、第１の基板１０１と第２の基板１０２は、絶縁層１２の表面と絶縁層２２の表面とが接するように接合されている。
図２は、第１の実施形態の半導体装置の模式断面図である。図２は、図１の破線で囲んだＸ領域の拡大図である。図３は、第１の実施形態の半導体装置の模式上面図である。図３は、Ｘ領域を第１の方向（ｚ方向）から見た場合の図である。
第１の基板１０１の絶縁層１２の中には、金属電極１５及び配線層１６（第１の導電層）が設けられる。金属電極１５は、表面電極１５ａ（第１の金属層）及び埋め込み電極１５ｂ（第２の金属層）を含む。配線層１６は、第１の導電層の一例である。表面電極１５ａは第１の金属層の一例である。埋め込み電極１５ｂは第２の金属層の一例である。
金属電極１５は、表面電極１５ａと埋め込み電極１５ｂの２層構造を有する。埋め込み電極１５ｂは、表面電極１５ａと配線層１６との間に位置する。
表面電極１５ａは金属である。埋め込み電極１５ｂは金属である。埋め込み電極１５ｂの線膨張係数は、表面電極１５ａの線膨張係数よりも大きい。
表面電極１５ａは、例えば、銅（Ｃｕ）を主成分とする金属である。表面電極１５ａは、例えば、純銅である。
埋め込み電極１５ｂは、例えば、アルミニウム（Ａｌ）を主成分とする金属である。埋め込み電極１５ｂは、例えば、アルミニウムに１０％未満の銅を含む合金である。
金属材料の一例である、鉛（Ｐｂ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、チタン（Ｔｉ）、タングステン（Ｗ）は、この順で線膨張係数が小さくなる。例えば、鉛（Ｐｂ）はタングステン（Ｗ）よりも線膨張係数が大きい。
例えば、表面電極１５ａが純銅の場合、埋め込み電極１５ｂの材料には、銅（Ｃｕ）よりも線膨張係数が大きい鉛（Ｐｂ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、銀（Ａｇ）を適用することが可能である。
例えば、埋め込み電極１５ｂの電気抵抗率は、表面電極１５ａの電気抵抗率よりも高い。
埋め込み電極１５ｂと表面電極１５ａが積層される方向を第１の方向（ｚ方向）、第１の方向（ｚ方向）に対し垂直な方向を第２の方向（ｘ方向）とする。この場合、埋め込み電極１５ｂの第２の方向の幅（図２、３中のｗ１）が、配線層１６の第２の方向（ｘ方向）の幅（図２、３中のｗ３）よりも狭い。また、埋め込み電極１５ｂの第２の方向に直交する第３の方向の幅（図３中のｗ２）が、配線層１６の第３方向（ｙ方向）の幅よりも狭い。
なお、第１の実施形態では、表面電極１５ａと埋め込み電極１５ｂの第２の方向の幅及び第３の方向の幅は、それぞれ幅ｗ１、幅ｗ２であり、等しい。幅ｗ１及び幅ｗ２は、例えば、０．１μｍ以上２．０μｍ以下である。
埋め込み電極１５ｂの第１の方向の厚さ（図２中のｔ２）は、表面電極１５ａの第１の方向の厚さ（図２中のｔ１）と埋め込み電極１５ｂの第１の方向の厚さｔ２との和（図２中の（ｔ１＋ｔ２））の３０％以上９０％以下である。
表面電極１５ａの第１の方向の厚さｔ１は、例えば、１００ｎｍ以上１μｍ以下である。埋め込み電極１５ｂの第１の方向の厚さｔ２は、例えば、１００ｎｍ以上１μｍ以下である。
配線層１６は、例えば、金属、金属化合物又は半導体である。
第２の基板１０２の絶縁層２２の中には、金属電極２５及び配線層２６（第２の導電層）が設けられる。金属電極２５は、表面電極２５ａ（第３の金属層）及び埋め込み電極２５ｂ（第４の金属層）を含む。配線層２６は、第２の導電層の一例である。表面電極２５ａは第３の金属層の一例である。埋め込み電極２５ｂは第４の金属層の一例である。
例えば、金属電極２５は金属電極１５と同様の構造を有する。また、配線層２６は配線層１６と同様の構成を有する。
金属電極２５は、表面電極２５ａと埋め込み電極２５ｂの２層構造を有する。埋め込み電極２５ｂは、表面電極２５ａと配線層２６との間に位置する。
表面電極２５ａは金属である。埋め込み電極２５ｂは金属である。埋め込み電極２５ｂの線膨張係数は、表面電極２５ａの線膨張係数よりも大きい。
表面電極２５ａは、例えば、銅（Ｃｕ）を主成分とする金属である。表面電極２５ａは、例えば、純銅である。
表面電極２５ａは、例えば、表面電極１５ａと同一の材料である。表面電極２５ａと表面電極１５ａとは、接する。表面電極２５ａと表面電極１５ａとは、例えば、連続した金属構造を有する。
埋め込み電極２５ｂは、例えば、アルミニウム（Ａｌ）を主成分とする金属である。埋め込み電極２５ｂは、例えば、アルミニウムに１０％未満の銅を含む合金である。
金属材料の一例である、鉛（Ｐｂ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、チタン（Ｔｉ）、タングステン（Ｗ）は、この順で線膨張係数が小さくなる。例えば、鉛（Ｐｂ）はタングステン（Ｗ）よりも線膨張係数が大きい。
例えば、表面電極２５ａが純銅の場合、埋め込み電極２５ｂの材料には、銅（Ｃｕ）よりも線膨張係数が大きい鉛（Ｐｂ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、銀（Ａｇ）を適用することが可能である。
例えば、埋め込み電極２５ｂの電気抵抗率は、表面電極２５ａの電気抵抗率よりも高い。
配線層２６は、例えば、金属、金属化合物又は半導体である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
図４、図５、図６、図７、図８は、第１の実施形態の半導体装置の製造方法の説明図である。図４、図５、図６、図７、図８は、第１の実施形態の半導体装置の製造途中の断面図を示す。図４、図５、図６、図７、図８は、図２に対応する領域の断面を示す。なお、ロジック回路、フォトダイオード等の製造方法については記述を省略する。
まず、第１の基板１０１を製造する。絶縁層１２内の配線層１６を形成する。絶縁層１２に、配線層１６が底部に露出するコンタクトホール５０を形成する。コンタクトホール５０は、例えば、ドライエッチングにより形成する。
次に、例えば、スパッタ法を用いて、コンタクトホール５０の内部及び絶縁層１２の表面に、第１の金属膜５１を形成する（図４）。
次に、例えば、ドライエッチングを用いて、第１の金属膜５１をエッチバックして、コンタクトホール５０の内部に、埋め込み電極１５ｂを形成する（図５）。
次に、例えば、電界めっき法により第２の金属膜５２を、コンタクトホール５０の内部及び絶縁層１２の表面に形成する（図６）。第１の金属膜５１の線膨張係数は、第２の金属膜５２の線膨張係数よりも大きい。
次に、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いて、絶縁層１２の表面の第２の金属膜５２を除去し、表面電極１５ａを形成する（図７）。この際、ディッシングにより表面電極１５ａの表面と絶縁層１２の表面との間に段差（図７中のｓ）が生じる。
次に、第１の基板１０１と同様の方法で、第２の基板１０２に、配線層２６、埋め込み電極２５ｂ、表面電極２５ａを形成する。
次に、第１の基板１０１及び第２の基板１０２の表面を親水化する。例えば、プラズマ処理で表面を親水化する。
次に、第１の基板１０１の絶縁層１２と第２の基板１０２の絶縁層２２とが接するように貼り合わせる（図８）。この際、表面電極１５ａと表面電極２５ａとの間には空隙５３が存在する。
次に、アニール処理を行う。アニール処理により、絶縁層１２と絶縁層２２、表面電極１５ａと表面電極２５ａが接合する。表面電極１５ａと表面電極２５ａとの間の空隙５３は、表面電極１５ａ、埋め込み電極１５ｂ、表面電極２５ａ及び埋め込み電極２５ｂの熱膨張により消滅する。
アニール処理は、例えば、不活性ガス雰囲気で行う。アニール処理の温度は、例えば３００℃以上３８０℃以下である。
次に、第１の実施形態の作用及び効果について説明する。
図９は、比較形態の半導体装置の模式断面図である。図９は、第１の実施形態の図２に相当する断面図である。
比較形態の半導体装置は、基板１０１の金属電極が表面電極１５ａのみの単層構造、基板１０２の表面電極２５ａのみの単層構造である点で、第１の実施形態と異なる。比較形態の半導体装置は、埋め込み電極１５ｂ及び埋め込み電極２５ｂを備えない。
図１０は、比較形態の半導体装置の製造途中の断面図である。図１０は、接合のためのアニール処理を行う直前の断面図である。第１の実施形態と同様、表面電極１５ａと表面電極２５ａとの間には空隙５３が存在する。
続く、アニール処理により、表面電極１５ａと表面電極２５ａとの間の空隙５３は、表面電極１５ａ及び表面電極２５ａの熱膨張により消滅させることが必要である。
アニール処理を高温で行うことにより、表面電極１５ａ及び表面電極２５ａの熱膨張量は大きくなるため、空隙５３を消滅させることは容易となる。しかし、アニール処理の温度が高くなると、例えば、基板の中に設けられた電極や金属配線にボイドが生じ、電極の接触不良や金属配線の導通不良が生じるおそれがある。したがって、アニール処理の低温化が望まれる。
第１の実施形態の半導体装置では、金属電極１５及び金属電極２５は、表面電極１５ａ及び表面電極２５ａよりも、線膨張係数の大きい埋め込み電極１５ｂ及び埋め込み電極２５ｂを備える。したがって、アニール処理を比較形態と同一の温度で行った場合でも、金属電極１５及び金属電極２５の熱膨張量が大きくなり、空隙５３を消滅させることは容易となる。言い換えれば、空隙５３の大きさが同じであれば、アニール処理の温度を比較形態の場合よりも低温で行うことが可能となる。
表面電極１５ａ及び表面電極２５ａは、銅を主成分とする金属であることが好ましく、純銅であることがより好ましい。銅を主成分とする金属は、接合が容易であるため好ましい。また、銅を主成分とする金属は、電気抵抗率が低いため好ましい。
埋め込み電極１５ｂ及び埋め込み電極２５ｂの材料は、アルミニウムを主成分とする金属であることが好ましい。アルミニウムの線膨張係数は、例えば、銅と比べて大きいため好ましい。また、アルミニウムの電気抵抗率は銅よりも高いが、比較的低いため好ましい。
図１１は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１１は、銅とアルミニウムの２層構造の金属電極において、各層の厚さの比率と金属電極表面の熱膨張による変位量との関係を示す図である。アニール処理の温度を２５０℃、３００℃、３５０℃、４００℃と変化させている。
表面電極１５ａの材料を銅、埋め込み電極１５ｂの材料をアルミニウムと仮定している。横軸の厚さ比率は、埋め込み電極１５ｂの厚さ（図２中のｔ２）の金属電極１５の厚さ（図２中の（ｔ１＋ｔ２））に占める割合である。図１１では、金属電極１５の厚さを５００ｎｍと仮定している。
比較形態の場合は、埋め込み電極１５ｂは存在しない。したがって、図１１で見ると厚さ比率は０％の場合に対応する。４００℃アニールの場合の変位量は４ｎｍである。よって、金属電極１５のディッシング量が４ｎｍ以下であれば、空隙５３は消滅することになる。
埋め込み電極１５ｂが存在する第１の実施形態の場合、厚さ比率を３０％とすることで３５０℃アニールの場合でも、比較形態の４００℃アニールの場合と同じ変位量である４ｎｍが得られる。また、厚さ比率を７０％とすれば、３００℃アニールの場合でも、比較形態の４００℃アニールの場合と同じ変位量である４ｎｍが得られる。
したがって、第１の実施形態によれば、線膨張係数の大きい埋め込み電極１５ｂを有することで、アニール処理の温度を低温化することが可能になる。
アニール処理の温度を低温化する観点から、埋め込み電極１５ｂの第１の方向の厚さ（図２中のｔ２）は、表面電極１５ａの第１の方向の厚さ（図２中のｔ１）と埋め込み電極１５ｂの第１の方向の厚さｔ２との和（図２中の（ｔ１＋ｔ２））の３０％以上であることが好ましく、５０％以上であることがより好ましく、７０％以上であることが更に好ましい。
同様に、埋め込み電極２５ｂの第１の方向の厚さは、表面電極２５ａの第１の方向の厚さと埋め込み電極２５ｂの第１の方向の厚さとの和の３０％以上であることが好ましく、５０％以上であることがより好ましく、７０％以上であることが更に好ましい。
以上、第１の実施形態によれば、アニール処理の低温化が可能な半導体装置が実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の金属層と第２の金属層との間にバリアメタルを有する点、及び、第２の金属層と第１の導電層との間にバリアメタルを有する点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１２は、第２の実施形態の半導体装置の模式断面図である。
第１の基板１０１の絶縁層１２の中には、金属電極１５及び配線層１６（第１の導電層）が設けられる。金属電極１５は、表面電極１５ａ（第１の金属層）、埋め込み電極１５ｂ（第２の金属層）、バリアメタル１５ｃ、バリアメタル１５ｄを含む。
バリアメタル１５ｃは、表面電極１５ａと埋め込み電極１５ｂの間に設けられる。バリアメタル１５ｄは、埋め込み電極１５ｂと配線層１６の間に設けられる。
バリアメタル１５ｃ及びバリアメタル１５ｄは、例えば、金属又は金属窒化物である。バリアメタル１５ｃ及びバリアメタル１５ｄは、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）である。
第２の基板１０２の絶縁層２２の中には、金属電極２５及び配線層２６（第２の導電層）が設けられる。金属電極２５は、表面電極２５ａ（第３の金属層）、埋め込み電極２５ｂ（第４の金属層）、バリアメタル２５ｃ、バリアメタル２５ｄを含む。
バリアメタル２５ｃは、表面電極２５ａと埋め込み電極２５ｂの間に設けられる。バリアメタル２５ｄは、埋め込み電極２５ｂと配線層２６の間に設けられる。
バリアメタル２５ｃ及びバリアメタル２５ｄは、例えば、金属又は金属窒化物である。バリアメタル２５ｃ及びバリアメタル２５ｄは、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）である。
以上、第２の実施形態によれば、第１の実施形態と同様、アニール処理の低温化が可能な半導体装置が実現できる。
（第３の実施形態）
第３の実施形態の半導体装置は、第２の金属層が狭窄部をする点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１３は、第３の実施形態の半導体装置の模式断面図である。
第１の基板１０１の絶縁層１２の中には、金属電極１５及び配線層１６（第１の導電層）が設けられる。金属電極１５は、表面電極１５ａ（第１の金属層）及び埋め込み電極１５ｂ（第２の金属層）を含む。
埋め込み電極１５ｂは、狭窄部１５ｘを有する。埋め込み電極１５ｂの第１の方向（ｚ方向）の厚さ（図１３中のｔ２）は、狭窄部１５ｘを除いた厚さで定義される。
第２の基板１０２の絶縁層２２の中には、金属電極２５及び配線層２６（第２の導電層）が設けられる。金属電極２５は、表面電極２５ａ（第３の金属層）及び埋め込み電極２５ｂ（第４の金属層）を含む。
埋め込み電極２５ｂは、狭窄部２５ｘを有する。埋め込み電極２５ｂの第１の方向（ｚ方向）の厚さは、狭窄部２５ｘを除いた厚さで定義される。
以上、第３の実施形態によれば、第１の実施形態と同様、アニール処理の低温化が可能な半導体装置が実現できる。
第１ないし第３の実施形態では、第１の基板にロジック回路が形成され、第２の基板にフォトダイオードが形成される場合を例に説明したが、本発明はこの構成に限定されるものではない。例えば、第１の基板及び第２の基板のいずれか一方又は両方に、ロジック回路、メモリ回路など任意の半導体回路が形成された構成とすることも可能である。また、第１の基板及び第２の基板のいずれか一方には、半導体回路が設けられず、例えば、金属配線のみが設けられる形態とすることも可能である。
第１ないし第３の実施形態では、第１の基板及び第２の基板が、ともにウェハである場合、いわゆるＷａｆｅｒ ｏｎ Ｗａｆｅｒの場合を例に説明した。しかし、例えば、第１の基板及び第２の基板のいずれか一方が半導体チップである場合、いわゆるＣｈｉｐ ｏｎ Ｗａｆｅｒの場合にも本発明は適用可能である。また、例えば、第１の基板及び第２の基板の両方が半導体チップである場合、いわゆるＣｈｉｐ ｏｎ Ｃｈｉｐの場合にも本発明は適用可能である。
第１ないし第３の実施形態では、第２の基板が埋め込み電極を有する場合を例に説明したが、第２の基板が埋め込み電極を有さず、第１の基板のみが埋め込み電極を有する形態とすることも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２ 絶縁層（第１の絶縁層）
１５ａ 表面電極（第１の金属層）
１５ｂ 埋め込み電極（第２の金属層）
１５ｃ バリアメタル
１６ 配線層（第１の導電層）
２２ 絶縁層（第２の絶縁層）
２５ａ 表面電極（第３の金属層）
２５ｂ 埋め込み電極（第４の金属層）
２６ 配線層（第２の導電層）
１００ 半導体装置
１０１ 第１の基板
１０２ 第２の基板

Claims (8)

  1. 第１の絶縁層と、
    前記第１の絶縁層の中に設けられた第１の導電層と、
    前記第１の絶縁層の中に設けられた第１の金属層と、
    前記第１の金属層と前記第１の導電層との間に設けられ、前記第１の金属層の線膨張係数よりも線膨張係数の大きい第２の金属層と、を有する第１の基板と、
    第２の絶縁層と、
    前記第２の絶縁層の中に設けられ、前記第１の金属層に接する第３の金属層と、を有し前記第１の基板と接する第２の基板と、
    を備え、
    前記第２の金属層と前記第１の金属層とが積層される方向を第１の方向、前記第１の方向に対し垂直な方向を第２の方向、前記第１の方向及び前記第２の方向に垂直な方向を第３の方向とした場合に、
    前記第１の金属層の前記第２の方向の幅が前記第２の金属層の前記第２の方向の幅と等しく、前記第１の金属層の前記第３の方向の幅が前記第２の金属層の前記第３の方向の幅と等しい半導体装置。
  2. 前記第１の金属層と前記第３の金属層とは同一の材料である請求項１記載の半導体装置。
  3. 前記第１の金属層は銅を主成分とする金属であり、前記第２の金属層はアルミニウムを主成分とする金属である請求項１又は請求項２記載の半導体装置。
  4. 前記第２の金属層の前記第１の方向の厚さは、前記第１の金属層の前記第１の方向の厚さと前記第２の金属層の前記第１の方向の厚さの和の３０％以上である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第２の金属層の前記第２の方向の幅が前記第１の導電層の前記第２の方向の幅よりも狭い請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の金属層と前記第２の金属層との間にバリアメタルを有する請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第２の絶縁層の中に設けられた第２の導電層と、
    前記第３の金属層と前記第２の導電層との間に設けられ、前記第３の金属層の線膨張係数よりも線膨張係数の大きい第４の金属層と、を有する請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第１の絶縁層と前記第２の絶縁層とが接する請求項１ないし請求項７いずれか一項記載の半導体装置。
JP2018052031A 2018-03-20 2018-03-20 半導体装置 Active JP6952629B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018052031A JP6952629B2 (ja) 2018-03-20 2018-03-20 半導体装置
US16/267,203 US11355441B2 (en) 2018-03-20 2019-02-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018052031A JP6952629B2 (ja) 2018-03-20 2018-03-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2019165110A JP2019165110A (ja) 2019-09-26
JP6952629B2 true JP6952629B2 (ja) 2021-10-20

Family

ID=67983895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018052031A Active JP6952629B2 (ja) 2018-03-20 2018-03-20 半導体装置

Country Status (2)

Country Link
US (1) US11355441B2 (ja)
JP (1) JP6952629B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI892323B (zh) * 2016-10-27 2025-08-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10790262B2 (en) * 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113348555B (zh) * 2019-03-18 2023-08-18 铠侠股份有限公司 半导体装置及其制造方法
US12057402B2 (en) * 2020-09-18 2024-08-06 Intel Corporation Direct bonding in microelectronic assemblies
CN114628304A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 芯片键合方法
WO2022147459A1 (en) 2020-12-30 2022-07-07 Invensas Bonding Technologies, Inc. Structure with conductive feature and method of forming same
JP7621894B2 (ja) * 2021-06-16 2025-01-27 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4173307B2 (ja) * 1999-06-24 2008-10-29 株式会社ルネサステクノロジ 半導体集積回路の製造方法
US20040262772A1 (en) * 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US7402509B2 (en) * 2005-03-16 2008-07-22 Intel Corporation Method of forming self-passivating interconnects and resulting devices
FR2913145B1 (fr) 2007-02-22 2009-05-15 Stmicroelectronics Crolles Sas Assemblage de deux parties de circuit electronique integre
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
JP5451547B2 (ja) * 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置
JP6031765B2 (ja) 2011-07-05 2016-11-24 ソニー株式会社 半導体装置、電子機器、及び、半導体装置の製造方法
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP6014354B2 (ja) 2012-04-25 2016-10-25 株式会社日立製作所 半導体装置の製造方法
US9142517B2 (en) * 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
US9087821B2 (en) * 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
KR102136845B1 (ko) * 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9257399B2 (en) * 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
US9257414B2 (en) * 2014-04-10 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor structure and method
KR102275705B1 (ko) * 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
JP6335099B2 (ja) 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9666573B1 (en) * 2016-10-26 2017-05-30 Micron Technology, Inc. Methods of forming integrated circuitry

Also Published As

Publication number Publication date
US11355441B2 (en) 2022-06-07
JP2019165110A (ja) 2019-09-26
US20190295954A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
JP6952629B2 (ja) 半導体装置
US10541230B2 (en) Semiconductor device and method for manufacturing same
US11810851B2 (en) Semiconductor device and method for manufacturing the same
US7919835B2 (en) Semiconductor device and method for manufacturing the same
JP5304536B2 (ja) 半導体装置
TWI524492B (zh) 使用多層介層窗的３ｄ積體電路
US6822336B2 (en) Semiconductor device
US20070278698A1 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
CN103137566B (zh) 用于形成集成电路的方法
JP2010080750A (ja) 半導体装置及びその製造方法
JP2013021001A (ja) 半導体装置及び半導体装置の製造方法
US20200185307A1 (en) Semiconductor structure and method for manufacturing the same
WO2005101476A1 (ja) 半導体素子及び半導体素子の製造方法
TWI858511B (zh) 三維積體電路疊層及其製造方法
WO2012107971A1 (ja) 半導体装置及びその製造方法
US20190088618A1 (en) Method of manufacturing a semiconductor device
TW202238835A (zh) 製造半導體裝置之方法
CN110088889A (zh) 用于形成三维综合布线结构和其半导体结构的方法
JP2006319204A (ja) 半導体装置の製造方法、及び半導体装置
TWI847615B (zh) 具有虛設導電件的半導體結構及其製造方法
JP6455109B2 (ja) 半導体装置及び半導体装置の製造方法
US20070170585A1 (en) Composite integrated device and methods for forming thereof
JP2016139711A (ja) 半導体装置およびその製造方法
JP7760434B2 (ja) 半導体装置およびその製造方法
TWI559414B (zh) 基底穿孔製程

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210928

R150 Certificate of patent or registration of utility model

Ref document number: 6952629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150