[go: up one dir, main page]

JP6733585B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP6733585B2
JP6733585B2 JP2017051488A JP2017051488A JP6733585B2 JP 6733585 B2 JP6733585 B2 JP 6733585B2 JP 2017051488 A JP2017051488 A JP 2017051488A JP 2017051488 A JP2017051488 A JP 2017051488A JP 6733585 B2 JP6733585 B2 JP 6733585B2
Authority
JP
Japan
Prior art keywords
lead
wire
region
electronic component
shunt resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017051488A
Other languages
Japanese (ja)
Other versions
JP2018157023A (en
Inventor
孝充 坂井
孝充 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017051488A priority Critical patent/JP6733585B2/en
Publication of JP2018157023A publication Critical patent/JP2018157023A/en
Application granted granted Critical
Publication of JP6733585B2 publication Critical patent/JP6733585B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、ワイヤが接合されたワイヤ接合部を備えた半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device provided with a wire joining portion to which wires are joined and a manufacturing method thereof.

従来より、リードフレームと、リードフレーム上に搭載された半導体チップと、電極間の電流を測定するためのシャント抵抗器と、これらを封止するモールド樹脂とを備える半導体装置が知られている。このような構成において、シャント抵抗器は、所定の抵抗値を有する抵抗体を備え、２つの電極間を架橋するように配置されると共に、抵抗体を跨いだ２カ所に合計２本のワイヤが接続されている。そして、シャント抵抗器を構成する抵抗体の抵抗値と、シャント抵抗器の両端の電位差とに基づいて、２つの電極間の電流値が検出される。 Conventionally, there is known a semiconductor device including a lead frame, a semiconductor chip mounted on the lead frame, a shunt resistor for measuring a current between electrodes, and a mold resin for sealing these. In such a configuration, the shunt resistor includes a resistor having a predetermined resistance value, is arranged so as to bridge between the two electrodes, and has a total of two wires in two places across the resistor. It is connected. Then, the current value between the two electrodes is detected based on the resistance value of the resistor forming the shunt resistor and the potential difference between both ends of the shunt resistor.

この種の半導体装置では、金属によりなるリードフレームとモールド樹脂との線膨張係数の違いによる応力の発生によりモールド樹脂の剥離やこの剥離によるワイヤの断線が生じ得る。 In this type of semiconductor device, stress may occur due to a difference in linear expansion coefficient between the lead frame made of metal and the mold resin, and thus the mold resin may be peeled or the wire may be broken due to the peeling.

このような課題を解決する半導体装置としては、例えば特許文献１に記載の半導体装置が挙げられる。特許文献１に記載の半導体装置は、上記のような構成に加えて、ワイヤの接合部を覆うポリアミド樹脂によりなる被膜が形成されている。これにより、熱などのストレスによって、リードフレームとモールド樹脂との間、特にワイヤの接合部に応力がかかっても、当該接合部を覆うポリアミド樹脂がこの応力による変形を吸収し、ワイヤの断線が抑制された半導体装置となる。 As a semiconductor device that solves such a problem, for example, the semiconductor device described in Patent Document 1 can be cited. In addition to the above-described configuration, the semiconductor device described in Patent Document 1 is provided with a coating film made of a polyamide resin that covers the bonding portion of the wire. As a result, even if stress is applied to the lead frame and the mold resin, especially to the joint portion of the wire due to stress such as heat, the polyamide resin covering the joint portion absorbs the deformation due to this stress and the wire breakage occurs. The semiconductor device is suppressed.

特開２００６−３５１７３７号公報JP, 2006-351737, A

しかしながら、特許文献１に記載の半導体装置では、ポリアミド樹脂を有機溶剤に溶かした塗液をボンディングワイヤの接合部に塗布してポリアミド樹脂被膜を形成するため、製造工程の増加やポリアミド樹脂材料の使用によりその製造コストが高くなる。 However, in the semiconductor device described in Patent Document 1, since a coating solution in which a polyamide resin is dissolved in an organic solvent is applied to the bonding portion of the bonding wire to form the polyamide resin film, the number of manufacturing steps is increased and the use of the polyamide resin material is used. This increases the manufacturing cost.

本発明は、上記の点に鑑みてなされたものであり、ワイヤが接続されたシャント抵抗等を備える構成とされていても、ポリアミド樹脂による被膜をすることなく、応力によるワイヤの断線が抑制された半導体装置およびその製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and even if it is configured to include a shunt resistance or the like to which a wire is connected, the wire breakage due to stress is suppressed without coating with a polyamide resin. Another object of the present invention is to provide a semiconductor device and a manufacturing method thereof.

上記目的を達成するため、請求項１に記載の半導体装置は、複数のリード部（１０１）を有するリードフレーム（１０）と、複数のリード部のうちの一部と電気的に接続された第１のワイヤ（１３）と、第１のワイヤとリード部のうち第１のワイヤと接合された接合部を含む一部の領域を封止するモールド樹脂（２０）と、第１電子部品（１１）と、第１電子部品とは異なる第２電子部品（１２）と、第１のワイヤとは異なる第２のワイヤ（１４）および第３のワイヤ（１５）と、シャント抵抗（１６）と、電気接続部材（３０）と、を備え、リード部のうち、モールド樹脂に封止される領域、かつ接合部と異なる領域であって、接合部から離れつつ、当該接合部を囲む領域には、マイクロオーダーの凹凸を有する第１粗化領域（１０１１）が形成されており、リードフレームは、複数のリード部を複数の第１リード部として、複数の第１リード部と異なる部位であって、第１電子部品が搭載された第２リード部（１０２）と、第２電子部品が搭載されると共に、電気接続部材を介して第１電子部品と電気的に接続された第３リード部（１０３）と、シャント抵抗と接続された第４リード部（１０４）と、を有し、第１電子部品および第２リード部の一部は、モールド樹脂に封止されており、シャント抵抗は、第２電子部品と第４リード部とを架橋して、これらを電気的に接続しており、第２のワイヤは、複数の第１リード部のうち第１のワイヤが接続されている第１リード部と異なるものと、第２電子部品と、を電気的に接続しており、第３のワイヤは、複数の第１リード部のうち第１のワイヤもしくは第２のワイヤが接続されている第１リード部と異なるものと、シャント抵抗と、を電気的に接続しており、第２電子部品、電気接続部材、シャント抵抗、第３リード部の一部および第４リード部の一部は、モールド樹脂に封止されており、第１粗化領域は、第１リード部のうち第２のワイヤが接続された部分を囲む領域と、第１リード部のうち第３のワイヤが接続された部分を囲む領域と、を含み、シャント抵抗のうち第３のワイヤが接続された部分を囲む領域は、マイクロオーダーの凹凸を有する第２粗化領域（１６ｂ）とされている。 In order to achieve the above object, the semiconductor device according to claim 1 has a lead frame (10) having a plurality of lead portions (101), and a lead frame (10) electrically connected to a part of the plurality of lead portions . a first wire (13), and a mold resin for sealing the portion including the first wire and the bonding portion that is bonded to the first wire of the lead portion (20), the first electronic component (11 ), a second electronic component (12) different from the first electronic component, a second wire (14) and a third wire (15) different from the first wire, and a shunt resistor (16). An electrical connection member (30) , and a region of the lead portion that is sealed with the mold resin and that is different from the joint portion and that surrounds the joint portion while separating from the joint portion . A first roughened region (1011) having micro-order concavities and convexities is formed, and the lead frame has a plurality of lead portions as a plurality of first lead portions and is a portion different from the plurality of first lead portions, A second lead portion (102) on which the first electronic component is mounted, and a third lead portion (103) on which the second electronic component is mounted and which is electrically connected to the first electronic component via an electrical connection member. ) And a fourth lead portion (104) connected to the shunt resistor, part of the first electronic component and the second lead portion is sealed with a mold resin, and the shunt resistor is The second electronic part and the fourth lead part are bridged to electrically connect them, and the second wire is the first lead to which the first wire of the plurality of first lead parts is connected. And a second electronic component electrically connected to each other, and the third wire is a first wire to which the first wire or the second wire of the plurality of first lead parts is connected. The one different from the one lead portion and the shunt resistor are electrically connected, and the second electronic component, the electrical connecting member, the shunt resistor, a part of the third lead part and a part of the fourth lead part are The first roughened region is sealed by a mold resin, and the region surrounding the portion of the first lead portion to which the second wire is connected and the third wire of the first lead portion are connected to each other. The region including the region surrounding the portion, and the region surrounding the portion of the shunt resistor to which the third wire is connected is the second roughened region (16b) having micro-order unevenness .

これにより、リードフレームのうちワイヤが接合された接合部が粗化領域により囲まれ、かつ当該接合部が粗化領域と共にモールド樹脂により封止され、接合部周囲の粗化領域がアンカー効果によって密着性が向上した領域とされた半導体装置となる。そのため、当該粗化領域において、熱等のストレスに起因する応力によるモールド樹脂とリードフレームとの剥離が生じることが抑制され、接合部をポリアミド樹脂等で被膜せずとも、当該応力に起因するワイヤの断線が抑制された安価な半導体装置となる。 As a result, the joint portion of the lead frame to which the wire is joined is surrounded by the roughened region, and the joint portion is sealed together with the roughened region by the molding resin, and the roughened region around the joint portion is adhered by the anchor effect. The semiconductor device has a region with improved properties. Therefore, in the roughened area, peeling between the mold resin and the lead frame due to stress caused by stress such as heat is suppressed, and the wire caused by the stress is not coated with the polyamide resin or the like. It becomes an inexpensive semiconductor device in which the disconnection of is suppressed.

請求項５に記載の半導体装置の製造方法は、複数の第１リード部（１０１）を有するリードフレーム（１０）を用意することと、複数の第１リード部のうちの一部に第１のワイヤ（１３）を接合することと、第１のワイヤと第１リード部のうち第１のワイヤと接合された接合部を含む一部の領域を封止するモールド樹脂（２０）を形成することと、第１電子部品（１１）を用意してリードフレームに搭載することと、第２電子部品（１２）を用意してリードフレームに搭載することと、シャント抵抗（１６）をリードフレーム上の２カ所を架橋して電気的に接続するように搭載することと、第２電子部品と第１リード部とを第２のワイヤ（１４）を介して接合することと、シャント抵抗と第１リード部とを第３のワイヤ（１５）を介して接合することと、第１のワイヤないし第３のワイヤを接続する前に、第１リード部のうち当該これらのワイヤを接合する部分から離れつつ、当該部分を囲む領域にレーザー照射によりマイクロオーダーの凹凸を有する第１粗化領域（１０１１）を形成すると共に、シャント抵抗のうち第３のワイヤを接合する部分から離れつつ、当該部分を囲む領域に、レーザー照射によりマイクロオーダーの凹凸を有する第２粗化領域（１６ｂ）を形成することと、を含み、リードフレームを用意することにおいては、リードフレームは、第１リード部に加えて、第１電子部品を搭載するための第２リード部（１０２）と、第２電子部品を搭載するための第３リード部（１０３）と、シャント抵抗を搭載するための第４リード部（１０４）とを有するものであり、モールド樹脂を形成することにおいては、第１電子部品および第２リード部の一部と、第２電子部品、第２のワイヤ、第３のワイヤ、第３リード部の一部および第４リード部の一部とを封止し、シャント抵抗を搭載することにおいては、第２電子部品と第４リード部とを架橋してこれらを電気的に接続するようにシャント抵抗を搭載する。 A method of manufacturing a semiconductor device according to claim 5 , wherein a lead frame (10) having a plurality of first lead portions (101) is prepared, and a part of the plurality of first lead portions has a first lead portion . and bonding the wire (13), forming a mold resin sealing the portion including the first wire and the bonding portion that is bonded to the first wire of the first lead portion (20) Preparing the first electronic component (11) and mounting it on the lead frame, preparing the second electronic component (12) and mounting it on the lead frame, and installing the shunt resistor (16) on the lead frame. Mounting so as to bridge and electrically connect at two places, bonding the second electronic component and the first lead portion via the second wire (14), shunt resistance and the first lead The first wire portion and the third wire (15) to each other via a third wire (15) and before connecting the first wire to the third wire. Forming a first roughened region (1011) having a micro-order concavo-convex by laser irradiation in a region surrounding the portion and surrounding the portion while separating from the portion of the shunt resistor to which the third wire is joined. Forming a second roughened region (16b) having a micro-ordered concavo-convex by laser irradiation. In preparing a lead frame, the lead frame includes a first lead portion and a second lead portion. A second lead portion (102) for mounting one electronic component, a third lead portion (103) for mounting the second electronic component, and a fourth lead portion (104) for mounting a shunt resistor. In forming the molding resin, one part of the first electronic component and the second lead portion and one of the second electronic component, the second wire, the third wire, and the third lead portion are included. In mounting the shunt resistor by sealing the portion and a part of the fourth lead portion, the shunt resistor is connected so as to bridge the second electronic component and the fourth lead portion and electrically connect them. Install .

これにより、リードフレームのうちワイヤが接合された接合部が粗化領域により囲まれ、かつ当該接合部が粗化領域と共にモールド樹脂により封止され、接合部の周囲がアンカー効果によって密着性が向上した領域とされた半導体装置を製造できる。つまり、レーザー照射により接合部を囲む粗化領域を形成し、接合部および粗化領域を封止するモールド樹脂を形成することで、接合部周囲での応力によるモールド樹脂とリードフレームとの剥離が抑制された半導体装置を製造できる。そのため、ポリアミド樹脂で接合部を被膜しなくても、応力に起因するワイヤの断線が抑制された半導体装置を安価に製造することができる。 As a result, the joint portion of the lead frame to which the wire is joined is surrounded by the roughened region, and the joint portion is sealed together with the roughened region by the molding resin, and the adhesion around the joint portion is improved by the anchor effect. It is possible to manufacture a semiconductor device having the specified region. In other words, by forming a roughened region surrounding the joint by laser irradiation and forming a mold resin that seals the joint and the roughened region, peeling between the mold resin and the lead frame due to stress around the joint is prevented. A suppressed semiconductor device can be manufactured. Therefore, a semiconductor device in which wire breakage due to stress is suppressed can be manufactured at low cost without coating the joint with a polyamide resin.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。 Note that the reference numerals in parentheses of the above-mentioned means indicate an example of the correspondence relationship with the concrete means described in the embodiments described later.

第１実施形態の半導体装置を示す上面レイアウト図である。FIG. 3 is a top layout diagram showing the semiconductor device of the first embodiment. 図１中のII−II間における第１実施形態の半導体装置の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device of the first embodiment taken along the line II-II in FIG. 1. 図１中のIII−III間における第１実施形態の半導体装置の断面図である。FIG. 3 is a cross-sectional view of the semiconductor device of the first embodiment taken along the line III-III in FIG. 1. 第１実施形態の半導体装置においてリードフレームのうち粗化領域とされた部分を示す上面レイアウト図である。FIG. 6 is a top layout view showing a portion of the lead frame that is a roughened region in the semiconductor device of the first embodiment. 図４中のVで示す第１リード部付近の領域における粗化領域について示す拡大図である。FIG. 5 is an enlarged view showing a roughened region in a region near the first lead portion indicated by V in FIG. 4. 図４中のVIを示すシャント抵抗の一部領域における粗化領域について示す拡大図である。FIG. 6 is an enlarged view showing a roughened region in a partial region of the shunt resistance showing VI in FIG. 4. シャント抵抗のうちはんだ接合側の面に粗化領域が形成されていない場合と粗化領域が形成されている場合におけるはんだの濡れ広がりについて示す図である。It is a figure which shows the wetting spread of the solder in the case where the roughened area is not formed in the surface of the shunt resistance on the solder joint side, and in the case where the roughened area is formed. 他の実施形態の半導体装置を示す上面レイアウト図である。FIG. 8 is a top layout diagram showing a semiconductor device of another embodiment. 他の実施形態において、ワイヤの接合とワイヤが接合された第１リード部の接合部を囲む粗化領域の例について示す図である。In other embodiment, it is a figure shown about an example of a joint of a wire and a roughening field surrounding a joint of the 1st lead part where a wire was joined. 他の実施形態において、レーザー照射によりボンディング認識用マークが形成された第１リード部の例について示す図である。In another embodiment, it is a figure showing an example of the 1st lead part in which a bond recognition mark was formed by laser irradiation.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, the same or equivalent portions will be denoted by the same reference numerals for description.

（第１実施形態）
第１実施形態の半導体装置について、図１〜図６を参照して述べる。図１では、後述するモールド樹脂２０を透明化した上面レイアウトを示しており、モールド樹脂２０の外郭線を一点鎖線で示している。また、図１では、分かり易くするために簡略化しており、後述する粗化領域１０１１、１０１２、１０２１、１０２２、１０３１、１０３２、１０４１、１６ｂについては省略している。図２では、図１中に示すII−II間の断面と異なる断面における構成要素については、破線で示している。また、図１、図４〜図６については、断面図ではないが、構成を分かり易くするため、ハッチングを施している。 (First embodiment)
The semiconductor device of the first embodiment will be described with reference to FIGS. In FIG. 1, a top surface layout in which a mold resin 20 described later is made transparent is shown, and an outline of the mold resin 20 is shown by a chain line. Further, in FIG. 1, for simplification, it is simplified, and the roughened regions 1011, 1012, 1021, 1022, 1031, 1032, 1041, 16b described later are omitted. In FIG. 2, constituent elements in a cross section different from the cross section between II and II shown in FIG. 1 are indicated by broken lines. 1 and 4 to 6 are not sectional views, they are hatched to make the configuration easy to understand.

本実施形態の半導体装置は、図１に示すように、リードフレーム１０と、リードフレーム１０上に搭載された電子部品１１、１２およびシャント抵抗１６と、ワイヤ１３〜１５と、モールド樹脂２０と、電気接続部材３０と、を備える。 As shown in FIG. 1, the semiconductor device of this embodiment includes a lead frame 10, electronic components 11 and 12 and a shunt resistor 16 mounted on the lead frame 10, wires 13 to 15, a mold resin 20, and And an electrical connection member 30.

このような構成において、リードフレーム１０は、図１に示すように、複数の第１リード部１０１と、第１電子部品１１が搭載された第２リード部１０２と、第２電子部品１２が搭載された第３リード部１０３と、第４リード部１０４とを有してなる。複数の第１リード部１０１は、第１電子部品１１、第２電子部品１２もしくはシャント抵抗１６のいずれか１つとワイヤ１３〜１５のいずれか１つを介して電気的に接続されている。第３リード部１０３は、第２リード部１０２上に搭載された第１電子部品１１と電気接続部材３０を介して電気的に接続されている。第４リード部１０４は、シャント抵抗１６が接続され、シャント抵抗１６が第４リード部１０４と第３リード部１０３上に搭載された第２電子部品１２とを架橋した配置とされることにより、第２電子部品１２と電気的に接続されている。モールド樹脂２０は、リードフレーム１０の一部、電子部品１１、１２、ワイヤ１３〜１５、シャント抵抗１６および電気接続部材３０を覆っており、これらの部材を封止している。 In such a structure, as shown in FIG. 1, the lead frame 10 has a plurality of first lead portions 101, a second lead portion 102 on which the first electronic component 11 is mounted, and a second electronic component 12 mounted. The third lead portion 103 and the fourth lead portion 104 are formed. The plurality of first lead portions 101 are electrically connected to any one of the first electronic component 11, the second electronic component 12, or the shunt resistor 16 and any one of the wires 13 to 15. The third lead portion 103 is electrically connected to the first electronic component 11 mounted on the second lead portion 102 via the electrical connecting member 30. The shunt resistor 16 is connected to the fourth lead portion 104, and the shunt resistor 16 is arranged so as to bridge the fourth lead portion 104 and the second electronic component 12 mounted on the third lead portion 103. It is electrically connected to the second electronic component 12. The mold resin 20 covers a part of the lead frame 10, the electronic components 11 and 12, the wires 13 to 15, the shunt resistor 16 and the electrical connection member 30, and seals these members.

本実施形態の半導体装置は、図２に示すように、例えばリードフレーム１０のうちモールド樹脂２０の外郭領域の外側の部分を除く部分および他の構成部材がすべてモールド樹脂２０により封止された構造、いわゆるフルモールド構造とされている。 As shown in FIG. 2, the semiconductor device according to the present embodiment has a structure in which, for example, a portion of the lead frame 10 excluding a portion outside the outer region of the mold resin 20 and other components are all sealed with the mold resin 20. The so-called full mold structure is used.

なお、本実施形態では、フルモールド構造の半導体装置とされているが、リードフレーム１０のうち電子部品１１、１２、シャント抵抗１６等が搭載された面の反対側の面がモールド樹脂２０から露出したいわゆるハーフモールド構造の半導体装置とされてもよい。 In this embodiment, the semiconductor device has a full-mold structure, but the surface of the lead frame 10 opposite to the surface on which the electronic components 11, 12 and the shunt resistor 16 are mounted is exposed from the molding resin 20. The semiconductor device may have a so-called half mold structure.

リードフレーム１０は、例えばＣｕ、Ｆｅやその合金等の金属材料等の導電性材料によりなる基材である。リードフレーム１０は、例えば導電材料になる板をプレス加工等により打ち抜いて形成されることにより、第１リード部１０１、第２リード部１０２、第３リード部１０３および第４リード部１０４を有する構成となる。リードフレーム１０は、ワイヤボンディングの接合性を向上させたり、耐久性を向上させたりするために、必要に応じて貴金属等によりなるメッキが表面に形成されていてもよい。 The lead frame 10 is a base material made of a conductive material such as a metal material such as Cu, Fe or an alloy thereof. The lead frame 10 includes a first lead portion 101, a second lead portion 102, a third lead portion 103, and a fourth lead portion 104, which are formed by stamping a plate made of a conductive material, for example. Becomes The lead frame 10 may be plated with a noble metal or the like on the surface thereof, if necessary, in order to improve the bondability of wire bonding and the durability.

なお、リードフレーム１０は、複数のリード部により構成されているが、リード部の数等については適宜変更されてもよい。 Although the lead frame 10 is composed of a plurality of lead portions, the number of lead portions and the like may be changed as appropriate.

第１リード部１０１、第２リード部１０２、第３リード部１０３および第４リード部１０４のうち、それぞれの一部の領域には、後述するモールド樹脂２０との密着性を向上させるための粗化領域が形成されている。当該粗化領域の詳細については、後ほど詳しく説明する。 A part of each of the first lead portion 101, the second lead portion 102, the third lead portion 103, and the fourth lead portion 104 has a rough surface for improving adhesion with a mold resin 20 described later. A converted region is formed. Details of the roughened area will be described later.

電子部品１１、１２は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistorの略）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistorの略）等を構成する半導体チップやコンデンサ等の電気により駆動する部品である。なお、本実施形態では、第１電子部品１１については、パワー半導体モジュールとしてＩＧＢＴを備える半導体チップとされ、第２電子部品１２については、スイッチング素子としてのＭＯＳＦＥＴを備える半導体チップとされている。電子部品１１、１２は、任意の半導体チップ等が用いられ、任意の製造工程により製造される。 The electronic components 11 and 12 are components driven by electricity, such as a semiconductor chip and a capacitor that form, for example, an IGBT (abbreviation of Insulated Gate Bipolar Transistor) or a MOSFET (abbreviation of Metal-Oxide-Semiconductor Field-Effect Transistor). In the present embodiment, the first electronic component 11 is a semiconductor chip including an IGBT as a power semiconductor module, and the second electronic component 12 is a semiconductor chip including a MOSFET as a switching element. For the electronic components 11 and 12, any semiconductor chip or the like is used and is manufactured by any manufacturing process.

第１電子部品１１は、図１もしくは図２に示すように、図示しないはんだ等の導電性接合材を介して第２リード部１０２上に搭載され、第２リード部１０２と電気的に接続されると共に、第１のワイヤ１３を介して第１リード部１０１と電気的に接続されている。また、第１電子部品１１は、Ｃｕ等によりなる金属クリップもしくは金属箔、Ａｌ等の導電性材料によりなるワイヤ等によりなる電気接続部材３０を介して第２リード部１０２と電気的に接続されている。なお、電気接続部材３０は、本実施形態では、Ｃｕによりなるクリップとされ、図示しないはんだにより第１電子部品１１および第２リード部１０２と接続されている。 As shown in FIG. 1 or FIG. 2, the first electronic component 11 is mounted on the second lead portion 102 via a conductive bonding material (not shown) such as solder, and is electrically connected to the second lead portion 102. In addition, it is electrically connected to the first lead portion 101 via the first wire 13. In addition, the first electronic component 11 is electrically connected to the second lead portion 102 via an electric connection member 30 made of a metal clip made of Cu or the like, a metal foil, a wire made of a conductive material such as Al, or the like. There is. In the present embodiment, the electrical connecting member 30 is a clip made of Cu and is connected to the first electronic component 11 and the second lead portion 102 by solder (not shown).

第２電子部品１２は、図１もしくは図３に示すように、はんだ等の導電性接合材４０を介して第３リード部１０３上に搭載され、第３リード部１０３と電気的に接続されると共に、第２のワイヤ１４を介して第１リード部１０１と電気的に接続されている。また、第２電子部品１２は、図３に示すように、はんだ等の導電性接合材４０により接続されたシャント抵抗１６を介して第４リード部１０４と電気的に接続されている。 As shown in FIG. 1 or 3, the second electronic component 12 is mounted on the third lead portion 103 via a conductive bonding material 40 such as solder, and is electrically connected to the third lead portion 103. At the same time, it is electrically connected to the first lead portion 101 via the second wire 14. Further, as shown in FIG. 3, the second electronic component 12 is electrically connected to the fourth lead portion 104 via the shunt resistor 16 connected by the conductive bonding material 40 such as solder.

シャント抵抗１６は、図１もしくは図３に示すように、所定の抵抗値を有する抵抗体１６２を備え、２つの部材を架橋するように配置され、当該２つの部材間の電流値を検出するために用いられる部材である。 As shown in FIG. 1 or FIG. 3, the shunt resistor 16 includes a resistor 162 having a predetermined resistance value, is arranged so as to bridge two members, and detects a current value between the two members. Is a member used in.

シャント抵抗１６は、本実施形態では、図３に示すように、第４リード部１０４もしくは第２電子部品１２に導電性接合材４０を介して接続される２つの脚部１６１と、抵抗体１６２とを備える。シャント抵抗１６は、図３に示すように、第２電子部品１２のうちシャント抵抗１６と向き合う面に対する法線方向Ｚ（以下、単に「法線方向Ｚ」という）において第２電子部品１２よりも高い位置にて、抵抗体１６２が２つの脚部１６１を繋いだ構成とされている。 In the present embodiment, the shunt resistor 16 includes, as shown in FIG. 3, two leg portions 161 connected to the fourth lead portion 104 or the second electronic component 12 via the conductive bonding material 40, and a resistor 162. With. As shown in FIG. 3, the shunt resistor 16 is more than the second electronic component 12 in the normal direction Z to the surface of the second electronic component 12 facing the shunt resistor 16 (hereinafter simply referred to as “normal direction Z”). At a high position, the resistor 162 is configured to connect the two leg portions 161.

シャント抵抗１６のうち抵抗体１６２の表面を含む一面１６ａ上であって、抵抗体１６２を跨いだ二カ所は、図１に示すように、第３のワイヤ１５が接合されており、当該第３のワイヤ１５を介して第１リード部１０１と電気的に接続されている。シャント抵抗１６のうち第３のワイヤ１５が接合された接合部の周囲には、当該接合部から離れつつ、当該接合部を囲む粗化領域１６ｂが形成されている。当該粗化領域の詳細については、リードフレーム１０に形成された粗化領域と共に、後ほど詳しく説明する。 As shown in FIG. 1, the third wire 15 is joined at two places on the one surface 16a including the surface of the resistor 162 of the shunt resistor 16 and across the resistor 162. Is electrically connected to the first lead portion 101 via the wire 15. Around the joint portion of the shunt resistor 16 to which the third wire 15 is joined, a roughened region 16b that surrounds the joint portion is formed while being separated from the joint portion. The details of the roughened region will be described later together with the roughened region formed on the lead frame 10.

ワイヤ１３〜１５は、Ａｌ、Ａｕなどの導電性材料によりなり、上記のように各種部材を電気的に接続する部材である。なお、便宜上、用いられる場所によってワイヤを区別するために、第１のワイヤ１３、第２のワイヤ１４、第３のワイヤ１５としているが、これらのワイヤは、すべて同じ材料により構成されていてもよい。 The wires 13 to 15 are made of a conductive material such as Al and Au, and are members that electrically connect various members as described above. Note that, for convenience, the first wire 13, the second wire 14, and the third wire 15 are referred to in order to distinguish the wires depending on the places where they are used, but these wires may be made of the same material. Good.

モールド樹脂２０は、第１リード部１０１、第２リード部１０２、第３リード部１０３および第４リード部１０４のそれぞれの一部と、電子部品１１、１２と、シャント抵抗１６と、ワイヤ１３〜１５と、電気接続部材３０とを封止する部材である。モールド樹脂２０は、例えばエポキシ樹脂等の熱硬化性樹脂などにより構成される。 The mold resin 20 includes a part of each of the first lead portion 101, the second lead portion 102, the third lead portion 103, and the fourth lead portion 104, the electronic components 11 and 12, the shunt resistor 16, and the wires 13 to 13. 15 is a member for sealing the electrical connection member 30. The mold resin 20 is made of, for example, a thermosetting resin such as an epoxy resin.

以上が、本実施形態の半導体装置の基本的な構成である。このような構成とされた本実施形態の半導体装置では、第１電子部品１１を駆動させた際に、第２電子部品１２を介して接続されたシャント抵抗１６に生じる電位差を測定することより、当該第１電子部品１１に流れる電流値を検出することができる。 The above is the basic configuration of the semiconductor device of the present embodiment. In the semiconductor device of this embodiment having such a configuration, when the first electronic component 11 is driven, the potential difference generated in the shunt resistor 16 connected via the second electronic component 12 is measured, The value of the current flowing through the first electronic component 11 can be detected.

なお、本実施形態の半導体装置は、電子部品１１、１２のほかに他の電子部品が搭載されていてもよく、当該他の電子部品等を搭載する場合には、他のリード部を有するリードフレームが用いられた構成とされてもよい。 The semiconductor device of the present embodiment may have other electronic components mounted in addition to the electronic components 11 and 12. When mounting the other electronic components, etc., a lead having another lead portion may be mounted. The frame may be used.

次に、本実施形態の半導体装置のうちリードフレーム１０およびシャント抵抗１６に形成される粗化領域１０１１、１０１２、１０２１、１０２２、１０３１、１０３２、１０４１、１６ｂについて、図３〜図５を参照して説明する。なお、以下の説明においては、粗化領域１０１１、１０１２、１０２１、１０２２、１０３１、１０３２、１０４１、１６ｂを総称して、単に「粗化領域」という。 Next, regarding the roughened regions 1011, 1012, 1021, 1022, 1031, 1032, 1041, 16b formed in the lead frame 10 and the shunt resistor 16 in the semiconductor device of this embodiment, refer to FIGS. Explain. In the following description, the roughened areas 1011, 1012, 1021, 1022, 1031, 1032, 1041, 16b are collectively referred to simply as "roughened areas".

まず、粗化領域の形状およびその形成について説明する。 First, the shape of the roughened region and its formation will be described.

図４に示すように、本実施形態の半導体装置では、リードフレーム１０およびシャント抵抗１６にマイクロオーダーの凹凸を有する粗化領域が形成されている。 As shown in FIG. 4, in the semiconductor device of this embodiment, the lead frame 10 and the shunt resistor 16 are provided with a roughened region having micro-order irregularities.

具体的には、粗化領域とは、例えば、日本工業規格（ＪＩＳ規格）において規定する算術平均粗さである表面粗さＲａがミクロンオーダー（例えば１〜１０μｍ）とされた凹凸（以下「マイクロ凹凸」という）が形成された領域である。粗化領域は、例えば、マイクロ凹凸の表面に、さらに表面粗さＲａがナノオーダー（例えば１０〜５００ｎｍ）とされた微細凹凸（以下「ナノ凹凸」という）が形成されていてもよい。 Specifically, the roughened area is, for example, an unevenness (hereinafter referred to as “micro”) in which the surface roughness Ra, which is the arithmetic average roughness defined in the Japanese Industrial Standards (JIS standard), is in the micron order (for example, 1 to 10 μm). This is a region where irregularities are formed). In the roughened region, for example, fine unevenness (hereinafter referred to as “nano unevenness”) having a surface roughness Ra of nano-order (for example, 10 to 500 nm) may be formed on the surface of the micro unevenness.

粗化領域は、モールド樹脂２０により被覆する際に当該樹脂の材料が入り込みやすい形状とされ、アンカー効果を発揮することにより、リードフレーム１０のうち粗化領域が形成されていない領域に比べてモールド樹脂２０との密着性が高くされた領域である。粗化領域のマイクロ凹凸やナノ凹凸については、レーザー照射により形成される。 The roughened region has a shape that allows the resin material to easily enter when it is covered with the molding resin 20, and exerts an anchoring effect, so that the roughened region is molded as compared with a region in which the roughened region is not formed. This is a region where the adhesiveness with the resin 20 is enhanced. The micro-roughness and nano-roughness in the roughened region are formed by laser irradiation.

具体的には、例えば、所定のエネルギー密度を有するレーザー光をリードフレーム１０の表面もしくはシャント抵抗１６の表面に照射し、当該表面付近の金属材料を部分的に溶融もしくは蒸発させることにより、マイクロ凹凸を形成することができる。また、例えば、レーザー照射により蒸発した金属材料をマイクロ凹凸上や他の領域に堆積させ、これを固化させることによりナノ凹凸を形成することができる。 Specifically, for example, the surface of the lead frame 10 or the surface of the shunt resistor 16 is irradiated with laser light having a predetermined energy density to partially melt or evaporate the metal material in the vicinity of the surface, whereby the micro unevenness is obtained. Can be formed. Further, for example, a nano-concavo-convex can be formed by depositing a metal material evaporated by laser irradiation on the micro-concavo-convex or on another region and solidifying the metal material.

次に、粗化領域が形成される領域について説明する。 Next, the area where the roughened area is formed will be described.

第１リード部１０１のうち、ワイヤ１３〜１５が接合された接合部と異なる領域であって、当該接合部から離れつつ、当該接合部を囲む領域には、図４もしくは図５に示すように、粗化領域１０１１が形成されている。つまり、ワイヤ１３〜１５と第１リード部１０１とのそれぞれの接合部は、モールド樹脂２０との密着性が高い領域に囲まれた構造となる。 As shown in FIG. 4 or FIG. 5, in the region of the first lead portion 101, which is different from the joint portion to which the wires 13 to 15 are joined, and which is apart from the joint portion and surrounds the joint portion. A roughened region 1011 is formed. That is, each of the joints between the wires 13 to 15 and the first lead portion 101 has a structure surrounded by a region having high adhesion to the mold resin 20.

これにより、ワイヤ１３〜１５と第１リード部１０１とのそれぞれの接合部においては、熱等のストレスによる応力が生じてもモールド樹脂２０と第１リード部１０１との剥離が抑制され、当該応力によるワイヤ１３〜１５の断線が抑制される。 As a result, at the joints between the wires 13 to 15 and the first lead portion 101, peeling between the mold resin 20 and the first lead portion 101 is suppressed even if stress due to stress such as heat occurs, and the stress is reduced. The wire breakage of the wires 13 to 15 is suppressed.

図３もしくは図４に示すように、シャント抵抗１６のうち抵抗体１６２の表面を含む一面１６ａ上であって、第３のワイヤ１５が接合された接合部から離れつつ、当該接合部を囲む領域には、粗化領域１６ｂが形成されている。 As shown in FIG. 3 or FIG. 4, a region on the one surface 16a of the shunt resistor 16 including the surface of the resistor 162 and surrounding the bonding portion while separating from the bonding portion to which the third wire 15 is bonded. The roughened region 16b is formed in the.

これにより、粗化領域１０１１と同様に、シャント抵抗１６のうち第３のワイヤ１５が接合された接合部を囲む粗化領域１６ｂは、アンカー効果によりモールド樹脂２０との密着性が向上し、当該部分に剥離が生じることが抑制される。その結果、熱等のストレスによる応力に起因する第３のワイヤ１５の断線が抑制される。 As a result, similar to the roughened region 1011, the roughened region 16b of the shunt resistor 16 that surrounds the bonded portion to which the third wire 15 is bonded has improved adhesion with the mold resin 20 due to the anchor effect. The occurrence of peeling on the part is suppressed. As a result, disconnection of the third wire 15 due to stress due to stress such as heat is suppressed.

第２リード部１０２のうち第１電子部品１１が搭載された部分を囲む領域には、粗化領域１０２１が形成され、第３リード部１０３のうち第２電子部品１２が搭載された部分を囲む領域には、粗化領域１０３１が形成されることが好ましい。第１電子部品１１および第２電子部品１２がモールド樹脂２０との密着性の高い粗化領域１０２１もしくは粗化領域１０３１に囲まれ、応力に起因するモールド樹脂２０の剥離がこれらの電子部品１１、１２に進行することが抑制されるためである。また、はんだにより電子部品１１、１２を接合する際に、はんだが粗化領域１０２１、１０３１により過剰に濡れ広がることが抑制される結果、安定してはんだ接合をすることができる。 A roughened region 1021 is formed in a region surrounding a portion of the second lead portion 102 on which the first electronic component 11 is mounted, and surrounds a portion of the third lead portion 103 on which the second electronic component 12 is mounted. A roughened region 1031 is preferably formed in the region. The first electronic component 11 and the second electronic component 12 are surrounded by the roughened region 1021 or the roughened region 1031 having high adhesiveness with the mold resin 20, and the peeling of the mold resin 20 due to the stress causes the peeling of these electronic components 11, 12. This is because the progression to 12 is suppressed. Further, when soldering the electronic components 11 and 12 to each other, the solder is suppressed from being excessively spread by the roughened regions 1021 and 1031. As a result, stable soldering can be performed.

図３に示すように、第１リード部１０１ないし第４リード部１０４のうち法線方向Ｚから見てモールド樹脂２０の外郭線と接する一部領域には、粗化領域１０１２、１０２２、１０３２、１０４１が形成されることが好ましい。リードフレーム１０のうちモールド樹脂２０に封止された領域の最も外側に位置する領域を粗化領域とすることにより、当該粗化領域における応力によるモールド樹脂２０とリードフレーム１０との剥離が抑制される。これにより、最も応力が大きくなりやすいモールド樹脂２０の外郭領域に近い領域におけるモールド樹脂２０とリードフレーム１０との剥離が抑制され、剥離の起点が生じにくく、信頼性の高い半導体装置となるためである。 As shown in FIG. 3, the roughened regions 1012, 1022, 1032, 1032, 1032, 1032, 1032, 1032, 1032, 1041 is preferably formed. By making the region of the lead frame 10 located on the outermost side of the region sealed by the mold resin 20 a roughened region, peeling between the mold resin 20 and the lead frame 10 due to stress in the roughened region is suppressed. It Thereby, peeling between the mold resin 20 and the lead frame 10 in a region near the outer peripheral region of the mold resin 20 where the stress is most likely to be suppressed is suppressed, a starting point of peeling hardly occurs, and a highly reliable semiconductor device is obtained. is there.

本実施形態では、リードフレーム１０のうち電子部品１１、１２、ワイヤ１３〜１５、シャント抵抗１６もしくは電気接続部材３０が搭載された領域と異なる領域であって、上記の粗化領域が形成されていない領域は、粗化されていない平坦な非粗化領域である。 リードフレーム１０およびシャント抵抗１６のうちモールド樹脂２０と接することとなる領域のすべてが粗化された領域とされた構成、すなわち全面粗化構成とされてもよいが、粗化領域が最小限とされた構成とされることが好ましい。粗化領域が少ないほどレーザー照射により蒸発する金属が少なくなり、蒸発した金属が意図しない箇所に再付着することによる異物が生じる可能性が低くなる。つまり、粗化領域を最小限に留めた構成とされることで、異物による不具合を少なくしつつ、ワイヤ断線が抑制された半導体装置となるためである。 In the present embodiment, the roughened region is formed in a region of the lead frame 10 different from the region in which the electronic components 11, 12, the wires 13 to 15, the shunt resistor 16 or the electrical connection member 30 are mounted. The non-areas are flat, non-roughened areas that are not roughened. The lead frame 10 and the shunt resistor 16 may have a roughened region in all of the regions that come into contact with the mold resin 20, that is, a roughened region, but the roughened region is minimized. It is preferable that the above configuration is adopted. The smaller the roughened region is, the less metal is evaporated by laser irradiation, and the possibility that foreign matter is generated due to redeposition of the evaporated metal on an unintended portion is reduced. In other words, the structure in which the roughened region is kept to a minimum allows a semiconductor device in which wire breakage is suppressed while reducing defects due to foreign matter.

なお、本実施形態でいう「粗化領域が最小限とされた構成」とは、図３に示す粗化領域１０１１、１０１２、１０２１、１０２２、１０３１、１０３２、１０４１、１６ｂが形成された構成をいう。最小限の粗化領域は、半導体装置の構成要素により適宜変更されるが、少なくともリードフレーム１０のうちリードフレーム１０とワイヤとの接合部から離れつつ、当該接合部を囲む領域を含む。また、各粗化領域の面積については、任意であり、適宜変更される。 Note that the “structure in which the roughened regions are minimized” in the present embodiment means a structure in which the roughened regions 1011, 1012, 1021, 1022, 1031, 1032, 1041, 16b shown in FIG. 3 are formed. Say. The minimum roughened region is appropriately changed depending on the constituent elements of the semiconductor device, but includes at least a region of the lead frame 10 which is apart from the joint between the lead frame 10 and the wire and surrounds the joint. The area of each roughened region is arbitrary and can be changed appropriately.

次に、ワイヤ１３〜１５が接合された部分を囲む粗化領域１０１１、１６ｂの好ましい形成領域について図５、６を参照して説明する。なお、粗化領域１０１１および粗化領域１６ｂの好ましい形成領域について同様であるため、ここでは、シャント抵抗１６に形成された粗化領域１６ｂを主に説明する。図５、図６では、分かり易くするため、図４中の領域Ｖ、ＶＩ以外の要素およびモールド樹脂２０については、省略している。 Next, a preferred formation region of the roughened regions 1011 and 16b surrounding the portion where the wires 13 to 15 are joined will be described with reference to FIGS. The same applies to the preferable formation regions of the roughened region 1011 and the roughened region 16b. Therefore, the roughened region 16b formed in the shunt resistor 16 will be mainly described here. In FIG. 5 and FIG. 6, the elements other than the regions V and VI in FIG. 4 and the mold resin 20 are omitted for easy understanding.

図１もしくは図５に示すように、粗化領域１０１１は、法線方向Ｚから見て、第１リード部１０１のうちワイヤ１３〜１５が接合された接合部から離れつつ、当該接合部を囲む枠体状の領域に形成されている。図１もしくは図６に示すように、粗化領域１６ｂは、シャント抵抗１６のうち第３のワイヤ１５が接合された接合部から離れつつ、当該接合部を囲む枠体状の領域に形成されている。なお、図５もしくは図６に示すように、粗化領域１０１１に囲まれた領域および粗化領域１６ｂに囲まれた領域は、リードフレーム１０のうち他の粗化領域が形成されていない領域と同様に、いずれも平坦な領域とされている。 As shown in FIG. 1 or FIG. 5, the roughened region 1011 surrounds the first lead portion 101 while being separated from the joint to which the wires 13 to 15 are joined, as viewed in the normal direction Z. It is formed in a frame-shaped region. As shown in FIG. 1 or FIG. 6, the roughened region 16b is formed in a frame-shaped region surrounding the bonding part of the shunt resistor 16 while being separated from the bonding part to which the third wire 15 is bonded. There is. Note that, as shown in FIG. 5 or FIG. 6, the region surrounded by the roughened region 1011 and the region surrounded by the roughened region 16b are regions of the lead frame 10 in which other roughened regions are not formed. Similarly, both are flat regions.

図６に示すように、粗化領域１６ｂを外郭形状が四角形としつつ、内郭形状が円形状の枠体となるように形成する場合には、剥離抑制の観点から、外郭形状の角部がモールド樹脂２０の剥離の進行方向に沿って配置されるようにすることが好ましい。ここでいう「剥離の進行方向」とは、リードフレーム１０とモールド樹脂２０とを剥離する応力が作用する方向を意味する。本実施形態では、図６に示す左右方向をＸ方向とし、図６の紙面上にてＸ方向と直交する方向をＹ方向として、シャント抵抗１６の一面１６ａの外郭線と粗化領域１６ｂの外郭線とがＸ方向およびＹ方向において平行となるように粗化領域１６ｂが形成されている。 As shown in FIG. 6, when the roughened region 16b is formed so that the outer shape is a quadrangle and the inner shape is a circular frame, the corners of the outer shape are different from the viewpoint of suppressing peeling. It is preferable that the mold resin 20 is arranged along the direction of progress of peeling. The term “progression direction of peeling” as used herein means a direction in which a stress for peeling the lead frame 10 and the mold resin 20 acts. In the present embodiment, the horizontal direction shown in FIG. 6 is defined as the X direction, and the direction orthogonal to the X direction on the paper surface of FIG. 6 is defined as the Y direction, and the outline of one surface 16a of the shunt resistor 16 and the outline of the roughened region 16b. The roughened region 16b is formed so that the line is parallel to the X direction and the Y direction.

なお、粗化領域１６ｂは、ワイヤ接合部への剥離の進行抑制の観点から、連続的な枠体状とされることが好ましい。粗化領域１６ｂのうち剥離の進行方向と異なる位置においては、途切れずに連続的に形成されていればよく、例えばレーザー照射による加工限界以上の寸法（０．１ｍｍ以上など）とされていれば足りる。これは、粗化領域１０１１についても同様である。 It is preferable that the roughened region 16b has a continuous frame shape from the viewpoint of suppressing the progress of peeling to the wire bonding portion. In the roughened region 16b, at a position different from the direction of progress of peeling, it may be formed continuously without interruption. For example, if the size is equal to or larger than the processing limit by laser irradiation (0.1 mm or more). Is enough. The same applies to the roughened area 1011.

また、図６に示すように、枠体状とされた粗化領域１６ｂに囲まれた領域、すなわち粗化領域とされていない円領域の半径をＡ１とした場合、Ａ１は０．６ｍｍ以上とすることが好ましい。これにより、第３のワイヤ１５をワイヤボンディング位置の寸法公差により、第３のワイヤ１５とシャント抵抗１６との接合部が当該円領域の中心位置から多少ずれたとしても、当該接合部が粗化領域１６ｂと重なることを防ぐことができる。すなわち、シャント抵抗１６と第３のワイヤ１５との接合が粗化領域１６ｂに囲まれた非粗化領域で行われることになり、これらの接合が安定するためである。 Further, as shown in FIG. 6, when the radius of the region surrounded by the frame-shaped roughened region 16b, that is, the circular region which is not the roughened region is A1, A1 is 0.6 mm or more. Preferably. As a result, even if the joint portion between the third wire 15 and the shunt resistor 16 is slightly displaced from the center position of the circular area due to the dimensional tolerance of the wire bonding position of the third wire 15, the joint portion is roughened. It is possible to prevent overlapping with the region 16b. That is, the shunt resistor 16 and the third wire 15 are bonded to each other in the non-roughened region surrounded by the roughened region 16b, and these bonds are stabilized.

なお、粗化領域１６ｂの内郭形状が円形と異なる形状、例えば四角形状、楕円形状やその他の形状とされた場合であっても、ボンディング位置の寸法公差を考慮した上で、内部の寸法を適宜調整すれば、第３のワイヤ１５の接合を安定して行うことができる。これは、粗化領域１０１１についても同様である。 Even when the inner shape of the roughened region 16b is different from the circular shape, for example, a quadrangular shape, an elliptical shape, or another shape, the internal dimension is determined in consideration of the dimensional tolerance of the bonding position. If properly adjusted, the bonding of the third wire 15 can be stably performed. The same applies to the roughened area 1011.

次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置は、特定の領域にあらかじめ粗化領域を形成する点を除いて、一般的な半導体装置の製造工程と同様であるため、ここでは簡単に説明する。 Next, a method for manufacturing the semiconductor device of this embodiment will be described. The semiconductor device of this embodiment is the same as the manufacturing process of a general semiconductor device except that a roughened region is formed in a specific region in advance. Therefore, a brief description will be given here.

Ｃｕによりなる金属板をプレス加工等で打ち抜くことにより、第１リード部１０１、第２リード部１０２、第３リード部１０３および第４リード部１０４を備えるリードフレーム１０を用意する。 The lead frame 10 including the first lead portion 101, the second lead portion 102, the third lead portion 103, and the fourth lead portion 104 is prepared by punching a metal plate made of Cu by press working or the like.

リードフレーム１０のうち電子部品１１、１２を搭載する領域を囲む領域、ワイヤ１３〜１５を接合する領域を囲む領域およびモールド樹脂２０で封止する領域の外郭領域に、レーザー照射により粗化領域を形成する。また、シャント抵抗１６のうち第３のワイヤ１５を接合する領域を囲む領域に、レーザー照射により粗化領域を形成する。 A roughened area is formed by laser irradiation on an outer region of the lead frame 10 that surrounds the region where the electronic components 11 and 12 are mounted, the region that surrounds the region where the wires 13 to 15 are joined, and the region that is sealed with the mold resin 20. Form. Further, a roughened region is formed by laser irradiation in a region surrounding a region of the shunt resistor 16 to which the third wire 15 is bonded.

そして、第１電子部品１１を第２リード部１０２のうち粗化領域１０２１に囲まれた領域上に、第２電子部品１２を第３リード部１０３のうち粗化領域１０３１に囲まれた領域上に導電性接合材４０を介して搭載する。続けて、第２電子部品１２と第３リード部１０３とを架橋するように、導電性接合材４０を介してシャント抵抗１６を搭載する。また、第１電子部品１１と第２リード部１０２とを導電性接合材４０を介して電気接続部材３０で接続する。 Then, the first electronic component 11 is on the region of the second lead portion 102 surrounded by the roughened region 1021, and the second electronic component 12 is on the region of the third lead portion 103 surrounded by the roughened region 1031. It is mounted via the conductive bonding material 40. Subsequently, the shunt resistor 16 is mounted via the conductive bonding material 40 so as to bridge the second electronic component 12 and the third lead portion 103. Further, the first electronic component 11 and the second lead portion 102 are connected by the electrical connecting member 30 via the conductive bonding material 40.

その後、第１電子部品１１、第２電子部品１２およびシャント抵抗１６と第１リード部１０１とをワイヤボンディングにより接続し、これらの部材をワイヤ１３〜１５を介して電気的に接続する。 After that, the first electronic component 11, the second electronic component 12, the shunt resistor 16 and the first lead portion 101 are connected by wire bonding, and these members are electrically connected via the wires 13 to 15.

ワイヤ接続後に、図示しない金型を用いて、エポキシ樹脂等の熱硬化性樹脂材料等により、リードフレーム１０の一部、電子部品１１、１２、ワイヤ１３〜１５、シャント抵抗１６および電気接続部材３０を封止するモールド樹脂２０を形成する。このようにして、本実施形態の半導体装置を製造することができる。 After connecting the wires, a part of the lead frame 10, the electronic components 11 and 12, the wires 13 to 15, the shunt resistor 16 and the electrical connecting member 30 are made of a thermosetting resin material such as epoxy resin using a mold (not shown). A mold resin 20 that seals is formed. In this way, the semiconductor device of this embodiment can be manufactured.

なお、上記の製造方法は、一例に過ぎず、上記の製造工程が前後してもよい。具体的には、必要に応じて、リードフレーム１０にシャント抵抗１６を搭載した後に、レーザー照射による粗化領域１６ｂの形成を行ってもよい。 The above manufacturing method is only an example, and the above manufacturing steps may be mixed. Specifically, if necessary, the shunt resistor 16 may be mounted on the lead frame 10 and then the roughened region 16b may be formed by laser irradiation.

具体的には、上記の製造方法の例では、シャント抵抗１６をリードフレーム１０に搭載する前に、シャント抵抗１６にレーザー照射で粗化領域１６ｂを形成する例について説明した。しかし、シャント抵抗１６は、リードフレーム１０に比べて小型かつ立体的な形状であって、平らな部分が少なく、抵抗体１６２のように粗化してはならない部位も存在するため、リードフレーム１０に比べて高いレーザー加工精度が要求される部材である。そこで、リードフレーム１０に搭載した後に、シャント抵抗１６に粗化領域１６ｂを形成してもよい。上記の理由により、シャント抵抗１６に対する粗化領域形成がなされることは一般的でないが、本実施形態では、敢えてシャント抵抗１６への粗化領域１６ｂの形成を行うことより、シャント抵抗１６に接続される第３のワイヤ１５の断線を抑制している。 Specifically, in the above example of the manufacturing method, the example in which the roughened region 16b is formed on the shunt resistor 16 by laser irradiation before the shunt resistor 16 is mounted on the lead frame 10 has been described. However, the shunt resistor 16 has a smaller size and a three-dimensional shape than the lead frame 10, has few flat portions, and has a portion such as the resistor 162 that should not be roughened. This is a member that requires a higher laser processing accuracy than the other. Therefore, the roughened region 16b may be formed in the shunt resistor 16 after being mounted on the lead frame 10. For the above reason, it is not common to form the roughened region for the shunt resistor 16, but in the present embodiment, the roughened region 16b is intentionally formed to connect the shunt resistor 16 to the shunt resistor 16. The third wire 15 is prevented from being broken.

本実施形態によれば、ワイヤ１３〜１５とリードフレーム１０もしくはシャント抵抗１６との接合部がモールド樹脂２０との密着性の高い粗化領域に囲まれており、モールド樹脂２０とリードフレーム１０との剥離が生じても、当該剥離が当該接合部へ進行しない。その結果、応力によるモールド樹脂２０とリードフレーム１０との剥離に起因するワイヤ１３〜１５の断線が抑制された半導体装置となる。 According to the present embodiment, the joint portion between the wires 13 to 15 and the lead frame 10 or the shunt resistor 16 is surrounded by the roughened region having high adhesiveness with the mold resin 20, and the mold resin 20 and the lead frame 10 are Even if peeling occurs, the peeling does not proceed to the joint portion. As a result, a semiconductor device in which disconnection of the wires 13 to 15 due to peeling between the mold resin 20 and the lead frame 10 due to stress is suppressed is obtained.

また、電子部品１１、１２についても同様に、モールド樹脂２０との密着性が高い粗化領域に囲まれているため、応力によるモールド樹脂２０とリードフレーム１０との剥離が電子部品１１、１２の搭載部分に進行することが抑制される。さらに、リードフレーム１０のうちモールド樹脂２０の外郭領域と接する一部の領域が、モールド樹脂２０との密着性が高い粗化領域とされているため、応力によるリードフレーム１０とモールド樹脂２０との剥離が抑制される。そのため、最も応力が高くなりやすいモールド樹脂２０の外郭領域付近における剥離が抑制され、ワイヤ１３〜１５の断線が抑制されると共に、剥離の起点が生じにくい半導体装置となる。 Similarly, since the electronic components 11 and 12 are surrounded by the roughened region having high adhesiveness with the mold resin 20, the peeling between the mold resin 20 and the lead frame 10 due to the stress causes the electronic components 11 and 12 to peel off. The progress to the mounting portion is suppressed. Further, a part of the lead frame 10 that is in contact with the outer region of the mold resin 20 is a roughened region having high adhesiveness with the mold resin 20, so that the stress between the lead frame 10 and the mold resin 20 due to stress is increased. Peeling is suppressed. Therefore, peeling is suppressed in the vicinity of the outer peripheral region of the mold resin 20 where stress is most likely to be high, disconnection of the wires 13 to 15 is suppressed, and a starting point of peeling is less likely to occur.

リードフレーム１０の一部およびシャント抵抗１６の一部にレーザー照射により粗化領域を形成した上で、ワイヤ接続をし、モールド樹脂２０を形成することで、ワイヤ１３〜１５の断線およびモールド樹脂２０の剥離が抑制された半導体装置を製造できる。また、レーザー照射によりモールド樹脂２０との密着性の高い粗化領域をリードフレーム１０上に形成し、リードフレーム１０とワイヤ１３〜１５との接合部を粗化領域で囲むことで、ポリアミド樹脂を塗布する必要がなくなる。これにより、リードフレーム１０とモールド樹脂２０との剥離が、リードフレーム１０もしくはシャント抵抗１６とワイヤ１３〜１５との接合部に進行することが抑制され、ワイヤの断線が抑制された半導体装置を安価に製造できる。 A roughened region is formed on a part of the lead frame 10 and a part of the shunt resistor 16 by laser irradiation, and then a wire connection is made to form a molding resin 20, thereby breaking the wires 13 to 15 and molding resin 20. It is possible to manufacture a semiconductor device in which peeling is suppressed. Further, by forming a roughened region having high adhesiveness with the mold resin 20 on the lead frame 10 by laser irradiation and enclosing the joint portion between the lead frame 10 and the wires 13 to 15 with the roughened region, the polyamide resin is removed. No need to apply. Thereby, the peeling of the lead frame 10 and the molding resin 20 is suppressed from proceeding to the joint portion between the lead frame 10 or the shunt resistor 16 and the wires 13 to 15, and the semiconductor device in which the wire disconnection is suppressed is inexpensive. Can be manufactured.

（第２実施形態）
第２実施形態の半導体装置について、図７を参照して述べる。図７では、分かり易くするため、シャント抵抗１６の周囲以外の構成要素について省略している。 (Second embodiment)
The semiconductor device of the second embodiment will be described with reference to FIG. In FIG. 7, constituent elements other than the periphery of the shunt resistor 16 are omitted for clarity.

本実施形態の半導体装置は、図７（ｂ）に示すように、シャント抵抗１６のうち一面１６ａの反対側の面であって、抵抗体１６２を隔てた２カ所に粗化領域１６ｃが形成されている点が上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。 In the semiconductor device of this embodiment, as shown in FIG. 7B, roughened regions 16c are formed on two surfaces of the shunt resistor 16 on the side opposite to the one surface 16a and separated by the resistor 162. This is different from the first embodiment. In the present embodiment, this difference will be mainly described.

シャント抵抗１６は、図７（ａ）もしくは図７（ｂ）に示すように、例えばはんだによりなる導電性接合材４０を介して第３リード部１０３および第２電子部品１２に接合される。このとき、融解したはんだの一部４０ａがシャント抵抗１６の脚部１６１に沿って這い上がることがあり、図７（ａ）に示すように、這い上がったはんだの一部４０ａが抵抗体１６２に接触すると、抵抗体１６２を介した２つの脚部の電位差が変動してしまう。このようなはんだと抵抗体１６２との接触が生じると、シャント抵抗１６を用いた電流値の正確な検出が妨げられる。 As shown in FIG. 7A or FIG. 7B, the shunt resistor 16 is bonded to the third lead portion 103 and the second electronic component 12 via the conductive bonding material 40 made of solder, for example. At this time, a part 40a of the melted solder may crawl along the leg portion 161 of the shunt resistor 16, and as shown in FIG. 7A, the part 40a of the solder that has crawled to the resistor 162. Upon contact, the potential difference between the two legs via the resistor 162 fluctuates. When such contact between the solder and the resistor 162 occurs, accurate detection of the current value using the shunt resistor 16 is hindered.

このような不具合を防ぐため、本実施形態の半導体装置は、図７（ｂ）に示すように、シャント抵抗１６に２つの粗化領域１６ｃが形成された構成とされている。粗化領域１６ｃが形成されることにより、融解したはんだの濡れ広がりが粗化領域１６ｃによって阻害され、はんだの過剰な濡れ広がりが抑制される。これにより、融解したはんだと抵抗体１６２との接触が防止された半導体装置となる。 In order to prevent such a problem, the semiconductor device of this embodiment has a structure in which two roughened regions 16c are formed in the shunt resistor 16 as shown in FIG. 7B. By forming the roughened region 16c, the wetting and spreading of the melted solder is hindered by the roughening region 16c, and the excessive wetting and spreading of the solder is suppressed. As a result, a semiconductor device in which contact between the melted solder and the resistor 162 is prevented is obtained.

本実施形態によれば、はんだの過剰な濡れ広がりによるシャント抵抗１６における不具合が防止されると共に、モールド樹脂２０の剥離の進行やワイヤ１３〜１５の断線が抑制された半導体装置となる。 According to this embodiment, a defect in the shunt resistor 16 due to excessive wetting and spreading of solder is prevented, and the progress of peeling of the mold resin 20 and the breakage of the wires 13 to 15 are suppressed in the semiconductor device.

また、本実施形態の半導体装置は、シャント抵抗１６を第３リード部１０３および第２電子部品１２に搭載する前に、粗化領域１６ｂと同様にレーザー照射により、粗化領域１６ｃをあらかじめ形成することで製造することができる。 Further, in the semiconductor device of the present embodiment, before mounting the shunt resistor 16 on the third lead portion 103 and the second electronic component 12, the roughened region 16c is previously formed by laser irradiation similarly to the roughened region 16b. It can be manufactured by

（他の実施形態）
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。例えば、図８〜図１０を参照して、他の実施形態の例を以下に説明するが、図９、１０では、第１リード部１０１のうち図４中の領域Ｖに相当する部分を示しており、他の領域の構成要素については省略している。また、図８〜図１０については、断面図ではないが、構成を分かり易くするため、ハッチングを施している。 (Other embodiments)
The semiconductor device shown in each of the above-described embodiments is an example of the semiconductor device of the present invention, and is not limited to each of the above-described embodiments, but within the scope of the claims. Can be changed as appropriate. For example, although an example of another embodiment will be described below with reference to FIGS. 8 to 10, FIGS. 9 and 10 show a portion of the first lead portion 101 corresponding to the region V in FIG. However, the components of other areas are omitted. 8 to 10 are not sectional views, they are hatched to make the configuration easy to understand.

（１）例えば、上記各実施形態では、２つの電子部品１１、１２と１つのシャント抵抗１６とを備える構成とされていたが、このような構成に限定されるものではなく、適宜搭載される電子部品１１、１２やシャント抵抗１６の数が変更された構成とされてもよい。 (1) For example, in each of the above-described embodiments, the two electronic components 11 and 12 and the one shunt resistor 16 are provided, but the present invention is not limited to such a configuration, and the electronic components may be appropriately mounted. The number of electronic components 11 and 12 and the number of shunt resistors 16 may be changed.

具体的には、図８に示すように、第１リード部１０１と第２リード部１０２とを有するリードフレーム１０と、第１電子部品１１と、第１のワイヤ１３と、モールド樹脂２０とを備え、シャント抵抗１６を備えない構成とされていてもよい。このような構成の場合、第１電子部品１１と第１リード部１０１とが第１のワイヤ１３を介して電気的に接続されると共に、リードフレーム１０に少なくとも粗化領域１０１１が形成されていれば、樹脂剥離に伴うワイヤの断線が抑制された半導体装置となる。 Specifically, as shown in FIG. 8, a lead frame 10 having a first lead portion 101 and a second lead portion 102, a first electronic component 11, a first wire 13, and a molding resin 20 are provided. The shunt resistor 16 may be provided and the shunt resistor 16 may not be provided. In such a configuration, the first electronic component 11 and the first lead portion 101 are electrically connected via the first wire 13, and at least the roughened region 1011 is formed in the lead frame 10. For example, a semiconductor device in which wire breakage due to resin peeling is suppressed is obtained.

逆に、電子部品１１、１２やシャント抵抗１６の数を増やした構成とされる場合、リードフレーム１０のうち少なくともワイヤ１３〜１５の接合された部分から離れつつ、当該部分を囲む粗化領域が形成されていれば、ワイヤの断線が抑制された半導体装置となる。このように、リードフレーム１０もしくはシャント抵抗１６のうちワイヤとの接合部から離れて、当該接合部を囲む領域に粗化領域が形成された構成とされていれば、他の電子部品１１、１２やシャント抵抗１６の数やその配置等については適宜変更されてもよい。 On the contrary, when the number of the electronic components 11 and 12 and the shunt resistance 16 is increased, the roughened region surrounding the portion of the lead frame 10 is separated from at least the portion where the wires 13 to 15 are joined. If formed, the semiconductor device has a wire breakage suppressed. As described above, if the roughened region is formed in the region surrounding the bonding portion of the lead frame 10 or the shunt resistor 16 apart from the bonding portion with the wire, the other electronic components 11 and 12 are formed. The number of shunt resistors 16 and the arrangement thereof may be changed as appropriate.

（２）図９（ａ）ないし図９（ｃ）に示すように、第１のワイヤ１３がツイストボンディングされている場合には、これに併せて粗化領域１０１１の形成領域を適宜変更してもよい。例えば、図９（ａ）に示すように、粗化領域１０１１は、外郭形状が長方形状とされ、内郭形状が楕円形状とされてもよいし、図９（ｂ）に示すように、外郭形状と内郭形状とが共に楕円形状とされてもよい。また、図９（ｃ）に示すように、第１のワイヤ１３との接合部を複数の粗化領域で囲んだ構成とされてもよい。また、粗化領域１０１１の形成領域については、図９（ａ）ないし図９（ｃ）に示した例に限られず、適宜、他のパターンに変更されてもよい。上記の点については、シャント抵抗１６に形成する粗化領域１６ｂについても同様である。 (2) As shown in FIGS. 9A to 9C, when the first wire 13 is twist-bonded, the formation area of the roughened area 1011 is appropriately changed accordingly. Good. For example, as shown in FIG. 9A, the roughened area 1011 may have a rectangular outer shape and an elliptical inner shape, or as shown in FIG. 9B, an outer shape. Both the shape and the inner shape may be elliptical. Alternatively, as shown in FIG. 9C, the joint with the first wire 13 may be surrounded by a plurality of roughened regions. Further, the formation region of the roughened region 1011 is not limited to the example shown in FIGS. 9A to 9C, and may be appropriately changed to another pattern. The same applies to the roughened region 16b formed in the shunt resistor 16 with respect to the above points.

（３）図１０（ａ）、（ｂ）に示すように、粗化領域１０１１と別に、ワイヤボンディングの際の位置決めをする際に用いるボンディング用認識マーク５０を、レーザー照射によりこれらの粗化領域の近くに形成してもよい。これにより、別途、プレス加工などにより形成されていたボンディング用認識マーク５０を粗化領域の形成と共に行うことができ、製造工程を簡素化できる。 (3) As shown in FIGS. 10A and 10B, in addition to the roughened region 1011, a bonding recognition mark 50 used for positioning during wire bonding is provided on the roughened region by laser irradiation. It may be formed near. Accordingly, the bonding recognition mark 50, which has been separately formed by pressing or the like, can be performed together with the formation of the roughened region, and the manufacturing process can be simplified.

なお、ボンディング用認識マーク５０は、図１０（ａ）に示すように、粗化領域１０１１に非粗化領域を隔てて囲まれるように設けられてもよいし、図１０（ｂ）に示すように、粗化領域１０１１の外側に設けられてもよい。ボンディング用認識マーク５０の平面形状については、任意であり、適宜決定される。また、ボンディング用認識マーク５０は、粗化領域１６ｂの近くに形成されてもよく、この場合についても上記と同様である。 The bonding recognition mark 50 may be provided so as to be surrounded by the roughened region 1011 with a non-roughened region as shown in FIG. 10A, or as shown in FIG. In addition, it may be provided outside the roughened region 1011. The planar shape of the bonding recognition mark 50 is arbitrary and is appropriately determined. The bonding recognition mark 50 may be formed near the roughened region 16b, and the same applies to this case.

（４）上記各実施形態では、シャント抵抗１６が抵抗体１６２の表面を含む一面１６ａにおいて第３のワイヤ１５が接合された例について説明したが、これに限られず、脚部１６１のうち他の部位に第３のワイヤ１５が接合されていてもよい。例えば、法線方向Ｚから見て、一の脚部１６１のうち第３リード部１０３上の位置および他の脚部１６１のうち第２電子部品１２上の位置の２カ所に第３のワイヤ１５が接合されていてもよいし、他の位置に第３のワイヤ１５が接合されていてもよい。この際、シャント抵抗１６における電流値の検出精度を上げるために、法線方向Ｚから見て、２カ所の第３のワイヤ１５の接合部と抵抗体１６２との距離が等しくなるセンスボンディングとされることが好ましい。 (4) In each of the above embodiments, an example in which the third wire 15 is joined to the one surface 16a of the shunt resistor 16 including the surface of the resistor 162 has been described. However, the present invention is not limited to this, and other parts of the leg portion 161 may be used. The third wire 15 may be joined to the part. For example, when viewed from the normal direction Z, the third wire 15 is provided at two positions, that is, the position on the third lead portion 103 of the one leg 161 and the position on the second electronic component 12 of the other leg 161. May be joined, or the third wire 15 may be joined at another position. At this time, in order to improve the detection accuracy of the current value in the shunt resistor 16, the sense bonding is performed so that the distance between the bonding portion of the third wire 15 at two places and the resistor 162 is equal when viewed from the normal direction Z. Preferably.

（５）ここで、上記各実施形態の粗化領域を区別するため、便宜的に、粗化領域１０１１を第１粗化領域とし、粗化領域１６ｂを第２粗化領域とし、粗化領域１６ｃを第３粗化領域とし、粗化領域１０２１、１０３１を第４粗化領域とする。また、便宜的に、粗化領域１０１２、１０２２、１０３２、１０４１を第５粗化領域として、上記第２実施形態では、第１粗化領域ないし第５粗化領域が形成された例について説明した。 (5) Here, in order to distinguish the roughened regions of each of the above embodiments, for convenience, the roughened region 1011 is set as the first roughened region, the roughened region 16b is set as the second roughened region, and the roughened region is set. 16c is the third roughened area, and the roughened areas 1021 and 1031 are the fourth roughened areas. In addition, for convenience, the roughened regions 1012, 1022, 1032, and 1041 are used as the fifth roughened regions, and in the second embodiment, an example in which the first roughened region to the fifth roughened region are formed has been described. ..

しかし、半導体装置の構成要素によっては、第１粗化領域ないし第５粗化領域のうちの一部だけが形成されたものであればよい。例えば、シャント抵抗１６を搭載しない半導体装置においては、少なくとも第１粗化領域が形成された構成とされていれば、ワイヤの断線が抑制された半導体装置となる。 However, depending on the constituent elements of the semiconductor device, only a part of the first roughened region to the fifth roughened region may be formed. For example, in a semiconductor device in which the shunt resistor 16 is not mounted, if the configuration is such that at least the first roughened region is formed, it becomes a semiconductor device in which wire breakage is suppressed.

１０ リードフレーム
１０１１ 粗化領域
１１、１２ 電子部品
１３〜１５ ワイヤ
１６ シャント抵抗
１６２ 抵抗体
１６ｂ 粗化領域
２０ モールド樹脂
10 Lead Frame 1011 Roughened Areas 11 and 12 Electronic Components 13 to 15 Wire 16 Shunt Resistor 162 Resistor 16b Roughened Area 20 Mold Resin

Claims (6)

複数のリード部（１０１）を有するリードフレーム（１０）と、
前記複数のリード部のうちの一部と電気的に接続された第１のワイヤ（１３）と、
前記第１のワイヤと前記リード部のうち前記第１のワイヤと接合された接合部を含む一部の領域を封止するモールド樹脂（２０）と、
第１電子部品（１１）と、
前記第１電子部品とは異なる第２電子部品（１２）と、
前記第１のワイヤとは異なる第２のワイヤ（１４）および第３のワイヤ（１５）と、
シャント抵抗（１６）と、
電気接続部材（３０）と、を備え、
前記リード部のうち、前記モールド樹脂に封止される領域、かつ前記接合部と異なる領域であって、前記接合部から離れつつ、当該接合部を囲む領域には、マイクロオーダーの凹凸を有する第１粗化領域（１０１１）が形成されており、
前記リードフレームは、前記複数のリード部を複数の第１リード部として、前記複数の第１リード部と異なる部位であって、前記第１電子部品が搭載された第２リード部（１０２）と、前記第２電子部品が搭載されると共に、前記電気接続部材を介して前記第１電子部品と電気的に接続された第３リード部（１０３）と、前記シャント抵抗と接続された第４リード部（１０４）と、を有し、
前記第１電子部品および前記第２リード部の一部は、前記モールド樹脂に封止されており、
前記シャント抵抗は、前記第２電子部品と前記第４リード部とを架橋して、これらを電気的に接続しており、
前記第２のワイヤは、前記複数の第１リード部のうち前記第１のワイヤが接続されている前記第１リード部と異なるものと、前記第２電子部品と、を電気的に接続しており、
前記第３のワイヤは、前記複数の第１リード部のうち前記第１のワイヤもしくは前記第２のワイヤが接続されている前記第１リード部と異なるものと、前記シャント抵抗と、を電気的に接続しており、
前記第２電子部品、前記電気接続部材、前記シャント抵抗、前記第３リード部の一部および前記第４リード部の一部は、前記モールド樹脂に封止されており、
前記第１粗化領域は、前記第１リード部のうち前記第２のワイヤが接続された部分を囲む領域と、前記第１リード部のうち前記第３のワイヤが接続された部分を囲む領域と、を含み、
前記シャント抵抗のうち前記第３のワイヤが接続された部分を囲む領域は、マイクロオーダーの凹凸を有する第２粗化領域（１６ｂ）とされている、半導体装置。 A lead frame (10) having a plurality of lead portions (101);
A first wire (13) electrically connected to a part of the plurality of lead portions;
A mold resin (20) for sealing a part of the first wire and the lead portion including a joint portion joined to the first wire;
A first electronic component (11),
A second electronic component (12) different from the first electronic component,
A second wire (14) and a third wire (15) different from the first wire;
Shunt resistor (16),
An electrical connection member (30) ,
Of the lead portion, a region sealed with the mold resin, and a region different from the joint portion, which is apart from the joint portion and surrounds the joint portion has a micro-order unevenness . 1 roughened region (1011) is formed ,
The lead frame has a plurality of first lead portions as a plurality of first lead portions, and is a portion different from the plurality of first lead portions, and has a second lead portion (102) on which the first electronic component is mounted. A third lead portion (103) on which the second electronic component is mounted and which is electrically connected to the first electronic component via the electrical connection member, and a fourth lead which is connected to the shunt resistor. A part (104),
Part of the first electronic component and the second lead portion is sealed with the mold resin,
The shunt resistor bridges the second electronic component and the fourth lead portion to electrically connect them.
The second wire electrically connects the second electronic component different from the first lead part to which the first wire is connected, from the plurality of first lead parts, and the second electronic component. Cage,
Among the plurality of first lead portions, the third wire electrically differs from the first lead portion to which the first wire or the second wire is connected, and the shunt resistance. Connected to
The second electronic component, the electrical connection member, the shunt resistor, a portion of the third lead portion and a portion of the fourth lead portion are sealed with the mold resin,
The first roughened region surrounds a portion of the first lead portion to which the second wire is connected and a region of the first lead portion to surround the portion to which the third wire is connected. And including,
The semiconductor device , wherein a region of the shunt resistor that surrounds a portion to which the third wire is connected is a second roughened region (16b) having micro-order unevenness . 前記シャント抵抗のうち前記第２電子部品と対向する側の面であって、抵抗体（１６１）が配置された抵抗体部位と前記第２電子部品に接合された部分との間、および前記抵抗体部位と前記第４リード部に接合された部分との間には、マイクロオーダーの凹凸を有する第３粗化領域（１６ｃ）が形成されている請求項１に記載の半導体装置。 Of the surface of the shunt resistor facing the second electronic component, between the resistor portion where the resistor (161) is arranged and the portion joined to the second electronic component, and the resistor. The semiconductor device according to claim 1 , wherein a third roughened region (16c) having micro-order unevenness is formed between the body part and the part joined to the fourth lead part. 前記リードフレームのうち前記モールド樹脂に封止された領域であって、前記第２リード部のうち前記第１電子部品が搭載された面に対する法線方向から見て、前記第１電子部品が搭載された領域を囲む領域は、マイクロオーダーの凹凸を有する第４粗化領域（１０２１、１０３１）とされている請求項１または２に記載の半導体装置。 The first electronic component is mounted on the area of the lead frame that is sealed with the mold resin and is viewed from a direction normal to a surface of the second lead portion on which the first electronic component is mounted. The semiconductor device according to claim 1 , wherein a region surrounding the formed region is a fourth roughened region (1021, 1031) having micro-order unevenness. 前記リードフレームのうち前記モールド樹脂に封止された領域であって、前記第２リード部のうち前記第１電子部品が搭載された面に対する法線方向から見て、前記モールド樹脂の外郭線に接する領域を含む領域を囲む領域は、マイクロオーダーの凹凸を有する第５粗化領域（１０１２、１０２２、１０３２、１０４１）とされている請求項１ないし３のいずれか１つに記載の半導体装置。 A region of the lead frame sealed with the mold resin, which is an outline of the mold resin when viewed from a direction normal to a surface of the second lead portion on which the first electronic component is mounted. The semiconductor device according to claim 1, wherein a region surrounding a region including the contact region is a fifth roughened region (1012, 1022, 1032, 1041) having micro-order unevenness. 複数の第１リード部（１０１）を有するリードフレーム（１０）を用意することと、
前記複数の第１リード部のうちの一部に第１のワイヤ（１３）を接合することと、
前記第１のワイヤと前記第１リード部のうち前記第１のワイヤと接合された接合部を含む一部の領域を封止するモールド樹脂（２０）を形成することと、
第１電子部品（１１）を用意して前記リードフレームに搭載することと、
第２電子部品（１２）を用意して前記リードフレームに搭載することと、
シャント抵抗（１６）を前記リードフレーム上の２カ所を架橋して電気的に接続するように搭載することと、
前記第２電子部品と前記第１リード部とを第２のワイヤ（１４）を介して接合することと、
前記シャント抵抗と前記第１リード部とを第３のワイヤ（１５）を介して接合することと、
前記第１のワイヤないし前記第３のワイヤを接続する前に、前記第１リード部のうち当該これらのワイヤを接合する部分から離れつつ、当該部分を囲む領域にレーザー照射によりマイクロオーダーの凹凸を有する第１粗化領域（１０１１）を形成すると共に、前記シャント抵抗のうち前記第３のワイヤを接合する部分から離れつつ、当該部分を囲む領域に、レーザー照射によりマイクロオーダーの凹凸を有する第２粗化領域（１６ｂ）を形成することと、を含み、
前記リードフレームを用意することにおいては、前記リードフレームは、前記第１リード部に加えて、前記第１電子部品を搭載するための第２リード部（１０２）と、前記第２電子部品を搭載するための第３リード部（１０３）と、前記シャント抵抗を搭載するための第４リード部（１０４）とを有するものであり、
前記モールド樹脂を形成することにおいては、前記第１電子部品および前記第２リード部の一部と、前記第２電子部品、前記第２のワイヤ、前記第３のワイヤ、前記第３リード部の一部および前記第４リード部の一部とを封止し、
前記シャント抵抗を搭載することにおいては、前記第２電子部品と前記第４リード部とを架橋してこれらを電気的に接続するように前記シャント抵抗を搭載する、半導体装置の製造方法。 Preparing a lead frame (10) having a plurality of first lead portions (101);
Joining a first wire (13) to a part of the plurality of first lead portions;
Forming a molding resin (20) for sealing a part of the first wire and the first lead portion including a joint portion joined to the first wire;
Preparing a first electronic component (11) and mounting it on the lead frame;
Preparing a second electronic component (12) and mounting it on the lead frame;
Mounting a shunt resistor (16) so as to bridge two positions on the lead frame and electrically connect the two.
Bonding the second electronic component and the first lead portion via a second wire (14);
Joining the shunt resistor and the first lead portion via a third wire (15);
Before connecting the first wire to the third wire, apart from the portion of the first lead portion where the wires are joined, a region of the first lead portion surrounding the portion is irradiated with laser to make microscopic unevenness. While forming the first roughened region (1011) that has the second roughened region, apart from the portion of the shunt resistor to which the third wire is bonded, a region that surrounds the portion has a micro-order unevenness by laser irradiation. Forming a roughened region (16b) ,
In preparing the lead frame, the lead frame has a second lead portion (102) for mounting the first electronic component and the second electronic component, in addition to the first lead portion. A third lead portion (103) for mounting the shunt resistor and a fourth lead portion (104) for mounting the shunt resistor,
In forming the mold resin, a part of the first electronic component and the second lead portion and the second electronic component, the second wire, the third wire, and the third lead portion are included. Sealing a part and a part of the fourth lead portion,
In mounting the shunt resistor, a method of manufacturing a semiconductor device , wherein the shunt resistor is mounted so as to bridge the second electronic component and the fourth lead portion and electrically connect them . 前記シャント抵抗を搭載することにおいては、あらかじめ、前記シャント抵抗のうち前記第２電子部品に搭載する側の面であって、抵抗体（１６１）が形成された抵抗体部位を挟んだ二カ所以上の領域にレーザー照射によりマイクロオーダーの凹凸を有する粗化領域（１６ｃ）を形成する請求項５に記載の半導体装置の製造方法。 In mounting the shunt resistor, two or more positions on the surface of the shunt resistor on the side to be mounted on the second electronic component, which sandwiches the resistor portion where the resistor (161) is formed, are previously arranged. The method for manufacturing a semiconductor device according to claim 5 , wherein a roughened region (16c) having irregularities of a micro order is formed by laser irradiation in the region.
JP2017051488A 2017-03-16 2017-03-16 Semiconductor device and manufacturing method thereof Active JP6733585B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017051488A JP6733585B2 (en) 2017-03-16 2017-03-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017051488A JP6733585B2 (en) 2017-03-16 2017-03-16 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2018157023A JP2018157023A (en) 2018-10-04
JP6733585B2 true JP6733585B2 (en) 2020-08-05

Family

ID=63716857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017051488A Active JP6733585B2 (en) 2017-03-16 2017-03-16 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6733585B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115244684A (en) * 2020-03-11 2022-10-25 罗姆股份有限公司 Semiconductor device with a plurality of transistors
WO2023024700A1 (en) * 2021-08-26 2023-03-02 上海凯虹科技电子有限公司 Package, and lead frame and roughening method therefor
US12490500B2 (en) 2021-11-04 2025-12-02 Diodes Incorporated Semiconductor device and processes for making same
DE102023106492A1 (en) * 2023-03-15 2024-09-19 Ams-Osram International Gmbh LEAD FRAME, COMPONENT WITH A LEAD FRAME AND METHOD FOR PRODUCING A LEAD FRAME

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315167A (en) * 1988-03-01 1989-12-20 Oki Electric Ind Co Ltd Semiconductor device
JP2002203745A (en) * 2000-12-28 2002-07-19 Elna Co Ltd Chip type solid-state electrolytic capacitor
JP2007287765A (en) * 2006-04-13 2007-11-01 Denso Corp Resin-sealed semiconductor device
JP4472773B1 (en) * 2009-01-06 2010-06-02 日電精密工業株式会社 Lead frame manufacturing method and lead frame, heat sink manufacturing method and heat sink
JP5793902B2 (en) * 2011-03-19 2015-10-14 富士通株式会社 Electronic component lead terminal, electronic component, electronic component lead terminal manufacturing method, and electronic component lead terminal manufacturing apparatus
JP5397417B2 (en) * 2011-05-30 2014-01-22 株式会社デンソー Semiconductor device and driving device using the same
JP5083472B1 (en) * 2012-01-25 2012-11-28 パナソニック株式会社 LED package manufacturing method
JP5983700B2 (en) * 2013-12-09 2016-09-06 株式会社デンソー Semiconductor device, method for manufacturing the same, and composite molded body
EP3128550B1 (en) * 2014-04-04 2020-11-04 Mitsubishi Electric Corporation Semiconductor device
JP2017045875A (en) * 2015-08-27 2017-03-02 日本精工株式会社 Semiconductor module and manufacturing method thereof

Also Published As

Publication number Publication date
JP2018157023A (en) 2018-10-04

Similar Documents

Publication Publication Date Title
JP5928485B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6733585B2 (en) Semiconductor device and manufacturing method thereof
CN101253627B (en) Circuit device and method for manufacturing same
JP4516320B2 (en) LED board
KR20090052688A (en) Power device package and manufacturing method thereof
KR960012397A (en) Manufacturing method of chip size package type semiconductor device
JPH05129473A (en) Resin-sealed surface mount semiconductor device
JP4967701B2 (en) Power semiconductor device
US20030038346A1 (en) Electronic component having a semiconductor chip, system carrier, and methods for producing the electronic component and the semiconductor chip
JP2021072329A (en) Power semiconductor device
WO2006109566A1 (en) Semiconductor device
JP2006165411A (en) Semiconductor device and manufacturing method thereof
KR20160085672A (en) Semiconductor package by using ultrasonic welding and methods of fabricating the same
JP2009164240A (en) Semiconductor device
CN111492468A (en) Electronic device and method for manufacturing the same
KR101297662B1 (en) Manufacture method of lead frame
JP2011003818A (en) Mold package
KR20070049964A (en) Power semiconductor module
JP3923661B2 (en) Semiconductor device
JP6179003B2 (en) Semiconductor device
JP3851541B2 (en) Chip component and manufacturing method thereof
JP6407042B2 (en) Semiconductor device and manufacturing method thereof
JP5037398B2 (en) Semiconductor device
JP2004266109A (en) Circuit board for IC card, IC module and method of manufacturing the same
JP3172393B2 (en) Hybrid integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200622

R151 Written notification of patent or utility model registration

Ref document number: 6733585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250