[go: up one dir, main page]

JP6650572B2 - 回路保護素子の製造方法 - Google Patents

回路保護素子の製造方法 Download PDF

Info

Publication number
JP6650572B2
JP6650572B2 JP2015030474A JP2015030474A JP6650572B2 JP 6650572 B2 JP6650572 B2 JP 6650572B2 JP 2015030474 A JP2015030474 A JP 2015030474A JP 2015030474 A JP2015030474 A JP 2015030474A JP 6650572 B2 JP6650572 B2 JP 6650572B2
Authority
JP
Japan
Prior art keywords
forming
circuit protection
portions
fusing
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015030474A
Other languages
English (en)
Other versions
JP2016152193A (ja
Inventor
智幸 鷲崎
智幸 鷲崎
和俊 松村
和俊 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2015030474A priority Critical patent/JP6650572B2/ja
Publication of JP2016152193A publication Critical patent/JP2016152193A/ja
Application granted granted Critical
Publication of JP6650572B2 publication Critical patent/JP6650572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fuses (AREA)

Description

本発明は、過電流が流れると回路を遮断して各種電子機器を保護する回路保護素子の製造方法に関するものである。
従来のこの種の回路保護素子の製造方法は、図4に示すように、絶縁基板1の上面の両端部に一対の電極2を形成した後、この一対の上面電極2と電気的に接続されるエレメント部3を形成し、その後、このエレメント部3をレーザで切削してエレメント部3を貫通する溶断部形成用トリミング溝4を形成し、溶断部形成用トリミング溝4で囲まれた溶断部5を設けるようにしていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2005−222762号公報
上記した従来の回路保護素子の製造方法においては、定格電流に応じて都度エレメント部3の厚みや溶断部5の体積等を変えるようにしているため、歩留まりが悪化するという課題を有していた。
本発明は上記従来の課題を解決するもので、歩留まりを向上させることができる回路保護素子の製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は、複数の縦方向および横方向の分割部を有するシート状絶縁基板を用意する工程と、前記シート状絶縁基板の前記縦方向の分割部を跨ぐように上面電極を複数形成し、前記縦方向および横方向の分割部で囲まれた複数の素子部において前記上面電極間を橋絡するエレメント部を形成する工程と、前記エレメント部にレーザによって溶断部形成用トリミング溝および抵抗値調整用トリミング溝を形成する工程とを備え、前記シート状絶縁基板上において全ての前記複数の素子部に同時にめっきすることによって前記エレメント部を形成するようにし、全ての前記複数の素子部の前記エレメント部に前記溶断部形成用トリミング溝を形成した後、前記複数の素子部に前記抵抗値調整用トリミング溝を形成するようにしている。
以上のように本発明の回路保護素子の製造方法は、全ての素子部に同時にめっきすることによってエレメント部を形成するようにしているため、各素子部のエレメント部の厚みを略等しくすることができ、これにより、溶断部形成用トリミング溝の位置を変えさえすれば定格電流に応じた回路保護素子を得ることができるため、1つのシート状絶縁基板において複数の定格電流に対応した回路保護素子を得ることができ、この結果、歩留まりを向上させることができるという優れた効果を奏するものである。
本発明の一実施の形態における回路保護素子の断面図 同回路保護素子の一部切欠上面図 (a)(b)同回路保護素子の製造方法の一部を示す一部切欠上面図 従来の回路保護素子の上面図
以下、本発明の一実施の形態における回路保護素子について、図面を参照しながら説明する。
図1は本発明の一実施の形態における回路保護素子の断面図、図2は同回路保護素子の同一部切欠上面図である。
本発明の一実施の形態における回路保護素子は、図1、図2に示すように、絶縁基板11と、この絶縁基板11の上面の両端部に設けられた一対の上面電極12と、この一対の上面電極12間を橋絡するように形成され、かつ前記一対の上面電極12と電気的に接続されるエレメント部13と、このエレメント部13と前記絶縁基板11との間に設けられた下地層14と、前記エレメント部13を覆うように設けられた絶縁層15と、絶縁基板11の端面にエレメント部13と接続する端面電極16とを備えた構成としているものである。
また、エレメント部13には、一対の溶断部形成用トリミング溝17と抵抗値調整用トリミング溝18が形成されるもので、これにより、エレメント部13は蛇行状となっている。さらに、一対の溶断部形成用トリミング溝17で囲まれた部分に溶断部19が構成されている。そして、材質が同じであれば溶断部19の体積(厚み×上面視での面積)に応じて定格電流が変わる。なお、図2においては絶縁層15、端面電極16を省略している。
次に、本発明の一実施の形態における回路保護素子の製造方法について説明する。
図3(a)において、まず、Al23を55%〜96%含有するアルミナで方形状に構成されたシート状絶縁基板21を用意する。このシート状絶縁基板21の上面には、複数の縦方向の分割部22aおよび複数の横方向の分割部22bを有している。この縦方向の分割部22aと横方向の分割部22bとで囲まれた部分が個片状の回路保護素子となる素子部23である。シート状絶縁基板21は個片状も回路保護素子(素子部23)における絶縁基板11となる。
なお、図3においては、説明を簡単にするために、3本の縦方向の分割部22a、4本の横方向の分割部22bを形成し、素子部23を6個設けたものを示す。また、縦方向、横方向の分割部22a、22bは分割用の溝であってもよいが、シート状絶縁基板21が湾曲してめっき厚みが場所によって異なることがないようにする必要がある。
次に、縦方向の分割部22aを跨ぐように銀ペーストまたは銀を主成分とする銀パラジウム合金導体ペーストを印刷して焼成することにより上面電極12を複数形成する。これにより、各素子部23の両端部に一対の上面電極12が形成される。
この後、各素子部23の中央部に、ガラス、シリコン樹脂等からなる下地層14を形成する(図3では図示せず)。
さらに、実装時の安定性を確保するために、シート状絶縁基板21の裏面における前記上面電極12と対向する位置に、銀ペーストまたは銀を主成分とする銀パラジウム合金導体ペーストを印刷して焼成することにより裏面電極(図示せず)を形成してもよい。
次に、下地層14および一対の上面電極12の上面にエレメント部13を形成する。なお、このエレメント部13は一対の上面電極12間を橋絡して一対の上面電極12と電気的に接続されるように構成する。
そして、このエレメント部13は、図1において、まず、Ti、Cu、TiあるいはCr、CuNiを順番にスパッタすることにより第1のエレメント部13aを設け、その後、この第1のエレメント部13aをめっき核として第1のエレメント部13aの上面にNi、Cu、Agを無電解めっきまたは電解めっきして第2のエレメント部13bを設けることにより形成される。なお、Ni、Cu、Agは単体であってもよいし、合金であってもよいし、積層してもよい。さらに、第1のエレメント部13aは無くてもよい。
このとき、シート状絶縁基板21上の素子部23全てに同時にめっきをし、全ての素子部23のエレメント部13のめっき厚みを略同一になるようにする。ここで、全ての素子部23とは、ダミー部分を除いた実質的に回路保護素子となる全体の部分をいう。ただし、めっき厚みがより同一となり易いシート状絶縁基板21の中央部のみを使用するのが好ましい。また、めっき厚みが厚くなりそうな箇所に、めっきが付き難くさせるための遮蔽物を配置し、めっき厚みが同一になるようにしてもよい。
次に、各素子部23のエレメント部13に、一対の溶断部形成用トリミング溝17を形成し、かつ溶断部19を設ける。このとき、要望された定格電流とその数量に応じて、溶断部形成用トリミング溝17の位置を調整する。
次に、図3(b)に示すように、全ての素子部23のエレメント部13に一対の溶断部形成用トリミング溝17を形成した後に、各素子部23の一対の電極12間の抵抗値を測定し、所定の抵抗値になるように抵抗値調整用トリミング溝18をエレメント部13に形成する。
このように、全ての素子部23のエレメント部13に溶断部形成用トリミング溝17を形成した後に、抵抗値調整用トリミング溝18を形成すれば、溶断部形成用トリミング溝17の形成時に発生する熱が拡散しエレメント部13が低温化した後で抵抗値調整用トリミング溝18を形成できるため、溶断部形成用トリミング溝17形成時の発熱によるエレメント部13の抵抗値変化が無い状態で抵抗値調整でき、これにより、高精度の抵抗値が得られる。
すなわち、抵抗値調整用トリミング溝18を形成しようとした時には、溶断部形成用トリミング溝17の形成時に発生する熱がエレメント部13全体に逃げているため、エレメント部13は高温とならない。そして、このエレメント部13が高温にならないことから、エレメント部13の抵抗値は理論値に近づくため、所定の抵抗値になるようにエレメント部13の抵抗値を測定しながら抵抗値調整用トリミング溝18を形成すると、所定の抵抗値に極めて近い抵抗値が得られる。
なお、上記図3(b)においては、抵抗値調整用トリミング溝18を2本形成したものについて説明したが、他の本数でも構わない。
次に、シリコン等の樹脂を少なくとも溶断部19を覆うように形成して絶縁層15を形成する。
次に、シート状絶縁基板21を、複数の縦方向の分割部22aおよび複数の横方向の分割部22bで分割して個片状の素子部23を複数形成するとともに、各素子部23の両端部においてエレメント部13の一部と重なるように樹脂銀ペーストを塗布して硬化させることにより端面電極16を形成する。
最後に、前記端面電極16の表面に、ニッケルと錫の2層構造からなるめっき膜(図示せず)を形成して、本発明の一実施の形態における回路保護素子を製造する。
上記したように本発明の一実施の形態においては、シート状絶縁基板21上において全ての素子部23に同時にめっきすることによってエレメント部13を形成するようにしているため、各素子部23のエレメント部13の厚みを略等しくすることができ、これにより、溶断部形成用トリミング溝17の位置を変えさえすれば定格電流に応じた回路保護素子を得ることができるため、1つのシート状絶縁基板21において複数の定格電流に対応した回路保護素子を得ることができ、この結果、定格電流に応じて都度エレメント部13の厚み等を変えることをせずに済むため、歩留まりを向上させることができるという効果が得られるものである。
例えば、図3では、紙面上段の素子部23においては、一対の溶断部形成用トリミング溝17がオーバーラップしている寸法が長く、中段の素子部23においては、一対の溶断部形成用トリミング溝17がオーバーラップしている寸法が短く、下段の素子部23においては、一対の溶断部形成用トリミング溝17間の距離が長く、それぞれ溶断部19の上面視での面積が異なっており、さらに、各エレメント部13の厚みは略同一であるため、各々溶断部19の体積が異なり、3種類の定格電流に応じたものを同時に得ることができる。
よって、一対の溶断部形成用トリミング溝17の位置を変えて溶断部19の面積を変化させるだけで、容易かつ安価に2種類以上の異なる定格電流が得られる。
そして、例えば、1つのシート状絶縁基板21で得られる回路保護素子の全個数の1/3が低電流、2/3が高電流のものを受注したような場合でも、無駄なく対応できる。
本発明に係る回路保護素子の製造方法は、歩留まりを向上させることができるという効果を有するものであり、特に過電流が流れると回路を遮断して各種電子機器を保護する回路保護素子等において有用となるものである。
12 上面電極
13 エレメント部
17 溶断部形成用トリミング溝
18 抵抗値調整用トリミング溝
21 シート状絶縁基板
22a 縦方向の分割部
22b 横方向の分割部
23 素子部

Claims (2)

  1. 複数の縦方向および横方向の分割部を有するシート状絶縁基板を用意する工程と、前記シート状絶縁基板の前記縦方向の分割部を跨ぐように上面電極を複数形成し、前記縦方向および横方向の分割部で囲まれた複数の素子部において前記上面電極間を橋絡するエレメント部を形成する工程と、前記エレメント部にレーザによって溶断部形成用トリミング溝および抵抗値調整用トリミング溝を形成する工程とを備え、前記シート状絶縁基板上において全ての前記複数の素子部に同時にめっきすることによって前記エレメント部を形成するようにし、全ての前記複数の素子部の前記エレメント部に前記溶断部形成用トリミング溝を形成した後、前記複数の素子部に前記抵抗値調整用トリミング溝を形成するようにした回路保護素子の製造方法。
  2. 2種類以上の異なる定格電流の回路保護素子を作製するようにした請求項1に記載の回路保護素子の製造方法。
JP2015030474A 2015-02-19 2015-02-19 回路保護素子の製造方法 Active JP6650572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015030474A JP6650572B2 (ja) 2015-02-19 2015-02-19 回路保護素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015030474A JP6650572B2 (ja) 2015-02-19 2015-02-19 回路保護素子の製造方法

Publications (2)

Publication Number Publication Date
JP2016152193A JP2016152193A (ja) 2016-08-22
JP6650572B2 true JP6650572B2 (ja) 2020-02-19

Family

ID=56696686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015030474A Active JP6650572B2 (ja) 2015-02-19 2015-02-19 回路保護素子の製造方法

Country Status (1)

Country Link
JP (1) JP6650572B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964478B2 (ja) * 1988-08-03 1999-10-18 コーア株式会社 表面実装型チップ状ヒューズ抵抗器とその製造方法
JPH07122406A (ja) * 1993-10-22 1995-05-12 Hokuriku Electric Ind Co Ltd チップ状ヒューズ抵抗器とその製造方法
JP4465759B2 (ja) * 1999-12-14 2010-05-19 パナソニック株式会社 ヒューズ抵抗器
JP2003234057A (ja) * 2003-03-10 2003-08-22 Koa Corp ヒューズ抵抗器およびその製造方法
JP4383912B2 (ja) * 2004-02-04 2009-12-16 釜屋電機株式会社 チップ型ヒューズ及びその製造方法
JP5287154B2 (ja) * 2007-11-08 2013-09-11 パナソニック株式会社 回路保護素子およびその製造方法
JP5264376B2 (ja) * 2008-09-11 2013-08-14 矢崎総業株式会社 ヒューズ及びその製造方法
JP2010236054A (ja) * 2009-03-31 2010-10-21 Fujitsu Semiconductor Ltd 半導体装置の製造方法およびメッキ処理装置
JP2012064678A (ja) * 2010-09-15 2012-03-29 Dainippon Printing Co Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
JP2016152193A (ja) 2016-08-22

Similar Documents

Publication Publication Date Title
JP7546012B2 (ja) チップ抵抗器
KR20180047411A (ko) 저항 소자 및 저항 소자 어셈블리
US10109398B2 (en) Chip resistor and method for producing same
JP6754941B2 (ja) 回路保護素子およびその製造方法
JP6371080B2 (ja) チップ抵抗器の製造方法
KR101892751B1 (ko) 칩 저항기 및 그 제조 방법
JP6650572B2 (ja) 回路保護素子の製造方法
US11189402B2 (en) Metal plate resistor and manufacturing method thereof
US9668348B2 (en) Multi-terminal electronic component, method of manufacturing the same, and board having the same
JP2013197002A (ja) 回路保護素子
CN209691684U (zh) 电路保护元件
JPWO2018147014A1 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP2011159410A (ja) 回路保護素子
JP5458789B2 (ja) 回路保護素子
JP4729398B2 (ja) チップ抵抗器
CN113826173B (zh) 电阻器
JP4460442B2 (ja) 四端子構造の抵抗器
JP2015095573A (ja) チップ状電子部品の製造方法
JP2012015037A (ja) 回路保護素子
JP2013115106A (ja) チップ抵抗器
CN204537969U (zh) 电路保护元件
JP5135745B2 (ja) チップ部品およびその製造方法
JP6454870B2 (ja) 回路保護素子およびその製造方法
JP6811375B2 (ja) 回路保護素子およびその製造方法
WO2020170750A1 (ja) 抵抗器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190115

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R151 Written notification of patent or utility model registration

Ref document number: 6650572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151