JP6572765B2 - Ｄ級アンプ回路 - Google Patents

Description

本発明は、Ｄ級アンプの出力段に適用されるＤ級アンプ回路に関する。

下記の特許文献１に、ブリッジドトランスレス（ＢＴＬ）出力方式のＤ級アンプの出力段に適用されるローパスフィルタが開示されている。ＢＴＬ出力方式のＤ級アンプでは、正極性出力及び負極性出力に対して、それぞれローパスフィルタが挿入される。このローパスフィルタは、パルス幅変調信号から、パルス幅変調のスイッチング周波数成分を除去することにより、オーディオ信号を抽出する。

特開２００３−１２４０２９号公報

従来のローパスフィルタでは、Ｄ級アンプのスイッチング周波数程度の低周波数域において、十分なノイズ抑制効果が得られない。スイッチング周波数程度の低周波数域におけるノイズ抑制効果を高めるためには、ローパスフィルタのコンデンサの容量を大きくしなければならない。ところが、コンデンサの容量を大きくすると、過電流によってＤ級アンプの損傷が生じやすくなってしまう。

本発明の目的は、ローパスフィルタのコンデンサの容量増を抑制しつつ、スイッチング周波数域のノイズ抑制効果を高めることができるＤ級アンプ回路を提供することである。

本発明の第１の観点によるＤ級アンプ回路は、
ディファレンシャルモードの信号電流が流れる第１の信号線路及び第２の信号線路と、
前記第１の信号線路に挿入された第１のローパスフィルタと、
前記第２の信号線路に挿入された第２のローパスフィルタと、
第１のインダクタと第１のコンデンサとの直列回路からなり、前記第１の信号線路とグランドとの間に挿入された第１の分流回路と、
第２のインダクタと第２のコンデンサとの直列回路からなり、前記第２の信号線路とグランドとの間に挿入された第２の分流回路と
を有し、
前記第１のインダクタと前記第２のインダクタとは、電流のコモンモード成分による磁束が弱め合うように結合しており、
前記第１の信号線路及び前記第２の信号線路の一端に入力されるディファレンシャルモードの前記信号電流は、パルス幅変調されており、
前記第１のローパスフィルタ、前記第２のローパスフィルタ、前記第１の分流回路、及び前記第２の分流回路の、コモンモード成分の電流に対する共振周波数と反共振周波数との平均値が、パルス幅変調された前記信号電流のスイッチング周波数以上である。

第１のインダクタと第２のインダクタとが、電流のコモンモード成分による磁束が弱め合うように結合しているため、コモンモード成分の電流に対する第１の分流回路と第２の分流回路との合成インピーダンスが、ディファレンシャルモード成分の電流に対する合成インピーダンスより小さくなる。このため、ディファレンシャルモードの信号電流がグランドに流入することを抑制し、かつコモンモードノイズをグランドに流すことができる。これにより、スイッチング周波数程度の低周波域において、コモンモードのノイズの抑制効果を高めることができる。

特に、スイッチング周波数域におけるコモンモードノイズ抑制効果を高めることができる。

本発明の第２の観点によるＤ級アンプ回路においては、第１観点によるＤ級アンプ回路の構成に加えて、
前記第１のインダクタの自己インダクタンスと前記第２のインダクタの自己インダクタンスとが同一である。

コモンモードノイズ抑制効果を、より高めることができる。

本発明の第３の観点によるＤ級アンプ回路においては、第１または第２の観点によるＤ級アンプ回路の構成に加えて、
前記第１のインダクタ及び前記第２のインダクタは、共通の巻芯に、相互に逆向きに巻かれたコイルで構成され、前記第１の信号線路及び前記第２の信号線路を流れる電流のコモンモード成分が、前記第１のインダクタのコイル及び前記第２のインダクタのコイルに流れることによって、相互に逆向きの磁界が発生する。

本発明の第４の観点によるＤ級アンプ回路においては、第１または第２の観点によるＤ級アンプ回路の構成に加えて、
前記第１のインダクタ及び前記第２のインダクタは、共通の巻芯に、相互に同一の向きに巻かれたコイルで構成され、前記第１の信号線路及び前記第２の信号線路を流れる電流のコモンモード成分が、前記第１のインダクタのコイル及び前記第２のインダクタのコイルに流れることによって、相互に逆向きの磁界が発生する。

第４の観点または第５の観点による構成を採用することにより、電流のコモンモード成分による磁束が弱め合うように結合している第１のインダクタと第２のインダクタとを実現することができる。

第１のインダクタと第２のインダクタとが、電流のコモンモード成分による磁束が弱め合うように結合しているため、コモンモード成分の電流に対する第１の分流回路と第２の分流回路との合成インピーダンスが、ディファレンシャルモード成分の電流に対する合成インピーダンスより小さくなる。このため、ディファレンシャルモードの信号電流がグランドに流入することを抑制し、かつコモンモードノイズをグランドに流すことができる。これにより、スイッチング周波数程度の低周波域において、コモンモードノイズの抑制効果を高めることができる。

図１は、実施例１によるＢＴＬ出力方式のＤ級アンプ回路の等価回路図である。 図２は、実施例１によるＤ級アンプ回路に用いられる第１のインダクタ及び第２のインダクタを１パッケージに収めた回路部品の斜視図である。 図３Ａは、Ｄ級アンプ回路におけるコモンモードノイズの透過率スペクトルのシミュレーション結果を示すグラフであり、図３Ｂ及び図３Ｃは、シミュレーション対象となる比較例によるＤ級アンプ回路の等価回路図であり、図３Ｄは、シミュレーション対象となる実施例１によるＤ級アンプ回路の等価回路図である。 図４Ａは、Ｄ級アンプ回路におけるコモンモードノイズの透過率スペクトルのシミュレーション結果を示すグラフであり、図４Ｂ及び図４Ｃは、シミュレーション対象となる実施例１によるＤ級アンプ回路の等価回路図である。 図５は、実施例２によるＤ級アンプ回路の等価回路図である。 図６は、実施例２によるＤ級アンプ回路に用いられる第１のインダクタ及び第２のインダクタを１パッケージに収めた回路部品の斜視図である。

図１に、実施例１によるＢＴＬ出力方式のＤ級アンプ回路の等価回路図を示す。パルス幅変調回路１０に音声信号Ｓａが入力される。パルス幅変調回路１０は、音声信号Ｓａのレベルに応じたパルス幅を持つ２つのパルス幅変調信号（ＰＷＭ信号）ＰＷＭ１、ＰＷＭ２を出力する。２つのＰＷＭ信号ＰＷＭ１、ＰＷＭ２は、互いに補完する形の波形を有する。

ＰＷＭ信号ＰＷＭ１、ＰＷＭ２は、それぞれ第１のゲートドライバ１１及び第２のゲートドライバ１２を介して、第１のスイッチング回路１３及び第２のスイッチング回路１４の制御端子に入力される。第１のスイッチング回路１３及び第２のスイッチング回路１４の各々は、ｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴとの直列回路を含む。この直列回路の一端に電源電圧ＶＤＤが印加され、他端がグランドＧＮＤに接続される。第１のスイッチング回路１３及び第２のスイッチング回路１４のｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴとの相互接続点を、それぞれ第１の端子Ｔ１及び第２の端子Ｔ２ということとする。

第１の端子Ｔ１が、第１の信号線路２０を介して第１の出力端子ＴＯ１に接続されており、第２の端子Ｔ２が、第２の信号線路３０を介して第２の出力端子ＴＯ２に接続されている。第１の出力端子ＴＯ１と第２の出力端子ＴＯ２との間に負荷５０が接続される。負荷５０は、例えば電気信号を音波に変換するスピーカである。

第１の端子Ｔ１から出力された電気信号は、第１の信号線路２０、第１の出力端子ＴＯ１、負荷５０、第２の出力端子ＴＯ２、及び第２の信号線路３０を通って第２の端子Ｔ２に戻る。第１の信号線路２０と第２の信号線路３０とには、ディファレンシャルモードの信号電流Ｉｄが流れる。

第１の信号線路２０に第１のローパスフィルタ２１が挿入されており、第２の信号線路３０に第２のローパスフィルタ３１が挿入されている。第１のローパスフィルタ２１は、例えば第１の信号線路２０に直列に挿入されたインダクタＬ３と、第１の信号線路２０とグランドＧＮＤとの間に挿入されたコンデンサＣ３とを含む。第２のローパスフィルタ３１は、例えば第２の信号線路３０に直列に挿入されたインダクタＬ４と、第２の信号線路３０とグランドＧＮＤとの間に挿入されたコンデンサＣ４とを含む。

第１の分流回路２２が、第１の信号線路２０とグランドＧＮＤとの間に接続されている。第２の分流回路３２が、第２の信号線路３０とグランドＧＮＤとの間に接続されている。第１の分流回路２２は、一例として、第１のローパスフィルタ２１と負荷５０との間において、第１の信号線路２０に接続されている。第２の分流回路３２は、一例として、第２のローパスフィルタ３１と負荷５０との間において、第２の信号線路３０に接続されている。

第１の分流回路２２は、第１のインダクタＬ１と第１のコンデンサＣ１との直列回路からなる。第２の分流回路３２は、第２のインダクタＬ２と第２のコンデンサＣ２との直列回路からなる。第１のインダクタＬ１と第２のインダクタＬ２とは、電流のコモンモード成分による磁束が相互に弱め合うように結合している。このような結合は、「負結合」と呼ばれる。第１の分流回路２２及び第２の分流回路３２を流れる電流のコモンモード成分に対する共振周波数が、Ｄ級アンプのスイッチング周波数とほぼ等しくなるように、第１のインダクタＬ１、第１のコンデンサＣ１、第２のインダクタＬ２、第２のコンデンサＣ２の素子定数、及び第１のインダクタＬ１と第２のインダクタＬ２との相互インダクタンスが設定されている。

ここで、電流のコモンモード成分とは、第１の分流回路２２及び第２の分流回路３２に流れる電流のうち、同一方向に流れる成分を意味する。例えば、第１の信号線路２０からグランドＧＮＤに向かって第１の分流回路２２に流れる電流をＩ１と表し、第２の信号線路３０からグランドＧＮＤに向かって第２の分流回路３２に流れる電流をＩ２と表す。第１の分流回路２２及び第２の分流回路３２を流れる電流のコモンモード成分をＩｃと表し、ディファレンシャルモード成分をＩｄと表すと、以下の関係式が成り立つ。
Ｉ１＝Ｉｄ＋（１／２）Ｉｃ
Ｉ２＝−Ｉｄ＋（１／２）Ｉｃ

上記関係式から、第１の分流回路２２と第２の分流回路３２とを流れる電流のコモンモード成分Ｉｃは、以下の式で表される。
Ｉｃ＝Ｉ１＋Ｉ２

図２に、第１のインダクタＬ１及び第２のインダクタＬ２を１パッケージに収めた回路部品の斜視図を示す。巻芯３５に巻き付けられた２本のワイヤにより、２つのコイル４１、４２が形成されている。図２では、一方のコイル４１を実線で表し、他方のコイル４２を破線で表している。一方のコイル４１が第１のインダクタＬ１に対応し、他方のコイル４２が第２のインダクタＬ２に対応する。２つのコイル４１、４２は、相互に逆向きに巻かれている。言い換えると、一方のコイル４１が右手巻きであり、他方のコイル４２が左手巻きである。巻芯３５の両端に、それぞれ鍔部３６が装着されている。鍔部３６の各々に、外部電極３７、３８が形成されている。

一方の外部電極３７が第１のインダクタＬ１の端子となり、他方の外部電極３８が第２のインダクタＬ２の端子となる。図２では、第１のインダクタＬ１及び第２のインダクタＬ２として巻線型のものを示したが、積層型または薄膜型のものを用いることも可能である。

次に、上記実施例１の優れた効果について説明する。第１のローパスフィルタ２１のインダクタＬ３と第２のローパスフィルタ３１のインダクタＬ３とのインダクタンスにばらつきがあると、ディファレンシャルモードとコモンモードとの間のモード変換によって、第１の信号線路２０及び第２の信号線路３０を流れる電流のコモンモード成分が増加する。特に、Ｄ級アンプのスイッチング周波数及びその高調波の周波数域のコモンモード成分が増加する。このコモンモード成分は、「コモンモードノイズ」と呼ばれる。コモンモードノイズが負荷５０まで流入すると、負荷５０までの配線を流れるコモンモードノイズに起因して電磁放射ノイズが発生する。

実施例１においては、第１のインダクタＬ１と第２のインダクタＬ２との結合が負結合であるため、第１の分流回路２２及び第２の分流回路３２を流れる電流のコモンモード成分に対するインピーダンスが、ディファレンシャルモード成分に対するインピーダンスより小さい。このため、第１の信号線路２０及び第２の信号線路３０を流れるコモンモードノイズ電流が、第１の分流回路２２及び第２の分流回路３２を経由してグランドＧＮＤに流れ易い。この結果、負荷５０に流入するコモンモードノイズ電流が小さくなることにより、電磁放射ノイズの発生を抑制することができる。

コモンモードノイズの低減効果を高めるために、第１のインダクタＬ１の自己インダクタンスと、第２のインダクタＬ２の自己インダクタンスとを等しくし、第１のコンデンサＣ１のキャパシタンスと第２のコンデンサＣ２のキャパシタンスとを等しくすることが好ましい。

さらに、第１の分流回路２２及び第２の分流回路３２を流れる電流のコモンモード成分に対する共振周波数が、Ｄ級アンプのスイッチング周波数とほぼ等しいため、スイッチング周波数域のコモンモードノイズ電流に対するインピーダンスが特に小さくなる。このため、スイッチング周波数域において、特に高いノイズ抑制効果が得られる。

第１のインダクタＬ１及び第２のインダクタＬ２を省略して、第１の分流回路２２を第１のコンデンサＣ１のみで構成し、第２の分流回路３２を第２のコンデンサＣ２のみで構成しても、負荷５０に流入するコモンモードノイズを低減する効果が得られる。ところが、第１のインダクタＬ１及び第２のインダクタＬ２を省略した構成では、ディファレンシャルモードの音声信号も、第１の分流回路２２及び第２の分流回路３２を介してグランドＧＮＤに流れ易くなってしまう。

第１の分流回路２２及び第２の分流回路３２に、それぞれ第１のインダクタＬ１及び第２のインダクタＬ２を配置しても、両者が結合していない場合には、第１の分流回路２２及び第２の分流回路３２の、ディファレンシャルモードの音声信号に対するインピーダンスが十分高くならない。このため、ディファレンシャルモードの音声信号が、第１の分流回路２２及び第２の分流回路３２を介してグランドＧＮＤに流れ易くなってしまう。

実施例１では、第１の分流回路２２及び第２の分流回路３２を流れる電流のディファレンシャルモード成分に対して、第１のインダクタＬ１及び第２のインダクタＬ２が正結合となる相互インダクタンスを有する。このため、第１のインダクタＬ１及び第２のインダクタＬ２は、ディファレンシャルモード成分に対して高いインピーダンスを示す。高インピーダンスのため、第１の信号線路２０及び第２の信号線路３０を流れるディファレンシャルモードの音声信号は、第１の分流回路２２及び第２の分流回路３２を通ってグランドＧＮＤに流れ難い。

音声信号がグランドＧＮＤに流れると、過電流によるＤ級アンプの損傷が生じる懸念が高まる。実施例１では、第１の分流回路２２及び第２の分流回路３２が、ディファレンシャルモードの音声信号に対して高いインピーダンスを示すため、過電流に起因するＤ級アンプの損傷が抑制される。

次に、図３Ａから図３Ｄまでの図面を参照して、実施例１によるＤ級アンプ回路、及び比較例によるＤ級アンプ回路のコモンモードノイズ抑制効果にシミュレーションを行った結果について説明する。

図３Ａは、Ｄ級アンプ回路におけるコモンモードノイズの透過率のシミュレーション結果を示す。横軸は周波数を単位「ＭＨｚ」で表し、縦軸は透過率を単位「ｄＢ」で表す。図３Ａの破線３Ｂ、実線３Ｃ、及び実線３Ｄは、それぞれ図３Ｂに示した比較例、図３Ｃに示した比較例、及び図３Ｄに示した実施例１によるＤ級アンプ回路の透過率を示す。

図３Ｂ及び図３Ｃに示した比較例では、実施例１によるＤ級アンプ回路の第１の分流回路２２及び第２の分流回路３２（図１）が設けられていない。その他の回路構成は、実施例１によるＤ級アンプ回路の構成と同一である。図３Ｂに示した比較例では、インダクタＬ３、Ｌ４のインダクタンスが１０μＨであり、コンデンサＣ３、Ｃ４のキャパシタンスが１μＦである。図３Ｃに示した比較例では、インダクタＬ３、Ｌ４のインダクタンスが２．７μＨであり、コンデンサＣ３、Ｃ４のキャパシタンスが０．２２μＦである。

図３Ｄに示した実施例１においては、インダクタＬ３、Ｌ４のインダクタンス、及びコンデンサＣ３、Ｃ４のキャパシタンスが、それぞれ図３Ｃに示した比較例のインダクタＬ３、Ｌ４のインダクタンス、及びコンデンサＣ３、Ｃ４のキャパシタンスと同一である。第１のインダクタＬ１と第２のインダクタＬ２との、ディファレンシャルモード成分に対する合成インダクタンスＬｄが１０μＨであり、コモンモード成分に対する合成インダクタンスＬｃが０．２５μＨである。第１のコンデンサＣ１及び第２のコンデンサＣ２のキャパシタンスは、０．２２μＦである。このとき、コモンモード成分に対して第１の分流回路２２及び第２の分流回路３２のインピーダンスが極小値を示す共振周波数は約４８０ｋＨｚである。

実施例１においては、図１に示したように、第１のローパスフィルタ２１のコンデンサＣ３及び第２のローパスフィルタ３１のコンデンサＣ４が、第１の分流回路２２及び第２の分流回路３２に並列に接続されている。コンデンサＣ３、Ｃ４、第１の分流回路２２及び第２の分流回路３２の並列接続回路のインピーダンスが極大値を示す反共振周波数は約６７９ｋＨｚである。

図３Ｃに示した比較例、及び図３Ｄに示した実施例１で用いられるインダクタＬ３、Ｌ４のインダクタンスは、図３Ｂに示した比較例で用いられるインダクタＬ３、Ｌ４のインダクタンスより小さい。さらに、図３Ｃに示した比較例、及び図３Ｄに示した実施例１で用いられるコンデンサＣ３、Ｃ４のキャパシタンスは、図３Ｂに示した比較例で用いられるコンデンサＣ３、Ｃ４のキャパシタンスより小さい。

図３Ａに破線３Ｂで示すように、図３Ｂに示した比較例では、周波数０．１ＭＨｚから１ＧＨｚまでの範囲で、透過率が−２０ｄＢ以下になっており、コモンモードノイズの十分な低減効果が得られることがわかる。ところが、図３Ｂに示した比較例では、図３Ｃに示した比較例及び図３Ｄに示した実施例１と比べて、高インダクタンスを持つコイルを用いる必要があることから、回路部品が大型になり、第１のインダクタＬ１及び第２のインダクタＬ２の実装面積が大きくなってしまう。

図３Ｃに示した比較例では、インダクタＬ３、Ｌ４として、図３Ｂの比較例と比べて低インダクタンスのコイルが用いられている。ところが、図３Ａに実線３Ｃで示すように、図３Ｂに示した比較例と比べて、透過率が大きいことがわかる。すなわち、コモンモードノイズの低減効果が低い。

図３Ｄに示した実施例１では、図３Ａに実線３Ｄで示すように、第１の分流回路２２及び第２の分流回路３２のコモンモード成分に対する共振周波数４８０ｋＨｚの近傍で、透過率が極小値を示している（挿入損失が極大値を示している）。この共振周波数は、Ｄ級アンプのスイッチング周波数とほぼ等しく設定されている。このため、スイッチング周波数域のコモンモードノイズを効果的に抑制することができる。スイッチング周波数近傍におけるコモンモードノイズ抑制効果は、図３Ｂに示した比較例の場合と同等か、それ以上である。さらに、周波数１００ｋＨｚ以上４８０ｋＨｚ未満の周波数域においても、図３Ｄに示した実施例１によるＤ級アンプ回路は、図３Ｂに示した比較例の場合とほぼ同等のコモンモードノイズ抑制効果を有することがわかる。

図３Ｄに示した実施例１によるＤ級アンプ回路の共振周波数４８０ｋＨｚと反共振周波数６７９ｋＨｚとの平均は、５７９．５ｋＨｚである。共振周波数と反共振周波数との平均値以下の周波数域において、図３Ｄに示した実施例１によるＤ級アンプ回路の透過率が、図３Ｃに示したＤ級アンプ回路の透過率を下回っている。これは、第１の分流回路２２及び第２の分流回路３２（図１）を挿入したことにより、コモンモードノイズ抑制効果が向上していることを意味する。

図３Ｄに示した実施例１では、図３Ｂの比較例のような高インダクタンスのコイルを用いることなく、スイッチング周波数以下の周波数域において、図３Ｂの比較例と同等のコモンモードノイズ抑制効果を得ることができる。インダクタＬ３、Ｌ４として高インダクタンスのコイルを用いる必要がないため、インダクタＬ３、Ｌ４の実装面積を小さくすることができる。

また、第１のインダクタＬ１及び第２のインダクタＬ２として、図２に示したような１パッケージに収められた回路部品が用いられる。このため、第１のインダクタＬ１及び第２のインダクタＬ２を実装することによる実装面積の拡大を抑制することができる。

次に、図４Ａから図４Ｃまでの図面を参照して、実施例１によるＤ級アンプ回路の共振周波数及び反共振周波数を変化させた場合の透過率について説明する。

図４Ａは、図３Ａと同様に、Ｄ級アンプ回路におけるコモンモードノイズの透過率スペクトルのシミュレーション結果を示す。横軸は周波数を単位「ＭＨｚ」で表し、縦軸は透過率を単位「ｄＢ」で表す。図４Ａの破線３Ｂ及び実線３Ｃは、図３Ａに示したものと同一である。すなわち、破線３Ｂ及び実線３Ｃは、それぞれ図３Ｂ及び図３Ｃに示した比較例によるＤ級アンプ回路の透過率を示す。

図４Ａの実線４Ｂ及び実線４Ｃは、それぞれ図４Ｂ及び図４Ｃに示した実施例１によるＤ級アンプ回路の透過率を示す。図４Ｂ及び図４Ｃに示したＤ級アンプ回路においては、インダクタＬ３、Ｌ４のインダクタンス、コンデンサＣ３、Ｃ４のキャパシタンス、第１の分流回路２２及び第２の分流回路３２のコモンモード成分に対する合成インダクタンスＬｃが、図３Ｄに示したこれらの値と同一である。図４Ｂに示したＤ級アンプ回路においては、第１のコンデンサＣ１及び第２のコンデンサＣ２のキャパシタンスが共に０．６μＦに設定されており、図４Ｃに示したＤ級アンプ回路においては、第１のコンデンサＣ１及び第２のコンデンサＣ２のキャパシタンスが共に２２０００ｐＦに設定されている。

図４Ｂに示したＤ級アンプ回路の共振周波数は約２９１ｋＨｚであり、反共振周波数は約５６１ｋＨｚである。図４Ｃに示したＤ級アンプ回路の共振周波数は約１．５２ＭＨｚであり、反共振周波数は約１．５９ＭＨｚである。

図４Ｂに示したＤ級アンプ回路においては、図３Ｄに示したＤ級アンプ回路と同様に、共振周波数と反共振周波数との平均値以下の周波数域において、図３Ｂに示したＤ級アンプ回路とほぼ同等のコモンモードノイズ抑制効果が得られることがわかる。

図３Ｄに示したＤ級アンプ回路のシミュレーション結果（図３Ａの実線３Ｄ）及び図４Ｂに示したＤ級アンプ回路のシミュレーション結果（図４Ａの実線４Ｂ）から、第１のローパスフィルタ２１、第２のローパスフィルタ３１、第１の分流回路２２、及び第２の分流回路３２の、コモンモード成分に対する共振周波数と反共振周波数との平均値を、Ｄ級アンプ回路のスイッチング周波数以上にすることにより、スイッチング周波数域及びそれよりも低い周波数域のコモンモードノイズの十分な抑制効果が得られることがわかる。

図４Ｃに示したＤ級アンプ回路においては、図４Ａに実線４Ｃで示すように、共振周波数と反共振周波数との平均値以下の周波数域において、透過率が、図３Ｂに示したＤ級アンプ回路の透過率（破線３Ｂ）ほど低くないが、図３Ｃに示したＤ級アンプ回路の等価率（実線３Ｃ）よりは低い。すなわち、図３Ｃに示した比較例と比べて、コモンモードノイズが低減されている。図４ＣのＤ級アンプ回路は、図３ＣのＤ級アンプ回路に第１の分流回路２２及び第２の分流回路３２を追加したものであるから、第１の分流回路２２及び第２の分流回路３２の追加によって、一定のコモンモードノイズ低減効果が得られるということができる。

ただし、Ｄ級アンプの共振周波数よりも大幅に低い周波数域では、図４Ｃに示したＤ級アンプ回路の透過率と図３Ｃに示したＤ級アンプ回路の透過率との差が小さくなってしまう。言い換えると、Ｄ級アンプ回路の共振周波数が、スイッチング周波数に比べて高くなりすぎると、スイッチング周波数域におけるコモンモードノイズ低減効果が小さくなる。

図４Ａに示したシミュレーション結果において、スイッチング周波数が４８０ｋＨｚのとき、約１．５２ＭＨｚの共振周波数を有する図４ＣのＤ級アンプ回路を採用することにより、一定のコモンモードノイズ低減効果が得られることがわかる。Ｄ級アンプ回路のコモンモード成分に対する共振周波数がスイッチング周波数の３倍以下であるとき、一定のコモンモードノイズ低減効果が得られるということができる。

次に、図５及び図６を参照して、実施例２によるＤ級アンプ回路について説明する。以下、実施例１との相違点について説明し、共通の構成については説明を省略する。

図５に、実施例２によるＤ級アンプ回路の等価回路図を示す。実施例１では、第１の分流回路２２の第１のインダクタＬ１（図１）と、第２の分流回路３２の第２のインダクタＬ２（図１）とが負結合となる相互インダクタンスを有していた。実施例２では、第１のインダクタＬ１と第２のインダクタＬ２とが正結合となる相互インダクタンスを有している。

図６に、第１のインダクタＬ１及び第２のインダクタＬ２を１パッケージに収めた回路部品の斜視図を示す。巻芯３５に巻き付けられた２本のワイヤにより、２つのコイル４１、４２が形成されている。図６において、一方のコイル４１を実線で表し、他方のコイル４２を破線で表している。一方のコイル４１が第１のインダクタＬ１に対応し、他方のコイル４２が第２のインダクタＬ２に対応する。

実施例１では、図２に示したように、２つのコイル４１、４２が相互に逆向きに巻かれていた。実施例２では、２つのコイル４１、４２が相互に同一の向きに巻かれている。言い換えると、一方のコイル４１が右手巻きであれば、他方のコイル４２も右手巻きであり、一方のコイル４１が左手巻きであれば、他方のコイル４２も左手巻きである。巻芯３５の両端に装着された鍔部３６の各々に、外部電極３７、３８が形成されている。

図５に示したように、第１の信号線路２０からグランドＧＮＤに、第１のインダクタＬ１を通って流れる電流Ｉ１は、巻芯３５（図６）の第１の端（例えばドットが傍記された方の端）から第２の端に向かう。これに対し、第２の信号線路３０からグランドＧＮＤに、第２のインダクタＬ２を通って流れる電流Ｉ２は、巻芯３５（図６）の第２の端（ドットが傍記されていない方の端）から第１の端に向かう。

このため、第１の信号線路２０及び第２の信号線路３０を流れる電流のコモンモード成分が、第１のインダクタＬ１及び第２のインダクタＬ２に流れることによって、実施例１の場合と同様に、相互に逆向きの磁界が発生する。従って、実施例１の場合と同様に、負荷５０に流入するコモンモードノイズを低減する効果が得られる。

上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１０ パルス幅変調回路
１１ 第１のゲートドライバ
１２ 第２のゲートドライバ
１３ 第１のスイッチング回路
１４ 第２のスイッチング回路
２０ 第１の信号線路
２１ 第１のローパスフィルタ
２２ 第１の分流回路
３０ 第２の信号線路
３１ 第２のローパスフィルタ
３２ 第２の分流回路
３５ 巻芯
３６ 鍔部
３７、３８ 外部電極
４１、４２ コイル
５０ 負荷
Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ
Ｃ３、Ｃ４ ローパスフィルタのコンデンサ
ＧＮＤ グランド
Ｉ１、Ｉ２ 電流
Ｉｄ ディファレンシャルモードの信号電流
Ｌ１ 第１のインダクタ
Ｌ２ 第２のインダクタ
Ｌ３、Ｌ４ ローパスフィルタのインダクタ
Ｌｃ コモンモード成分に対するインダクタンス
Ｌｄ ディファレンシャルモード成分に対するインダクタンス
Ｓａ 音声信号
Ｔ１ 第１の端子
Ｔ２ 第２の端子
ＴＯ１ 第１の出力端子
ＴＯ２ 第２の出力端子
ＶＤＤ 電源電圧

Claims (4)

1. ディファレンシャルモードの信号電流が流れる第１の信号線路及び第２の信号線路と、
   前記第１の信号線路に挿入された第１のローパスフィルタと、
   前記第２の信号線路に挿入された第２のローパスフィルタと、
   第１のインダクタと第１のコンデンサとの直列回路からなり、前記第１の信号線路とグランドとの間に挿入された第１の分流回路と、
   第２のインダクタと第２のコンデンサとの直列回路からなり、前記第２の信号線路とグランドとの間に挿入された第２の分流回路と
   を有し、
   前記第１のインダクタと前記第２のインダクタとは、電流のコモンモード成分による磁束が弱め合うように結合しており、
   前記第１の信号線路及び前記第２の信号線路の一端に入力されるディファレンシャルモードの前記信号電流は、パルス幅変調されており、
   前記第１のローパスフィルタ、前記第２のローパスフィルタ、前記第１の分流回路、及び前記第２の分流回路の、コモンモード成分の電流に対する共振周波数と反共振周波数との平均値が、パルス幅変調された前記信号電流のスイッチング周波数以上であるＤ級アンプ回路。
2. 前記第１のインダクタの自己インダクタンスと前記第２のインダクタの自己インダクタンスとが同一である請求項１に記載のＤ級アンプ回路。
3. 前記第１のインダクタ及び前記第２のインダクタは、共通の巻芯に、相互に逆向きに巻かれたコイルで構成され、前記第１の信号線路及び前記第２の信号線路を流れる電流のコモンモード成分が、前記第１のインダクタのコイル及び前記第２のインダクタのコイルに流れることによって、相互に逆向きの磁界が発生する請求項１または２に記載のＤ級アンプ回路。
4. 前記第１のインダクタ及び前記第２のインダクタは、共通の巻芯に、相互に同一の向きに巻かれたコイルで構成され、前記第１の信号線路及び前記第２の信号線路を流れる電流のコモンモード成分が、前記第１のインダクタのコイル及び前記第２のインダクタのコイルに流れることによって、相互に逆向きの磁界が発生する請求項１または２に記載のＤ級アンプ回路。
   

Images